JP2001237268A - 半導体素子の実装方法及び製造装置 - Google Patents

半導体素子の実装方法及び製造装置

Info

Publication number
JP2001237268A
JP2001237268A JP2000044692A JP2000044692A JP2001237268A JP 2001237268 A JP2001237268 A JP 2001237268A JP 2000044692 A JP2000044692 A JP 2000044692A JP 2000044692 A JP2000044692 A JP 2000044692A JP 2001237268 A JP2001237268 A JP 2001237268A
Authority
JP
Japan
Prior art keywords
resin film
semiconductor element
wafer
mounting
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000044692A
Other languages
English (en)
Inventor
Asao Murakami
朝夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000044692A priority Critical patent/JP2001237268A/ja
Priority to US09/785,965 priority patent/US20010016372A1/en
Priority to TW090103756A priority patent/TW483012B/zh
Priority to KR1020010008868A priority patent/KR20010083235A/ko
Publication of JP2001237268A publication Critical patent/JP2001237268A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 製造の自動化が容易で安価に製造できる半導
体素子の製造方法と製造装置を提供する。 【解決手段】本発明では半導体素子１のバンプ２と実装
基板のパッドとの電気的な接続は半導体素子と実装基板
との間に介在している樹脂フィルム３の硬化収縮力を利
用している。その特徴は、ウェハ１０の各半導体素子の
電極としてのバンプ２を一括形成し、樹脂フィルム３を
このウェハ１０上へ真空ラミネートなどにより仮接着し
た後、ダイシングにより個片化を行うことにある。この
特徴により従来半導体素子個片にバンプ形成を行い、搭
載時に実装基板上に半導体素子毎に大きさを合わせた樹
脂フィルム供給していたよりも大幅にコストを抑えるこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩなどの半導
体素子（ベアチップ）を実装基板に実装する方法および
その製造装置に関する。
【０００２】
【従来の技術】近年、電子機器の軽薄短小化に伴い半導
体素子（ベアチップ）を基板上に高密度で実装するため
の構造が簡略化されてきている。このような簡略化され
た構造を有する半導体素子の高密度実装構造としてフリ
ップチップ方式がある。
【０００３】現在、様々なフリップチップ実装方式が提
案され、また実用化されている。たとえば、はんだ等の
接合材料を用いて半導体素子上のパッドに形成されたバ
ンプと実装基板上の電極とを接合することにより電気的
な接続を得る工法、半導体素子と実装基板との間隙に存
在する樹脂の収縮力により半導体素子のバンプと基板の
電極との電気的接続を得る工法等がある。
【０００４】このように現在の実装ピッチレベルに対し
ては様々な工法が実用化されているが、今後更に電子機
器の軽薄短小化が進むと接続ピッチも更に微細化が進行
することが予想される。例えば８０μmピッチを切るよ
うな微細接続領域においては上記したような接合材料を
用いるような工法では接合材料を実装基板上に供給する
ことが困難になり、また半導体素子のパッド上に形成す
るバンプ電極もワイヤーボンディング法を応用して形成
するものではその形成ピッチに限界が見えてくきてお
り、微細接続に対応することが困難となってきている。
【０００５】この後、進むであろう微細接続に対して現
在有利と考えられる工法の一つとして樹脂フィルムを用
いる工法がある。この樹脂フィルムを用いた工法にも大
きく分けて２種類の工法が公知となっている。第一は異
方性導電樹脂フィルム（以下ＡＣＦと呼ぶ）を用いた接
続方法（以下ＡＣＦ工法と呼ぶ）である。ＡＣＦはバイ
ンダー樹脂中に導電粒子を分散させフィルム状にしたも
のである。この工法のプロセスについて図１１を用いて
説明する。バンプ電極２００を有する半導体素子１００
（図１１（ａ））と実装基板４００との間にＡＣＦ３０
０を挟み込み（図１１（ｂ））、加熱加圧することによ
りＡＣＦ３００のバインダー樹脂が溶融し、ＡＣＦ中に
分散されている導電粒子が対向する電極間（バンプ電極
２００とパッド５００との間）に捕獲されて導通が得ら
れる。一方、隣接する電極間にはバインダー樹脂と電極
間に捕獲されなかった導電粒子が充填されるが、この際
導電粒子は互いに孤立して絶縁性は確保される。同時に
バインダー樹脂により半導体素子と基板間は機械的に接
合され、かつ封止される（図１１（ｃ））。
【０００６】上記ＡＣＦ工法は半導体素子１００上のバ
ンプ電極２００と実装基板４００上のパッド５００の間
に導電性粒子を挟み込む必要があるため、半導体素子側
及び実装基板側どちらの電極も平滑なものが望ましい。
このことにより半導体素子１００のバンプ電極２００に
突起状バンプ電極が必要でなく、めっきによる電極形成
で良いため微細化に対しては有利になる。第二は絶縁性
樹脂樹脂フィルム（以下ＮＣＦと呼ぶ）を用いた方法で
ある。ＮＣＦは液状の絶縁樹脂をフィルム状にしたもの
で、ＡＣＦのように導電粒子は含有していない。この接
続工法はＡＣＦと同様のプロセスであり、実装基板の半
導体素子搭載領域上にＮＣＦを貼りつけ、搭載加圧によ
り半導体素子に形成されたバンプがこのＮＣＦを掻き分
けながら実装基板上のパッドに接触し、電気的な接続を
得るものである。
【０００７】ＮＣＦによる接続の維持は樹脂の硬化収縮
力により行われている。ＡＣＦと異なる点は導電粒子を
含有しないため、半導体素子のバンプ電極と実装基板の
パッドとが直接接触していることである。またＮＣＦを
掻き分ける必要があるため半導体素子に形成されるバン
プはめっきにより形成されるような平坦なバンプではな
く、ボール状の突起形状のバンプが望ましい。
【０００８】
【発明が解決しようとする課題】しかしながら上述した
樹脂フィルムを用いた工法では以下の２点により高価な
工法であるという点が大きな問題となっている。第１の
問題点は数種のサイズの半導体素子を１つの実装基板上
に実装する場合、それぞれの半導体素子のサイズに合わ
せた複数のサイズの樹脂フィルムを実装基板上に供給し
なければならないことである。
【０００９】この場合、サイズの異なる複数の樹脂フィ
ルムを同一実装基板上に形成するための製造装置の作成
が困難である。なぜならば、複数の微小な樹脂フィルム
の機械的な取り扱いに困難性があることやサイズの異な
る樹脂フィルムを実装基板上に搭載位置を決めて正確に
搭載することに困難性があるからである。現状、機械化
による樹脂フィルムの搭載がなされておらず、人的作業
による対応が一般的である。このため、製造ラインに多
くの人が必要で、実装の大幅なコストアップとなる。
【００１０】第２の問題点は、特にＡＣＦ工法を使用す
る場合、異方性導電樹脂フィルムが高く、無駄にできな
いことである。一般に、サイズの異なる複数の樹脂フィ
ルムを形成する場合、樹脂フィルムを半導体素子サイズ
に合わせて切り抜いたものを使用する。しかし、この場
合、切り抜いた残りが無駄となり、樹脂フィルムを有効
利用していない。そこで本発明の目的は、製造の自動化
が容易で安価に製造できる半導体素子の製造方法と製造
装置を提供することにある。特に本発明の目的は、数種
のサイズの半導体素子を１つの実装基板上に実装する場
合に有効な半導体素子の実装方法及び製造装置を提供す
ることにある。
【００１１】
【課題を解決するための手段】本発明では半導体素子の
バンプと実装基板のパッドとの電気的な接続に、半導体
素子と実装基板との間に介在している樹脂フィルムの硬
化収縮力を利用している。その特徴は、ウェハ状態の半
導体素子の電極としてのバンプを一括形成し、樹脂フィ
ルムをこのウェハ上へ真空ラミネートなどにより仮接着
した後、ダイシングにより個片化を行うことである。こ
の特徴により従来半導体素子個片にバンプ形成を行い、
搭載時に実装基板上に半導体素子毎に大きさを合わせた
樹脂フィルム供給していたよりも大幅にコストを抑える
ことができる。
【００１２】本発明による製造装置は、複数の半導体素
子が形成されたウェハ上に各半導体素子のバンプを一括
形成するバンプ形成装置と、樹脂フィルムをこのウェハ
の前記バンプが形成された面へ仮接着する樹脂フィルム
貼付装置と、仮接着後、ダイシングにより個片化するダ
イシング装置と、個片化した半導体素子を樹脂フィルム
を介して実装基板に搭載し半導体素子のバンプと実装基
板のパッドとを電気的に接続する装置とを含む。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００１４】図１は本発明による第１の実装方法で製造
された第１の実装構造を示す斜視図、図２は本発明によ
る第２の実装方法で製造された第２の実装構造を示す斜
視図である。図１及び図２の第１及び第２の実装構造
は、見かけ上従来のものと変わらない。
【００１５】すなわち、図１に示す第１の実装構造で
は、電極として表面に平坦なバンプ２を有する半導体素
子（ここではベアチップである）１を使用し、その半導
体素子１が導電粒子を含む樹脂フィルム（異方性導電樹
脂フィルム）３を介して実装基板４の上に実装されたも
のである。半導体素子のバンプ２は、実装基板のパッド
５と樹脂フィルム３中の導電粒子を介して接続される。
【００１６】樹脂フィルム３中の導電粒子には、ニッケ
ル粒子に金メッキを施したものや、樹脂粒子にニッケ
ル、金のメッキを施したものが使用される。
【００１７】一方、図２に示す第２の実装構造では、電
極として表面に突起状バンプ２Ｘを有する半導体素子
（ここではベアチップである）１を使用し、その半導体
素子１が導電粒子を含む樹脂フィルム（絶縁性樹脂フィ
ルム）３Ｘを介して実装基板４の上に実装されたもので
ある。半導体素子のバンプ２は、実装基板のパッド５へ
直接に接続される。
【００１８】次に図３、図４および図５を参照して本発
明の実施の形態の実装方法について説明する。
【００１９】図３（ａ）〜（ｃ）及び図４（ａ）〜
（ｄ）は図１に示す第１の実装構造の製造手順（半導体
素子１の第１の実装方法）を説明するための図で、図３
（ａ）は斜視図、それ以外は断面図である。
【００２０】図３（ａ）に示すように、複数の半導体素
子１を形成したウェハ１０の表面にバンプ２が一括形成
される。この場合、ウェハ上の複数の半導体素子１は、
すべて同一であるとする。
【００２１】ウェハ１０において、半導体素子１の境界
１２は特にライン状に目視できるマークではないが、ウ
ェハ１０に形成されるマーク１１が検出されることによ
ってその位置を確認できるようになっている。また境界
１２は、後でウェハを切断するための切断ラインに対応
する。
【００２２】バンプ２は、公知の方法、たとえば、無電
解メッキ法によってウェハ上に一括形成される。この場
合、バンプ２を形成する部分以外にレジスト膜を形成
し、そのレジスト膜のない部分に金属メッキ層を積層す
る。その後、レジスト膜を除去すればよい。
【００２３】バンプ２の材質は特に限定されるものでは
ない。たとえば、Ｎｉを積み上げた後にＡｕをめっきし
てもよい。またバンプ２の高さも特に限定されるもので
はないがここでは２０μｍの高さとした。
【００２４】なお、バンプ２は、メッキ層でなく、蒸着
によって形成された金属膜であっても良く、その形成方
法は、ここにあげたものに限定しない。次に、図３
（ｂ）に示すように樹脂フィルム３をウェハ１０の表面
全体に張り付け仮接着を行う。樹脂フィルム３の種類は
特に限定されるものではないが、本実施の形態では公知
の異方性導電樹脂フィルム（ＡＣＦ）を使用した。また
この樹脂フィルム３は熱硬化型であり硬化収縮率の値が
熱膨張率の値よりも大きいものを使用する。また樹脂フ
ィルム３の厚みは、ウェハ上に形成されたバンプ２の高
さよりも高い値とし、本実施例においては３０μｍの厚
みとした。
【００２５】仮接着に際しては、減圧状態で行うことが
望ましい。空気の薄い状態にすることでウェハ１０と樹
脂フィルム３との間に形成される気泡の発生を防止する
ためである。また、樹脂フィルム３が溶融しない程度の
低い温度で仮加熱すると接着力が高まり、より好まし
い。
【００２６】次に、図３（ｃ）に示すようにダイシング
刃４１によって図３（ａ）の境界１２に沿ってダイシン
グを実施し半導体素子１に分離する。
【００２７】図４（ａ）に示すように、図３（ｃ）のダ
イシング工程で形成された樹脂フィルム付きの半導体素
子１は、図４（ｂ）に示すように加熱加圧ツール６によ
って保持され、半導体素子１のバンプ２と実装基板４の
パッド５とが互いに対向するよう位置合わせされる。
【００２８】その位置合わせ終了後、図４（ｃ）に示す
ように加圧加熱ツール６を下降し、樹脂フィルム３を実
装基板４に接触させ、加熱加圧ツール６による半導体素
子１の加熱加圧で樹脂フィルム３を溶融固化する（図４
（ｄ））。すなわち、樹脂フィルム３が実装基板面に接
触してからの加圧により半導体素子１のバンプ２が導電
粒子を噛み込んだ状態で実装基板上のパッド５に接続さ
れる。この状態で加熱により樹脂フィルム３が液状化し
ボイドが排除されると共に半導体素子周辺にフィレット
が形成される。最後に図１に示す実装構造が完成する。
【００２９】なお、実装基板上にサイズの異なる複数の
半導体素子を実装する場合には、各サイズ毎に図３に示
す手順で樹脂フィルム付きの半導体素子を製造し、各半
導体素子を実装基板４の実装位置に個別に位置決めして
から加熱加圧して実装する。図５は上記実装方法を実現
するための製造装置を示すブロック図である。ただし、
各装置間には、ウェハ、半導体素子、実装基板等の搬送
装置や移送ロボットなどの移送手段が必要なことは言う
までもない。
【００３０】ウェハバンプ形成装置２０は、図３（ａ）
に示すようにウェハ１０上にバンプ２を一括形成する。
したがって、本実施の形態の場合、バンプ形成のための
無電解メッキ装置や蒸着装置などからなる。
【００３１】樹脂フィルム貼付装置３０は、図３（ｂ）
のようにウェハ１０に樹脂フィルム３を仮接着する。仮
接着前の樹脂フィルム３には、図６に示すようにフィル
ム本体３ａの両面にカバーフィルム３ｂ、３ｃを張り合
わせたものが使用される。
【００３２】最初、樹脂フィルム貼付装置３０は、図６
の樹脂フィルム３から片側のカバーフィルム３ｃを剥が
し、剥がした面をウェハ１０に対面させて載せる。つぎ
に、ウェハ１０と樹脂フィルム３の間に接着力を付与す
るため、樹脂フィルム貼付装置３０は、真空状態にて樹
脂フィルムを仮加熱して仮接着する。図７は樹脂フィル
ム貼付装置３０における仮接着装置の第１例の概略構成
を示す断面図である。この装置は、真空ラミネート法を
利用している。図７において、片側のカバーフィルム３
ｃを剥がして樹脂フィルム３を載せたウェハ１０が、ス
テージ３２の上に載っている。ステージ３２は、内部に
ヒータ３４を有する。耐熱性フィルム３１は、樹脂フィ
ルム３及びウェハ１０全体を覆うようにステージ上に被
せられている。真空ポンプ３３は、ステージ３２の一部
に設けた貫通穴を介して接続されている。
【００３３】図７の状態で真空ポンプ３３を作動し耐熱
性フィルム３１の内部の空気を抜き真空に近い状態にす
ると、耐熱性フィルム３１が縮み、樹脂フィルム３が上
からウェハ１０へ押しつけられる。減圧と同時にヒータ
３４によりウェハ１０を通じて樹脂フィルム３を仮加熱
する。減圧状態としては樹脂フィルム３とウェハ１０と
の間に存在する気泡が除去できれば特に限定されるもの
ではない。気泡が残ると、後で行われる実装基板への実
装の際に接合不良が生じる恐れがあるからである。本実
施の形態では、５ｔｏｒｒまでの減圧する。また減圧と
同時に行われるヒータ３４による仮加熱条件として８０
℃とし加熱時間を３ｍｉｎとする。この仮加熱条件も特
に限定されるものではなく、ウェハ１０に樹脂フィルム
３が密着し仮接着（樹脂フィルム３の表面だけ溶融した
状態、あるいは、２０％程度溶融した状態）することが
できる程度の条件でよい。
【００３４】図８は樹脂フィルム貼付装置３０における
仮接着装置の第２例の概略構成を示す断面図である。図
８において、ウェハ１０を搭載するステージ３７及び樹
脂フィルム３をウェハ１０の押しつけるためのプレス機
３６は、チャンバ３５の中に封入されている。ステージ
３７は、内部に仮加熱のためのヒータ３８を有する。チ
ャンバ３５は、真空ポンプ３９に接続される。図８の仮
接着装置では、まず、プレス機３６が下降し、樹脂フィ
ルム３をウェハ１０に押しつけた状態で真空ポンプ３９
により５ｔｏｒｒまで減圧する。また、減圧しながらヒ
ータ３８により８０℃、加熱時間５ｍｉｎで樹脂フィル
ム３を仮加熱する。なお、図７、図８の装置では、減圧
だけでなく、樹脂フィルム３からウェハ１０への圧力が
加わるので、これでウェハ１０との接着力を高めること
もでき、加熱時間を減らすことができる。また、減圧と
併用した加圧により、気泡を効率的に外に逃がすことも
できる。
【００３５】樹脂フィルム３の素材によっては、減圧に
よる加圧のみで仮接着を終了できるので、ヒータによる
仮加熱は必須ではない。
【００３６】再び図５において、ダイシング装置４０
は、ウェハ１０を半導体素子１の単位に分割する。分割
方法としては公知の技術であるダイシング法等を適用す
ることができる。図９はダイシング装置４０の一例を示
す断面図である。図９において、樹脂フィルム３が仮接
着されたウェハ１０は、ウェハ保持用フィルム４５の上
に搭載される。ウェハ保持用フィルム４５は、ステージ
４６に固定され、また、ダイシング刃４１によるタイシ
ング中にウェハ１０が動かないように粘着力によってウ
ェハを保持するものである。なお、ダイシングする前に
は、図６のもう片方のカバーフィルム３ｂを剥がした状
態とする。カッター駆動装置４４は、ダイシング刃４１
と、ダイシング刃を回転させる回転駆動機構４３と、ダ
イシング部分に水を供給するノズル４２とを有する。
【００３７】ダイシング前のダイシング刃４１の位置決
めは、検出装置４７が図３（ａ）のマーク１１を検出す
ることで行われる。検出装置４７の出力に応じて駆動装
置４８は、ステージ４６を移動し、ダイシング刃４１の
ダイシング開始位置を決める。
【００３８】ダイシング中は、ダイシング刃４１を図３
（ａ）の境界１２に沿って移動してもステージ４６の移
動を伴っても良い。
【００３９】次に、図５におけるマウント装置５０は、
図４に示す工程を実行する。具体的には、マウント装置
５０はダイシング装置４０で分割された半導体素子１を
実装基板４に実装する加圧加熱ツール６および位置合わ
せ機構を含む。図４（ａ）〜（ｃ）に示すように半導体
素子１のバンプ２と実装基板４のパッド５とを位置合わ
せし、実装基板４上に半導体素子１を搭載する。このま
まの状態で加熱加圧ツール６は、半導体素子１側から加
熱及び加重を加える。
【００４０】加熱・加圧条件は樹脂フィルム３の性質に
より決定されるものであるが、本実施の形態では１００
℃、５ｓ（秒）から２５０℃、５ｓという昇温条件と
し、加圧は３０ｇ／ｂｕｍｐ一定とした。この条件を用
いることにより樹脂フィルム３は溶融し実装基板４と十
分な密着性を確保する。また半導体素子１のバンプ２が
実装基板４上のパッド５に接した後に半導体素子１側か
らの加熱により硬化反応が進み、半導体素子１のバンプ
２と実装基板４上のパッド５を樹脂フィルム３中の導電
粒子を介して電気的に接続する。
【００４１】最後に図１に示されるような実装形態を得
ることができる。図１０は図２に示す第２の実装構造の
製造方法の一部を示す断面図である。製造装置は、図５
に示すものと同様のものが使用される。
【００４２】第２の実装構造でも、ウェハ（図３（ａ）
のように複数の半導体素子を形成したもの）上における
バンプの形成からダイシングによる半導体素子への分割
までの工程がある。ただし、樹脂フィルム３Ｘは、絶縁
性樹脂フィルムで、導電粒子を含有していない。また、
ウェハに形成されるバンプは、平坦ではなく突起状の形
状のものが使用される。
【００４３】突起状のバンプの形成は、メッキや蒸着で
形成できないので、バンプ形成箇所に金属ボールを搭載
した後、溶融するなどの方法が用いられる。たとえば、
バンプ形成に金ボールの一括搭載による方法が用いられ
る。この方法は、ウェハ上の各半導体素子のパッド位置
と同等の位置に吸着位置を持つ冶具により金ボールを吸
着し、吸着された金ボールを各半導体素子１のパッド上
に一括搭載し、加熱することで突起状のバンプを形成す
る。これは、従来、単体の半導体素子にバンプを形成す
る方法に利用されていたものを、ウェハ上に一括形成す
ることに応用したものである。
【００４４】ダイシングによって分割された樹脂フィル
ム３ｘ付きの半導体素子１は、図１０（ａ）〜（ｅ）に
示す工程により実装基板上に実装される。始めに図１０
（ｂ）〜（ｃ）に示すように加熱加圧ツール６０の加圧
により、樹脂フィルム３Ｘが実装基板４のパッド５が形
成された面に接触する。次に図１０（ｄ）に示すように
継続された加圧により半導体素子１のバンプ２Ｘが樹脂
フィルムを掻き分けて実装基板上のパッド２に到達す
る。この状態で加熱により樹脂フィルム３Ｘが液状化
し、また継続された加圧により半導体素子のバンプ２Ｘ
の先端が変形することによりバンプ２Ｘとパッド５との
間の絶縁樹脂が排除され電気的な接続を得ることができ
る。また合わせて樹脂の液状化によりボイドが排除され
ると共に半導体素子周辺にフィレットが形成される（図
１０（ｅ））。
【００４５】図１０（ｄ）〜（ｅ）での加圧力は、図４
（ｃ）〜（ｄ）での加圧力に比べて大きいものである。
【００４６】本発明による実施の形態の半導体素子の実
装方法及びその製造装置では以下の効果がある。
【００４７】第１に、本発明では半導体素子上にウェハ
状態でバンプ形成し、このウェハ上に樹脂フィルムを供
給した後に、半導体素子を個片化する。このため従来の
ように半導体素子の大きさに合わせた樹脂フィルムを用
意し、それを基板上に供給する必要がない。この効果に
より大幅な実装コスト削減を達成できる。
【００４８】第２に、樹脂フィルムの異方導電樹脂フィ
ルムとして、半導体素子のサイズによらずにウェハサイ
ズの均一の大きさのものを用意すればよく、無駄がない
ため実装コストを削減することができる。
【００４９】第３に、樹脂フィルム貼付装置がウェハへ
の樹脂フィルムの仮接着の際に減圧状態で仮加熱するこ
とで、半導体素子と樹脂フィルムとの間の気泡の発生を
一層押さえることができ、信頼性を向上できる点にあ
る。
【００５０】
【発明の効果】以上説明したように、本発明では複数の
半導体素子が形成されたウェハ上に各半導体素子のバン
プを一括形成し、樹脂フィルムをこのウェハの前記バン
プが形成された面へ仮接着した後、ダイシングにより個
片化を行い、個片化した半導体素子を前記樹脂フィルム
を介して実装基板に搭載し前記半導体素子のバンプと前
記実装基板のパッドとを電気的に接続するので、従来の
ように半導体素子の大きさに合わせた樹脂フィルムを用
意し、それを基板上に供給する必要がない。この効果に
より大幅な実装コスト削減を達成できる。
【００５１】また、樹脂フィルムの異方導電樹脂フィル
ムとして、半導体素子のサイズによらずにウェハサイズ
の均一の大きさのものを用意すればよく、無駄がないた
め実装コストを削減することができる。
【図面の簡単な説明】
【図１】本発明による実装方法で製造された第１の実装
構造を示す断面図である。
【図２】本発明による実装方法で製造された第２の実装
構造を示す断面図である。
【図３】図１に示す第１の実装構造を製造する工程を説
明するための図で、（ａ）は斜視図、（ｂ）および
（ｃ）は断面図である。
【図４】（ａ）〜（ｄ）は図１に示す第１の実装構造を
製造する工程を説明するための断面図である。
【図５】本発明による実施の形態の製造装置を示すブロ
ック図である。
【図６】図５に製造装置に使用する樹脂フィルムの詳細
を示す断面図である。
【図７】図５の製造装置の樹脂フィルム貼付装置の仮接
着部の第１の例を示す断面図である。
【図８】図５の製造装置の樹脂フィルム貼付装置の仮接
着部の第１の例を示す断面図である。
【図９】図５の製造装置のダイシング装置を示す図であ
る。
【図１０】（ａ）〜（ｅ）は図２に示す第２の実装構造
の実装基板への実装工程を示す断面図である。
【図１１】従来の半導体素子の実装方法を説明するため
の断面図である。
【符号の説明】
１ 半導体素子 ２ バンプ ３ 樹脂フィルム １０ ウェハ １１ マーク

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子のバンプと実装基板のパッド
    との電気的な接続を半導体素子と実装基板との間に介在
    している樹脂フィルムを介して得る半導体素子の実装方
    法において、 複数の半導体素子が形成されたウェハ上に各半導体素子
    のバンプを一括形成し、樹脂フィルムをこのウェハの前
    記バンプが形成された面へ仮接着した後、ダイシングに
    より個片化を行い、個片化した半導体素子を前記樹脂フ
    ィルムを介して実装基板に搭載し前記半導体素子のバン
    プと前記実装基板のパッドとを電気的に接続することを
    特徴とする半導体素子の実装方法。
  2. 【請求項２】 前記樹脂フィルムのウェハ上への仮接着
    は、減圧状態で行われることを特徴とする請求項１に記
    載された半導体素子の実装方法。
  3. 【請求項３】 前記樹脂フィルムのウェハ上への仮接着
    は、前記樹脂フィルムを硬化させない温度に仮加熱し、
    かつ減圧状態で行われることを特徴とする請求項１に記
    載された半導体素子の実装方法。
  4. 【請求項４】 前記減圧と共に前記樹脂フィルムを前記
    ウェハ側に押圧する力を加えることを特徴とする請求項
    ２または３に記載された半導体素子の実装方法。
  5. 【請求項５】 前記樹脂フィルムは、熱硬化型であり硬
    化収縮率の値が熱膨張率の値よりも大きい異方性導電樹
    脂フィルムであることを特徴とする請求項１から４のい
    ずれか１つに記載された半導体素子の実装方法。
  6. 【請求項６】 前記樹脂フィルムは、熱硬化型であり硬
    化収縮率の値が熱膨張率の値よりも大きい絶縁性樹脂フ
    ィルムであることを特徴とする請求項１から４のいずれ
    か１つに記載された半導体素子の実装方法。
  7. 【請求項７】 半導体素子のバンプと実装基板のパッド
    との電気的な接続を半導体素子と実装基板との間に介在
    している樹脂フィルムを介して得る製造装置において、 複数の半導体素子が形成されたウェハ上に各半導体素子
    のバンプを一括形成するバンプ形成装置と、 樹脂フィルムをこのウェハの前記バンプが形成された面
    へ仮接着する樹脂フィルム貼付装置と、 前記仮接着後、ダイシングにより個片化するダイシング
    装置と、 個片化した半導体素子を前記樹脂フィルムを介して実装
    基板に搭載し前記半導体素子のバンプと前記実装基板の
    パッドとを電気的に接続する装置と、 を含む製造装置。
  8. 【請求項８】 前記樹脂フィルム貼付装置は、前記樹脂
    フィルムのウェハ上への仮接着を、減圧状態で行うこと
    を特徴とする請求項７に記載された製造装置。
  9. 【請求項９】 前記樹脂フィルム貼付装置は、前記樹脂
    フィルムのウェハ上への仮接着は、前記樹脂フィルムを
    硬化させない温度に仮加熱し、かつ減圧状態で行うこと
    を特徴とする請求項７に記載された製造装置。
  10. 【請求項１０】 前記樹脂フィルム貼付装置は、前記減
    圧と共に前記樹脂フィルムを前記ウェハ側に押圧する力
    を加えることを特徴とする請求項８または９に記載され
    た製造装置。
  11. 【請求項１１】 前記樹脂フィルムは、熱硬化型であり
    硬化収縮率の値が熱膨張率の値よりも大きい樹脂フィル
    ムであることを特徴とする請求項７から１０のいずれか
    １つに記載された製造装置。
JP2000044692A 2000-02-22 2000-02-22 半導体素子の実装方法及び製造装置 Pending JP2001237268A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000044692A JP2001237268A (ja) 2000-02-22 2000-02-22 半導体素子の実装方法及び製造装置
US09/785,965 US20010016372A1 (en) 2000-02-22 2001-02-16 Mounting method and apparatus of bare chips
TW090103756A TW483012B (en) 2000-02-22 2001-02-19 Mounting method apparatus of bare chips
KR1020010008868A KR20010083235A (ko) 2000-02-22 2001-02-22 베어칩의 장착 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000044692A JP2001237268A (ja) 2000-02-22 2000-02-22 半導体素子の実装方法及び製造装置

Publications (1)

Publication Number Publication Date
JP2001237268A true JP2001237268A (ja) 2001-08-31

Family

ID=18567412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000044692A Pending JP2001237268A (ja) 2000-02-22 2000-02-22 半導体素子の実装方法及び製造装置

Country Status (4)

Country Link
US (1) US20010016372A1 (ja)
JP (1) JP2001237268A (ja)
KR (1) KR20010083235A (ja)
TW (1) TW483012B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006131822A (ja) * 2004-11-09 2006-05-25 Hitachi Chem Co Ltd 異方導電性接着フィルムの仮圧着方法
KR100695897B1 (ko) * 2006-07-24 2007-03-19 합자회사 우신엔지니어링 접이식 무대 장치
JP2008251752A (ja) * 2007-03-29 2008-10-16 Tdk Corp 電子部品の製造方法および電子部品
JP2009147116A (ja) * 2007-12-14 2009-07-02 Toray Ind Inc 半導体用接着シート、それを用いた半導体装置および半導体装置の製造方法
JP2011029516A (ja) * 2009-07-28 2011-02-10 Shinko Electric Ind Co Ltd 電子部品装置の製造方法及び治具
JP2011135108A (ja) * 2011-04-04 2011-07-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013127997A (ja) * 2011-12-16 2013-06-27 Nitto Denko Corp 半導体装置の製造方法
JP2013127998A (ja) * 2011-12-16 2013-06-27 Nitto Denko Corp 半導体装置の製造方法
JP2013127999A (ja) * 2011-12-16 2013-06-27 Nitto Denko Corp 半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260135A (ja) 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
CH697279B1 (de) * 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
EP1895580B1 (en) * 2005-06-06 2016-09-07 Toray Industries, Inc. Adhesive composition for semiconductor, semiconductor device making use of the same and process for producing semiconductor device
JP4123251B2 (ja) * 2005-07-07 2008-07-23 セイコーエプソン株式会社 半導体装置製造用基板、半導体装置の製造方法
JP5228479B2 (ja) * 2007-12-28 2013-07-03 富士通株式会社 電子装置の製造方法
US9620455B2 (en) * 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
CN102842517B (zh) * 2011-09-07 2015-10-28 日月光半导体制造股份有限公司 覆晶接合方法及装置
JPWO2013133015A1 (ja) * 2012-03-07 2015-07-30 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
CN104428881B (zh) * 2013-07-08 2017-06-09 索尼公司 固化条件的确定方法、电路器件的生产方法和电路器件

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150344A (ja) * 1984-08-18 1986-03-12 Hitachi Chem Co Ltd 集積回路の接続方法
JPS61158163A (ja) * 1984-12-29 1986-07-17 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH0316147A (ja) * 1989-03-09 1991-01-24 Hitachi Chem Co Ltd 回路の接続方法及びそれに用いる接着剤フィルム
JPH0541407A (ja) * 1991-08-02 1993-02-19 Citizen Watch Co Ltd 半導体装置の実装方法
JPH0997816A (ja) * 1995-07-27 1997-04-08 Nec Corp 半導体装置の実装方法および実装構造
JPH09213739A (ja) * 1996-01-31 1997-08-15 Matsushita Electric Ind Co Ltd 部品実装用フィルム、その導電ペースト充填方法および部品実装方法
JPH10199927A (ja) * 1996-12-27 1998-07-31 Texas Instr Japan Ltd 異方性導電膜付回路基体及び回路チップ並びにその製法
JPH10209218A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 異方性導電膜を有する半導体チップの製造方法、およびこの半導体チップの実装方法
JPH11307587A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd チップサイズパッケージの製造方法
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2001144140A (ja) * 1999-11-12 2001-05-25 Lintec Corp 半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150344A (ja) * 1984-08-18 1986-03-12 Hitachi Chem Co Ltd 集積回路の接続方法
JPS61158163A (ja) * 1984-12-29 1986-07-17 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH0316147A (ja) * 1989-03-09 1991-01-24 Hitachi Chem Co Ltd 回路の接続方法及びそれに用いる接着剤フィルム
JPH0541407A (ja) * 1991-08-02 1993-02-19 Citizen Watch Co Ltd 半導体装置の実装方法
JPH0997816A (ja) * 1995-07-27 1997-04-08 Nec Corp 半導体装置の実装方法および実装構造
JPH09213739A (ja) * 1996-01-31 1997-08-15 Matsushita Electric Ind Co Ltd 部品実装用フィルム、その導電ペースト充填方法および部品実装方法
JPH10199927A (ja) * 1996-12-27 1998-07-31 Texas Instr Japan Ltd 異方性導電膜付回路基体及び回路チップ並びにその製法
JPH10209218A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 異方性導電膜を有する半導体チップの製造方法、およびこの半導体チップの実装方法
JPH11307587A (ja) * 1998-04-23 1999-11-05 Matsushita Electric Works Ltd チップサイズパッケージの製造方法
JP2000022040A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2001144140A (ja) * 1999-11-12 2001-05-25 Lintec Corp 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006131822A (ja) * 2004-11-09 2006-05-25 Hitachi Chem Co Ltd 異方導電性接着フィルムの仮圧着方法
KR100695897B1 (ko) * 2006-07-24 2007-03-19 합자회사 우신엔지니어링 접이식 무대 장치
JP2008251752A (ja) * 2007-03-29 2008-10-16 Tdk Corp 電子部品の製造方法および電子部品
JP4600688B2 (ja) * 2007-03-29 2010-12-15 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
US7905012B2 (en) 2007-03-29 2011-03-15 Tdk Corporation Method for manufacturing electronic components
JP2009147116A (ja) * 2007-12-14 2009-07-02 Toray Ind Inc 半導体用接着シート、それを用いた半導体装置および半導体装置の製造方法
JP2011029516A (ja) * 2009-07-28 2011-02-10 Shinko Electric Ind Co Ltd 電子部品装置の製造方法及び治具
JP2011135108A (ja) * 2011-04-04 2011-07-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013127997A (ja) * 2011-12-16 2013-06-27 Nitto Denko Corp 半導体装置の製造方法
JP2013127998A (ja) * 2011-12-16 2013-06-27 Nitto Denko Corp 半導体装置の製造方法
JP2013127999A (ja) * 2011-12-16 2013-06-27 Nitto Denko Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20010016372A1 (en) 2001-08-23
TW483012B (en) 2002-04-11
KR20010083235A (ko) 2001-08-31

Similar Documents

Publication Publication Date Title
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP2001237268A (ja) 半導体素子の実装方法及び製造装置
TWI384630B (zh) 製造電子部件封裝結構之方法
US7420273B2 (en) Thinned die integrated circuit package
TW501208B (en) Semiconductor device and manufacturing method of the same
KR100609334B1 (ko) 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법
US7598121B2 (en) Method of manufacturing a semiconductor device
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
US7723213B2 (en) Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips
WO2009122867A1 (ja) 半導体装置、複合回路装置及びそれらの製造方法
JP2003282819A (ja) 半導体装置の製造方法
WO2008038345A1 (fr) Procédé de fabrication d'un dispositif à semi-conducteur
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
JP3262728B2 (ja) 半導体装置及びその製造方法
JP2004119727A (ja) 回路装置の製造方法
JP2007067175A (ja) 半導体装置の製造方法
US7964493B2 (en) Method of manufacturing semiconductor device
JP3564980B2 (ja) 半導体チップの実装方法
JPH10340977A (ja) 電子部品およびその製造方法
TWI425580B (zh) 製造半導體晶片封裝模組之方法
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
JP2002026250A (ja) 積層回路モジュールの製造方法
JP3721859B2 (ja) 半導体パッケージ
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP3906130B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030422