JP2011029516A - 電子部品装置の製造方法及び治具 - Google Patents
電子部品装置の製造方法及び治具 Download PDFInfo
- Publication number
- JP2011029516A JP2011029516A JP2009175830A JP2009175830A JP2011029516A JP 2011029516 A JP2011029516 A JP 2011029516A JP 2009175830 A JP2009175830 A JP 2009175830A JP 2009175830 A JP2009175830 A JP 2009175830A JP 2011029516 A JP2011029516 A JP 2011029516A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- sealing resin
- semiconductor chip
- resin material
- laminated member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】接続部14を備えた被実装体10に、未硬化の封止樹脂材20を介して、電子部品30のバンプ電極32を押し込むことにより、バンプ電極32が接続部14上に配置され、電子部品30の下に封止樹脂材20が形成された積層部材5を得る工程と、支持板42上に積層部材5及びシート材44を配置し、支持板42とシート材40とを備えた治具40の内部の空気を排気して真空状態とすることにより、積層部材5をシート材44で加圧する工程と、積層部材5を加圧した状態で加熱処理することにより、電子部品30の下にアンダーフィル樹脂22を得ると共に、電子部品30のバンプ電極32を被実装体10の接続部14に接続する工程とを含む。
【選択図】図6
Description
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図1は関連技術の半導体装置の製造方法を示す断面図である。
図2〜図8は本発明の第1実施形態の半導体装置(電子部品装置)の製造方法を説明するための図である。第1実施形態では、電子部品装置として、配線基板の上に半導体チップがフリップチップ実装された半導体装置を例に挙げて説明する。
図9〜図11は本発明の第2実施形態の積層配線基板(電子部品装置)の製造方法を示す断面図である。第2実施形態では、電子部品装置として、配線基板が積層された積層配線基板を例に挙げて説明する。
前述した第1、第2実施形態では、被実装体として配線基板10を使用し、その上に電子部品として半導体チップ30又は上側配線基板50を実装したが、被実装体及び電子部品は各種のものを使用することができる。
Claims (9)
- 接続部を備えた被実装体に、未硬化の封止樹脂材を介して、電子部品のバンプ電極を押し込むことにより、前記バンプ電極が前記接続部上に配置され、前記電子部品の下に前記封止樹脂材が形成された積層部材を得る工程と、
支持板上に前記積層部材を配置し、前記積層部材上にシート材を配置し、前記支持板と前記シート材とを備えた治具の内部の空気を排気して真空状態とすることにより、前記積層部材を前記シート材で加圧する工程と、
前記積層部材を前記シート材で加圧した状態で、加熱処理することにより、前記封止樹脂材を硬化させて前記電子部品の下にアンダーフィル樹脂を得ると共に、前記電子部品のバンプ電極を前記被実装体の接続部に接続する工程とを有することを特徴とする電子部品装置の製造方法。 - 前記被実装体は配線基板であり、前記電子部品は半導体チップ又は上側配線基板であることを特徴とする請求項1に記載の電子部品装置の製造方法。
- 前記積層部材を得る工程は、
フィルム状の前記封止樹脂材を前記被実装体の上及び前記電子部品のバンプ電極の面のいずれかに真空雰囲気で貼付することを含むことを特徴とする請求項1又は2に記載の電子部品装置の製造方法。 - 前記電子部品は半導体チップであり、
前記積層部材を得る工程は、
フィルム状の前記封止樹脂材を真空雰囲気で半導体ウェハのバンプ電極の面に貼付し、前記半導体ウェハを切断して得られる前記半導体チップを前記被実装体に押し込むことを含むことを特徴とする請求項1に記載の電子部品装置の製造方法。 - 前記被実装体は配線基板であって、前記電子部品は半導体チップであり、
前記半導体チップのバンプ電極と前記配線基板の接続部とは、金−はんだ接合、銅−はんだ接合、はんだ−はんだ接合によって接続され、
前記加熱処理する工程において、前記封止樹脂材の硬化と前記はんだの溶融を同時に行うことを特徴とする請求項1に記載の電子部品装置の製造方法。 - 排気手段に接続される排気穴が設けられた支持板と、
前記支持板の上に配置され、ワークを収容する収容部を構成するフレキシブルなシート材とを有し、
前記ワークが前記収容部に収容され、前記排気手段によって前記排気穴から前記収容部内の空気を排気して真空状態とすることにより、前記シート材で前記ワークを加圧することを特徴とする治具。 - 前記ワークは、被実装基板の接続部に電子部品のバンプ電極が配置され、前記電子部品の下側の隙間に未硬化の封止樹脂材が形成された積層部材であることを特徴とする請求項6に記載の治具。
- 前記被実装体は配線基板であり、前記電子部品は半導体チップ又は上側配線基板であることを特徴とする請求項7に記載の治具。
- 前記シート材はテフロン(登録商標)シートからなることを特徴とする請求項6又は7に記載の治具。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175830A JP5349189B2 (ja) | 2009-07-28 | 2009-07-28 | 電子部品装置の製造方法及び治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175830A JP5349189B2 (ja) | 2009-07-28 | 2009-07-28 | 電子部品装置の製造方法及び治具 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011029516A true JP2011029516A (ja) | 2011-02-10 |
JP2011029516A5 JP2011029516A5 (ja) | 2012-07-12 |
JP5349189B2 JP5349189B2 (ja) | 2013-11-20 |
Family
ID=43637895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009175830A Expired - Fee Related JP5349189B2 (ja) | 2009-07-28 | 2009-07-28 | 電子部品装置の製造方法及び治具 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5349189B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014003107A1 (ja) * | 2012-06-29 | 2016-06-02 | 東レエンジニアリング株式会社 | 圧着装置および圧着方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0270436U (ja) * | 1988-11-18 | 1990-05-29 | ||
JP2000133658A (ja) * | 1998-10-27 | 2000-05-12 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
JP2000286302A (ja) * | 1999-03-31 | 2000-10-13 | Towa Corp | 半導体チップ組立方法及び組立装置 |
JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
JP2002280401A (ja) * | 2001-03-21 | 2002-09-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003115510A (ja) * | 2001-08-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 半導体実装体の製造方法、および半導体実装体の製造装置 |
JP2005129847A (ja) * | 2003-10-27 | 2005-05-19 | Seiko Epson Corp | 半導体装置及びその製造方法並びに半導体装置の製造装置 |
JP2009071155A (ja) * | 2007-09-14 | 2009-04-02 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
2009
- 2009-07-28 JP JP2009175830A patent/JP5349189B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0270436U (ja) * | 1988-11-18 | 1990-05-29 | ||
JP2000133658A (ja) * | 1998-10-27 | 2000-05-12 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
JP2000286302A (ja) * | 1999-03-31 | 2000-10-13 | Towa Corp | 半導体チップ組立方法及び組立装置 |
JP2001237268A (ja) * | 2000-02-22 | 2001-08-31 | Nec Corp | 半導体素子の実装方法及び製造装置 |
JP2002280401A (ja) * | 2001-03-21 | 2002-09-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003115510A (ja) * | 2001-08-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 半導体実装体の製造方法、および半導体実装体の製造装置 |
JP2005129847A (ja) * | 2003-10-27 | 2005-05-19 | Seiko Epson Corp | 半導体装置及びその製造方法並びに半導体装置の製造装置 |
JP2009071155A (ja) * | 2007-09-14 | 2009-04-02 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014003107A1 (ja) * | 2012-06-29 | 2016-06-02 | 東レエンジニアリング株式会社 | 圧着装置および圧着方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5349189B2 (ja) | 2013-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP4592751B2 (ja) | プリント配線基板の製造方法 | |
KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
JP4541753B2 (ja) | 電子部品実装構造の製造方法 | |
JP5159273B2 (ja) | 電子装置の製造方法 | |
US8575763B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI295500B (ja) | ||
US8138018B2 (en) | Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board | |
JP2003332521A (ja) | 半導体装置及びその製造方法 | |
JP2011129684A (ja) | 半導体装置及びその製造方法 | |
JP2011082287A (ja) | 半導体装置及びその製造方法 | |
JP4846633B2 (ja) | 部品内蔵基板の製造方法 | |
TW201214584A (en) | Flip-chip bonding method to reduce voids in underfill material | |
JP2014063974A (ja) | チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法 | |
JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
JP2012212786A (ja) | 半導体装置の製造方法 | |
TW201622017A (zh) | 微電子組件中使用下塡帶之技術及具耦接至貫穿基體通孔之空腔的微電子組件 | |
JP2013168577A (ja) | 半導体装置の製造方法 | |
JP2013021058A (ja) | 半導体装置の製造方法 | |
JP2012221989A (ja) | 半導体装置製造装置、及び半導体装置の製造方法 | |
JP2012146853A (ja) | 半導体装置の製造方法 | |
JP2012089740A (ja) | 半導体装置の製造方法及び接合方法 | |
JP5238182B2 (ja) | 積層配線基板の製造方法 | |
JP2012015239A (ja) | 部品内蔵配線基板 | |
JP3705159B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120529 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5349189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |