JP5349189B2 - 電子部品装置の製造方法及び治具 - Google Patents

電子部品装置の製造方法及び治具 Download PDF

Info

Publication number
JP5349189B2
JP5349189B2 JP2009175830A JP2009175830A JP5349189B2 JP 5349189 B2 JP5349189 B2 JP 5349189B2 JP 2009175830 A JP2009175830 A JP 2009175830A JP 2009175830 A JP2009175830 A JP 2009175830A JP 5349189 B2 JP5349189 B2 JP 5349189B2
Authority
JP
Japan
Prior art keywords
electronic component
sealing resin
laminated member
resin material
mounted body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009175830A
Other languages
English (en)
Other versions
JP2011029516A5 (ja
JP2011029516A (ja
Inventor
淳 大井
孝 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009175830A priority Critical patent/JP5349189B2/ja
Publication of JP2011029516A publication Critical patent/JP2011029516A/ja
Publication of JP2011029516A5 publication Critical patent/JP2011029516A5/ja
Application granted granted Critical
Publication of JP5349189B2 publication Critical patent/JP5349189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電子部品装置の製造方法及び治具に係り、さらに詳しくは、配線基板の上に半導体チップがフリップチップ実装された半導体装置の製造などに適用できる電子部品装置の製造方法及びその方法で使用される治具に関する。
従来、配線基板に半導体チップがフリップチップ実装されて構成される半導体装置がある。そのような半導体装置では、半導体チップが配線基板にフリップチップ実装された後に、半導体チップの周囲に樹脂が塗布され、毛細管現象を利用して半導体チップの下側の隙間に封止樹脂が充填される。
近年では、工程削減などを目的として、半導体チップを実装する前に配線基板の上に未硬化の封止樹脂を予め形成しておき、半導体チップのバンプを封止樹脂に押し込むことにより、半導体チップをフリップチップ実装して封止する先封止技術が開発されている。
特許文献１には、回路基板のはんだバンプが形成された領域にアンダーフィル材を形成し、半導体チップの電極を回路基板のはんだバンプに圧接した後に、アンダーフィル材を加熱して硬化させることが記載されている。
特許文献２には、基板の上に実装されたＳＡＷ素子と樹脂フィルムを、ガスバリア性を備えた袋の中に入れ、密封する減圧パック工程を行うことにより、ＳＡＷ素子を封止樹脂部で封止することが記載されている。
特許文献３には、フリップチップ素子のバンプが形成された面に接着シートを備えており、基板へのフリップチップ接続時の加熱により接着シートが破断し、フリップチップ素子と基板の間に樹脂が充填されることが記載されている。
特許文献４には、多段構成の半導体モジュールの製造方法において、半導体チップが実装された樹脂基板を、接着部材を介して積層し、加熱及び加圧を行うことにより、半導体チップを接着部材で封止することが記載されている。
特開２０００−２８６３０２号公報 ＷＯ２００５／０７１７３１ 特開２００２−２８０４０１号公報 特開２００６−３０３１１４号公報
後述する関連技術の欄で説明するように、関連技術の先封止技術では、配線基板上に未硬化の封止樹脂材を貼付するときに、大気雰囲気で行うため、封止樹脂材にボイド（空洞）が発生しやすい。
また、半導体チップを剛体板で封止樹脂材に強く押し込む必要があるので、半導体チップが横方向に位置ずれして配置されることが多く、十分な位置精度が得られない問題がある。
また、半導体装置の十分な信頼性を確保するためには、アンダーフィル樹脂は、半導体チップの側面下部からなだらかに傾斜して広がるフィレット（はみ出し部位）が形成された状態で充填されることが望ましい。
しかしながら、関連技術では、剛体板で半導体チップを封止樹脂材に押し込む際に、半導体チップの側面から外側に樹脂が押し出されて半円状にはみ出して形成されるため、信頼性が必ずしも十分ではない。
本発明は以上の課題を鑑みて創作されたものであり、被実装体に電子部品のバンプ電極を接続する前に封止樹脂材を予め形成する先封止技術を使用する電子部品装置の製造方法において、電子部品の下側に信頼性よくアンダーフィル樹脂を形成できる新規の方法を提供することを目的とする。
上記課題を解決するため、本発明は電子部品装置の製造方法に係り、接続部を備えた配線基板からなる被実装体と、バンプ電極を備えた半導体チップ又は上側配線基板からなる電子部品とを用意し、前記被実装体の上及び電子部品のバンプ電極の面のいずれかに未硬化のフィルム状の封止樹脂材を真空雰囲気で貼付し、前記被実装体に前記封止樹脂材を介して電子部品のバンプ電極を押し込むことにより、前記被実装体と、前記被実装体の接続部上に前記バンプ電極が配置された前記電子部品と、前記被実装体と前記電子部品との間に配置された前記封止樹脂材とを有する積層部材を得る工程と、ワーク配置領域を取り囲むように該ワーク配置領域の外側に第１の排気穴が設けられた支持板上の前記ワーク配置領域に前記積層部材を搭載し、前記積層部材上にシート材を配置し、前記支持板と前記シート材とを備えた治具の内部の空気を前記第１の排気穴を通して排気して真空状態とすることにより、前記シート材を吸い込ませて前記積層部材の上面及び側面を前記シート材で加圧する工程と、前記積層部材を前記シート材で加圧した状態で、加熱処理することにより、前記封止樹脂材を硬化させて前記電子部品の下にアンダーフィル樹脂を得ると共に、前記電子部品のバンプ電極を前記被実装体の接続部に接続する工程とを有することを特徴とする。
本発明では、まず、被実装体（配線基板など）に未硬化の封止樹脂材を介して電子部品（半導体チップや配線基板など）のバンプ電極を押し込む。これにより、バンプ電極が被実装体の接続部上に配置され、電子部品の下側に封止樹脂材が形成された積層部材を得る。
好適な態様では、フィルム状の封止樹脂材が被実装体の上及び電子部品のバンプ電極の面のいずれかに真空雰囲気で貼付される。これにより、封止樹脂材にボイドが発生することが防止される。
次いで、支持板とその上に配置されるシート材とを備えた治具が用意される。そして、治具の中に積層部材を配置し、治具の内部の空気を排気して真空状態とすることにより、シート材を積層部材に吸着させて積層部材に大気圧の荷重を均一にかける。これにより、電子部品の横方向への位置ずれが最小限に抑えられた状態で、電子部品が被実装体側に十分な圧力で加圧される。
続いて、積層部材をシート材で加圧した状態で加熱処理することにより、封止樹脂材を溶融／硬化させてアンダーフィル樹脂を得る。このとき、アンダーフィル樹脂は、電子部品の側面下部からなだらかに傾斜して広がるフィレットが形成された状態で充填される。
このとき同時に、電子部品のバンプ電極が被実装体の接続部に信頼性よく接続される。はんだ接続する場合は、リフローはんだ付けを行うための加熱処理で封止樹脂材の硬化が同時に行われる。
これにより、先封止技術を使用して、狭ピッチのバンプ電極を備えた電子部品を被実装体に信頼性よく高歩留りで実装することができる。
以上説明したように、本発明では、先封止技術を使用する電子部品装置の製造方法において、電子部品の下側に信頼性よくアンダーフィル樹脂を形成することができる。
図１（ａ)〜（ｄ）は本発明に関連する関連技術の半導体装置の製造方法を示す断面図である。 図２（ａ）〜（ｄ）は本発明の第１実施形態の半導体装置（電子部品装置）の製造方法を示す断面図（その１）であり、積層部材を得るための第１の方法を示す図である。 図３（ａ）〜（ｃ）は積層部材を得るための第２の方法を示す断面図である。 図４（ａ）〜（ｃ）は積層部材を得るための第３の方法を示す断面図である。 図５（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置（電子部品装置）の製造方法で使用される治具を示す平面図及び断面図である。 図６（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置（電子部品装置）の製造方法を示す平面図及び断面図（その２）である。 図７（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置（電子部品装置）の製造方法を示す断面図（その３）である。 図８（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置（電子部品装置）の製造方法を示す断面図（その４）である。 図９（ａ）〜（ｃ）は本発明の第２実施形態の積層配線基板（電子部品装置）の製造方法を示す断面図（その１）である。 図１０（ａ）及び（ｂ）は本発明の第２実施形態の積層配線基板（電子部品装置）の製造方法を示す断面図（その２）である。 図１１（ａ）及び（ｂ）は本発明の第２実施形態の積層配線基板（電子部品装置）の製造方法を示す断面図（その３）である。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（関連技術）
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図１は関連技術の半導体装置の製造方法を示す断面図である。
関連技術の半導体装置の製造方法では、まず、図１（ａ）に示すような配線基板１００を用意する。配線基板１００では、絶縁基板１２０の両面側に配線層１４０がそれぞれ形成されている。
絶縁基板１２０には貫通電極１６０が設けられており、両面側の配線層１４０は貫通電極１６０を介して相互接続されている。絶縁基板１２０の下面には、配線層１４０のパッド部上に開口部が設けられたソルダレジスト１８０が形成されている。
次いで、図１（ｂ）に示すように、配線基板１００のチップ実装領域に封止樹脂材２００を貼付する。封止樹脂材２００は未硬化の熱硬化型の樹脂フィルムからなる。このとき、封止樹脂材２００を大気雰囲気で貼付するため、封止樹脂材２００にボイドＶが発生しやすく、十分な信頼性を確保できない。
続いて、図１（ｃ）に示すように、金バンプ３２０を備えた半導体チップ３００を用意する。そして、半導体チップ３００を配線基板１００のチップ実装領域に位置合わせした状態で、半導体チップ３００の金バンプ３２０を封止樹脂材２００に軽く押し込んで配線層１４０に仮圧着する。
続いて、図１（ｄ）に示すように、下面に離型フィルム４２０を備えた剛体板４００で半導体チップ３００を下側に加圧した状態で加熱することにより、封止樹脂材２００を溶融させて硬化させる。これにより、半導体チップ３００の金バンプ３２０が配線基板１００の配線層１４０に本圧着されると共に、半導体チップ３００の下側の隙間にアンダーフィル樹脂２２０が充填される。
半導体チップ３００を剛体板４００で加圧する際に、剛体板４００を配線基板１００が配置されたステージ（不図示）に対して平行に配置した状態で加圧することは困難である。このため、半導体チップ３００が斜め方向に押されて位置ずれが発生しやすく、半導体チップ３００の実装不良の原因となる。
また、半導体チップ３００を剛体板４００で加圧しながら加熱する際に、半導体チップ３００の下から外側にアンダーフィル樹脂２２０が押し出されて半円状にはみ出して形成される。
半導体装置の十分な信頼性を確保するためには、アンダーフィル樹脂は、半導体チップ３００の側面下部からなだらかに傾斜して広がるフィレットが形成された状態で充填されることが望ましく、関連技術では半導体装置の十分な信頼性が得られない。
以下に説明する本実施形態の電子部品装置の製造方法は前述した不具合を解消することができる。
（第１の実施の形態）
図２〜図８は本発明の第１実施形態の半導体装置（電子部品装置）の製造方法を説明するための図である。第１実施形態では、電子部品装置として、配線基板の上に半導体チップがフリップチップ実装された半導体装置を例に挙げて説明する。
第１実施形態の半導体装置の製造方法では、図２（ａ）に示すように、まず、被実装体として配線基板１０を用意する。配線基板１０では、ガラスエポキシ樹脂などの絶縁基板１２の両面側に配線層１４がそれぞれ形成されている。
絶縁基板１２には厚み方向に貫通する貫通電極１６が設けられており、両面側の配線層１４は貫通電極１６を介して相互接続されている。絶縁基板１２の下面には、配線層１４のパッド部上に開口部が設けられたソルダレジスト１８が形成されている。
配線基板１０は多面取り用基板であり、半導体チップ（ＬＳＩチップ）が実装される複数のチップ実装領域Ａが画定されている。
次いで、図２（ｂ）に示すように、配線基板１０のチップ実装領域Ａにフィルム状の封止樹脂材２０を貼付する。封止樹脂材２０は未硬化の熱硬化型の樹脂フィルム（ＮＣＦ（Non Conductive Film）から形成され、好適にはエポキシ樹脂が使用される。このとき、真空装置（不図示）内の真空（減圧）雰囲気で配線基板１０上に封止樹脂材２０が貼付される。これにより、封止樹脂材２０を貼付する際に、大気を巻き込まないので、封止樹脂材２０にボイドが発生することが防止される。
次いで、図２（ｃ）及び（ｄ）に示すように、電子部品として、金バンプ３２を備えた半導体チップ３０を用意する。そして、フリップチップボンダによって半導体チップ３０を配線基板１０のチップ実装領域Ａに位置合わせした状態で、半導体チップ３０の金バンプ３２を封止樹脂材２０に軽く押し込んで配線基板１０の配線層１４（接続部）に仮圧着する。
このとき、温度：６０〜８０℃の加熱雰囲気で封止樹脂材２０を軟化させた状態で行われる。この工程は、大気雰囲気で行ってもよいし、あるいは真空（減圧）雰囲気で行ってもよい。この時点では、封止樹脂材２０は未硬化の状態となっている。
この工程では、半導体チップ３０の金バンプ３０と配線基板１０の配線層１４との間に封止樹脂材２０の薄皮が介在していてもよく、半導体チップ３０の金バンプ３２が封止樹脂材２０に埋設された状態で配線層１４の上に配置されていればよい。
前述した第１の方法によって、図２（ｄ）に示すように、半導体チップ３０の下側の隙間に未硬化の封止樹脂材２０が形成され、半導体チップ３０の金バンプ３２が配線基板１０の配線層１４（接続部）に仮圧着された積層部材５が得られる。
図３には積層部材５を得るための第２の方法が示されている。図３（ａ）に示すように、まず、前述した図２（ａ）と同一構造の配線基板１０と半導体（シリコン）ウェハ３０ａとを用意する。半導体ウェハ３０ａにはトランジスタや多層配線（不図示）が形成されており、多層配線の接続部に金バンプ３２が設けられている。
さらに、半導体ウェハ３０ａの金バンプ３２の面に未硬化の封止樹脂材２０を真空雰囲気で貼付することにより、金バンプ３２を封止樹脂材２０内に埋め込む。これにより、封止樹脂材２０はボイドが発生することなく半導体ウェハ３０ａに貼付される。
次いで、図３（ｂ）に示すように、半導体ウェハ３０ａを切断することにより、金バンプ３２が封止樹脂材２０で埋め込まれた構造の個々の半導体チップ３０を得る。続いて、温度：６０〜８０℃の加熱雰囲気で、半導体チップ３０の封止樹脂材２０の面を配線基板１０のチップ実装領域Ａに軽く押し込んで配置する。
これにより、図３（ｃ）に示すように、半導体チップ３０の下側の隙間に未硬化の封止樹脂材２０が形成されると同時に、半導体チップ３０の金バンプ３２が配線基板１０の配線層１４（接続部）に仮圧着される。このようにして、図２（ｄ）と同一構造の積層部材５が得られる。
図４には積層部材５を得るための第３の方法が示されている。図４（ａ）に示すように、まず、前述した図２（ａ）と同一構造の配線基板１０を用意する。さらに、図４（ｂ）に示すように、配線基板１０のチップ実装領域Ａに熱硬化型の液状樹脂２０ａを塗布し、乾燥させることにより未硬化の封止樹脂材２０を形成する。このとき、液状樹脂２０ａの粘度を調整するなどして、封止樹脂材２０が配線基板１０のチップ実装領域Ａからはみ出さないようにする。
次いで、図４（ｃ）に示すように、配線基板１０のチップ実装領域Ａに半導体チップ３０を位置合わせした状態で、配線基板１０上の封止樹脂材２０に半導体チップ３０の金バンプ３２を軽く押し込む。
これより、半導体チップ３０の下側の隙間に未硬化の封止樹脂材２０が形成されると同時に、半導体チップ３０の金バンプ３２が配線基板１０の配線層１４（接続部）に仮圧着される。このようにして、図２（ｄ）と同一構造の積層部材５が得られる。
以上のように、フィルム状の封止樹脂材２０を配線基板１０側に形成してもよいし、半導体チップ３０側に形成してもよい。あるいは、液状樹脂２０ａを配線基板１０に塗布して封止樹脂材２０を形成してもよい。
次に、前述した積層部材５が治具に配置された状態で、半導体チップ３０の金バンプ３２の本圧着と封止樹脂材２０の硬化が行われる。図５には、第１実施形態で使用される治具４０が示されている。
図５（ａ）及び（ｂ）に示すように、第１実施形態で使用される治具４０は、支持板４２とシート材４４を備えている。支持板４２上にはワークが配置されるワーク配置領域Ｂが画定されている。
図５（ｂ）に注目すると、支持板４２は、下側部材４２ａの上に上側部材４２ｂが配置されて構成される。下側部材４２ａの上面側の中央主要部には凹部Ｃが設けられており、下側部材４２ａと上側部材４２ｂとの間に一体的なバキュームホールＶＨが構成されている。支持板４２として、ステンレス鋼や熱可塑性樹脂などが使用される。
また、上側部材４２ｂには厚み方向に貫通してバキュームホールＶＨに連通する複数の排気穴４２ｘが設けられている。また、下側部材４２ａの凹部Ｃの一端側の底部にバキュームホールＶＨに連通する排気口４２ｙが設けられている。
下側部材４２ａの排気口４２ｙにはチューブ４３（フレキシブル配管）が連結されており、チューブ４３には真空バルブ４５が装着されている。さらに、真空バルブ４５の外側にはチューブ４３を真空配管４９と連結／分離するジョイント４７（連結器）が設けられている。
このようにして、支持板４２の排気穴４２ｘ、バキュームホールＶＨ及び排気口４２ｙからチューブ４３を介して支持板４２の上側の空気を真空ポンプ（排気手段）に排気できるようになっている。
支持板４２の上方にはシート材４４が配置されている。シート材４４は離型性及び耐熱性を有するフレキシブルシートから形成され、好適にはテフロン（登録商標）シートが使用される。シート材４４の周縁部がリング状のシール材４６を介して支持板４２の周縁部に取り付けられる。
図５（ａ）及び（ｂ）の例では、シート材４４及びシール材４６の四隅がねじ４８（ボルト）によって支持板４２に仮固定される。シール材４６は、支持板４２とシート材４４と間の空間を真空引きする際にリークの発生を防止するために設けられ、ゴムリングなどが使用される。
このようにして、支持板４２のワーク配置領域Ｂにワークが配置され、ワークをシート材４４で覆って収容する。その後に、支持板４２の排気穴４２ｘからシート材４４の下側の空気が排気され、フレキシブルなシート材４４がワークを包み込んで下側に加圧するようになっている。
図６（ａ）及び（ｂ）に示すように、上記した治具４０の支持板４２のワーク配置領域Ｂに、ワークとして前述した図２（ｄ）（あるいは図３（ｃ）又は図４（ｃ））の積層部材５を配置する。図６（ａ）には、配線基板１０の上に４つの半導体チップ３０が実装された積層部材５が例示されており、各要素が透視的に描かれている。また、図６（ｂ）では、積層部材５の配線基板１０の配線層などが省略されている。
このとき、支持板４２の排気穴４２ｘは、積層部材５を取り囲むように外側に配置されると共に、積層部材５の下側にも配置される。
図６（ａ）に示すように、積層部材５の配線基板１０には切断用のスリット１０ａが設けられており、積層部材５の下側に配置される支持板４２の排気穴４２ｘがスリット１０ａに連通するように配置される。
続いて、支持板４２の上にシール材４６を介してシート材４４を配置し、ねじ４８によってシート材４４を支持板４２に仮固定する。
図７（ａ）は、図６（ｂ）の一つの半導体チップ３０の近傍の部分拡大断面図であり、図６（ｂ）の支持板４２の上側部材４２ｂから上側のみが描かれている。
図７（ａ）に示すように、積層部材５は支持板４２とシート材４４との間の収容部Ｈに収容された状態となる。
次いで、図７（ｂ）に示すように、支持板４２の排気穴４２ｘから支持板４２及び積層部材５とシート材４４との間の収容部Ｈの空気を排気して真空（減圧）状態にする。このとき、収容部Ｈに連通する排気穴４２ｘ、及び積層部材５の配線基板１０のスリット１０ａに連通する排気穴４２ｘから空気が排気される。
これにより、シート材４４が下側に吸い込まれることでシート材４４によって積層部材５が下側に加圧される。
このようにすることにより、半導体チップ３０及び配線基板１０に大気圧の荷重を均一にかけることができる。つまり、図７（ｂ）に示すように、半導体チップ３０の上面、側面及び封止樹脂材２０の側面が均一に加圧される。これにより、半導体チップ３０の横方向への位置ずれが最小限に抑えられた状態で、半導体チップ３０を配線基板１０側に十分な圧力で加圧することができる。
次いで、図７（ｃ）に示すように、前述した図６（ｂ）において、真空バルブ４５を閉じることにより、支持板４２のバキュームホールＶＨを真空状態に維持する。図７（ｃ）では模式的に支持板４２の排気穴４２ｘが封止されたように描かれている。さらに、前述した図６（ｂ）において、ジョイント４７を開放してチューブ４３を真空配管４９から分離する。
このようにして、支持板４２とシート材４４とで挟み込まれた積層部材５を真空配管４９から取り外す。図７（ｃ）には明記されていないが、図６（ｂ）において、支持板４２にチューブ４３及び真空バルブ４５が接続された状態で取り外される。
続いて、図８（ａ）に示すように、図７（ｃ）の構造体をホットプレートやアニール炉などの熱処理装置（不図示）に搬送する。そして、積層部材５をシート材４４で加圧した状態で、１８０℃程度の温度で積層部材５を加熱処理する。これにより、封止樹脂材２０の粘度が下がって溶融し、溶融した樹脂が外側に押し出され、その後に硬化する。
このようにして、半導体チップ３０の下側の隙間に硬化したアンダーフィル樹脂２２が充填される。上記したように、シート材４４で加圧された状態で加熱によって溶融した樹脂が半導体チップ３０の外側に押し出される。これにより、半導体チップ３０の側面下部からなだらかに傾斜して広がるフィレットが形成された状態でアンダーフィル樹脂２２が充填される。
このとき同時に、半導体チップ３０の位置ずれが極力抑制され、半導体チップ３０の金バンプ３２が配線基板１０の配線層１４（接続部）に信頼性よく本圧着されて電気接続される。半導体チップ３０が金バンプ３２を備える場合は、配線基板１０の配線層１４は下から順に銅層／金層から形成され、金−金接合によって接続される。
前述した形態では、半導体チップ３０のバンプ電極として金バンプ３２を使用しているが、銅バンプ又ははんだバンプを使用してもよい。この場合は、配線基板１０の配線層１４の表面にはんだ層が形成される。
そして、上記した図８（ａ）の工程において、２６０℃の温度雰囲気で加熱処理することにより、封止樹脂材２０を硬化させると同時に、はんだを溶融させてリフローはんだ付けにより半導体チップ３０のはんだバンプ又は銅バンプが配線基板１０の配線層１４（接続部）に電気接続される。
つまり、半導体チップ３０のバンプ電極と配線基板１０の配線層１４（接続部）との接続は、金バンプと金層との接合、金バンプとはんだとの接合、銅バンプとはんだとの接合、はんだバンプとはんだとの接合などを使用することができる（前者が半導体チップ３０側で後者が配線基板１０側）。
このようにして、半導体チップ３０を配線基板１０にフリップチップ接続する際に、同時に、半導体チップ３０の下側にアンダーフィル樹脂２２を信頼性よく充填することができる。
その後に、図８（ｂ）に示すように、図６（ｂ）において支持板４２に接続されたチューブ４３に装着された真空バルブ４５を開ける。これにより、支持板４２の排気穴４２ｘからシート材４４側に大気を流入させ、積層部材５からシート材４４を取り外す。このとき、シート材４４は耐熱性及び離型性を有するので、上記した加熱処理で積層部材５に接着することはなく、積層部材５から容易に取り外すことができる。
なお、前述した形態では、支持板４２とシート材４４とで挟み込まれた積層部材５を真空配管４９から取り外して熱処理装置に搬送しているが、真空ポンプで真空引きした状態で上側からランプ加熱などによって加熱処理することも可能である。
また、前述した図６（ａ）で示した積層部材５の配線基板１０を個々の半導体チップ３０が得られるように分割し、複数のチップ状の積層部材を治具４０に並べて配置し、シート材４４で加圧することも可能である。
さらに、図８（ｃ）に示すように、配線基板１０の下面の配線層１４にはんだボールを搭載するなどして外部接続端子３４を設けた後に、積層部材５の配線基板１０をスリット１０ａ（図６（ａ））に沿って切断することにより、個々の半導体装置１（電子部品装置）を得る。積層部材５を切断した後に、外部接続端子３４を設けてもよい。
以上説明したように、本実施形態の半導体装置（電子部品装置）の製造方法では、まず、配線基板１０の上に未硬化の封止樹脂材２０を形成する。このとき、封止樹脂材２０を真空（減圧）雰囲気で貼付することにより、封止樹脂材２０にボイドが発生することが防止される。
次いで、半導体チップ３０を配線基板１０に位置合わせした状態で半導体チップ３０の金バンプ３２を封止樹脂材２０に押し込む。これにより、半導体チップ３０の下側に未硬化の封止樹脂材２０が形成されて、半導体チップ３０の金バンプ３２が配線基板１０の配線層１４（接続部）に仮圧着された積層部材５を得る。
さらに、支持板４２とシート材４４との間の収容部Ｈを真空引きできる構造の治具４０が用意される。そして、支持板４２の上に積層部材５を配置し、シート材４４で積層部材５を覆うことにより、積層部材５を治具４０内の収容部Ｈに配置する。
その後に、収容部Ｈ内の空気を支持板４２の排気穴４２ｘから排気することにより、シート材４４で積層部材５を均一に加圧する。これにより、半導体チップ３０の横方向への位置ずれが最小限に抑えられた状態で、半導体チップ３０が配線基板１０側に十分な圧力で加圧される。
続いて、積層部材５をシート材４４で加圧した状態で加熱処理することにより、封止樹脂材２０を溶融／硬化させてアンダーフィル樹脂２２を得る。これにより、アンダーフィル樹脂２２が半導体チップ３０の側面下部からなだらに傾斜して広がるフィレットが形成された状態で安定して充填される。
このとき同時に、半導体チップ３０の金バンプ３２が配線基板１０の配線層１４（接続部）に信頼性よく本圧着される。半導体チップ３０をはんだ接続する場合は、リフローはんだ付けを行うための加熱処理（例えば２６０℃）で封止樹脂材２０の硬化が同時に行われる。
これにより、先封止技術を使用して、狭ピッチのバンプ電極を備えた高性能な半導体チップ３０を配線基板１０に高い信頼性で歩留りよくフリップチップ実装することができる。
（第２の実施の形態）
図９〜図１１は本発明の第２実施形態の積層配線基板（電子部品装置）の製造方法を示す断面図である。第２実施形態では、電子部品装置として、配線基板が積層された積層配線基板を例に挙げて説明する。
第２実施形態では、第１実施形態と同一工程及び同一要素についてはその詳しい説明を省略する。
第２実施形態の積層配線基板（電子部品装置）の製造方法では、まず、図９（ａ）に示すように、被実装体として下側配線基板１０を用意する。下側配線基板１０は、第１実施形態の図２（ａ）の配線基板１０の上面側に配線層１４のパッド部上に開口部が設けられたソルダレジスト１８がさらに形成されている。
下側配線基板１０は多面取り用基板であり、上側配線基板が搭載される複数の基板搭載領域Ａ１が画定されている。
次いで、図９（ｂ）に示すように、第１実施形態と同様に、下側配線基板１０の基板搭載領域Ａ１の上に、真空（減圧）雰囲気で未硬化の封止樹脂材２０を貼付する。これにより、封止樹脂材２０にボイドが発生することが防止される。
続いて、図９（ｃ）に示すように、電子部品として、下側配線基板１０より面積が小さいチップ状の上側配線基板５０を用意する。上側配線基板５０では、絶縁基板５２の両面側に配線層５４がそれぞれ形成されている。絶縁基板５２には貫通電極５６が設けられており、両面側の配線層５４は貫通電極５６を介して相互接続されている。
絶縁基板５２の両面側には、配線層５４のパッド部上に開口部が設けられたソルダレジスト５８がそれぞれ形成されている。さらに、絶縁基板５２の下面側の配線層５４にはんだバンプ６０が設けられている。はんだバンプ６０の他に、金バンプや銅バンプなどを使用してもよい。
そして、第１実施形態と同様に、上側配線基板５０のはんだバンプ６０を下側配線基板１０上の封止樹脂材２０に軽く押し込む。これにより、図１０（ａ）に示すように、上側配線基板５０の下側の隙間に未硬化の封止樹脂材２０が形成され、上側配線基板５０のはんだバンプ６０が下側配線基板１０の配線層１４（接続部）上に配置された積層部材６を得る。
なお、第１実施形態と同様に、上側配線基板５０のはんだバンプ６０の面に真空雰囲気で封止樹脂材２０を貼付し、上側配線基板５０の封止樹脂材２０の面を下側配線基板１０に押し込んでもよい。あるいは、下側配線基板１０の上に液状樹脂を塗布して封止樹脂材２０を形成してもよい。
次いで、図１０（ｂ）に示すように、第１実施形態と同様な治具４０を用意し、支持板４２の上に積層部材６を配置し、積層部材６をシート材４４で覆う。さらに、支持板４２の排気穴４２ｘから支持板４２及び積層部材６とシート材４４との間の空気を排気して真空（減圧）状態とする。
これにより、上側配線基板５０及びその下の封止樹脂材２０の側面に大気圧の荷重を均一にかけることができる。従って、上側配線基板５０の位置ずれが最小限に抑えられた状態で、上側配線基板５０を下側配線基板１０側に十分な圧力で加圧することができる。
続いて、図１１（ａ）に示すように、第１実施形態と同様に、図６（ｂ）の治具４０において真空バルブ４５を閉じて封止状態とし、チューブ４３を真空配管４９から分離することにより、図１０（ｂ）の構造体を取り外す。
次いで、同じく図１１（ａ）に示すように、上側配線基板５０及び封止樹脂材２０をシート材４４で加圧した状態で、熱処理装置（不図示）によって温度：２６０℃の加熱雰囲気で加熱処理する。これにより、第１実施形態と同様に、封止樹脂材２０が溶融／硬化することにより、上側配線基板５０の下側の隙間にアンダーフィル樹脂２２が充填される。これと同時に、上側配線基板５０のはんだバンプ６０がリフローはんだ付けにより下側配線基板１０の配線層１４（接続部）に電気接続される。
このとき、第１実施形態と同様に、アンダーフィル樹脂２２は上側配線基板５０の側面下部からなだらかに傾斜して広がるフィレットが形成された状態で充填される。このとき同時に、上側配線基板５０の位置ずれが極力抑制され、上側配線基板５０のはんだバンプ６０が信頼性よく下側配線基板１０に電気接続される。
その後に、支持板４２の排気穴４２ｘからシート材４４側に大気を流入させ、積層部材６からシート材４４を取り外す。
さらに、図１１（ｂ）に示すように、積層部材６の下側配線基板１０の下面にはんだボールを搭載するなどして外部接続端子３４を設けた後に、下側配線基板１０を切断することにより、個々の積層配線基板２（電子部品装置）を得る。積層部材６を切断した後に、外部接続端子３４を設けてもよい。
第２実施形態は第１実施形態と同様な効果を奏する。
（その他の実施形態）
前述した第１、第２実施形態では、被実装体として配線基板１０を使用し、その上に電子部品として半導体チップ３０又は上側配線基板５０を実装したが、被実装体及び電子部品は各種のものを使用することができる。
例えば、被実装体としてトランジスタや多層配線などが形成された半導体ウェハを使用し、電子部品として半導体チップを使用してもよい。この場合、半導体ウェハの接続部に封止樹脂材を介して半導体チップのバンプ電極を押し込んで配置する。
そして、本実施形態の治具４０を使用して加圧した状態で加熱処理することにより、半導体チップの下側にアンダーフィル樹脂を充填すると同時に、半導体チップのバンプ電極を半導体ウェハの接続部に電気接続する。
その後に、半導体ウェハを切断することにより、半導体チップが積層されたチップオンチップタイプの半導体装置（電子部品装置）が得られる。
１…半導体装置（電子部品装置）、２…積層配線基板（電子部品装置）、５，６…積層部材、１０…配線基板（下側配線基板）（被実装体）、１０ａ…スリット、１２，５２…絶縁基板、１４，５４…配線層、１６，５６…貫通電極、１８，５８…ソルダレジスト、２０…封止樹脂材、２０ａ…液状樹脂、２２…アンダーフィル樹脂、３０…半導体チップ（電子部品）、３０ａ…半導体ウェハ、３２…金バンプ、３４…外部接続端子、４０…治具、４２…支持板、４２ａ…下側部材、４２ｂ…上側部材、４２ｘ…排気穴、４２ｙ…排気口、４３…チューブ、４４…シート材、４５…真空バルブ、４６…シール材、４７…ジョイント、４８…ねじ、４９…真空配管、５０…上側配線基板（電子部品）、６０…はんだバンプ、Ａ…チップ実装領域、Ａ１…基板搭載領域、Ｂ…ワーク配置領域、Ｃ…凹部、Ｈ…収容部、ＶＨ…バキュームホール。

Claims (7)

  1. 接続部を備えた配線基板からなる被実装体と、バンプ電極を備えた半導体チップ又は上側配線基板からなる電子部品とを用意し、
    前記被実装体の上及び電子部品のバンプ電極の面のいずれかに未硬化のフィルム状の封止樹脂材を真空雰囲気で貼付し、前記被実装体に前記封止樹脂材を介して電子部品のバンプ電極を押し込むことにより、
    前記被実装体と、前記被実装体の接続部上に前記バンプ電極が配置された前記電子部品と、前記被実装体と前記電子部品との間に配置された前記封止樹脂材とを有する積層部材を得る工程と、
    ワーク配置領域を取り囲むように該ワーク配置領域の外側に第１の排気穴が設けられた支持板上の前記ワーク配置領域に前記積層部材を搭載し、前記積層部材上にシート材を配置し、前記支持板と前記シート材とを備えた治具の内部の空気を前記第１の排気穴を通して排気して真空状態とすることにより、前記シート材を吸い込ませて前記積層部材の上面及び側面を前記シート材で加圧する工程と、
    前記積層部材を前記シート材で加圧した状態で、加熱処理することにより、前記封止樹脂材を硬化させて前記電子部品の下にアンダーフィル樹脂を得ると共に、前記電子部品のバンプ電極を前記被実装体の接続部に接続する工程とを有することを特徴とする電子部品装置の製造方法。
  2. 前記積層部材を得る工程において、
    前記電子部品を除く領域の前記被実装体にスリットが設けられており、
    前記積層部材を前記シート材で加圧する工程において、
    前記支持体には前記スリットに連通する第２の排気穴が設けられており、
    前記治具の内部の空気を、前記第１の排気穴と、前記第２の排気穴及び前記スリットとを通してを排気することを特徴とする請求項１に記載の電子部品装置の製造方法。
  3. 前記電子部品は前記半導体チップであり、
    前記積層部材を得る工程は、
    フィルム状の前記封止樹脂材を真空雰囲気で半導体ウェハのバンプ電極の面に貼付し、前記半導体ウェハを切断して得られる前記半導体チップを前記被実装体に押し込むことを含むことを特徴とする請求項１又は２に記載の電子部品装置の製造方法。
  4. 前記電子部品は前記半導体チップであり、
    前記半導体チップのバンプ電極と前記被実装体の接続部とは、金−はんだ接合、銅−はんだ接合、はんだ−はんだ接合によって接続され、
    前記加熱処理する工程において、前記封止樹脂材の硬化と前記はんだの溶融を同時に行うことを特徴とする請求項１又は２に記載の電子部品装置の製造方法。
  5. 接続部を備えた配線基板からなる被実装体と、バンプ電極を備えた半導体チップ又は上側配線基板からなる電子部品とを用意し、
    前記被実装体の上及び電子部品のバンプ電極の面のいずれかに未硬化のフィルム状の封止樹脂材を真空雰囲気で貼付し、前記被実装体に前記封止樹脂材を介して電子部品のバンプ電極を押し込むことにより、
    前記被実装体と、前記被実装体の接続部上に前記バンプ電極が配置された前記電子部品と、前記被実装体と前記電子部品との間に配置された前記封止樹脂材とを有する積層部材を得る方法で使用される、前記積層部材を収容する治具において、
    前記積層部材が搭載されるワーク配置領域を取り囲むように該ワーク配置領域の外側に第１の排気穴が設けられ、前記第１の排気穴が排気手段に接続された支持板と、
    前記支持板の上に配置され、前記積層部材を収容する収容部を構成するフレキシブルなシート材と、
    前記シート材を前記支持板に固定するボルトとを有し、
    前記支持板の上面は、前記ワーク配置領域から前記ボルトが配置された領域まで同一平面となっており、
    前記積層部材が前記収容部に収容され、前記排気手段によって前記第１の排気穴を通して前記収容部内の空気を排気して真空状態とすることにより、前記シート材で前記積層部材の上面及び側面を加圧することを特徴とする治具。
  6. 前記電子部品を除く領域の前記被実装体にスリットが設けられており、かつ、
    前記支持体には前記スリットに連通する第２の排気穴が設けられており、
    前記収容部内の空気を、前記第１の排気穴と、前記第２の排気穴及び前記スリットとを通してを排気することを特徴とする請求項５に記載の治具。
  7. 前記シート材はテフロン（登録商標）シートからなることを特徴とする請求項５又は６に記載の治具。
JP2009175830A 2009-07-28 2009-07-28 電子部品装置の製造方法及び治具 Expired - Fee Related JP5349189B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009175830A JP5349189B2 (ja) 2009-07-28 2009-07-28 電子部品装置の製造方法及び治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009175830A JP5349189B2 (ja) 2009-07-28 2009-07-28 電子部品装置の製造方法及び治具

Publications (3)

Publication Number Publication Date
JP2011029516A JP2011029516A (ja) 2011-02-10
JP2011029516A5 JP2011029516A5 (ja) 2012-07-12
JP5349189B2 true JP5349189B2 (ja) 2013-11-20

Family

ID=43637895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009175830A Expired - Fee Related JP5349189B2 (ja) 2009-07-28 2009-07-28 電子部品装置の製造方法及び治具

Country Status (1)

Country Link
JP (1) JP5349189B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057425B2 (en) 2021-05-17 2024-08-06 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014003107A1 (ja) * 2012-06-29 2014-01-03 東レエンジニアリング株式会社 圧着装置および圧着方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270436U (ja) * 1988-11-18 1990-05-29
JP3611463B2 (ja) * 1998-10-27 2005-01-19 松下電器産業株式会社 電子部品の製造方法
JP2000286302A (ja) * 1999-03-31 2000-10-13 Towa Corp 半導体チップ組立方法及び組立装置
JP2001237268A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置
JP2002280401A (ja) * 2001-03-21 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3896017B2 (ja) * 2001-08-03 2007-03-22 松下電器産業株式会社 半導体実装体の製造方法、および半導体実装体の製造装置
JP3835556B2 (ja) * 2003-10-27 2006-10-18 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP5104149B2 (ja) * 2007-09-14 2012-12-19 富士通株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057425B2 (en) 2021-05-17 2024-08-06 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP2011029516A (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP4592751B2 (ja) プリント配線基板の製造方法
JP4541753B2 (ja) 電子部品実装構造の製造方法
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP5570799B2 (ja) 半導体装置及びその製造方法
JP5159273B2 (ja) 電子装置の製造方法
TWI295500B (ja)
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP2003332521A (ja) 半導体装置及びその製造方法
JP2011082287A (ja) 半導体装置及びその製造方法
JP4846633B2 (ja) 部品内蔵基板の製造方法
TW201214584A (en) Flip-chip bonding method to reduce voids in underfill material
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
JP4950743B2 (ja) 積層配線基板及びその製造方法
US9496154B2 (en) Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias
JP2012212786A (ja) 半導体装置の製造方法
JP2013168577A (ja) 半導体装置の製造方法
JP2013021058A (ja) 半導体装置の製造方法
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
JP2012146853A (ja) 半導体装置の製造方法
JP2012015239A (ja) 部品内蔵配線基板
JP5238182B2 (ja) 積層配線基板の製造方法
JP5349189B2 (ja) 電子部品装置の製造方法及び治具
JP3705159B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R150 Certificate of patent or registration of utility model

Ref document number: 5349189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees