JP2012212786A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012212786A
JP2012212786A JP2011077738A JP2011077738A JP2012212786A JP 2012212786 A JP2012212786 A JP 2012212786A JP 2011077738 A JP2011077738 A JP 2011077738A JP 2011077738 A JP2011077738 A JP 2011077738A JP 2012212786 A JP2012212786 A JP 2012212786A
Authority
JP
Japan
Prior art keywords
chip
wiring board
underfill material
semiconductor
chip stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011077738A
Other languages
English (en)
Inventor
Yusuke Nakanoya
祐介 中野谷
Masanori Yoshida
正典 吉田
Keisuke Kusanagi
恵与 草▲なぎ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2011077738A priority Critical patent/JP2012212786A/ja
Priority to US13/430,148 priority patent/US20120252165A1/en
Publication of JP2012212786A publication Critical patent/JP2012212786A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】種類の異なる半導体チップを積層した場合の接続信頼性を向上させた半導体装置の製造方法を提供する。
【解決手段】複数の半導体チップ１１ａ〜１１ｂの互いの接続端子１２ａ，１２ｂを熱圧着により接合しながら、これら複数の半導体チップ１１ａ〜１１ｅを積層したチップ積層体３Ａを作製する工程と、複数の半導体チップ１１ａ〜１１ｅの各隙間にアンダーフィル材４を充填した後、このアンダーフィル材４を熱硬化させることで、チップ積層体３Ａをアンダーフィル材４で封止する工程とを含み、チップ積層体３Ａを作製する工程と、チップ積層体３Ａをアンダーフィル材４で封止する工程との間で、チップ積層体３Ａの温度を所定以上に保持する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
近年、半導体チップの集積度が年々向上し、それに伴ってチップサイズの大型化や、配線の微細化及び多層化などが進んでいる。一方、高密度実装化のためには、パッケージサイズの小型化及び薄型化が必要となっている。
このような要求に対して、ＭＣＰ(Multi Chip Package)と呼ばれる１つの配線基板の上に複数の半導体チップを高密度実装する技術が開発されている。その中でも、ＴＳＶ(Through Silicon Via)と呼ばれる貫通電極を有する半導体チップを積層したチップ積層体を配線基板の一面に実装したＣｏＣ(Chip on Chip)型の半導体パッケージ（半導体装置）が注目されている（例えば、特許文献１を参照。）。
このＣｏＣ型の半導体パッケージを製造する際は、複数の半導体チップを積層したチップ積層体を作製する。このチップ積層体を構成する複数の半導体チップは、それぞれの一面と他面とを対向させながら、それぞれの一面に設けられたバンプ電極と、他面に設けられたバンプ電極とを熱圧着により接合（バンプ接合）している。そして、このようなチップ積層体を作製した後に、積層された複数の半導体チップの各隙間にアンダーフィル材を充填し、このアンダーフィル材を熱硬化させることで、チップ積層体をアンダーフィル材で封止することが行われている。
特開２００８−２９４３６７号公報
ところで、上述したチップ積層体は、複数の半導体チップを積層する構成のため、その厚みが厚くなり易く、全体の薄型化を図るためには、各半導体チップの厚みを薄くする必要がある。しかしながら、各半導体チップの厚みを薄くすると、上述したアンダーフィル材を熱硬化させる際に、このアンダーフィル材の硬化収縮や熱膨張等による内部ストレスが、チップ積層体に加わることになる。
この場合、半導体チップに反り等の変形が発生し、上述したバンプ電極の接合部分（バンプ接合部）にストレスが加わることで、このバンプ接合部が破断したり、半導体チップにクラックが生じたりするといった問題が発生してしまう。
具体的に、上記特許文献１には、貫通電極を有する薄い半導体チップを、半田の溶融温度に加熱し、互いの貫通電極を加熱溶融されたバンプを介して接合した後、常温まで冷却することが記載されている。しかしながら、半導体チップは、例えば厚みが５０μｍ程度と薄いため、異なるサイズや異なる回路が形成された異種の半導体チップを積層した場合、接合時の高温状態から接合後に常温まで冷却される間に、それぞれ異なる反りの挙動が発生する。この場合、異種の半導体チップの間でバンプ接合部に応力が加わり、このバンプ接合部分が破断するといった問題が発生してしまう。
そこで、上記特許文献１では、半導体チップよりも厚みの大きい補強チップを設け、チップ積層体の剛性を高めることによって、応力の集中によるバンプの破断を抑制することが提案されている。しかしながら、このような補強チップを追加した場合でも、異種チップの間ではそれぞれ反りの挙動が異なるために、バンプ接合部に応力が加わることになる。
また、同じサイズの異種チップを積層した場合でも、チップ表面に形成される回路や配線等が異なるために、異種チップの間で反りの挙動が変化してしまう。したがって、この場合も、異種チップ間でバンプ接合部に応力が加わり、このバンプ接合部が破断するといった問題が発生してしまう。
本発明に係る半導体装置の製造方法は、複数の半導体チップの互いの接続端子を熱圧着により接合しながら、これら複数の半導体チップを積層したチップ積層体を作製する工程と、複数の半導体チップの各隙間にアンダーフィル材を充填した後、このアンダーフィル材を熱硬化させることで、チップ積層体をアンダーフィル材で封止する工程とを含み、チップ積層体を作製する工程と、チップ積層体をアンダーフィル材で封止する工程との間で、チップ積層体の温度を所定以上に保持することを特徴とする。
以上のように、本発明では、複数の半導体チップの互いの接続端子を熱圧着により接合した後、複数の半導体チップの各隙間にアンダーフィル材を充填し、このアンダーフィル材を熱硬化させるまでの間、チップ積層体を所定の温度以上に保持することで、このチップ積層体を構成する複数の半導体チップの温度変化による反りの挙動を抑えることができる。また、複数の半導体チップの各隙間にアンダーフィル材を充填する際のアンダーフィル材の流動性も向上するため、これらの隙間にアンダーフィル材を良好に充填することができ、ボイド等の発生も低減できる。さらに、アンダーフィル材を硬化させた後は、この硬化したアンダーフィル材によってチップ積層体の温度を常温まで下げたときの各半導体チップの反りの挙動を抑えることができる。
したがって、本発明によれば、各半導体チップに加わる応力を低減し、各半導体チップの接合部分に加わるストレスも低減できるため、この接合部分が破断したり、半導体チップにクラック等が生じたりすることを抑制することが可能であり、製造される半導体装置の接続信頼性を大幅に高めることが可能である。
第１の実施形態として示す半導体パッケージの断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体を作製する工程を順に示す断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体を作製する工程を順に示す断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体を作製する工程を順に示す断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体を加温する工程を示す断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体をアンダーフィル材で封止する工程を順に示す断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体をアンダーフィル材で封止する工程を順に示す断面図である。 アンダーフィル材により封止されたチップ積層体を示す断面図である。 母配線基板の構成を示す断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体を母配線基板上に実装する工程を順に示す断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体を母配線基板上に実装する工程を順に示す断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体を母配線基板上に実装する工程を順に示す断面図である。 図１に示す半導体パッケージの製造工程として、チップ積層体をモールド樹脂で封止する工程を示す断面図である。 図１に示す半導体パッケージの製造工程として、はんだボールを配置する工程を示す断面図である。 図１に示す半導体パッケージの製造工程として、個々の半導体パッケージに分割する工程を示す断面図である。 一括して製造された半導体パッケージを示す断面図である。 第２の実施形態として示す半導体パッケージの断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体を作製する工程を順に示す断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体を作製する工程を順に示す断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体を作製する工程を順に示す断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体を加温する工程を示す断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体をアンダーフィル材で封止する工程を順に示す断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体をアンダーフィル材で封止する工程を順に示す断面図である。 図１１に示す半導体パッケージの製造工程として、個々のチップ積層体に分割する工程を示す断面図である。 アンダーフィル材により封止されたチップ積層体を示す断面図である。 母配線基板の構成を示す断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体を母配線基板上に実装する工程を順に示す断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体を母配線基板上に実装する工程を順に示す断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体を母配線基板上に実装する工程を順に示す断面図である。 図１１に示す半導体パッケージの製造工程として、チップ積層体をモールド樹脂で封止する工程を示す断面図である。 図１１に示す半導体パッケージの製造工程として、はんだボールを配置する工程を示す断面図である。 図１１に示す半導体パッケージの製造工程として、個々の半導体パッケージに分割する工程を示す断面図である。 一括して製造された半導体パッケージを示す断面図である。 図１に示す半導体パッケージの別の製造工程として、チップ積層体を作製する工程を示す断面図である。 図１に示す半導体パッケージの別の製造工程として、チップ積層体を移送する工程を示す断面図である。 図１に示す半導体パッケージの別の製造工程として、チップ積層体の各隙間にアンダーフィル材を充填する工程を示す断面図である。 図１に示す半導体パッケージの別の製造工程として、チップ積層体の各隙間に充填されたアンダーフィル材を硬化させる工程を示す断面図である。
以下、本発明を適用した半導体装置の製造方法について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
［第１の実施形態］
（半導体装置）
先ず、第１の実施形態として図１に示すＣｏＣ型の半導体パッケージ１Ａについて説明する。
この半導体パッケージ１Ａは、図１に示すように、配線基板２と、この配線基板２の一面（上面）に実装されたチップ積層体３Ａと、このチップ積層体３Ａを覆うアンダーフィル材（第１の封止体）４と、このアンダーフィル材４を覆うモールド樹脂（第２の封止体）５と、配線基板２の他面（下面）に配置された複数のはんだボール（外部接続端子）６とを備えることによって、ＢＧＡ(Ball Grid Array)と呼ばれるパッケージ構造を有している。
配線基板２は、平面視で矩形状を為すプリント配線板からなり、このプリント配線板は、例えばガラスエポキシ樹脂等からなる絶縁基材の面上にＣｕ等の導電材料からなる導体パターン等を形成し、その表面をソルダーレジスト等の絶縁膜で被覆したものからなる。なお、本例では、厚み０．２ｍｍ程度の配線基板２を用いている。
この配線基板２の上面中央部には、チップ積層体３Ａが実装される実装領域２ａが設けられている。また、配線基板２の実装領域２ａには、複数のパッド電極（第３の接続端子）７が並んで設けられている。一方、配線基板２の他面（下面）には、複数の接続ランド８が並んで設けられている。そして、上記はんだボール６は、これら接続ランド８の上に配置されている。その他にも、配線基板２には、パッド電極７と接続ランド８との間を電気的に接続するためのビアや配線パターンなどの引回し配線部９（図１中において模式的に示す。）が設けられている。また、配線基板２の表面は、上述したパッド電極７や接続ランド８が形成された部分を除いて、絶縁膜（図示せず。）で被覆されている。
チップ積層体３Ａは、複数（本例では５つ）の半導体チップ１１ａ〜１１ｅが積層されたものからなり、配線基板２とは反対側（上層側）から順に、ＤＲＡＭ（Dynamic Random Access Memory）回路などが形成された複数（本例では４つ）のメモリーチップ（第１の半導体チップ）１１ａ〜１１ｄと、各メモリーチップ１１ａ〜１１ｄと配線基板２との間のインターフェースを取るためのＩＦ(InterFace)回路などが形成されたＩＦチップ（第２の半導体チップ）１１ｅとを積層した構造を有している。なお、本例では、厚み５０μｍ程度の半導体チップ１１ａ〜１１ｅを用いている。
このうち、複数のメモリーチップ１１ａ〜１１ｄは、平面視で矩形状を為すと共に、配線基板２よりも小さい形状を有している。また、各メモリーチップ１１ａ〜１１ｄは、それぞれ一面側に複数の第１のバンプ電極（第１の接続端子）１２ａと、他面側に複数の第２のバンプ電極（第２の接続端子）１２ｂと、これら第１のバンプ電極１２ａと第２のバンプ電極１２ｂとの間を接続する複数の貫通電極（ＴＳＶ）１３とを有している。そして、これら複数のメモリーチップ１１ａ〜１１ｄは、それぞれの一面と他面とを対向させながら、それぞれの間にある第１のバンプ電極１２ａと第２のバンプ電極１２ｂとを接合して積層されている。
一方、ＩＦチップ１１ｅは、平面視で矩形状を為すと共に、上記メモリーチップ１１ａ〜１１ｄとほぼ同じ大きさを有している。また、ＩＦチップ１１ｅは、その一面側に複数の第１のバンプ電極（第１の接続端子）１２ａと、その他面側に複数の第２のバンプ電極（第２の接続端子）１２ｂと、これら第１のバンプ電極１２ａと第２のバンプ電極１２ｂとの間を接続する複数の貫通電極（ＴＳＶ）１３とを有している。そして、このＩＦチップ１１ｅは、その一面と、上記メモリーチップ１１ｄの他面とを対向させながら、その間にある第１のバンプ電極１２ａと第２のバンプ電極１２ｂとを接合して積層されている。
そして、このチップ積層体３Ａは、最上層に位置するＩＦチップ１１ｅを下方に向けた状態で、このＩＦチップ１１ｅの他面と配線基板２の一面（実装領域２ａ）とを対向させながら、その間にある第２のバンプ電極１２ｂとパッド電極７とがワイヤーバンプ（接合部材）１４を介して接合されている。さらに、このチップ積層体３Ａは、配線基板２の一面とＩＦチップ１１ｅの他面との間の間に充填された絶縁性の接着部材１５を介して配線基板２の実装領域２ａに接着固定されている。
なお、上記ＩＦチップ１１ｅでは、上記配線基板２のパッド電極７との間隔に合わせて、その中央部にある貫通電極１３を挟んだ両側に、複数の第２のバンプ電極１２ｂが交互に間隔を空けて配置されている。そして、この貫通電極１３を挟んだ両側にある第２のバンプ電極１２ｂと貫通電極１３との間には、再配線のための配線パターン（図示せず。）が設けられている。これにより、上記配線基板２のパッド電極７との間隔調整を行っている。
また、上記複数のメモリーチップ１１ａ〜１１ｄでは、その中央部に並ぶ複数の貫通電極１３に対して、その中央部を挟んだ両側に並ぶ複数の貫通電極１３が補強接続用のダミー電極を構成している。したがって、これらのダミー電極は、上記ＩＦチップ１１ｅと電気的に接続される必要がなく、このＩＦチップ１１ｅの中央部を挟んだ両側に並ぶダミーのバンプ電極１２ａと接続された構成となっている。
アンダーフィル材４は、第１の封止体として、上記チップ積層体３Ａを構成する複数の半導体チップ１１ａ〜１１ｅの各隙間に充填された後、熱硬化されることによって、チップ積層体３Ａを封止している。
モールド樹脂５は、第２の封止体として、上記アンダーフィル材４で封止されたチップ積層体３Ａの全体を覆った状態で、配線基板２の一面側を全面的に封止している。
（半導体装置の製造方法）
次に、上記図１に示す半導体パッケージ１Ａの製造工程について説明する。
上記半導体パッケージ１Ａを製造する際は、先ず、図２Ａ〜図２Ｃに示すように、上記複数の半導体チップ１１ａ〜１１ｅを積層したチップ積層体３Ａを作製する。
具体的には、図２Ａに示すように、吸着ステージ１００上に、１層目のメモリーチップ１１ａを複数の第１のバンプ電極１２ａが形成された面（一面）を下方に向けた状態で載置する。そして、このメモリーチップ１１ａは、吸着ステージ１００に設けられた複数の吸引孔１０１により吸引されながら、この吸着ステージ１００上に保持される。
また、吸着ステージ１００には、この吸着ステージ１００を加熱するためのヒータ（加熱手段）１０２が設けられている。このヒータ１０２は、吸着ステージ１００の内部に設けられた管路に加熱された作動液を流すことで、この吸着ステージ１００を加熱することが可能となっている。
この状態から、ボンディングツール２００を用いて、２層目のメモリーチップ１１ｂを１層目のメモリーチップ１１ａ上に積層搭載（フリップチップ実装）する。このフリップチップ実装では、ボンディングツール２００に設けられた吸引孔２０１により２層目のメモリーチップ１１ｂを吸引保持しながら、このボンディングツール２００がメモリーチップ１１ｂを第１のバンプ電極１２ａが形成された面（一面）を下方に向けた状態で保持する。
また、ボンディングツール２００には、このボンディングツール２００を加熱するためのヒータ（加熱手段）２０２が設けられている。このヒータ２０２は、ボンディングツール２００の内部に設けられた管路に加熱された作動液を流すことで、このボンディングツール２００を加熱することが可能となっている。
そして、このボンディングツール２００は、図２Ｂに示すように、２層目のメモリーチップ１１ｂの一面と、その下にある１層目のメモリーチップ１１ａの他面とを対向させながら、その間にある第１のバンプ電極１２ａと第２のバンプ電極１２ｂとの位置を合わせた状態で、２層目のメモリーチップ１１ｂを１層目のメモリーチップ１１ａ上に載置する。そして、この状態でボンディングツール２００が高温（例えば３００℃程度）で加熱しながら荷重を加えることによって、第１のバンプ電極１２ａと第２のバンプ電極１２ｂとを熱圧着により接合（フリップチップボンディング）する。なお、この接合時には、荷重だけでなく、超音波も印加するようにしてもよい。
これにより、第１のバンプ電極１２ａと第２のバンプ電極１２ｂとの間が電気的に接続（フリップチップ接続）されて、２層目のメモリーチップ１１ｂが１層目のメモリーチップ１１ａ上にフリップチップ実装される。
そして、この状態から更に、上述した１層目のメモリーチップ１１ａ上に２層目のメモリーチップ１１ｂをフリップチップ実装する場合と同様の方法を用いて、この２層目のメモリーチップ１１ｂ上に３層目のメモリーチップ１１ｃと、この３層目のメモリーチップ１１ｃ上に４層目のメモリーチップ１１ｄと、この４層目のメモリーチップ１１ｄ上に５層目のＩＦチップ１１ｅとを、順にフリップチップ実装する。これにより、図２Ｃに示すような上記複数の半導体チップ１２ａ〜１２ｅを積層したチップ積層体３Ａを得ることができる。
そして、このチップ積層体３Ａは、図３に示すような保温トレイ３００に収容された状態で、その温度が常温まで下がらないように加温しながら、次工程へと送られる。この場合、加温されたチップ積層体３Ａでは、複数の半導体チップ１１ａ〜１１ｅの温度変化による反りの挙動を抑えることができる。
具体的に、半導体チップ１１ａ〜１１ｅの表面には、一般にパッシベーション膜（ポリイミド）が形成されており、厚みの薄い半導体チップ１１ａ〜１１ｅでは、このパッシベーション膜により凹反りとなる。一方、８０〜１００℃程度に加温された状態のチップ積層体３Ａでは、このパッシベーション膜が熱膨張することで、各半導体チップ１１ａ〜１１ｅの反りを低減することができる。
保温トレイ３００は、トレイ本体３０１と、このトレイ本体３０１に対して開閉自在に取り付けられる蓋体３０２とを有して、この蓋体３０２の内側にチップ積層体３Ａを収容する収容空間３０３を形成すると共に、トレイ本体３０１の内部に設けられたヒータ３０４によって、収容空間３０２ａ内の温度を調整しながら、チップ積層体３Ａを所定温度に加温することが可能となっている。なお、保温トレイ３００については、上記図３に示す構成に必ずしも限定されるものではなく、上記チップ積層体３Ａを次工程に送るまでの間、このチップ積層体３Ａを加温できるものであればよく、その構成について適宜変更して実施することが可能である。
次に、図４Ａ〜図４Ｃに示すように、所定温度（例えば８０〜１００℃程度）に加温されたチップ積層体３の各隙間に、上記アンダーフィル材４を充填することによって、チップ積層体３を封止する。
具体的には、図４Ａに示すように、塗布ステージ４００上に、上記チップ積層体３Ａを載置する。この塗布ステージ４００の面上には、例えばフッ素系シートや、シリコーン系接着材の付いたシートなど、アンダーフィル材４との濡れ性の悪い材料からなる塗布用シート４０１が貼り渡されている。また、塗布ステージ４００には、この塗布ステージ４００を加熱するためのヒータ（加熱手段）４０２が設けられている。このヒータ４０２は、塗布ステージ４００の内部に設けられた管路に加熱された作動液を流すことで、この塗布ステージ４００を加熱することが可能となっている。
この状態から、液状のアンダーフィル材４を供給するディスペンサー５００を用いて、上記チップ積層体３Ａの一辺に沿った位置の端部近傍からチップ積層体３Ａの各隙間に向かってアンダーフィル材４を塗布する。このとき、アンダーフィル材４は、毛細管現象によりチップ積層体３Ａの各隙間に浸透しながら充填される。
このとき、加温された状態のチップ積層体３Ａに対してアンダーフィル材４を充填するため、このアンダーフィル材４の流動性が向上し、このチップ積層体３Ａの各隙間にアンダーフィル材４を良好に充填することができ、ボイド等の発生も低減できる。
また、上記チップ積層体３Ａの各隙間から周囲にはみ出したアンダーフィル材４は、上述したアンダーフィル材４との濡れ性が悪い塗布用シート４０１によって面内に広がることが抑制されるため、上層側から下層側に向かって漸次幅方向に広がるものの、その幅を縮小することが可能である。
この状態から、図４Ｂに示すように、アンダーフィル材４を例えば１２５℃程度で加熱（キュア）することで、このアンダーフィル材４を硬化させる。これにより、アンダーフィル材４により封止されたチップ積層体３Ａが形成される。
また、アンダーフィル材４により封止されたチップ積層体３Ａでは、アンダーフィル材４の硬化後に常温まで温度を下げたときに、この硬化したアンダーフィル材４によって各半導体チップ１１ａ〜１１ｅの反りの挙動を抑えることができる。
そして、図４Ｃに示すように、このアンダーフィル材４により封止されたチップ積層体３Ａを塗布用シート４０１から引き剥がす。このとき、アンダーフィル材４により封止されたチップ積層体３は、上述したアンダーフィル材４との濡れ性が悪い塗布用シート４０１から容易に引き剥がすことが可能である。そして、このアンダーフィル４により封止されたチップ積層体３Ａは、図示を省略する収納用トレイに収容されて、次工程へと送られる。
次に、図５に示すように、上記配線基板２となる部分が複数並んで形成された母配線基板２Ａを用意する。この母配線基板２Ａは、例えばガラスエポキシ基板からなり、上記配線基板２となる部分がマトリックス状に複数並んで形成されると共に、最終的にダイシングラインＬに沿って切断することで、上記配線基板２となる部分を個々の配線基板２として切り出すことが可能となっている。
そして、図６Ａ〜図６Ｃに示すように、この母配線基板２Ａの一面に、上記アンダーフィル材４により封止されたチップ積層体３Ａを上記配線基板２となる部分毎に実装する。
具体的には、図６Ａに示すように、上記配線基板２となる部分の各パッド電極７上にワイヤーバンプ１４を配置する。ワイヤーバンプ１４は、例えば、ＡｕやＣｕ等からなるワイヤーの先端に溶融されたボールが形成されたものを、図示しないワイヤーボンディング装置を用いて、上記パッド電極７上に超音波熱圧着することで接合した後、ワイヤーの後端を引き切ることで形成される。
この状態から、図６Ｂに示すように、ＮＣＰ(Non Conductive Paste)と呼ばれる液状の接着部材１５を供給するディスペンサー（図示せず。）を用いて、母配線基板２Ａ上に、上記配線基板２となる部分の実装領域２ａ毎に接着部材１５を塗布する。
この状態から、図６Ｃに示すように、ボンディングツール（図示せず。）を用いて、チップ積層体３Ａを母配線基板２Ａの上記配線基板２となる部分の実装領域２ａにフリップ実装する。
このフリップチップ実装では、ボンディングツールの吸引孔によりチップ積層体３Ａを吸引保持しながら、このボンディングツールがＩＦチップ１１ｅを下方に向けた状態でチップ積層体３Ａを保持する。
このボンディングツールは、ＩＦチップ１１ｅの一面と上記配線基板２となる部分の実装領域２ａとを対向させながら、その間にある第１のバンプ電極１２ａとパッド電極７との位置を合わせた状態で、上記アンダーフィル材４により封止されたチップ積層体３Ａを上記配線基板２となる部分の実装領域２ａ上に載置する。そして、この状態でボンディングツールが高温（例えば３００℃程度）で加熱しながら荷重を加えることによって、第２のバンプ電極１２ｂとパッド電極７とをワイヤーバンプ１４を介して熱圧着により接合（フリップチップボンディング）する。なお、この接合時には、荷重だけでなく、超音波も印加するようにしてもよい。
これにより、第２のバンプ電極１２ｂとパッド電極７との間がワイヤーバンプ１４を介して電気的に接続（フリップチップ接続）されて、上記アンダーフィル材４により封止されたチップ積層体３Ａが母配線基板２Ａの配線基板２となる部分の実装領域２ａにフリップチップ実装される。
また、上記接着部材１５は、母配線基板２Ａの一面とＩＦチップ１１ｅの一面との間からはみ出した状態で硬化される。これにより、上記アンダーフィル材４により封止されたチップ積層体３Ａは、この接着部材１５を介して母配線基板２Ａの配線基板２となる部分の実装領域２ａに接着固定される。そして、このようなボンディングツールを用いた操作を、母配線基板２Ａの上記配線基板２となる部分毎に繰り返す。
次に、図７に示すように、上記アンダーフィル材４により封止されたチップ積層体３Ａを覆うように母配線基板２Ａの一面側を上記モールド樹脂５で封止する。具体的には、トランスファモールド装置（図示せず。）を用いる。このトランスファモールド装置は、母配線基板２Ａの他面側を保持する下金型（固定型）と、母配線基板２Ａの一面側に対向してモールド樹脂５が充填されるキャビティ空間を形成すると共に、下金型に対して相対的に接離自在に移動される上金型（可動型）とからなる一対の成型金型を備える。
そして、このトランスファモールド装置の成形金型に、上記アンダーフィル材４により封止されたチップ積層体３Ａが実装された母配線基板２Ａをセットした後、成形金型内のキャビティ空間内に加熱溶融されたモールド樹脂５を注入する。このモールド樹脂５には、例えばエポキシ樹脂等の熱硬化性樹脂が用いられる。
そして、この状態で、モールド樹脂５を所定の温度（例えば１８０℃程度）で加熱（キュア）することで、モールド樹脂５を硬化させる。さらに、所定の温度でベークすることで、モールド樹脂５が完全に硬化される。これにより、母配線基板２Ａの一面側が上記モールド樹脂５で完全に封止される。
次に、図８に示すように、母配線基板２Ａの各配線基板２となる部分に設けられた上記接続ランド８上に、上記はんだボール６を配置する。具体的には、複数の吸着孔が形成されたボールマウンターのマウントツール（図示せず。）を用いて、複数のはんだボール６をマウントツールで吸着保持しながら、これら複数のはんだボール６にフラックスを転写形成した後、母配線基板２Ａの各配線基板２となる部分毎にはんだボール６を接続ランド８上に載置する。そして、母配線基板２Ａの全ての配線基板２となる部分にはんだボール６を載置した後、この母配線基板２Ａをリフローする。これにより、母配線基板２Ａの各配線基板２となる部分の接続ランド８上に、はんだボール６が配置される。
次に、図９に示すように、母配線基板２Ａを配線基板２となる部分毎に切断することによって個々の半導体パッケージ１Ａに分割する。具体的には、母配線基板２Ａのモールド樹脂５側にダイシングテープ６００を貼着した後、ダイシングブレード７００を用いて母配線基板２Ａをダイシングテープ６００とは反対側からダイシングラインＬに沿って切断する。これにより、半導体パッケージ１Ａ毎に分割される。そして、これら半導体パッケージ１Ａをダイシングテープ６００から引き剥がすことで、図１０に示すように、複数の半導体パッケージ１Ａを一括して製造することができる。
以上のように、本発明では、チップ積層体３Ａを作製する工程と、チップ積層体３Ａをアンダーフィル材４で封止する工程との間で、チップ積層体３Ａの温度が常温まで下がらないように加温する工程を設ける。すなわち、本発明では、複数の半導体チップ１１ａ〜１１ｅの互いに対向する第１のバンプ電極１２ａと第２のバンプ電極１２ｂとを熱圧着により接合した後、これら複数の半導体チップ１１ａ〜１１ｅの各隙間にアンダーフィル材４を充填し、このアンダーフィル材４を熱硬化させるまでの間、チップ積層体３Ａを所定の温度以上に保持する。これにより、チップ積層体３Ａを構成する複数の半導体チップ１１ａ〜１１ｅの温度変化による反りの挙動を抑えることが可能である。
また、本発明では、上記チップ積層体３Ａを所定の温度以上に保持することで、このチップ積層体３Ａを構成する複数の半導体チップ１１ａ〜１１ｅの各隙間にアンダーフィル材４を充填する際のアンダーフィル材４の流動性も向上するため、これらの隙間にアンダーフィル材４を良好に充填することができ、ボイド等の発生も低減できる。
さらに、本発明では、アンダーフィル材４を硬化させた後は、この硬化したアンダーフィル材４によってチップ積層体３Ａの温度を常温まで下げたときの各半導体チップ１１ａ〜１１ｅの反りの挙動を抑えることができる。具体的に、アンダーフィル材４の硬化後に上記チップ積層体３Ａを常温まで温度を下げることによって、このアンダーフィル材４に収縮等が生じるものの、このアンダーフィル材４で固定された各半導体チップ１１ａ〜１１ｅの間では、異種チップであっても、その反りの挙動が同じとなる。
したがって、本発明によれば、各半導体チップ１１ａ〜１１ｅに加わる応力を低減し、各半導体チップ１１ａ〜１１ｅの接合部分に加わるストレスも低減できるため、この接合部分が破断したり、半導体チップ１１ａ〜１１ｅにクラック等が生じたりすることを抑制することが可能であり、既存の設備を利用したまま、製造される半導体パッケージ１Ａの接続信頼性を大幅に高めることが可能である。
［第２の実施形態］
（半導体装置）
次に、第２の実施形態として図１１に示すＣｏＣ型の半導体パッケージ１Ｂについて説明する。なお、以下の説明では、上記図１に示す半導体パッケージ１Ａと同等の部位については、図面において同じ符号を付すものとする。
この半導体パッケージ１Ｂは、図１１に示すように、配線基板２と、この配線基板２の一面（上面）に実装されたチップ積層体３Ｂと、このチップ積層体３Ｂを覆うアンダーフィル材（第１の封止体）４と、このアンダーフィル材４を覆うモールド樹脂（第２の封止体）５と、配線基板２の他面（下面）に配置された複数のはんだボール（外部接続端子）６とを備えることによって、ＢＧＡ(Ball Grid Array)と呼ばれるパッケージ構造を有している。
配線基板２は、平面視で矩形状を為すプリント配線板からなり、このプリント配線板は、例えばガラスエポキシ樹脂等からなる絶縁基材の面上にＣｕ等の導電材料からなる導体パターン等を形成し、その表面をソルダーレジスト等の絶縁膜で被覆したものからなる。なお、本例では、厚み０．２ｍｍ程度の配線基板２を用いている。
この配線基板２の上面中央部には、チップ積層体３Ｂが実装される実装領域２ａが設けられている。また、配線基板２の実装領域２ａには、複数のパッド電極（第３の接続端子）７が並んで設けられている。一方、配線基板２の他面（下面）には、複数の接続ランド８が並んで設けられている。そして、上記はんだボール６は、これら接続ランド８の上に配置されている。その他にも、配線基板２には、パッド電極７と接続ランド８との間を電気的に接続するためのビアや配線パターンなどの引回し配線部９（図１１中において模式的に示す。）が設けられている。また、配線基板２の表面は、上述したパッド電極７や接続ランド８が形成された部分を除いて、絶縁膜（図示せず。）で被覆されている。
チップ積層体３Ｂは、複数（本例では５つ）の半導体チップ１１ａ〜１１ｅが積層されたものからなり、配線基板２とは反対側（上層側）から順に、ＤＲＡＭ（Dynamic Random Access Memory）回路などが形成された複数（本例では４つ）のメモリーチップ（第１の半導体チップ）１１ａ〜１１ｄと、各メモリーチップ１１ａ〜１１ｄと配線基板２との間のインターフェースを取るためのＩＦ(InterFace)回路などが形成されたＩＦチップ（第２の半導体チップ）１１ｅとを積層した構造を有している。なお、本例では、厚み５０μｍ程度の半導体チップ１１ａ〜１１ｅを用いている。
このうち、複数のメモリーチップ１１ａ〜１１ｄは、平面視で矩形状を為すと共に、配線基板２よりも小さい形状を有している。また、１層目のメモリーチップ１１ａが他のメモリーチップ１１ｂ〜１１ｄよりも大きい形状を有している。各メモリーチップ１１ａ〜１１ｄは、それぞれ一面側に複数の第１のバンプ電極（第１の接続端子）１２ａと、他面側に複数の第２のバンプ電極（第２の接続端子）１２ｂと、これら第１のバンプ電極１２ａと第２のバンプ電極１２ｂとの間を接続する複数の貫通電極（ＴＳＶ）１３とを有している。そして、これら複数のメモリーチップ１１ａ〜１１ｄは、それぞれの一面と他面とを対向させながら、それぞれの間にある第１のバンプ電極１２ａと第２のバンプ電極１２ｂとを接合して積層されている。
一方、ＩＦチップ１１ｅは、平面視で矩形状を為すと共に、上記複数のメモリーチップ１１ａ〜１１ｄよりも小さい形状を有している。また、ＩＦチップ１１ｅは、その一面側に複数の第１のバンプ電極（第１の接続端子）１２ａと、その他面側に複数の第２のバンプ電極（第２の接続端子）１２ｂと、これら第１のバンプ電極１２ａと第２のバンプ電極１２ｂとの間を接続する複数の貫通電極（ＴＳＶ）１３とを有している。そして、このＩＦチップ１１ｅは、その一面と、上記メモリーチップ１１ｄの他面とを対向させながら、その間にある第１のバンプ電極１２ａと第２のバンプ電極１２ｂとを接合して積層されている。
そして、このチップ積層体３Ｂは、最上層に位置するＩＦチップ１１ｅを下方に向けた状態で、このＩＦチップ１１ｅの他面と配線基板２の一面（実装領域２ａ）とを対向させながら、その間にある第２のバンプ電極１２ｂとパッド電極７とがワイヤーバンプ（接合部材）１４を介して接合されている。さらに、このチップ積層体３Ｂは、配線基板２の一面とＩＦチップ１１ｅの他面との間の間に充填された絶縁性の接着部材１５を介して配線基板２の実装領域２ａに接着固定されている。
なお、上記ＩＦチップ１１ｅでは、上記配線基板２のパッド電極７との間隔に合わせて、その中央部にある貫通電極１３を挟んだ両側に、複数の第２のバンプ電極１２ｂが交互に間隔を空けて配置されている。そして、この貫通電極１３を挟んだ両側にある第２のバンプ電極１２ｂと貫通電極１３との間には、再配線のための配線パターン（図示せず。）が設けられている。これにより、上記配線基板２のパッド電極７との間隔調整を行っている。
また、上記複数のメモリーチップ１１ａ〜１１ｄでは、その中央部に並ぶ複数の貫通電極１３に対して、その中央部を挟んだ両側に並ぶ複数の貫通電極１３が補強接続用のダミー電極を構成している。
アンダーフィル材４は、第１の封止体として、上記チップ積層体３Ｂを構成する複数の半導体チップ１１ａ〜１１ｅの各隙間に充填された後、熱硬化されることによって、チップ積層体３Ａを封止している。
モールド樹脂５は、第２の封止体として、上記アンダーフィル材４で封止されたチップ積層体３Ｂの全体を覆った状態で、配線基板２の一面側を全面的に封止している。
（半導体装置の製造方法）
上記半導体パッケージ１Ｂを製造する際は、先ず、図１２Ａ〜図１２Ｃに示すように、上記複数のメモリーチップ１１ａ〜１１ｅを積層したチップ積層体３Ｂを作製する。
具体的には、図１２Ａに示すように、上記１層目のメモリーチップ１１ａとなる部分が複数並んで設けられた半導体基板１１Ａを用意する。この半導体基板１１Ａは、シリコン基材からなり、上記１層目のメモリーチップ１１ａとなる部分がマトリックス状に複数並んで形成されると共に、最終的にダイシングライン（分割線）Ｌに沿って切断することで、上記１層目のメモリーチップ１１ａとなる部分を個々のメモリーチップ１１ａとして切り出すことが可能となっている。
そして、この半導体基板１１Ａの面上に、上記２〜４層目のメモリーチップ１１ｂ〜１１ｄ及びＩＦチップ１１ｅを上記１層目のメモリーチップ１１ａとなる部分毎に積層搭載（フリップ実装）する。
具体的には、吸着ステージ１００上に、上記第１のバンプ電極１２ａが形成された面（一面）を下方に向けた状態で半導体基板１１Ａを載置する。これにより、半導体基板１１Ａは、吸着ステージ１００に設けられた複数の吸引孔１０１により吸引されながら、この吸着ステージ１００上に安定的に保持される。
この状態から、半導体基板１１Ａ上の上記１層目のメモリーチップ１１ａとなる部分に、ボンディングツール２００を用いて、２層目のメモリーチップ１１ｂを積層搭載（フリップチップ実装）する。
このフリップチップ実装では、ボンディングツール２００に設けられた吸引孔２０１により２層目のメモリーチップ１１ｂを吸引保持しながら、このボンディングツール２００がメモリーチップ１１ｂを第１のバンプ電極１２ａが形成された面（一面）を下方に向けた状態で保持する。
そして、このボンディングツール２００は、図１２Ｂに示すように、２層目のメモリーチップ１１ｂの一面と、その下にある上記１層目のメモリーチップ１１ａとなる部分の他面とを対向させながら、その間にある第１のバンプ電極１２ａと第２のバンプ電極１２ｂとの位置を合わせた状態で、２層目のメモリーチップ１１ｂを上記１層目のメモリーチップ１１ａとなる部分に載置する。
そして、この状態でボンディングツール２００が所定の温度（例えば常温〜１５０℃程度）で加熱しながら荷重及び超音波を印加することによって、第１のバンプ電極１２ａと第２のバンプ電極１２ｂとを超音波熱圧着により接合（フリップチップボンディング）する。
これにより、第１のバンプ電極１２ａと第２のバンプ電極１２ｂとの間が電気的に接続（フリップチップ接続）されて、２層目のメモリーチップ１１ｂが上記１層目のメモリーチップ１１ａとなる部分にフリップチップ実装される。
この状態から更に、上述した２層目のメモリーチップ１１ｂをフリップチップ実装する場合と同様の方法を用いて、この２層目のメモリーチップ１１ｂ上に３層目のメモリーチップ１１ｃと、この３層目のメモリーチップ１１ｃ上に４層目のメモリーチップ１１ｄと、この４層目のメモリーチップ１１ｄ上に５層目のＩＦチップ１１ｅとを、順にフリップチップ実装する。そして、このようなボンディングツール２００を用いた操作を、半導体基板１０Ａの上記１層目のメモリーチップ１１ａとなる部分毎に繰り返す。
これにより、図１２Ｃに示すような半導体基板１１Ａの面上に、上記２〜４層目のメモリーチップ１１ｂ〜１１ｄ及びＩＦチップ１１ｅを上記１層目のメモリーチップ１１ａとなる部分毎に積層した分割前のチップ積層体３Ｂを得ることができる。
本発明では、上述した吸着ステージ１００上に半導体基板１１Ａを安定的に吸引保持できるため、この半導体基板１１Ａ上にボンディングツール２０を用いて複数のメモリーチップ１１ｂ〜１１ｄ及びＩＦチップ１１ｅをフリップ実装する際に、従来のような高温（例えば３００℃程度）による熱圧着が不要となり、例えば常温〜１５０℃程度での超音波熱圧着による接合が可能となる。
これにより、上述した複数のメモリーチップ１１ａ〜１１ｄ及びＩＦチップ１１ｅへの熱の影響を低減できるため、信頼性の高い半導体パッケージ１Ｂを製造することが可能である。また、後述する半導体基板１１Ａを切断して個々のチップ積層体３Ｂに分割するまでの間、この半導体基板１１Ａのまま取り扱うことができるため、組立工程の効率化を図ることが可能である。
そして、この分割前のチップ積層体３Ｂは、図１３に示すような保温トレイ３００Ａに収容された状態で、その温度が常温まで下がらないように加温しながら、次工程へと送られる。この場合、加温された状態の分割前のチップ積層体３Ｂでは、上記半導体基板１１Ａの上記１層目のメモリーチップ１１ａとなる部分毎に積層された複数の半導体チップ（上記２〜４層目のメモリーチップ１１ｂ〜１１ｄ及びＩＦチップ１１ｅ）の温度変化による反りの挙動を抑えることができる。
なお、保温トレイ３００Ａについては、上記図１２Ｃに示す分割前のチップ積層体３Ｂを収容するのに十分な収容空間３０３を有するトレイ本体３０１及び蓋体３０２によって構成されている以外は、上記図３に示す保温トレイ３００と基本的に同様の構成を有している。
次に、図１４Ａ及び図１４Ｂに示すように、所定温度（例えば８０〜１００℃程度）に加温された上記分割前のチップ積層体３Ｂの各隙間に、上記アンダーフィル材４を充填することによって、上記分割前のチップ積層体３Ｂを封止する。
具体的には、塗布ステージ４００上に、上記分割前のチップ積層体３Ｂを載置する。この塗布ステージ４００の面上には、例えばフッ素系シートや、シリコーン系接着材の付いたシートなど、アンダーフィル材４との濡れ性の悪い材料からなる塗布用シート４０１が貼り渡されている。また、塗布ステージ４００には、この塗布ステージ４００を加熱するためのヒータ（加熱手段）４０２が設けられている。このヒータ４０２は、塗布ステージ４００の内部に設けられた管路に加熱された作動液を流すことで、この塗布ステージ４００を加熱することが可能となっている。
この状態から、液状のアンダーフィル材４を供給するディスペンサー５００を用いて、上記分割前のチップ積層体３Ｂの一辺に沿った位置の端部近傍からチップ積層体３Ｂの各隙間に向かってアンダーフィル材４を塗布する。このとき、アンダーフィル材４は、毛細管現象によりチップ積層体３Ｂの各隙間に浸透しながら充填される。
このとき、加温された状態のチップ積層体３Ｂに対してアンダーフィル材４を充填するため、このアンダーフィル材４の流動性が向上し、このチップ積層体３Ｂの各隙間にアンダーフィル材４を良好に充填することができ、ボイド等の発生も低減できる。
この状態から、図１４Ｂに示すように、アンダーフィル材４を例えば１２５℃程度で加熱（キュア）することで、このアンダーフィル材４を硬化させる。これにより、アンダーフィル材４により封止された分割前のチップ積層体３Ｂが形成される。そして、このようなディスペンサー５００を用いた操作を、上記分割前のチップ積層体３Ｂ毎に繰り返す。
また、アンダーフィル材４により封止されたチップ積層体３Ｂでは、アンダーフィル材４の硬化後に常温まで温度を下げたときに、この硬化したアンダーフィル材４によって上記半導体基板１１Ａの上記１層目のメモリーチップ１１ａとなる部分毎に積層された複数の半導体チップ（上記２〜４層目のメモリーチップ１１ｂ〜１１ｄ及びＩＦチップ１１ｅ）の反りの挙動を抑えることができる。
次に、図１５に示すように、ダイシングブレード（図示せず。）を用いて、上記半導体基板１１Ａを上記１層目のメモリーチップ１１ａとなる部分毎に切断することによって個々のチップ積層体３Ｂに分割する。
そして、図１６に示すように、この分割されたチップ積層体３Ｂを塗布用シート４０１から引き剥がす。これにより、アンダーフィル材４により封止されたチップ積層体３Ｂを一括して作製することができる。そして、このアンダーフィル材４により封止されたチップ積層体３Ｂは、図示を省略する収納用トレイに収容されて、次工程へと送られる。
次に、図１７に示すように、上記配線基板２となる部分が複数並んで形成された母配線基板２Ａを用意する。この母配線基板２Ａは、例えばガラスエポキシ基板からなり、上記配線基板２となる部分がマトリックス状に複数並んで形成されると共に、最終的にダイシングラインＬに沿って切断することで、上記配線基板２となる部分を個々の配線基板２として切り出すことが可能となっている。
そして、図１８Ａ〜図１８Ｃに示すように、この母配線基板２Ａの一面に、上記アンダーフィル材４により封止されたチップ積層体３Ｂを上記配線基板２となる部分毎に実装する。
具体的には、図１８Ａに示すように、上記配線基板２となる部分の各パッド電極７上にワイヤーバンプ１４を配置する。ワイヤーバンプ１４は、例えば、ＡｕやＣｕ等からなるワイヤーの先端に溶融されたボールが形成されたものを、図示しないワイヤーボンディング装置を用いて、上記パッド電極７上に超音波熱圧着することで接合した後、ワイヤーの後端を引き切ることで形成される。
この状態から、図１８Ｂに示すように、ＮＣＰ(Non Conductive Paste)と呼ばれる液状の接着部材１５を供給するディスペンサー（図示せず。）を用いて、母配線基板２Ａ上に、上記配線基板２となる部分の実装領域２ａ毎に接着部材１５を塗布する。
この状態から、図１８Ｃに示すように、ボンディングツール（図示せず。）を用いて、チップ積層体３Ｂを母配線基板２Ａの上記配線基板２となる部分の実装領域２ａにフリップ実装する。
このフリップチップ実装では、ボンディングツールの吸引孔によりチップ積層体３Ｂを吸引保持しながら、このボンディングツールがＩＦチップ１１ｅを下方に向けた状態でチップ積層体３Ｂを保持する。
このボンディングツールは、ＩＦチップ１１ｅの一面と上記配線基板２となる部分の実装領域２ａとを対向させながら、その間にある第１のバンプ電極１２ａとパッド電極７との位置を合わせた状態で、上記アンダーフィル材４により封止されたチップ積層体３Ｂを上記配線基板２となる部分の実装領域２ａ上に載置する。そして、この状態でボンディングツールが高温（例えば３００℃程度）で加熱しながら荷重を加えることによって、第２のバンプ電極１２ｂとパッド電極７とをワイヤーバンプ１４を介して熱圧着により接合（フリップチップボンディング）する。なお、この接合時には、荷重だけでなく、超音波も印加するようにしてもよい。
これにより、第２のバンプ電極１２ｂとパッド電極７との間がワイヤーバンプ１４を介して電気的に接続（フリップチップ接続）されて、上記アンダーフィル材４により封止されたチップ積層体３Ｂが母配線基板２Ａの配線基板２となる部分の実装領域２ａにフリップチップ実装される。
また、上記接着部材１５は、母配線基板２Ａの一面とＩＦチップ１１ｅの一面との間からはみ出した状態で硬化される。これにより、上記アンダーフィル材４により封止されたチップ積層体３Ｂは、この接着部材１５を介して母配線基板２Ａの配線基板２となる部分の実装領域２ａに接着固定される。そして、このようなボンディングツールを用いた操作を、母配線基板２Ａの上記配線基板２となる部分毎に繰り返す。
次に、図１９に示すように、上記アンダーフィル材４により封止されたチップ積層体３Ｂを覆うように母配線基板２Ａの一面側を上記モールド樹脂５で封止する。具体的には、トランスファモールド装置（図示せず。）を用いる。このトランスファモールド装置は、母配線基板２Ａの他面側を保持する下金型（固定型）と、母配線基板２Ａの一面側に対向してモールド樹脂５が充填されるキャビティ空間を形成すると共に、下金型に対して相対的に接離自在に移動される上金型（可動型）とからなる一対の成型金型を備える。
そして、このトランスファモールド装置の成形金型に、上記アンダーフィル材４により封止されたチップ積層体３Ｂが実装された母配線基板２Ａをセットした後、成形金型内のキャビティ空間内に加熱溶融されたモールド樹脂５を注入する。このモールド樹脂５には、例えばエポキシ樹脂等の熱硬化性樹脂が用いられる。
そして、この状態で、モールド樹脂５を所定の温度（例えば１８０℃程度）で加熱（キュア）することで、モールド樹脂５を硬化させる。さらに、所定の温度でベークすることで、モールド樹脂５が完全に硬化される。これにより、母配線基板２Ａの一面側が上記モールド樹脂５で完全に封止される。
次に、図２０に示すように、母配線基板２Ａの各配線基板２となる部分に設けられた上記接続ランド８上に、上記はんだボール６を配置する。具体的には、複数の吸着孔が形成されたボールマウンターのマウントツール（図示せず。）を用いて、複数のはんだボール６をマウントツールで吸着保持しながら、これら複数のはんだボール６にフラックスを転写形成した後、母配線基板２Ａの各配線基板２となる部分毎にはんだボール６を接続ランド８上に載置する。そして、母配線基板２Ａの全ての配線基板２となる部分にはんだボール６を載置した後、この母配線基板２Ａをリフローする。これにより、母配線基板２Ａの各配線基板２となる部分の接続ランド８上に、はんだボール６が配置される。
次に、図２１に示すように、母配線基板２Ａを配線基板２となる部分毎に切断することによって個々の半導体パッケージ１Ｂに分割する。具体的には、母配線基板２Ａのモールド樹脂５側にダイシングテープ６００を貼着した後、ダイシングブレード７００を用いて母配線基板２Ａをダイシングテープ６００とは反対側からダイシングラインＬに沿って切断する。これにより、半導体パッケージ１Ｂ毎に分割される。そして、これら半導体パッケージ１Ｂをダイシングテープ６００から引き剥がすことで、図２２に示すように、複数の半導体パッケージ１Ｂを一括して製造することができる。
以上のように、本発明では、チップ積層体３Ｂを作製する工程と、チップ積層体３Ｂをアンダーフィル材４で封止する工程との間で、チップ積層体３Ｂの温度が常温まで下がらないように加温する工程を設ける。すなわち、本発明では、複数の半導体チップ１１ａ〜１１ｅ（但し、１層目のメモリーチップ１１ａは半導体基板１１Ａの状態）の互いに対向する第１のバンプ電極１２ａと第２のバンプ電極１２ｂとを熱圧着により接合した後、これら複数の半導体チップ１１ａ〜１１ｅの各隙間にアンダーフィル材４を充填し、このアンダーフィル材４を熱硬化させるまでの間、チップ積層体３Ｂを所定の温度以上に保持する。これにより、チップ積層体３Ｂを構成する複数の半導体チップ１１ａ〜１１ｅの温度変化による反りの挙動を抑えることが可能である。
また、本発明では、上記チップ積層体３Ｂを所定の温度以上に保持することで、このチップ積層体３Ｂを構成する複数の半導体チップ１１ａ〜１１ｅの各隙間にアンダーフィル材４を充填する際のアンダーフィル材４の流動性も向上するため、これらの隙間にアンダーフィル材４を良好に充填することができ、ボイド等の発生も低減できる。
さらに、本発明では、アンダーフィル材４を硬化させた後は、この硬化したアンダーフィル材４によってチップ積層体３Ｂの温度を常温まで下げたときの各半導体チップ１１ａ〜１１ｅの反りの挙動を抑えることができる。具体的に、アンダーフィル材４の硬化後に上記チップ積層体３Ｂを常温まで温度を下げることによって、このアンダーフィル材４に収縮等が生じるものの、このアンダーフィル材４で固定された各半導体チップ１１ａ〜１１ｅの間では、異種チップであっても、その反りの挙動が同じとなる。
したがって、本発明によれば、各半導体チップ１１ａ〜１１ｅに加わる応力を低減し、各半導体チップ１１ａ〜１１ｅの接合部分に加わるストレスも低減できるため、この接合部分が破断したり、半導体チップ１１ａ〜１１ｅにクラック等が生じたりすることを抑制することが可能であり、既存の設備を利用したまま、製造される半導体パッケージ１Ｂの接続信頼性を大幅に高めることが可能である。
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、図２３Ａ〜図２３Ｄに示すように、更なる製造効率の向上を図るため、上記チップ積層体３Ａを作製する工程と、上記アンダーフィル材４を充填する工程とを一貫して行える装置構成とし、上記チップ積層体３Ａを作製した後、このチップ積層体３Ａを加温した状態のまま、アンダーフィル４を充填することも可能である。
具体的には、先ず、図２３Ａに示すように、上記図２Ａ〜２Ｃに示す工程と同様に、吸着ステージ１００上に、１層目のメモリーチップ１１ａを載置した後、ボンディングツール２００を用いて、２〜４層目のメモリーチップ１１ｂ〜１１ｄと、５層目のＩＦチップ１１ｅとを順に積層搭載しながら、チップ積層体３Ａを作製する。
次に、図２３Ｂに示すように、ボンディングツール２００を用いて、吸着ステージ１００上にあるチップ積層体３Ａを加温しながら、塗布ステージ４００まで移送する。
次に、図２３Ｃに示すように、塗布ステージ４００の塗布用シート４０１上に載置されたチップ積層体３Ａに対して、ディスペンサー５００を用いてアンダーフィル材４を充填する。
次に、図２３Ｄに示すように、この状態からアンダーフィル材４を加熱（キュア）することで、このアンダーフィル材４を硬化させる。これにより、アンダーフィル材４により封止されたチップ積層体３Ａを得ることができる。
なお、上記チップ積層体３Ａ，３Ｂは、メモリーチップ１１ａ〜１１ｄとＩＦチップ１１ｅとを組み合わせた構成となっているが、チップの種類や大きさ等については任意に変更することが可能である。
また、本発明では、上述した５段構成のチップ積層体３Ａ，３Ｂの構成に必ずしも限定されるものではなく、上記チップ積層体３Ａ，３Ｂの積層数については少なくとも２段以上であればよく、４段以下や６段以上としてもよい。また、第１のバンプ電極１２ａ、貫通電極１３及び第２のバンプ電極１２ｂの配置や数についても、上記チップ積層体３Ａ，３Ｂの構成に限らず、適宜変更して実施することが可能である。
また、本発明は、配線基板２上に複数の半導体チップ１１ａ〜１１ｅを積層したチップ積層体３Ａ，３Ｂを作製した後、チップ積層体３Ａ，３Ｂを加温したまま、このチップ積層体３Ａ，３Ｂを構成する複数の半導体チップ１１ａ〜１１ｅの各隙間にアンダーフィル材４を充填することも可能である。
また、本発明は、上記ＢＧＡ型の半導体パッケージ１に限らず、例えば、ＬＧＡ（Land Grid Array）型やＣＳＰ(Chip Size Package)型などの他の半導体パッケージにも適用可能である。
１Ａ，１Ｂ…半導体パッケージ（半導体装置） ２…配線基板 ２Ａ…母配線基板 ２ａ…実装領域 ３Ａ，３Ｂ…チップ積層体 ４…アンダーフィル材（第１の封止体） ５…モールド樹脂（第２の封止体） ６…はんだボール（外部接続端子） ７…パッド電極（第３の接続端子） ８…接続ランド ９…引回し配線部 １１Ａ…半導体基板 １１ａ〜１１ｄ…メモリーチップ（半導体チップ） １１ｅ…ＩＦチップ（半導体チップ） １２ａ…第１のバンプ電極（第１の接続端子） １２ｂ…第２のバンプ電極（第２の接続端子） １３…貫通電極 １４…ワイヤーバンプ（接合部材） １５…接着部材 １００…吸着ステージ ２００…ボンディングツール ３００，３００Ａ…保温トレイ ４００…塗布ステージ ４０１…塗布用シート ５００…ディスペンサー ６００…ダイシングテープ ７００…ダイシングブレード

Claims (8)

  1. 複数の半導体チップの互いの接続端子を熱圧着により接合しながら、これら複数の半導体チップを積層したチップ積層体を作製する工程と、
    前記複数の半導体チップの各隙間にアンダーフィル材を充填した後、このアンダーフィル材を熱硬化させることで、前記チップ積層体を前記アンダーフィル材で封止する工程とを含み、
    前記チップ積層体を作製する工程と、前記チップ積層体を前記アンダーフィル材で封止する工程との間で、前記チップ積層体の温度を所定以上に保持することを特徴とする半導体装置の製造方法。
  2. 前記チップ積層体を加温しながら、このチップ積層体の温度を少なくとも常温以上に保持することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記アンダーフィル材が硬化するまでの間、前記チップ積層体を加温することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 更に、配線基板となる部分が複数並んで形成された母配線基板の一面に、前記アンダーフィル材で封止されたチップ積層体を前記配線基板となる部分毎に実装する工程と、
    前記アンダーフィル材で封止されたチップ積層体の全体を覆うように前記母配線基板の一面側をモールド樹脂で封止する工程と、
    前記母配線基板を前記配線基板となる部分毎に切断することによって個々の半導体装置に分割する工程とを含むことを特徴とする請求項１〜３の何れか一項に半導体装置の製造方法。
  5. 前記チップ積層体を作製する際は、一面側に第１の接続端子と他面側に第２の接続端子とを有する複数の半導体チップを、それぞれの一面と他面とを対向させながら、それぞれの間にある前記第１の接続端子と前記第２の接続端子とを接合して積層することを特徴とする請求項１〜４の何れか一項に記載の半導体装置の製造方法。
  6. 前記チップ積層体を前記母配線基板に実装する際は、前記配線基板となる部分に第３の接続端子が設けられた母配線基板を用意し、この母配線基板の前記配線基板となる部分毎に、前記チップ積層体の最上層に位置する半導体チップを下方に向けた状態で、この半導体チップの一面と前記配線基板となる部分とを対向させながら、その間にある前記第３の接続端子と前記第１の接続端子とを接合することにより行うことを特徴とする請求項１〜５の何れか一項に記載の半導体装置の製造方法。
  7. 前記チップ積層体を前記配線基板となる部分毎に実装する際に、前記チップ積層体と前記配線基板となる部分との間に接着部材を設け、この接着部材を介して前記チップ積層体を前記配線基板となる部分に接着固定することを特徴とする請求項１〜６の何れか一項に記載の半導体装置の製造方法。
  8. 前記母配線基板を切断する前に、この母配線基板の他面側に前記配線基板となる部分毎に外部接続端子を配置する工程を含むことを特徴とする請求項１〜７の何れか一項に記載の半導体装置の製造方法。
JP2011077738A 2011-03-31 2011-03-31 半導体装置の製造方法 Withdrawn JP2012212786A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011077738A JP2012212786A (ja) 2011-03-31 2011-03-31 半導体装置の製造方法
US13/430,148 US20120252165A1 (en) 2011-03-31 2012-03-26 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011077738A JP2012212786A (ja) 2011-03-31 2011-03-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012212786A true JP2012212786A (ja) 2012-11-01

Family

ID=46927770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011077738A Withdrawn JP2012212786A (ja) 2011-03-31 2011-03-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20120252165A1 (ja)
JP (1) JP2012212786A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177007A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2016171124A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013071399A1 (en) * 2011-11-14 2013-05-23 Mosaid Technologies Incorporated Package having stacked memory dies with serially connected buffer dies
KR102107961B1 (ko) 2013-11-14 2020-05-28 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US10535633B2 (en) 2015-07-02 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10840209B2 (en) * 2018-12-28 2020-11-17 Micron Technology, Inc. Methods and systems for manufacturing semiconductor devices
US10840210B2 (en) * 2018-12-28 2020-11-17 Micron Technology, Inc. Methods and systems for manufacturing semiconductor devices
US11037846B2 (en) * 2019-09-20 2021-06-15 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1030349B2 (de) * 1999-01-07 2013-12-11 Kulicke & Soffa Die Bonding GmbH Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
US7491582B2 (en) * 2004-08-31 2009-02-17 Seiko Epson Corporation Method for manufacturing semiconductor device and semiconductor device
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
JP4983049B2 (ja) * 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器
KR100844997B1 (ko) * 2006-12-29 2008-07-09 삼성전자주식회사 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
JP2008294367A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体装置およびその製造方法
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5388341B2 (ja) * 2009-03-31 2014-01-15 ナミックス株式会社 アンダーフィル用液状樹脂組成物、フリップチップ実装体およびその製造方法
JP5543125B2 (ja) * 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
US7871860B1 (en) * 2009-11-17 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor packaging

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177007A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2016171124A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20120252165A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP5570799B2 (ja) 半導体装置及びその製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
JP2012212786A (ja) 半導体装置の製造方法
JP5543125B2 (ja) 半導体装置および半導体装置の製造方法
JP2012069903A (ja) 半導体装置及びその製造方法
JP2010251347A (ja) 半導体装置の製造方法
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
JP2012142536A (ja) 半導体装置及びその製造方法
JP2014007228A (ja) 半導体装置及びその製造方法
JP2018041906A (ja) 半導体装置の製造方法
JP2013021058A (ja) 半導体装置の製造方法
US8617923B2 (en) Semiconductor device manufacturing apparatus and method for manufacturing semiconductor device
JP2012146853A (ja) 半導体装置の製造方法
JP2012209449A (ja) 半導体装置の製造方法
JP2015008210A (ja) 半導体装置の製造方法
WO2014148485A1 (ja) 半導体装置及びその製造方法
JP2011243724A (ja) 半導体装置およびその製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
JP2014192171A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140328

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20141009