TW201448071A - 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法 - Google Patents

晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法 Download PDF

Info

Publication number
TW201448071A
TW201448071A TW103105654A TW103105654A TW201448071A TW 201448071 A TW201448071 A TW 201448071A TW 103105654 A TW103105654 A TW 103105654A TW 103105654 A TW103105654 A TW 103105654A TW 201448071 A TW201448071 A TW 201448071A
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor wafer
bump electrodes
semiconductor
memory
Prior art date
Application number
TW103105654A
Other languages
English (en)
Inventor
Masanori Yoshida
Original Assignee
Ps4 Luxco Sarl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013034406A external-priority patent/JP2014063974A/ja
Application filed by Ps4 Luxco Sarl filed Critical Ps4 Luxco Sarl
Publication of TW201448071A publication Critical patent/TW201448071A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

晶片堆疊係藉由堆疊至少第一、第二及第三半導體晶片(10a、10b、10c)所配置成。複數凸塊電極係形成在各別半導體晶片中的相同位置。第一半導體晶片(10a)具有僅形成在其第一表面上的複數第一凸塊電極。第二半導體晶片(10b)具有形成在其第一表面上的複數第二凸塊電極，以及複數第三凸塊電極係形成在其第二表面上且分別電連接至該複數第二凸塊電極。第二半導體晶片(10b)係堆疊在第一半導體晶片(10a)上。該等第三凸塊電極係通過第一焊料層分別電連接至該等第一凸塊電極。第三半導體晶片(10c)具有形成在其第一表面上的複數第四凸塊電極，第二焊料層係分別形成在該複數第四凸塊電極上。複數第五凸塊電極係形成在其第二表面上且分別電連接至該複數第四凸塊電極。第三半導體晶片(10c)係堆疊在第二半導體晶片(10b)上。該等第五凸塊電極係通過第三焊料層分別電連接至該等第二凸塊電極。

Description

晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
本發明係關於晶片上晶片(CoC)型半導體裝置及其製造方法。
近年來，隨著電子設備微型化且具有先進的功能，已提出了CoC型半導體裝置，其係由堆疊複數半導體晶片配置成，每一半導體晶片具有穿通電極，諸如穿通矽通孔(以下稱為TSV)。
如同這種半導體裝置的實例，JP2010-251347A公開案(以下簡稱專利文獻1)揭示技術如下所示：複數半導體晶片各具有TSV堆疊，以使它們由每一TSV所連接，然後堆疊的半導體晶片的周圍藉由塗佈密封樹脂層以填充相鄰半導體晶片之間的空間，且因此，晶片堆疊已製成。晶片堆疊在製成後，可安裝在配線板上。
在這種CoC型半導體裝置中，複數半導體晶 片的凸塊分別連接通過焊料層，以確保其連接晶片堆疊的可靠性。如果其中凸塊連接在焊錫熔化溫度以上的溫度，凸塊係形成在固持在接合工具上的每一半導體晶片的前表面上，但是為防止焊錫黏著到接合工具，焊料層不形成在凸塊上。焊料層只在形成在每一半導體晶片的後表面上之凸塊上形成。由於Ni電鍍層和Au電鍍層連續地形成在Cu支柱上，形成在每一半導體晶片上之凸塊(Ni/Au凸塊)被形成每一半導體晶片上。
在這種半導體晶片的準備完成後，準備的半導體晶片的第一半導體晶片的後表面黏著到吸附平台，第二半導體晶片的前表面由接合工具固持。然後，通過第二半導體裝置的後表面上的凸塊，第二半導體晶片的後表面上的凸塊連接到黏著到吸附平台之第一半導體晶片的前表面上的凸塊。
當晶片堆疊以上述方式堆疊複數半導體晶片製造時，最上半導體晶片的前表面變成具有未形成有焊料層的凸塊的表面。另一方面，因為晶片堆疊的最下半導體晶片的後表面是與吸附平台接觸到的表面，最下半導體晶片的後表面亦變成具有未形成有焊料層的凸塊的表面。
因此，如果晶片堆疊係藉由覆晶接合方法連接在已藉覆晶接合方法安裝在配線板上之半導體晶片的後表面上，具有未形成有焊料層的凸塊之最下半導體晶片的後表面將被使用作為接合工具所固持的表面。然而，安裝在配線板上之半導體晶片上的凸塊所連接之晶片堆疊的表 面將成為具有未形成有焊料層的凸塊的表面之最上半導體晶片的前表面。在這種情況下，由於Ni/Au凸塊之間無焊料層，它將很難連接在凸塊之間。
從上述觀點來看，已考慮到，焊料層係形成在配置在晶片堆疊的最上半導體晶片的前表面上之凸點電極上。但是，經由晶片堆疊已被製成之後的電鍍、印刷、和類似過程，很難形成焊料層在由複數半導體晶片組成的晶片堆疊的小凸塊上。
此外，如專利文獻1中所述，在堆疊在配線板上的複數半導體晶片每一者上的凸塊電極在相同位置的情況下，每一半導體晶片的TSVs將會直線地配置在晶片堆疊的狀態。在這種晶片堆疊中，晶片堆疊的製造過程中的溫度變化致使TSVs擴展和收縮，從而導致施加在其上的應力。最高的應力係施加在最遠離配線板配置的半導體晶片的TSVs上。因此，很可能的是半導體晶片將會裂開。
於一實施例中，提供藉由堆疊複數半導體晶片所配置成的晶片堆疊，其中複數凸塊電極係形成在每一半導體晶片中的相同位置。
該晶片堆疊係藉由依序堆疊至少第一半導體晶片、第二半導體晶片及第三半導體晶片而配置。
第一半導體晶片包含形成在其第一表面上的 複數第一凸塊電極，但凸塊電極未形成在第一半導體晶片的第二表面上。
第二半導體晶片包含：複數第二凸塊電極形成在其第一表面上，及複數第三凸塊電極形成在其第二表面上且分別電連接至該複數第二凸塊電極。第二半導體晶片係堆疊在該第一半導體晶片上。複數第三凸塊電極係通過第一焊料層分別電連接至該複數第一凸塊電極。
第三半導體晶片包含：複數第四凸塊電極形成在其第一表面上，第二焊料層分別形成在該複數第四凸塊電極上，且複數第五凸塊電極形成在其第二表面上且分別電連接至該複數第四凸塊電極。第三半導體晶片係堆疊在該第二半導體晶片上。複數第五凸塊電極係通過第三焊料層電連接至該複數第二凸塊電極。
於這態樣的晶片堆疊中，晶片堆疊的製造過程的溫度改變致使每一半導體晶片的TSVs擴展和收縮，其導致應力施加在其上。如果依據這態樣的晶片堆疊係藉由覆晶接合方法連接在已藉由覆晶接合方法安裝在配線板上之半導體晶片的後表面上，與安裝在配線板上之半導體晶片的凸塊電極連接之晶片堆疊的表面變成具有焊料層形成在其上之凸塊電極(亦即，第三半導體晶片的第四凸塊電極)之表面。因此，未具有TSVs及後表面凸塊的第一半導體晶片係配置最遠離配線板。結果，上述應力係施加在未具有第一半導體晶片的TSVs之表面上。因此，可提供防止晶片碎裂的發生且具有高可靠性之半導體裝置。
於另一實施例中，提供半導體裝置的製造方法，該半導體裝置包含：晶片堆疊，其係藉由堆疊至少第一半導體晶片、第二半導體晶片及第三半導體晶片所配置成，其中複數凸塊電極係形成在每一半導體晶片的相同位置；第四半導體晶片；及配線板，在配線板上，第四半導體晶片係安裝在其第一表面上且晶片堆疊係堆疊在第四半導體晶片上。
本製造方法包含：準備第一、第二及第三半導體晶片；準備第四半導體晶片，其包含複數第六凸塊電極形成在其第一表面上及複數第七凸塊電極形成在其第二表面上且係分別電連接至該複數第六凸塊電極；及準備配線板，其可連接該第四半導體晶片的該複數第六凸塊電極在其第一表面上。
此外，這方法進一步包含：放置該第一半導體晶片在平的平台上以使該第一半導體晶片的該第一表面向上；堆疊該第二半導體晶片在該第一半導體晶片上，以使該複數第三凸塊電極係通過該第一焊料層分別電連接至該複數第一凸塊電極；堆疊該第三半導體晶片在該第二半導體晶片上，以使該複數第五凸塊電極係通過該第三焊料層分別電連接至該複數第二凸塊電極；安裝該第四半導體晶片在該配線板上，以使該複數第六凸塊電極係電連接至該配線板；及 堆疊藉由堆疊該第一半導體晶片、該第二半導體晶片及該第三半導體晶片所配置成之該晶片堆疊在安裝在該配線板上的該第四半導體晶片，以使該複數第四凸塊電極係通過該第二焊料層分別電連接至該複數第七凸塊電極的部分或全部。
於這種製造方法中，如果晶片堆疊係藉由覆晶接合方法連接在已由覆晶接合方法安裝在配線板上之半導體晶片的後表面上，與安裝在配線板上的半導體晶片的凸塊電極連接之晶片堆疊的表面變成具有焊料層形成在其上的凸塊電極之表面。因此，因為將有焊料層在凸塊電極之間，其可成功地連接在該凸塊之間。
此外，晶片係以下述狀態堆疊，其中連接至安裝在配線板上的第四半導體晶片上的凸塊電極之第三半導體晶片上的凸塊電極係放置於形成於接合平台的凹部中。因為這樣，當晶片堆疊製成時，第三半導體晶片上的凸塊電極不會倒塌。結果，改善了凸塊電極的可靠性。
於絕緣樹脂黏著膜(NCP)已形成在組成晶片堆疊之第二半導體晶片及第三半導體晶片的每一者的後表面上之情況中，當晶片堆疊製成時，可以NCP填充第一半導體晶片及第二半導體晶片之間的空間與第二半導體晶片及第三半導體晶片之間的空間。因此，相較於使用底填材料的方法，可簡化半導體裝置的製造過程。再者，因為可減少塗佈晶片堆疊之絕緣樹脂的量，可降低硬化收縮所造成施加在晶片堆疊上之應力。
如上述，依據本發明的態樣，可獲得藉由覆晶接合方法滿意地連接至安裝在配線板上的半導體晶片之具有高可靠性的晶片堆疊。
1‧‧‧半導體裝置
2‧‧‧半導體晶圓
10a‧‧‧第一半導體晶片
10b‧‧‧第二半導體晶片
10c‧‧‧第三半導體晶片
10d‧‧‧第四半導體晶片
10‧‧‧半導體晶片
11‧‧‧晶片堆疊
12‧‧‧配線板
12a‧‧‧絕緣基板
12b‧‧‧絕緣膜
13-1‧‧‧NCF層
13‧‧‧第一密封樹脂層
14‧‧‧連接墊
15‧‧‧連接盤
16‧‧‧焊料球
17‧‧‧第二密封樹脂層
18‧‧‧第三密封樹脂層
20‧‧‧配線板
21‧‧‧矽板
22‧‧‧前凸塊
23‧‧‧焊料層
24‧‧‧穿通矽通孔
25‧‧‧後凸塊
26‧‧‧電路層
27‧‧‧絕緣保護膜
28‧‧‧電極墊
29‧‧‧Ni電鍍層
30‧‧‧Au電鍍層
31‧‧‧接合台
32‧‧‧接合工具
33‧‧‧第二接合台
33a‧‧‧凹部
34‧‧‧平台
35‧‧‧塗佈片
36‧‧‧底填材料
37‧‧‧分配器
38‧‧‧產品形成部
39‧‧‧切割線
40‧‧‧中介晶片
41‧‧‧第二接合工具
41a‧‧‧凹部
42‧‧‧切割線
從與附圖一起採取的某些較佳實施例的以下描述，本發明的上述特徵與優點將更為明顯，其中：圖1係顯示依據本發明的第一實施例之半導體裝置的結構的外形之剖面圖；圖2(a)至圖2(d)係顯示包含依據本發明的第一實施例的晶片堆疊之複數半導體晶片的結構的外形之剖面圖；圖3係顯示圖2(a)中所示之第三半導體晶片的主要部分的結構的外形之放大圖；圖4(a)至圖4(d)係顯示圖1中所示之晶片堆疊的裝配程序的實例之剖面圖；圖5(a)至圖5(c)係顯示圖1中所示之晶片堆疊的裝配程序的實例之剖面圖；圖6(a)至圖6(e)係顯示使用圖1中所示之晶片堆疊之半導體裝置的裝配程序的實例之剖面圖；圖7係顯示依據本發明的第一實施例之半導體裝置的修改之剖面圖；圖8係顯示依據本發明的第二實施例之半導體裝置的結構的外形之剖面圖； 圖9(a)至圖9(d)係顯示包含依據本發明的第二實施例的晶片堆疊之複數半導體晶片的結構的外形之剖面圖；圖10(a)至圖10(d)係顯示圖8中所示之晶片堆疊的製造過程之剖面圖；圖11(a)至圖11(e)係顯示使用圖8中所示之晶片堆疊之半導體裝置的裝配程序的實例之剖面圖；及圖12(a)至圖12(c)係顯示具有如圖9中所示的NCF層之半導體晶片的製造步驟之剖面圖。
現在文中將參照說明性實施例描述本發明。熟悉此項技藝者將認知到，使用本發明的教示可完成許多替代實施例，以及本發明不受限於使用於解釋性目的之實施例。
(第一實施例)
於圖1所示依據本發明的第一實施例之半導體裝置1中，晶片堆疊11係由複數記憶體晶片(第一半導體晶片10a、二個第二半導體晶片10b及第三半導體晶片10c)組成。晶片堆疊11係安裝在邏輯晶片上(第四半導體晶片10d)，其安裝在配線板12上。
晶片堆疊11係由複數記憶體晶片組成(於此例中，半導體晶片10a至10c)。記憶體電路及複數凸塊 電極係形成在每一記憶體晶片的一表面上。記憶體電路的結構係實質相同。形成在每一記憶體晶片的一表面上之凸塊電極的位置係實質相同。此外，包含晶片堆疊11之記憶體晶片(半導體晶片10a至10c)為三類型的記憶體晶片，其具有實質相同的記憶體晶片但些微不同的結構，且執行實質相同的操作。如晶片堆疊11的製造步驟所述，第一半導體晶片10a係位在最下位置，二個第二半導體晶片10b係堆疊在第一半導體晶片10a上，以及位在最上位置的第三半導體晶片10c係堆疊在第二半導體晶片10b上。
此外，晶片堆疊11設有第一密封樹脂層13，其填補半導體晶片10a至10d的相鄰晶片間的空間，且在側視時具有一般梯形剖面。第一密封樹脂層13係例如，由已知底填材料製成。配置在一般梯形配線板12的短邊(上底部)側上之最上半導體晶片10c係連接至安裝在配線板12上的第四半導體晶片10d。因此，第三半導體晶片10c係配置在圖1所示的半導體裝置1中之最下位置。
配線板12係由絕緣基板12a(例如，玻璃環氧基板)組成，其具有形成在配線板的二個表面上之配線(未顯示)。除了將後述的連接墊14及連接盤15，絕緣基板12a上的每一配線塗有絕緣膜12b，諸如焊料抗蝕膜。
形成在配線板12的一表面上的是連接至第四半導體晶片10d之複數連接墊14。形成在配線板12的另 一表面上的是連接至變成外部端子的焊料球16之複數連接盤15。連接墊14係通過配線而連接至預定的連接盤15。連接盤15係例如，以格狀在預定間隔形成在配線板12的另一表面上。
晶片堆疊11與第四半導體晶片10d之間的空間以及第四半導體晶片10d與配線板12之間的空間係以底填材料填滿。底填材料牢固地黏著至晶片堆疊11及配線板12且保護電極連接。底填材料變成第二密封樹脂層17。
此外，安裝在配線板12上之晶片堆疊11及第四半導體晶片10d係以第三密封樹脂層18密封。變成半導體裝置1的外部端子之焊料球16係連接該複數連接盤15，其係形成在未安裝有晶片堆疊11之配線板12的另一表面上。
圖2(a)至2(d)係顯示包含晶片堆疊11的複數半導體晶片10a至10c的結構的外形之剖面圖。圖3係顯示第三半導體晶片10c的主要部分的結構的外形之放大圖。
如上所述，晶片堆疊11係組構成，二個第二半導體晶片10b堆疊在第一半導體晶片10a上然後第三半導體晶片10c堆疊在其上。
如圖2(a)及圖3所示，於第三半導體晶片10c中(記憶體晶片)，預定的記憶體電路係形成在矽板21的一表面上。在矽板21的一表面上，電連接至記憶體 電路的複數電極墊係配置在預定位置。為了保護電路形成在其上之表面，絕緣保護膜27係形成在前述記憶體電路形成在其上之電路層26上。形成在絕緣保護膜27上的是曝露電極墊28的開口。形成在矽板21的一表面上的是分別形成在複數電極墊28上的複數前凸塊22。前凸塊22係由例如Cu製成的支柱，且自半導體晶片的前表面突出。形成在前凸塊22上的是防止Cu散佈的Ni電鍍層29及防止前凸塊22氧化的Au電鍍層30。
於第三半導體晶片10c中，由Sn/Ag製成的焊料層23係形成在Au電鍍層30上。當由Sn/Ag製成的焊料層23回流時，焊料層23暫時熔化且因此焊料層23以半球狀形成在前凸塊22上。
形成在矽板21上亦為對應於電極墊的通孔。通孔係以例如Cu的導體材料填充，以形成穿通矽通孔(TSVs)24。
形成在矽板21的另一表面上的是複數後凸塊25。該複數後凸塊25係分別經由TSVs 24而電連接至前凸塊22。後凸塊25係以例如Cu製成的支柱，且自半導體晶片的後表面突出。形成在後凸塊25的前表面上的是以Sn/Ag製成的焊料層23。同樣的，半導體晶片的後表面上的焊料層23係以半球狀形成在後凸塊25上。
形成在前凸塊22上以Sn/Ag製成之焊料層23的厚度係大於形成在後凸塊25上以Sn/Ag製成之焊料層23的厚度。例如，形成在半導體晶片的前表面上之焊料 層23的厚度係10μm或更大，以及半導體晶片的後表面上之焊料層23的厚度係7.5μm。依據這厚度關係，對諸如邏輯晶片之另一類型的半導體晶片(第四半導體晶片10d)的凸塊之連接的可靠性可被改善。
第二半導體晶片10b(記憶體晶片)係實質相同如第三半導體晶片10c。如圖2(b)及圖2(c)中所示，於第二半導體晶片10b中，複數前凸塊22係形成在矽板21的一表面上及複數後凸塊25係形成在矽板21的另一表面上，以使後凸塊25係通過TSVs 24而電連接至前凸塊22。形成在後凸塊25上的是以Sn/Ag製成的焊料層23。
因此，第二半導體晶片10b係不同於第三半導體晶片10c，其在於焊料層23未形成在圖3所示之第三半導體晶片10c的前凸塊22上。第二半導體晶片10b可藉由不執行Sn/Ag焊料電鍍形成在第三半導體晶片10c的前凸塊22上之這種過程以如第三半導體晶片10c的相同製造過程進行製造。第二半導體晶片10b的後表面上之焊料層23的厚度係例如7.5μm，其係相同如形成在第三半導體晶片10c的後表面上之焊料層23的厚度。
於依據此實施例之晶片堆疊中，二個第二半導體晶片10b被堆疊。替代的是，於依據這實施例之晶片堆疊中，一個第二半導體晶片10b或三或更多個第二半導體晶片10b可被堆疊。
第一半導體晶片10a(記憶體晶片)係實質地 如第三半導體晶片10c的相同記憶體晶片。如圖2(d)所示，於第一半導體晶片10a中，複數前凸塊22係形成在矽板21的一表面上。然而，第一半導體晶片10a不具有穿透矽板21的TSVs，而且後表面凸塊係形成在矽板21的另一表面上。雖然第一半導體晶片10a的厚度係例如100μm，第二半導體晶片10b及第三半導體晶片10c的每一者的厚度係例如50μm。因此，第一半導體晶片10a的厚度係大於第二半導體晶片10b與第三半導體晶片10c的每一者的厚度。
因此，第一半導體晶片10a的結構係不同於第三半導體晶片10c的結構，其在於焊料層未形成在前凸塊22上，TSVs未形成於穿透矽板21的通孔中，以及後表面凸塊未形成。第一半導體晶片10a可藉由不執行TSVs及後表面凸塊形成在矽板21上之這種過程以如第一半導體晶片10a的相同製造過程進行製造。
接著，將說明晶片堆疊11的裝配步驟。
圖4(a)至圖4(d)與圖5(a)至圖5(c)係顯示晶片堆疊11的裝配程序之剖面圖。
首先，如圖4(a)所示，第一半導體晶片10a(記憶體晶片)係放置在接合台31上以使第一半導體晶片10a的後表面面對接合台31。之後，第一半導體晶片10a係由接合台31真空吸附以使第一半導體晶片10a牢固地固持至接合台31。因為凸塊電極未形成在位在晶片堆疊11的最下位置之第一半導體晶片10a的後表面 上，第一半導體晶片10a可滿意地固持在接合台31上。
次者，位在晶片堆疊11的中間位置之第二半導體晶片10b的前表面係藉由接合工具32而真空吸附。之後，已被真空吸附之第二半導體晶片10b上的後凸塊25的焊料層23係浸泡於焊劑浴中以給予助焊劑至前凸塊22的邊緣。
接著，如圖4(a)所示中，助焊劑已給予後凸塊25的尖端之第二半導體晶片10b係藉由覆晶接合方法而堆疊在第一半導體晶片10a上。因此，第二半導體晶片10b上的後凸塊25係通過焊料層23分別連接至第一半導體晶片10a上的對應前凸塊22。覆晶接合過程中產生的熱所熔化之焊料層23散佈於第二半導體晶片10b上的後凸塊25及第一半導體晶片10a上的前凸塊22之間，且因此凸塊滿意地相互連接。
同樣地，另一第二半導體晶片10b係堆疊在已連接至第一半導體晶片10a之第二半導體晶片10b上。結果，後凸塊25及二個第二半導體晶片10b之間的對應前凸塊22係滿意地通過焊料層23相互連接，且因此晶片堆疊11的一部分進行製造，如圖4(b)中所示。
接著，位在晶片堆疊11的最上位置之第三半導體晶片10c係連接至另一第二半導體晶片10b。於此步驟中，如圖4(c)所示，第二接合台33進行準備，其中凹部33a形成於對應於第三半導體晶片10c上的前凸塊22之位置。第三半導體晶片10c係牢固地固持在第二接合台 33上以使第三半導體晶片10c的前表面面向第二接合台33以及前凸塊22放置於凹部33a中。
焊料層23係形成在第三半導體晶片10c的每一表面的凸塊上。因此，較佳的是，第三半導體晶片10c係以第三半導體晶片10c未加熱超過焊料的熔化溫度之這種方式，藉由諸如吸筒的適當輸送單元而進行運輸。因此，第三半導體晶片10c可運輸至第二接合台33而未提供凸塊上的焊料至運輸單元。
接著，如上所述堆疊第一半導體晶片10a及二個第二半導體晶片10b所組構的晶片堆疊係固持成，第一半導體晶片10a的後表面係藉由如圖4(c)所示的接合工具32而真空吸附。然後，吸附的晶片堆疊的第二半導體晶片10b上的前凸塊22係浸抱於焊劑浴中以使助焊劑提供給前凸塊22的尖端。
之後，如圖4(d)所示，助焊劑已提供給第二半導體晶片10b上的前凸塊22的尖端之晶片堆疊係藉由覆晶接合方法堆疊在第三半導體晶片10c上。結果，第三半導體晶片10c上的後凸塊25係通過焊料層23分別連接至晶片堆疊的第二半導體晶片10b上之對應前凸塊22。覆晶接合過程中產生的熱所熔化之焊料層23散佈於第三半導體晶片10c上的後凸塊25及第二半導體晶片10b上的前凸塊22之間，且因此凸塊滿意地相互連接。
如上述，焊料層23形成在每一表面上的凸塊之第三半導體晶片10c係牢固地固持在第二接合台33上 以使第三半導體晶片10c上的前凸塊22放置於凹部33a中，然後，由第一半導體晶片10a及第二半導體晶片10b組成之晶片堆疊係藉由覆晶接合方法連接至第三半導體晶片10c的後表面。
於此方法中，第一至第三半導體晶片可滿意地堆疊而不會壓碎形成在第三半導體晶片10c的前凸塊22上之焊料層23。具有想要厚度的焊料層23可形成在位在晶片堆疊的最上位置之第三半導體晶片10c的前凸塊22上。此外，因為第三半導體晶片10c的前表面上的焊料層23未被壓碎，可防止由於相鄰凸塊間的焊料橋之短路。
接著，如圖5(a)所示，已完成晶片堆疊過程之晶片堆疊11係放置在黏著在平台34上的塗佈片35上。因為塗佈片35使用對底填材料36為疏水性的材料，諸如氟基樹脂片或其上塗有矽基黏著劑的片材，底填材料36變成第一密封樹脂層13。
底填材料36係藉由分配器37供應至放置在塗佈片35上之晶片堆疊11的周圍。雖然底填材料36形成填角在晶片堆疊11的周圍上，由於毛細現象，底填材料36滲入相鄰半導體晶片之間的空間。結果，底填材料36填充第一半導體晶片10a及第二半導體晶片10b之間的空間以及在第二半導體晶片10b及第三半導體晶片10c之間的空間。
因為塗佈片35係由對底填材料36為疏水性 之材料所組成，塗佈片35防止底填材料36過度分散且因此防止填角過度變寬。
在底填材料36已形成在晶片堆疊11上之後，底填材料36硬化在預定溫度，例如約150℃(藉由熱處理)。結果，如圖5(b)所示，形成第一密封樹脂層13，由底填材料36所組成，其塗佈晶片堆疊11的周圍且填充相鄰半導體晶片之間的空間。依據這實施例，因為塗佈片35係由對底填材料36為疏水性之材料所組成，當熱處理使底填材料36硬化時，防止底填材料36黏著至塗佈片35。
在第一密封樹脂層13熱硬化之後，如圖5(c)所示，包括第一密封樹脂層13的晶片堆疊11自塗佈片35移除。依據此實施例，因為塗佈片35係由對底填材料36為疏水性之材料所組成，晶片堆疊11可自塗佈片35容易地移除。
此外，因為凸塊未形成在位在晶片堆疊11的最下位置之第一半導體晶片10a的晶片堆疊11上，底填材料36未滲入半導體晶片的後表面且因此可滿意地形成第一密封樹脂層13。因此，晶片堆疊11的外形變穩定。結果，當晶片堆疊11藉由覆晶接合方法連接至配線板12的第四半導體晶片10d(例如，邏輯晶片)上時，可滿意地固持晶片堆疊11且因此可改善覆晶連接的可靠性。
接著，將說明使用晶片堆疊11之半導體裝置1的裝配步驟。
圖6(a)至圖6(e)係顯示使用這實施例的晶片堆疊11之半導體裝置1的裝配步驟之剖面圖。
當裝配半導體裝置1(參照圖1)，首先準備具有如圖6(a)所示的複數產品形成部38之配線板12。該複數產品形成部38係配線板12中的部分，其以矩陣形狀配置。每一產品形成部38變成半導體裝置1中的配線板20。
配線板12中之每一產品形成部38係由具有形成在每一表面上的配線(未顯示)之絕緣基板12a(例如，玻璃環氧基板)所組成。形成在絕緣基板12a的一表面上的是將連接至第四半導體晶片10d的複數連接墊14。形成在絕緣基板12a的另一表面上的是將連接至變成外部端子的焊料球16之複數連接盤15。連接墊14係通過配線連接至預定的連接盤15。連接盤15係例如以格狀在預定間隔形成在配線板12的另一表面上。
除了連接墊14及連接盤15外，絕緣基板12a的每一表面上的配線塗有絕緣膜12b，諸如焊料抗蝕膜。配線板20中相鄰產品形成部38之間的界線變成分開半導體裝置1所沿著的切割線39。
在配線板12完全準備之後，如圖6(a)所示，第四半導體晶片10d(邏輯晶片)係安裝在配線板12中的每一產品形成部38。第四半導體晶片10d上的前凸塊22係藉由倒裝焊接方法通過焊料層23連接至產品形成部38上的連接墊14。於第四半導體晶片10d(邏輯晶 片)中，焊料層並未形成在接合工具(未顯示)所固持的後凸塊25上。第四半導體晶片10d上的前凸塊22及後凸塊25係分別通過TSVs 24而電連接。
接著，晶片堆疊11的第一半導體晶片10a的後表面係藉由接合工具32或類似工具而吸附且固持，然後晶片堆疊11係安裝且固定在如圖6(b)所示的每一產品形成部38的第四半導體晶片10d上。
依據本實施例，晶片堆疊11係藉由覆晶接合方法堆疊在第四半導體晶片10d上以使位在最上位置的第三半導體晶片10c上的前凸塊22連接至第四半導體晶片10d上的後凸塊25。產生在覆晶接合過程中的熱致使第三半導體晶片10c的前凸塊22上的焊料層23熔化，且因此連接晶片堆疊11的第四半導體晶片10d上的後凸塊25及第三半導體晶片10c上的前凸塊22。
因為晶片堆疊11安裝在每一產品形成部38的第四半導體晶片10d上之結果，晶片堆疊11的第一半導體晶片10a變成配置成最遠離配線板12之半導體晶片。
於複數TSVs 24係沿直線配置且串聯電連接之晶片堆疊11中，晶片堆疊的製造過程中的溫度變化致使TSVs擴展或收縮，導致應力施加在其上。最高應力係施加在配置最遠離配線板12之半導體晶片的TSVs上。因此，很可能的是，半導體晶片已變碎裂。然而，於此實施例中，具有大於其它半導體晶片10b及10c的厚度且未 形成TSVs及後側凸塊之第一半導體晶片10a係配置最遠離配線板12。因為這樣，應力可被施加在未形成TSVs及後凸塊之第一半導體晶片10a的表面上。因此，可提供防止晶片碎裂的發生且具有高可靠性之半導體裝置。
此外，在第四半導體晶片10d上的後凸塊25藉由如上述的覆晶接合過程而連接至晶片堆疊11的第三半導體晶片10c上的前凸塊22之後，底填材料被供應至固持在配線板12上之第四半導體晶片10d的周圍。雖然底填材料形成填角在第四半導體晶片10d的周圍上，由於毛細現象，底填材料滲入且填充晶片堆疊11及第四半導體晶片10d之間的空間以及第四半導體晶片10d及配線板12上的每一產品形成部38之間的空間。
在已供應底填材料之後，底填材料變硬在預定溫度，例如約150℃(經由熱處理)。結果，如圖6(b)所示，形成由底填材料所組成之第二密封樹脂層17，該底填材料塗佈第四半導體晶片10d的周圍且填充第三半導體晶片10c及第四半導體晶片10d之間的空間以及第四半導體晶片10d及配線板12之間的空間。
接著，已安裝第四半導體晶片10d及晶片堆疊11在其上之配線板12設定至構成轉移模具單元(未顯示)的上模及下模。之後，執行模具步驟。
形成於上模中的是完全放置複數半導體晶片10a至10d在之孔穴(未顯示)。安裝在配線板12上之第四半導體晶片10d及晶片堆疊11係放置於孔穴中。
之後，加熱且熔化的密封樹脂注入上模的孔穴然後以密封樹脂填充孔穴，以使密封樹脂塗佈第四半導體晶片10d及晶片堆疊11二者。密封樹脂係熱固性樹脂，諸如環氧樹脂。
在以密封樹脂填充孔穴之後，密封樹脂熱硬化在預定溫度，例如約180℃。結果，如圖6(c)所示，塗佈安裝在每一產品形成部38上的第四半導體晶片10d及晶片堆疊11二者之第三密封樹脂層18被形成。再者，密封樹脂(第三密封樹脂層18)烘烤在預定溫度以使其完全硬化。
依據本實施例，半導體晶片10a至10d的每一空間係以第一密封樹脂層13及第二密封樹脂層17(底填材料)所填充，然後，形成完全塗佈由半導體晶片10a至10d所組成的晶片堆疊之第三密封樹脂層18。因此，可防止相鄰半導體晶片之間的孔洞發生。
在形成第三密封樹脂層18之後，執行球架步驟。如圖6(d)所示，變成半導體裝置的外部端子之例如焊料球16的導電金屬球係連接至形成在配線板12的另一表面上之連接盤15。
於球架步驟中，複數焊料球16係使用具有對應於配線板12的連接盤15之複數吸附孔之安裝工具(未顯示)進行吸附和固持。在助焊劑給到焊料球16之後，安裝工具所固持的所有焊料球16係一起安裝在配線板12的連接盤15上。
在焊料球16已安裝在所有產品形成部38上之後，配線板12通過回流爐以連接焊料球16及連接盤15。
在焊料球16及連接盤15完全連接之後，執行配線板分割步驟。如圖6(d)所示，產品形成部38係沿著預定切割線39切割並分開以形成CoC型半導體裝置1。
接著，將說明依據上述實施例的修改之半導體裝置1。
圖7係顯示使用依據上述實施例的修改之晶片堆疊的半導體裝置之剖面圖。於圖7中，與圖1中所示的部件的相似部件係由相同參照數字所標示。
於圖7所示的半導體裝置中，由複數記憶體晶片(第一至第三半導體晶片10a至10c)組成之晶片堆疊11係堆疊在安裝在配線板12上的中介晶片40上。
再者，邏輯晶片(第四半導體晶片10d)係堆疊在中介晶片40上，使得邏輯晶片的位置係不同於晶片堆疊11的位置。晶片堆疊11及第四半導體晶片10d係並排配置在中介晶片40上。晶片堆疊11及第四半導體晶片10d係經由形成在中介晶片40上的配線(未顯示)進行電連接。
中介晶片40係使用其上未形成電路的矽板之晶片。然而，於中介晶片40中，電極形成在矽板的每一表面上。矽板的前表面上係經由形成在矽板及穿透該矽板 的通孔上之配線而電連接至矽板的後表面上的對應電極。
至於這修改，即使本發明的晶片堆疊11安裝在其上之半導體晶片不是中介晶片而是邏輯晶片，其為中介晶片的半導體晶片具有如其為邏輯晶片的半導體晶片的相同功效。而且，如果半導體裝置1的第三半導體晶片10c上的前凸塊22形成在窄節距，晶片堆疊11係較佳地經由中介晶片40堆疊在配線板12上。因此，晶片堆疊11的複數凸塊電極及配線板12的連接墊14之間的連接可相對於連接墊14的位置而變化。
於上述實施例中，半導體晶片被堆疊，然後以底填材料填充相鄰半導體晶片之間的空間。替代地，在半導體晶片被堆疊之前，諸如NCF(非導電膜、絕緣樹脂黏著膜)或NCP(非導電膏)的樹脂材料可形成在晶片上，然後可藉由覆晶接合方法堆疊半導體晶片。
(第二實施例)
圖8係顯示依據本發明的第二實施例之CoC型半導體裝置的結構的外形之剖面圖。
於第二實施例中，如同上述第一實施例，由複數記憶體晶片(第一至第三半導體晶片10a至10c)所組成的晶片堆疊11係安裝在已安裝在配線板12上的邏輯晶片(第四半導體晶片10d)上。記憶體電路及複數凸塊電極係形成在每一記憶體晶片的一表面上。記憶體晶片的記憶體電路的結構係實質相同。形成在每一記憶體晶片的 一表面上之凸塊電極的位置係實質地相同。再者，包含晶片堆疊11的記憶體晶片(第一至第三半導體晶片10a至10c)係三類型的記憶體晶片，其具有實質相同的記憶體電路但些微不同的結構，且執行實質相同的操作。
第二實施例係不同於上述第一實施例，其在於NCF(非導電膜)係形成於如圖8所示之晶片堆疊11的相鄰半導體晶片的空間中。換言之，填充半導體晶片10a至10c的相鄰晶片之間的空間之第一密封樹脂層13係由取代底填材料的NCF製成。因此，清楚地如自圖8與圖1的比較的是，自晶片堆疊11的側面所見之第一密封樹脂層13的剖面係不同於第一實施例的剖面。
第二實施例具有如第一實施例的相同功效。不像第一實施例，於第二實施例中，因為相鄰半導體晶片的空間係以NCF填充，底填材料的填角未形成在晶片堆疊11的周圍上。結果，因為可以樹脂材料均勻地填充，可減小樹脂材料的硬化收縮所造成的應力且因此可改善半導體裝置的可靠性。
圖9(a)至圖9(d)係顯示包含依據第二實施例的晶片堆疊11之複數半導體晶片10a至10c的結構的外形之剖面圖。
本實施例的第一至第三半導體晶片10a至10c的結構係相同如第一實施例的結構。然而，於第二實施例中，格式NCF層13-1係形成在第二及第三半導體晶片10b、10c的每一者的後表面上，以及第二及第三半導體 晶片10b、10c的每一者上的後凸塊25係以NCF層13-1塗佈。
第二實施例的NCF及第一實施例的底填材料係由環氧樹脂製成。因為底填材料用於在執行覆晶接合過程之後填充相鄰半導體晶片的空間，底填材料含有液化溶劑。相比之下，NCF係膜狀樹脂且含有允許在執行覆晶接合過程時滿意地連接凸塊電極之助焊劑活化材料。助焊劑活化材料係例如有機酸或胺類。
接著，將說明依據第二實施例之晶片堆疊11的裝配步驟。
圖10(a)至圖10(d)係顯示依據第二實施例之晶片堆疊11的裝配步驟之剖面圖。
首先，如圖10(a)所示，第一半導體晶片10a(記憶體晶片)係放置在接合台31上以使第一半導體晶片10a的後表面面對接合台31。之後，第一半導體晶片10a係由接合台31真空吸附以牢固地固持第一半導體晶片10a在接合台31上。因為凸塊電極未形成在位在晶片堆疊11的最下位置之第一半導體晶片10a的後表面上，第一半導體晶片10a可滿意地固持在接合台31上。
接著，位在晶片堆疊11的中間位置之第二半導體晶片10b的前表面係藉由接合工具32而真空吸附。焊料層23已形成在第二半導體晶片10b的後凸塊25上。此外，所有後凸塊25已經以NCF層13-1塗佈。
之後，已提供NCF層13-1的第二半導體晶片 10b係經由接合工具32通過NCF層13-1壓至第一半導體晶片10a，以使第二半導體晶片10b上之後凸塊25及第一半導體晶片10a上之前凸塊22係藉由熱壓縮而接合。結果，熔化的NCF層13-1密封第一半導體晶片10a及第二半導體晶片10b之間的空間。
不像第一實施例(參照圖5(a)至圖5(c))，這方法不需形成密封晶片堆疊11的相鄰半導體晶片的空間的底填材料之步驟。結果，可簡化半導體裝置的製造過程。再者，因為NCF層13-1含有助焊劑活化材料，在NCF層形成在第一半導體晶片10a之後，即使藉由使用覆晶接合方法將第二半導體晶片10b堆疊在第一半導體晶片10a上，第二半導體晶片10b上之後凸塊25可滿意地連接至第一半導體晶片10a上之前凸塊22。
已形成NCF層13-1在其上之另一第二半導體晶片10b係藉由如上述的連接方法而連接至前述晶片堆疊。結果，晶片堆疊11的一部分製成(圖10(b))。同樣地，已形成NCF層13-1在其上之第三半導體晶片10c係連接至另一第二半導體晶片10b。結果，晶片堆疊11製成(圖10(d))。於以NCF取代底填材料的情況中，比起第一實施例，可減少塗佈晶片堆疊11之絕緣樹脂的量。因此，施加在晶片堆疊11上之應力藉由絕緣樹脂的硬化收縮可減小。
再者，焊料層23已形成在位在晶片堆疊11的最上位置之第三半導體晶片10c的前凸塊22上。因為 這樣，至於吸附且固持第三半導體晶片10c的前表面之機構，使用第二接合工具41，其中凹部41a形成在對應於如圖10(c)所示的第三半導體晶片10c上的前凸塊22之位置。
因此，第二接合工具41允許第三半導體晶片10c滿意地堆疊而不會壓碎形成在第三半導體晶片10c的前凸塊22上之焊料層23。具有想要厚度之焊料層23可形成在位在最上位置之第三半導體晶片10c的前凸塊22上。再者，因為第三半導體晶片10c的前表面上之焊料層23位碎裂，可防止發生在相鄰凸塊之間的焊料橋所造成之短路。
於第一實施例中，在晶片堆疊製成之後，可能需要使用機械手自接合台31搬運晶片堆疊至以底填材料填充晶片堆疊(參照圖5)之設備。既然這樣，將很可能的是，這種處理將造成應力施加在晶片堆疊上之風險。然而，第二實施例可降低這種風險。而且，因為第一實施例已使用毛細現象以底填材料填充相鄰半導體晶片的空間，填充過程需要相對長的時間。相比之下，於第二實施例中，盡可能堆疊晶片，就以NCF填充相鄰半導體晶片的空間。結果，於第二實施例中，可降低半導體裝置的裝配費用。
圖11(a)至圖11(e)係顯示依據第二實施例之半導體裝置的裝配步驟之剖面圖。使用依據第二實施例的晶片堆疊11之半導體裝置1的裝配步驟係相同如圖 11(a)至圖11(e)中所示(參照圖6(a)至圖6(e))之第一實施例。而且，圖7中所示的修改可應用於依據第二實施例之半導體裝置1。
圖12(a)至圖12(c)係顯示形成有NCF層之半導體晶片的裝配步驟之剖面圖。當裝配依據第二實施例的晶片堆疊時，準備NCF層13-1(10b及10c)已形成在其後表面上之半導體晶片。
明確地，首先，準備如圖12(a)所示的半導體晶圓2。關於這半導體晶圓2，預定的前凸塊22形成在其一表面上，而後凸塊25形成在其另一表面上。配置複數半導體晶片10，其中通過TSVs 24連接前凸塊22及後凸塊25。半導體晶片10係沿著切割線42而分割。
接著如圖12(b)所示，NCF層13-1係形成在半導體晶圓2的整個後表面上。
之後，如圖12(c)所示，半導體晶圓2係沿著切割線42切割成每一半導體晶片10(於此例中，第二半導體晶片10b)。在切割半導體晶圓2的同時，亦切割NCF層13-1。結果，可獲得NCF層13-1已形成在其後表面上之半導體晶片。
因為已準備具有如上述的NCF層之半導體晶片，可改善具有諸如50μm的厚度之半導體晶片的強度。
本發明已參照實施例予以說明。然而，本發明不限於上述實施例，熟悉此項技術者應瞭解到，本發明的結構及細節可以不同方式改變而不會背離本發明的範 圍。
於上述實施例中，焊料層係形成在由相同類型的記憶體晶片所組成之晶片堆疊的凸塊電極上。替代地，焊料層可形成在由不同類型的複數半導體晶片所組成之晶片堆疊的凸塊電極上。
於前述實施例中，描述以四個半導體晶片所組成之晶片堆疊。本發明可應用於由三個半導體晶片或五或更多個半導體晶片所組成之晶片堆疊，只要焊料層係形成在位於晶片堆疊的最上位置之半導體晶片的後表面上的凸塊電極上。
雖然以上已聯接數個較佳實施例而說明本發明，熟悉此項技術者應瞭解到，僅僅為了解說本發明而提供那些實施例，而不應依靠來推斷附加的請求項在限制性意義上。
再者，本案包括如下所述之標的1至15的發明。
[標的1]
一種晶片堆疊，其係藉由堆疊複數半導體晶片所配置成，其中複數凸塊電極係形成在各別半導體晶片中的相同位置，該晶片堆疊包含：第一半導體晶片，其具有僅形成在其第一表面上的複數第一凸塊電極；第二半導體晶片，其包含：複數第二凸塊電極，形成 在其第一表面上；及複數第三凸塊電極，形成在其第二表面上且分別電連接至該複數第二凸塊電極，其中該第二半導體晶片係堆疊在該第一半導體晶片上，該複數第三凸塊電極係通過第一焊料層電連接至該複數第一凸塊電極；及第三半導體晶片，其包含：複數第四凸塊電極，形成在其第一表面上；第二焊料層，分別形成在該複數第四凸塊電極上；且複數第五凸塊電極，形成在其第二表面上且分別電連接至該複數第四凸塊電極，其中該第三半導體晶片係堆疊在該第二半導體晶片上，該複數第五凸塊電極係通過第三焊料層電連接至該複數第二凸塊電極。
[標的2]
如標的1中所提出的晶片堆疊，其中該第二半導體晶片具有使該等第二凸塊電極及該等第三凸塊電極相互連接的第一穿通電極，該第三半導體晶片具有使該等第四凸塊電極及該等第五凸塊電極相互連接的第二穿通電極；及該等第一穿通電極及該等第二穿通電極係以直線配置且串聯連接。
[標的3]
如標的2中所提出的晶片堆疊，其中該第一半導體晶片的厚度係大於該第二半導體晶片及該第三半導體晶片的每一者的厚度。
[標的4]
如標的1中所提出的晶片堆疊，進一步包含：密封樹脂層，由樹脂組成，其填充至少該第一半導體晶片及該第二半導體晶片之間的空間與該第二半導體晶片及該第三半導體晶片之間的空間。
[標的5]
一種半導體裝置，包含：如標的1中所提出的晶片堆疊；第四半導體晶片；及配線板，其具有安裝該第四半導體晶片在其上的第一表面，其中該晶片堆疊係堆疊在該第四半導體晶片上，其中複數第六凸塊電極係形成在相對於該第四半導體晶片的該配線板之表面上及該第三半導體晶片上之該複數第四凸塊電極係通過該第二焊料層分別電連接至該複數第六凸塊電極的部分或全部。
[標的6]
如標的5中所提出的半導體裝置，進一步包含：第二密封樹脂層，由樹脂所組成，其填充至少該第三 半導體晶片及該第四半導體晶片之間的空間與該第四半導體晶片及該配線板之間的空間；及第三密封樹脂層，塗佈且密封堆疊在該配線板上的該晶片堆疊及該第四半導體晶片二者。
[標的7]
一種半導體裝置的製造方法，該半導體裝置包含：晶片堆疊，其係藉由堆疊至少第一半導體晶片、第二半導體晶片及第三半導體晶片所配置成，其中複數凸塊電極係形成在各別半導體晶片中的相同位置；第四半導體晶片；及配線板，其具有安裝該第四半導體晶片在其上的第一表面，其中該晶片堆疊係堆疊在該第四半導體晶片上，該製造方法包含：準備第一半導體晶片，其具有僅形成在其第一表面上的複數第一凸塊電極；準備第二半導體，其包含：複數第二凸塊電極，形成在其第一表面上；複數第三凸塊電極，形成在其第二表面上且分別電連接至該複數第二凸塊電極；及第一焊料層，分別形成在該複數第三凸塊電極上，其中該等第二凸塊電極及該等第三凸塊電極係分別形成對應於該等第一凸塊電極的位置；準備第三半導體晶片，其包含：複數第四凸塊電極，形成在其第一表面上；第二焊料層，分別形成在該複數第四凸塊電極上；複數第五凸塊電極，形成在其第二表面上 且分別電連接至該複數第四凸塊電極；及第三焊料層，分別形成在該複數第五凸塊電極上，其中該等第四凸塊電極及該等第五凸塊電極係分別形成對應於該複數第一凸塊電極的位置；準備第四半導體晶片，其包含：複數第六凸塊電極，形成在其第一表面上；及複數第七凸塊電極，形成在其第二表面上且分別電連接至該複數第六凸塊電極；準備配線板，可連接該第四半導體晶片的該複數第六凸塊電極在其第一表面上；放置該第一半導體晶片在平的平台上以使該第一半導體晶片的該第一表面向上；堆疊該第二半導體晶片在該第一半導體晶片上，以使該複數第三凸塊電極係通過該第一焊料層分別電連接至該複數第一凸塊電極；堆疊該第三半導體晶片在該第二半導體晶片上，以使該複數第五凸塊電極係通過該第三焊料層分別電連接至該複數第二凸塊電極；放置該晶片堆疊，其係藉由堆疊該第一半導體晶片、該第二半導體晶片及該第三半導體晶片在平的第二平台上所配置成，使得該第三半導體晶片的該第一表面向上，然後以底填材料填充該第一半導體晶片及該第二半導體晶片之間的空間與該第二半導體晶片及該第三半導體晶片之間的空間；安裝該第四半導體晶片在該配線板上，以使該複數第 六凸塊電極係電連接至該配線板；及堆疊已被提供的底填材料的該晶片堆疊在安裝在該配線板上的該第四半導體晶片，以使該複數第四凸塊電極係通過該第二焊料層分別電連接至該複數第七凸塊電極的部分或全部。
[標的8]
如標的7中所提出之半導體裝置的製造方法，其中堆疊該第三半導體晶片在該第二半導體晶片上的步驟包含：放置該第三半導體晶片在第三平台上，其具有複數凹部，該凹部係形成在其第一表面上且可固持該第三半導體晶片的該複數第四凸塊電極於形成該第二焊料層在其上的該等第四凸塊電極固持於該凹部中之狀態；及堆疊藉由堆疊該第一半導體晶片及該第二半導體晶片所配置成之堆疊在放置在該第三平台上的該第三半導體晶片上，以使該複數第二凸塊電極係通過該第三焊料層分別電連接至該複數第五凸塊電極。
[標的9]
如標的7中所提出之半導體裝置的製造方法，進一步包含：在該晶片堆疊係堆疊在安裝在該配線板上的該第四半導體晶片上之後，以底填材料填充該第三半導體晶片及該 第四半導體晶片之間的空間與該第四半導體晶片及該配線板之間的空間。
[標的10]
如標的7中所提出之半導體裝置的製造方法，其中形成在該等第四凸塊電極上的該第二焊料層的厚度係大於形成在該等第五凸塊電極上的該第三焊料層的厚度。
[標的11]
如標的7中所提出之半導體裝置的製造方法，其中該第一半導體晶片及該第二半導體晶片之間的凸塊電極、該第二半導體晶片及該第三半導體晶片之間的凸塊電極、該第三半導體晶片及該第四半導體晶片之間的凸塊電極與該第四半導體晶片及該配線板之間的凸塊電極係以已熔化的每一焊料層分別連接。
[標的12]
一種半導體裝置的製造方法，該半導體裝置包含：晶片堆疊，其係藉由堆疊至少第一半導體晶片、第二半導體晶片及第三半導體晶片所配置成，其中複數凸塊電極係形成在各別半導體晶片中的相同位置；第四半導體晶片；及配線板，其具有安裝該第四半導體晶片在其上的 第一表面，其中該晶片堆疊係堆疊在該第四半導體晶片上，該製造方法包含：準備第一半導體晶片，其具有僅形成在其第一表面上的複數第一凸塊電極；準備第二半導體，其包含：複數第二凸塊電極，形成在其第一表面上；複數第三凸塊電極，形成在其第二表面上且分別電連接至該複數第二凸塊電極；第一焊料層，分別形成在該複數第三凸塊電極上；及第一絕緣樹脂黏著膜(NCF)，塗佈形成在其該第二表面上的該複數第三凸塊電極，其中該等第二凸塊電極及該等第三凸塊電極係分別形成對應於該等第一凸塊電極的位置；準備第三半導體晶片，其包含：複數第四凸塊電極，形成在其第一表面上；第二焊料層，分別形成在該複數第四凸塊電極上；複數第五凸塊電極，形成在其第二表面上且分別電連接至該複數第四凸塊電極；第三焊料層，分別形成在該複數第五凸塊電極；及第二絕緣樹脂黏著膜(NCF)，塗佈形成在其該第二表面上的該複數第五凸塊電極，其中該等第四凸塊電極及該等第五凸塊電極係分別形成對應於該複數第一凸塊電極的位置；準備第四半導體晶片，其包含：複數第六凸塊電極，形成在其第一表面上；及複數第七凸塊電極，形成在其第二表面上且分別電連接至該複數第六凸塊電極；準備配線板，可連接該第四半導體晶片的該複數第六凸塊電極在其第一表面上； 放置該第一半導體晶片在平的平台上以使該第一半導體晶片的該第一表面向上；堆疊該第二半導體晶片在該第一半導體晶片上，以使該複數第三凸塊電極係通過該第一焊料層分別電連接至該複數第一凸塊電極，然後以該第一絕緣樹脂黏著膜填充該第一半導體晶片及該第二半導體晶片之間的空間；堆疊該第三半導體晶片在該第二半導體晶片上，以使該複數第五凸塊電極係通過該第三焊料層分別電連接至該複數第二凸塊電極，然後以該第二絕緣樹脂黏著膜填充該第二半導體晶片及該第三半導體晶片之間的空間；安裝該第四半導體晶片在該配線板上，以使該複數第六凸塊電極係電連接至該配線板；及堆疊藉由堆疊該第一半導體晶片、該第二半導體晶片及該第三半導體晶片所配置成之該晶片堆疊在安裝在該配線板上的該第四半導體晶片，以使該複數第四凸塊電極係通過該第二焊料層分別電連接至該複數第七凸塊電極的部分或全部。
[標的13]
如標的12中所提出之半導體裝置的製造方法，進一步包含：準備接合工具，其吸附該第三半導體晶片的該第一表面，且具有可容納形成該第二焊料層在其上的該複數第四凸塊電極之複數凹部， 其中於堆疊該第三半導體晶片在該第二半導體晶片上的步驟中，該接合工具容納該等第四凸塊電極於其該等凹部中。
[標的14]
如標的12中所提出之半導體裝置的製造方法，進一步包含：在該晶片堆疊係堆疊在安裝在該配線板上的該第四半導體晶片上之後，以底填材料填充該第三半導體晶片及該第四半導體晶片之間的空間與該第四半導體晶片及該配線板之間的空間。
[標的15]
如標的12中所提出之半導體裝置的製造方法，其中其中形成在該等第四凸塊電極上的該第二焊料層的厚度係大於形成在該等第五凸塊電極上的該第三焊料層的厚度。
[標的16]
如標的12中所提出之半導體裝置的製造方法，其中該第一半導體晶片及該第二半導體晶片之間的凸塊電極、該第二半導體晶片及該第三半導體晶片之間的凸塊電 極、該第三半導體晶片及該第四半導體晶片之間的凸塊電極以及該第四半導體晶片及該配線板之間的凸塊電極係以已熔化的每一焊料層分別連接。
本案係根據在2013年2月25提出的日本專利案第2013-034406號且請求其優先權的利益，該案的揭示內容全部併入本文中作為參照。
1‧‧‧半導體裝置
10a‧‧‧第一半導體晶片
10b‧‧‧第二半導體晶片
10c‧‧‧第三半導體晶片
10d‧‧‧第四半導體晶片
11‧‧‧晶片堆疊
12‧‧‧配線板
12a‧‧‧絕緣基板
12b‧‧‧絕緣膜
13‧‧‧第一密封樹脂層
14‧‧‧連接墊
15‧‧‧連接盤
16‧‧‧焊料球
17‧‧‧第二密封樹脂層
18‧‧‧第三密封樹脂層
22‧‧‧前凸塊
23‧‧‧焊料層
24‧‧‧穿通矽通孔

Claims (20)

  1. 一種半導體裝置的製造方法，包含：準備第一半導體晶片，具有形成在該第一半導體晶片的第一表面上的複數第一凸塊電極；準備第二半導體，包含：複數第二凸塊電極，形成在該第二半導體的第一表面上；複數第三凸塊電極，形成在該第二半導體的第二表面上且分別電連接至該複數第二凸塊電極；及第一焊料層，分別形成在該複數第三凸塊電極上；準備第三半導體晶片，包含：複數第四凸塊電極，形成在該第三半導體晶片的第一表面上；第二焊料層，分別形成在該複數第四凸塊電極上；複數第五凸塊電極，形成在該第三半導體晶片的第二表面上且分別電連接至該複數第四凸塊電極；及第三焊料層，分別形成在該複數第五凸塊電極上；準備第四半導體晶片，包含：複數第六凸塊電極，形成在該第四半導體晶片的第一表面上；及複數第七凸塊電極，形成在該第四半導體晶片的第二表面上且分別電連接至該複數第六凸塊電極；準備配線板，其包含形成在其第一表面上的複數連接墊；堆疊該第二半導體晶片在該第一半導體晶片上，以使該複數第三凸塊電極係通過該第一焊料層分別電連接至該複數第一凸塊電極； 堆疊該第三半導體晶片在該第二半導體晶片上，以使該複數第五凸塊電極係通過該第三焊料層分別電連接至該複數第二凸塊電極；安裝該第四半導體晶片在該配線板上，以使該複數第六凸塊電極係電連接至該配線板的該等連接墊；及堆疊藉由堆疊該第一半導體晶片、該第二半導體晶片及該第三半導體晶片所配置成之該晶片堆疊在安裝在該配線板上的該第四半導體晶片上，以使該複數第四凸塊電極係通過該第二焊料層分別電連接至該複數第七凸塊電極的部分或全部。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中形成在該等第四凸塊電極上的該第二焊料層的厚度係大於形成在該等第五凸塊電極上的該第三焊料層的厚度。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中該第一半導體晶片包含第一電路組態在該第一表面的側上，該第二半導體晶片包含第二電路組態在該第一表面的側上，該第三記憶體晶片包含第三電路組態在該第一表面的側上，及該第一、第二及第三電路組態係實質相同。
  4. 如申請專利範圍第3項之半導體裝置的製造方法，其中第一記憶體晶片具有比該第二及第三記憶體晶片的每 一者更大的厚度。
  5. 如申請專利範圍第4項之半導體裝置的製造方法，其中該第二半導體晶片包括複數第一穿通電極，該等第三凸塊電極係經由該等第一穿通電極分別電連接至該等第二凸塊電極，及該第三半導體晶片包括複數第二穿通電極，該等第五凸塊電極係經由該第二穿通電極分別電連接至該等第四凸塊電極。
  6. 如申請專利範圍第5項之半導體裝置的製造方法，其中該第一半導體晶片具有比該第二及第三半導體晶片的每一者更大的厚度。
  7. 如申請專利範圍第6項之半導體裝置的製造方法，進一步包含：在堆疊該第三半導體晶片在該第二半導體晶片上的步驟之後，供應底填材料於該晶片堆疊中，在同時以該底填材料填充該第一及第二半導體晶片之間的第一間隙與該第二及第三半導體晶片之間的第二間隙。
  8. 如申請專利範圍第6項之半導體裝置的製造方法，其中該第二半導體晶片包括第一絕緣樹脂膜在該第三表面上，藉由堆疊該第二半導體晶片在該第一半導體晶片上的步驟以該第一絕緣樹脂膜填充該第一及第二半導體晶片之間的間隙，及該第三半導體晶片包括第二絕緣樹脂膜在該第五表面上，藉由堆疊該第三半導體晶片在該第二半導體晶片上的 步驟以該第二絕緣樹脂膜填充該第二及第三半導體晶片之間的間隙。
  9. 如申請專利範圍第6項之半導體裝置的製造方法，其中該第一、第二及第三半導體晶片的每一者係記憶體晶片，及該第四半導體晶片係邏輯晶片。
  10. 如申請專利範圍第6項之半導體裝置的製造方法，其中該第一、第二及第三半導體晶片的每一者係記憶體晶片，及該第四半導體晶片係中介晶片。
  11. 一種方法，包含：準備第一記憶體晶片，包括複數第一凸塊電極形成在該第一記憶體晶片的第一表面上；準備第二記憶體晶片，包括複數第二凸塊電極形成在該第二記憶體晶片的第二表面上、複數第三凸塊電極形成在該第二記憶體晶片的第三表面上及複數第一焊料層分別形成在該複數第三凸塊電極上；準備第三記憶體晶片，包括複數第四凸塊電極形成在該第三記憶體晶片的第四表面上、複數第二焊料層分別形成在該複數第四凸塊電極上、複數第五凸塊電極形成在該第三記憶體晶片的第五表面上及複數第三焊料層分別形成在該等第五凸塊電極上；堆疊該第二記憶體晶片在該第一記憶體晶片上，以使該等第三凸塊電極經由該等第一焊料層而電耦接至該第一記憶體晶片的該等第一凸塊電極；及 在堆疊該第二記憶體晶片在該第一記憶體晶片上的步驟之後，堆疊該第三記憶體晶片在該第二記憶體晶片上，以使該等第五凸塊電極經由該等第三焊料層而電耦接至該第二記憶體晶片的該等第三凸塊電極，以形成由該第一、第二及第三記憶體晶片所架構成的晶片堆疊。
  12. 如申請專利範圍第11項的方法，進一步包含：準備邏輯晶片，包括複數第六凸塊電極在該邏輯晶片的第六表面上及複數第七凸塊電極在該邏輯晶片的第七表面上；準備配線基板，包括複數連接墊在該配線基板上；安裝該邏輯晶片在該配線基板上，以使該等第七凸塊電極電耦接至該配線基板的該等連接墊；及在堆疊該第三記憶體晶片在該第二記憶體晶片上的步驟之後，堆疊該晶片堆疊在該邏輯晶片上，以使該等第四凸塊電極經由該等第二焊料層電耦接至該邏輯晶片的該等第六凸塊電極。
  13. 如申請專利範圍第11項的方法，進一步包含：準備中介晶片，包括複數第六凸塊電極在該中介晶片的第六表面上及複數第七凸塊電極在該中介晶片的第七表面上；準備邏輯晶片，包括複數第八凸塊電極在該邏輯晶片的第八表面上；準備配線基板，包括複數連接墊在該配線基板上；安裝該中介晶片在該配線基板上，以使該等第七凸塊 電極電耦接至該配線基板的該等連接墊；堆疊該邏輯晶片在該中介晶片上，以使該等第八凸塊電極電耦接至該中介晶片的該等第六凸塊電極的對應數者；及在堆疊該第三記憶體晶片在該第二記憶體晶片上的步驟之後，堆疊該晶片堆疊在該中介晶片上，以使該等第四凸塊電極經由該等第二焊料層而電耦接至該中介晶片的該等第六凸塊電極的對應數者。
  14. 如申請專利範圍第13項的方法，其中該中介晶片包括第一區及與該第一區不同的第二區，該邏輯晶片係堆疊在該中介晶片的該第一區上，以及該晶片堆疊係堆疊在該中介晶片的該第二區上。
  15. 如申請專利範圍第11項的方法，其中該第一記憶體晶片包含第一記憶體電路組態在該第一表面側上，該第二記憶體晶片包含第二記憶體電路組態在該第二表面側上，該第三記憶體晶片包含第三記憶體電路組態在該第四表面側上，及該第一、第二及第三記憶體電路組態係實質地相同。
  16. 如申請專利範圍第11項的方法，其中該第二記憶體晶片包括複數第一穿通電極，該等第三凸塊電極係經由該等第一穿通電極而電耦接至該等第二凸塊電極，及該第三記憶體晶片包括複數第二穿通電極，該等第五凸塊電極係經由該等第二穿通電極而電耦接至該等第四凸 塊電極。
  17. 如申請專利範圍第15項的方法，其中該第一記憶體晶片具有比該第二及第三記憶體晶片的每一者更大的厚度。
  18. 如申請專利範圍第11項的方法，進一步包含：在堆疊該第三記憶體晶片在該第二記憶體晶片上的步驟之後，供應底填材料於該晶片堆疊中，在同時以該底填材料填充該第一及第二記憶體晶片之間的第一間隙與該第二及第三記憶體晶片之間的第二間隙。
  19. 如申請專利範圍第11項的方法，其中該第二記憶體晶片包括第一絕緣樹脂膜在該第三表面上，該第一及第二記憶體晶片之間的間隙係藉由堆疊該第二記憶體晶片在該第一記憶體晶片上的步驟由該第一絕緣樹脂膜所填充，及該第三記憶體晶片包括第二絕緣樹脂膜在該第五表面上，該第二及第三記憶體晶片之間的間隙係藉由堆疊該第三記憶體晶片在該第二記憶體晶片上的步驟由該第二絕緣樹脂膜所填充。
  20. 如申請專利範圍第11項的方法，其中該等第二焊料層具有比該等第三焊料層更大的厚度。
TW103105654A 2013-02-25 2014-02-20 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法 TW201448071A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013034406A JP2014063974A (ja) 2012-08-27 2013-02-25 チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201448071A true TW201448071A (zh) 2014-12-16

Family

ID=52707592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105654A TW201448071A (zh) 2013-02-25 2014-02-20 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法

Country Status (1)

Country Link
TW (1) TW201448071A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899307B2 (en) 2015-12-23 2018-02-20 Powertech Technology Inc. Fan-out chip package with dummy pattern and its fabricating method
TWI676266B (zh) * 2017-03-10 2019-11-01 東芝記憶體股份有限公司 半導體裝置及其製造方法
TWI810855B (zh) * 2022-03-21 2023-08-01 旺宏電子股份有限公司 記憶體元件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899307B2 (en) 2015-12-23 2018-02-20 Powertech Technology Inc. Fan-out chip package with dummy pattern and its fabricating method
TWI628757B (zh) * 2015-12-23 2018-07-01 力成科技股份有限公司 終極薄扇出型晶片封裝構造及其製造方法
TWI676266B (zh) * 2017-03-10 2019-11-01 東芝記憶體股份有限公司 半導體裝置及其製造方法
US10854576B2 (en) 2017-03-10 2020-12-01 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
TWI810855B (zh) * 2022-03-21 2023-08-01 旺宏電子股份有限公司 記憶體元件

Similar Documents

Publication Publication Date Title
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
JP5570799B2 (ja) 半導体装置及びその製造方法
US8575763B2 (en) Semiconductor device and method of manufacturing the same
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US11195819B2 (en) Semiconductor device
CN108231716B (zh) 封装结构及其制造方法
US20120049354A1 (en) Semiconductor device and method of forming the same
JP2010251347A (ja) 半導体装置の製造方法
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
US9029199B2 (en) Method for manufacturing semiconductor device
JP2012212786A (ja) 半導体装置の製造方法
JP2013021058A (ja) 半導体装置の製造方法
JP2012142536A (ja) 半導体装置及びその製造方法
TW201507098A (zh) 半導體裝置及其製造方法
JP2012146853A (ja) 半導体装置の製造方法
CN111095508A (zh) 半导体元件的安装构造以及半导体元件与基板的组合
US20120135565A1 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置
JP2014192171A (ja) 半導体装置及びその製造方法
JP2012015446A (ja) 半導体装置の製造方法
JP2014225546A (ja) 半導体装置の製造方法
JP2012174900A (ja) 半導体装置の製造方法