JP2012015239A - 部品内蔵配線基板 - Google Patents
部品内蔵配線基板 Download PDFInfo
- Publication number
- JP2012015239A JP2012015239A JP2010148773A JP2010148773A JP2012015239A JP 2012015239 A JP2012015239 A JP 2012015239A JP 2010148773 A JP2010148773 A JP 2010148773A JP 2010148773 A JP2010148773 A JP 2010148773A JP 2012015239 A JP2012015239 A JP 2012015239A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- electrode
- component
- penetrating member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】複数の樹脂層を積層し一体化してなる絶縁基材と、絶縁基材に埋設された電子部品と、絶縁基材に配置された金属部材としての、導体パターン、絶縁層を貫通する層間接続体、及び外部接続用の電極と、を備え、導体パターン及び層間接続体により、電子部品の電極と外部接続用の電極とを電気的に接続する配線部が構成され、電子部品がフリップチップ実装されて電子部品の一面に形成された電極が、該電極に対向配置された導体パターンに電気的且つ機械的に接続された部品内蔵配線基板であって、絶縁基材には、樹脂層の積層方向において、少なくとも電子部品に並設された第1樹脂層全て及び電子部品のフリップチップ実装面側において第1樹脂層に隣接する第2樹脂層を一体的に貫通しつつ、積層方向に垂直な平面において電子部品を取り囲むように、貫通部材が配置されている。
【選択図】図2
Description
複数の樹脂層を積層し一体化してなる絶縁基材と、
絶縁基材に埋設された電子部品と、
絶縁基材に配置された金属部材としての、導体パターン、絶縁層を貫通する層間接続体、及び外部接続用の電極と、を備え、
導体パターン及び層間接続体により、電子部品の電極と外部接続用の電極とを電気的に接続する配線部が構成され、電子部品がフリップチップ実装されて電子部品の一面に形成された電極が、該電極に対向配置された導体パターンに電気的且つ機械的に接続された部品内蔵配線基板であって、
絶縁基材には、樹脂層の積層方向において、少なくとも電子部品に並設された第1樹脂層全て及び電子部品のフリップチップ実装面側において第1樹脂層に隣接する第2樹脂層を一体的に貫通しつつ、積層方向に垂直な平面において電子部品を取り囲むように、貫通部材が配置されていることを特徴とする。
積層方向において、絶縁基材の一面に外部接続用の電極が設けられ、該一面と反対の表面には放熱部材が配置され、
電子部品は、フリップチップ実装面と反対の表面側で、層間接続体を含んでなる伝熱経路部を介して放熱部材と熱的に接続され、
貫通部材は、積層方向における一端が放熱部材に接続され、他端が外部接続用の電極と同一面に設けられたダミー電極に接続された構成とすると良い。
本実施形態に係る部品内蔵配線基板は、PALAPとして知られる一括積層法にて形成されるものである。したがって、部品内蔵配線基板の基本的な構成や製造方法は、特に断りのない限り、本出願人がこれまで出願してきたPALAPに関する構成を適宜採用することができる。なお、PALAPは株式会社デンソーの登録商標である。
第1実施形態では、第3層間接続体43を含む貫通部材60の例を示した。これに対し、本実施形態では、絶縁基材20に貫通孔が形成され、この貫通孔に導電体が配置されて貫通部材60が構成されている点を特徴とする。
図16に例示するように、本実施形態に係る部品内蔵配線基板10は、貫通部材60が、厚み方向において電子部品50と絶縁基材20の表面20a,20bの少なくとも一方との間の位置で、電子部品50に向けて延びるストッパ部64を有する点を特徴とする。
図17に例示するように、本実施形態に係る部品内蔵配線基板10は、貫通部材60が、電子部品50に向けて延びるとともに、厚み方向における表面に凹凸を有する距離伸長部65を有する点を特徴とする。
20・・・絶縁基材
30・・・導体パターン
40・・・層間接続体
50・・・電子部品
60・・・貫通部材
70・・・放熱部材
Claims (15)
- 複数の樹脂層を積層してなる絶縁基材と、
前記絶縁基材に埋設された電子部品と、
前記絶縁基材に配置された金属部材としての、導体パターン、前記絶縁層を貫通する層間接続体、及び外部接続用の電極と、を備え、
前記導体パターン及び前記層間接続体により、前記電子部品の電極と前記外部接続用の電極とを電気的に接続する配線部が構成され、前記電子部品がフリップチップ実装されて前記電子部品の一面に形成された電極が、該電極に対向配置された前記導体パターンに電気的且つ機械的に接続された部品内蔵配線基板であって、
前記絶縁基材には、前記樹脂層の積層方向において、少なくとも前記電子部品に並設された第1樹脂層全て及び前記電子部品のフリップチップ実装面側において前記第1樹脂層に隣接する第2樹脂層を一体的に貫通しつつ、前記積層方向に垂直な平面において前記電子部品を取り囲むように、貫通部材が配置されていることを特徴とする部品内蔵配線基板。 - 前記電子部品は、前記絶縁基材によって封止され、
前記貫通部材は、前記電子部品のフリップチップ実装面と反対の表面側において前記第1樹脂層に隣接する第3樹脂層まで延設されていることを特徴とする請求項1に記載の部品内蔵配線基板。 - 前記外部接続用の電極は、前記絶縁基材の表面のうち、前記電子部品のフリップチップ実装面側に位置する表面に配置されていることを特徴とする請求項1又は請求項2に記載の部品内蔵配線基板。
- 前記貫通部材として、複数の前記樹脂層に配置された層間接続体が、直接若しくは前記導体パターンを介して一体化されてなる貫通部材を含むことを特徴とする請求項1〜3いずれか1項に記載の部品内蔵配線基板。
- 前記絶縁基材は、前記樹脂層としての熱可塑性樹脂層が、少なくとも1層おきに位置しつつ前記積層方向において前記電子部品の両面に隣接するように配置されてなることを特徴とする請求項4に記載の部品内蔵配線基板。
- 隣接する前記樹脂層に配置された層間接続体は、前記積層方向に垂直な平面において少なくとも一部が重なっていることを特徴とする請求項4又は請求項5に記載の部品内蔵配線基板。
- 前記貫通部材は、前記絶縁基材を貫通していることを特徴とする請求項4〜6いずれか1項に記載の部品内蔵配線基板。
- 前記貫通部材として、前記絶縁基材を貫通する貫通孔に導電体が配置されてなる貫通部材を含むことを特徴とする請求項1〜7いずれか1項に記載の部品内蔵配線基板。
- 前記積層方向において、前記絶縁基材の一面に前記外部接続用の電極が設けられ、該一面と反対の表面には放熱部材が配置され、
前記電子部品は、フリップチップ実装面と反対の表面側で、前記層間接続体を含んでなる伝熱経路部を介して前記放熱部材と熱的に接続され、
前記貫通部材は、前記積層方向における一端が前記放熱部材に接続されていることを特徴とする請求項7又は請求項8に記載の部品内蔵配線基板。 - 前記貫通部材は、前記積層方向における一端が前記放熱部材に接続され、他端が前記外部接続用の電極と同一面に設けられたダミー電極に接続されていることを特徴とする請求項9に記載の部品内蔵配線基板。
- 前記貫通部材は、前記積層方向において前記電子部品と前記絶縁基材の表面との間の位置で、前記電子部品に向けて延びるストッパ部を有することを特徴とする請求項7〜10いずれか1項に記載の部品内蔵配線基板。
- 前記貫通部材は、前記電子部品に向けて延びるとともに、前記積層方向における表面に凹凸を有する距離伸長部を有することを特徴とする請求項1〜10いずれか1項に記載の部品内蔵配線基板。
- 前記電子部品は、前記積層方向に垂直な平面に沿う形状が矩形状をなし、
前記貫通部材は、前記電子部品の4つの側面それぞれに対向して配置されていることを特徴とする請求項1〜12いずれか1項に記載の部品内蔵配線基板。 - 前記電子部品の4つの側面それぞれに対向して、前記貫通部材が個別に配置されていることを特徴とする請求項13に記載の部品内蔵配線基板。
- 前記貫通部材として、前記電子部品の連続する複数の側面及び該複数の側面間の角部と対向するとともに、前記積層方向に垂直な平面において両端間に隙間を有する貫通部材を含むことを特徴とする請求項13又は請求項14に記載の部品内蔵配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148773A JP5459108B2 (ja) | 2010-06-30 | 2010-06-30 | 部品内蔵配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148773A JP5459108B2 (ja) | 2010-06-30 | 2010-06-30 | 部品内蔵配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015239A true JP2012015239A (ja) | 2012-01-19 |
JP5459108B2 JP5459108B2 (ja) | 2014-04-02 |
Family
ID=45601345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010148773A Active JP5459108B2 (ja) | 2010-06-30 | 2010-06-30 | 部品内蔵配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5459108B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014069107A1 (ja) * | 2012-10-31 | 2014-05-08 | 株式会社村田製作所 | 部品内蔵基板および通信端末装置 |
JP2014086617A (ja) * | 2012-10-25 | 2014-05-12 | Murata Mfg Co Ltd | 部品内蔵基板およびその製造方法 |
JP2014103141A (ja) * | 2012-11-16 | 2014-06-05 | Murata Mfg Co Ltd | 樹脂多層基板 |
WO2014125894A1 (ja) * | 2013-02-15 | 2014-08-21 | 株式会社村田製作所 | 積層回路基板 |
KR20180020849A (ko) * | 2016-08-19 | 2018-02-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10332843B2 (en) | 2016-08-19 | 2019-06-25 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
JP7496251B2 (ja) | 2020-06-19 | 2024-06-06 | イビデン株式会社 | 部品内蔵配線基板及び部品内蔵配線基板の製造方法 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537103A (ja) * | 1991-07-16 | 1993-02-12 | Fujitsu Ltd | セラミツク基板 |
JPH07236867A (ja) * | 1994-02-28 | 1995-09-12 | Hitachi Zosen Corp | 飛灰の溶融処理方法 |
JPH07263867A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu General Ltd | 多層配線基板 |
JP2002324952A (ja) * | 2001-04-24 | 2002-11-08 | Denso Corp | プリント基板 |
JP2004158545A (ja) * | 2002-11-05 | 2004-06-03 | Denso Corp | 多層基板及びその製造方法 |
JP2005191243A (ja) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | ビルドアップ多層配線基板 |
JP2005332965A (ja) * | 2004-05-20 | 2005-12-02 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
JP2006203114A (ja) * | 2005-01-24 | 2006-08-03 | Mitsubishi Plastics Ind Ltd | 多層プリント配線基板 |
JP2006313802A (ja) * | 2005-05-09 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2007207781A (ja) * | 2006-01-30 | 2007-08-16 | Fujitsu Ltd | 多層構造のプリント配線基板およびプリント配線基板の製造方法 |
WO2009093343A1 (ja) * | 2008-01-25 | 2009-07-30 | Ibiden Co., Ltd. | 多層配線板およびその製造方法 |
JP2009212417A (ja) * | 2008-03-06 | 2009-09-17 | Denso Corp | 多層配線板の製造方法 |
JP2010034390A (ja) * | 2008-07-30 | 2010-02-12 | Fujikura Ltd | 多層プリント配線板 |
JP2010034391A (ja) * | 2008-07-30 | 2010-02-12 | Fujikura Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
-
2010
- 2010-06-30 JP JP2010148773A patent/JP5459108B2/ja active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537103A (ja) * | 1991-07-16 | 1993-02-12 | Fujitsu Ltd | セラミツク基板 |
JPH07236867A (ja) * | 1994-02-28 | 1995-09-12 | Hitachi Zosen Corp | 飛灰の溶融処理方法 |
JPH07263867A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu General Ltd | 多層配線基板 |
JP2002324952A (ja) * | 2001-04-24 | 2002-11-08 | Denso Corp | プリント基板 |
JP2004158545A (ja) * | 2002-11-05 | 2004-06-03 | Denso Corp | 多層基板及びその製造方法 |
JP2005191243A (ja) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | ビルドアップ多層配線基板 |
JP2005332965A (ja) * | 2004-05-20 | 2005-12-02 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
JP2006203114A (ja) * | 2005-01-24 | 2006-08-03 | Mitsubishi Plastics Ind Ltd | 多層プリント配線基板 |
JP2006313802A (ja) * | 2005-05-09 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2007207781A (ja) * | 2006-01-30 | 2007-08-16 | Fujitsu Ltd | 多層構造のプリント配線基板およびプリント配線基板の製造方法 |
WO2009093343A1 (ja) * | 2008-01-25 | 2009-07-30 | Ibiden Co., Ltd. | 多層配線板およびその製造方法 |
JP2009212417A (ja) * | 2008-03-06 | 2009-09-17 | Denso Corp | 多層配線板の製造方法 |
JP2010034390A (ja) * | 2008-07-30 | 2010-02-12 | Fujikura Ltd | 多層プリント配線板 |
JP2010034391A (ja) * | 2008-07-30 | 2010-02-12 | Fujikura Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014086617A (ja) * | 2012-10-25 | 2014-05-12 | Murata Mfg Co Ltd | 部品内蔵基板およびその製造方法 |
US9699908B2 (en) | 2012-10-31 | 2017-07-04 | Murata Manufacturing Co., Ltd. | Component-embedded board and communication terminal device |
WO2014069107A1 (ja) * | 2012-10-31 | 2014-05-08 | 株式会社村田製作所 | 部品内蔵基板および通信端末装置 |
JPWO2014069107A1 (ja) * | 2012-10-31 | 2016-09-08 | 株式会社村田製作所 | 部品内蔵基板および通信端末装置 |
JP2014103141A (ja) * | 2012-11-16 | 2014-06-05 | Murata Mfg Co Ltd | 樹脂多層基板 |
WO2014125894A1 (ja) * | 2013-02-15 | 2014-08-21 | 株式会社村田製作所 | 積層回路基板 |
JP6004078B2 (ja) * | 2013-02-15 | 2016-10-05 | 株式会社村田製作所 | 積層回路基板、積層回路基板の製造方法 |
US9980383B2 (en) | 2013-02-15 | 2018-05-22 | Murata Manufacturing Co., Ltd. | Laminated circuit substrate |
KR20180020849A (ko) * | 2016-08-19 | 2018-02-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR101983185B1 (ko) * | 2016-08-19 | 2019-05-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10332843B2 (en) | 2016-08-19 | 2019-06-25 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
TWI685073B (zh) * | 2016-08-19 | 2020-02-11 | 南韓商三星電機股份有限公司 | 扇出型半導體封裝 |
JP7496251B2 (ja) | 2020-06-19 | 2024-06-06 | イビデン株式会社 | 部品内蔵配線基板及び部品内蔵配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5459108B2 (ja) | 2014-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5077448B2 (ja) | 半導体チップ内蔵配線基板及びその製造方法 | |
TWI429024B (zh) | Semiconductor wafer embedded wiring board and manufacturing method thereof | |
JP2011222555A (ja) | 半導体チップ内蔵配線基板の製造方法 | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
JP2014063974A (ja) | チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法 | |
JP5459108B2 (ja) | 部品内蔵配線基板 | |
JP2011061004A (ja) | 半導体装置及びその製造方法 | |
JP2012074497A (ja) | 回路基板 | |
JP2008135521A (ja) | 半導体装置およびその製造方法 | |
JP2010263199A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP2011243724A (ja) | 半導体装置およびその製造方法 | |
JP2011222554A (ja) | 半導体チップ内蔵配線基板 | |
JP5343932B2 (ja) | 半導体装置の製造方法 | |
JP2017143096A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TW202002209A (zh) | 半導體裝置及其製造方法 | |
JP5365373B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2007067053A (ja) | 部品内蔵モジュールとその製造方法 | |
JP4379216B2 (ja) | 半導体装置及びその製造方法 | |
JP2008270324A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 | |
US20220361342A1 (en) | Composite wiring substrate and semiconductor device | |
JP2011166055A (ja) | 半導体発光装置の製造方法 | |
JP2018067627A (ja) | 電子部品内蔵基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5459108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |