JP5365373B2 - 電子部品パッケージおよびその製造方法 - Google Patents
電子部品パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP5365373B2 JP5365373B2 JP2009153613A JP2009153613A JP5365373B2 JP 5365373 B2 JP5365373 B2 JP 5365373B2 JP 2009153613 A JP2009153613 A JP 2009153613A JP 2009153613 A JP2009153613 A JP 2009153613A JP 5365373 B2 JP5365373 B2 JP 5365373B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- chip
- manufacturing
- resin material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
前記構造体ごと前記電子部品チップを包み込み前記電子部品チップの周囲で前記基板の表面に接する空所に、前記第1線膨張係数よりも大きい第2線膨張係数の絶縁材料の流動体を充填する工程と、
規定の温度よりも高い温度下で前記流動体を硬化させ、前記電子部品チップの輪郭の周囲で前記基板の表面から立ち上がりつつ前記電子部品チップの第2面に覆い被さる成形体を形成する工程とを備えることを特徴とする電子部品パッケージの製造方法。
前記基板に第1面で向き合わせられつつ前記基板の表面に実装される電子部品チップと、
前記電子部品チップの前記第1面の裏側の第2面に重ね合わせられて、第1線膨張係数を有する構造体と、
前記構造体ごと前記電子部品チップを包み込み前記電子部品チップの周囲で前記基板の表面に接する空所に充填され、前記第1線膨張係数よりも大きい第2線膨張係数を有する絶縁材料の成形体とを備えることを特徴とする電子部品パッケージ。
Claims (10)
- 基板に向き合わせられる第1面、および、前記第1面の裏側の第2面を有する電子部品チップであって、前記電子部品チップの輪郭に収まる第1線膨張係数の構造体が前記第2面に重ねられる電子部品チップを前記構造体ごと前記基板の表面に実装する工程と、
前記構造体ごと前記電子部品チップを包み込み前記電子部品チップの周囲で前記基板の表面に接する空所に、前記第1線膨張係数よりも大きい第2線膨張係数の絶縁材料の流動体を充填する工程と、
規定の温度よりも高い温度下で前記流動体を硬化させ、前記電子部品チップの輪郭の周囲で前記基板の表面から立ち上がりつつ前記電子部品チップの第2面に覆い被さる成形体を形成する工程と
を備えることを特徴とする電子部品パッケージの製造方法。 - 請求項1に記載の電子部品パッケージの製造方法において、前記電子部品チップの実装にあたって前記電子部品チップの前記第1面と前記基板の前記表面との間には絶縁性樹脂材料の封止材が形成されることを特徴とする電子部品パッケージの製造方法。
- 請求項2に記載の電子部品パッケージの製造方法において、前記封止材は熱硬化性樹脂材であることを特徴とする電子部品パッケージの製造方法。
- 請求項1〜3のいずれか1項に記載の電子部品パッケージの製造方法において、前記絶縁材料は熱硬化性樹脂材であることを特徴とする電子部品パッケージの製造方法。
- 請求項1〜4のいずれか1に記載の電子部品パッケージの製造方法において、前記電子部品チップの前記第1面には複数個の導電端子が配列され、前記基板の前記表面には、個別に前記導電端子を受け止める複数の導電パッドが形成されることを特徴とする電子部品パッケージの製造方法。
- 請求項1〜5のいずれか1項に記載の電子部品パッケージの製造方法において、前記流動体の充填にあたって金型のキャビティ内で前記空所を区画する工程と、前記キャビティ内に前記流動体を流し込む工程とをさらに備えることを特徴とする電子部品パッケージの製造方法。
- 請求項6に記載の電子部品パッケージの製造方法において、前記キャビティ内には、複数個の前記電子部品チップを表面に受け止める1枚の前記基板が配置され、当該1枚の前記基板上で前記成形体が形成され、前記成形体の形成後に前記基板から個々の前記電子部品チップが切り出されることを特徴とする電子部品パッケージの製造方法。
- 基板と、
前記基板に第1面で向き合わせられつつ前記基板の表面に実装される電子部品チップと、
前記電子部品チップの前記第1面の裏側の第2面に重ね合わせられて、前記電子部品チップの輪郭に収まり、第1線膨張係数を有する構造体と、
前記構造体ごと前記電子部品チップを包み込み前記電子部品チップの周囲で前記基板の表面に接する空所に充填され、前記第1線膨張係数よりも大きい第2線膨張係数を有する絶縁材料の成形体と
を備えることを特徴とする電子部品パッケージ。 - 請求項8に記載の電子部品パッケージにおいて、前記電子部品チップの第2面と前記基板の表面との間に充填される絶縁性樹脂材料の封止材をさらに備えることを特徴とする電子部品パッケージ。
- 請求項9に記載の電子部品パッケージにおいて、前記封止材は熱硬化性樹脂材であることを特徴とする電子部品パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153613A JP5365373B2 (ja) | 2009-06-29 | 2009-06-29 | 電子部品パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153613A JP5365373B2 (ja) | 2009-06-29 | 2009-06-29 | 電子部品パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009623A JP2011009623A (ja) | 2011-01-13 |
JP5365373B2 true JP5365373B2 (ja) | 2013-12-11 |
Family
ID=43565908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009153613A Expired - Fee Related JP5365373B2 (ja) | 2009-06-29 | 2009-06-29 | 電子部品パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5365373B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6903981B2 (ja) * | 2017-03-23 | 2021-07-14 | セイコーエプソン株式会社 | 検出装置 |
JP7246136B2 (ja) | 2018-02-14 | 2023-03-27 | キヤノン株式会社 | 半導体装置、カメラおよび半導体装置の製造方法 |
JP6999749B2 (ja) * | 2020-06-16 | 2022-02-04 | 三菱電機株式会社 | 電気機器配線部品 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2675003B2 (ja) * | 1987-06-19 | 1997-11-12 | 株式会社日立製作所 | Lsi実装構造体 |
JP2000031343A (ja) * | 1998-07-09 | 2000-01-28 | Texas Instr Japan Ltd | 半導体装置 |
JP4283588B2 (ja) * | 2003-04-22 | 2009-06-24 | パナソニック電工株式会社 | 半導体装置 |
-
2009
- 2009-06-29 JP JP2009153613A patent/JP5365373B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011009623A (ja) | 2011-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4023159B2 (ja) | 半導体装置の製造方法及び積層半導体装置の製造方法 | |
US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
JP5193898B2 (ja) | 半導体装置及び電子装置 | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
JP2011061004A (ja) | 半導体装置及びその製造方法 | |
KR101837511B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR20030083553A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
US10121774B2 (en) | Method of manufacturing a semiconductor package | |
JP5980566B2 (ja) | 半導体装置及びその製造方法 | |
JP2009105334A (ja) | 半導体装置及びその製造方法 | |
KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
JP6964477B2 (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
JP2005093551A (ja) | 半導体装置のパッケージ構造およびパッケージ化方法 | |
JP5459108B2 (ja) | 部品内蔵配線基板 | |
JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5365373B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2011243724A (ja) | 半導体装置およびその製造方法 | |
KR101515777B1 (ko) | 반도체 패키지 제조방법 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
EP1627430B1 (en) | An integrated circuit package employing a flexible substrate | |
JP6792322B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005268706A (ja) | 半導体装置と半導体装置用多層基板 | |
US8105877B2 (en) | Method of fabricating a stacked type chip package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |