JP2000082722A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2000082722A
JP2000082722A JP15330499A JP15330499A JP2000082722A JP 2000082722 A JP2000082722 A JP 2000082722A JP 15330499 A JP15330499 A JP 15330499A JP 15330499 A JP15330499 A JP 15330499A JP 2000082722 A JP2000082722 A JP 2000082722A
Authority
JP
Japan
Prior art keywords
semiconductor device
flexible substrate
semiconductor element
holding member
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15330499A
Other languages
English (en)
Other versions
JP3565090B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP15330499A priority Critical patent/JP3565090B2/ja
Priority to TW88111384A priority patent/TW448514B/zh
Priority to US09/347,519 priority patent/US6335563B1/en
Publication of JP2000082722A publication Critical patent/JP2000082722A/ja
Application granted granted Critical
Publication of JP3565090B2 publication Critical patent/JP3565090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造工程が簡略化された半導体装置及びその
製造方法、回路基板並びに電子機器を提供することにあ
る。 【解決手段】 配線パターン１４が形成されたフレキシ
ブル基板１０と、フレキシブル基板１０の配線パターン
１４が形成された面に設けられる異方性導電材料２０
と、異方性導電材料２０を介して配線パターン１４に接
続される電極３２を有する半導体素子３０と、フレキシ
ブル基板１０に貼り付けられて平坦性を確保する保持材
４０と、を有し、異方性導電材料２０は、半導体素子３
０よりも外側まで設けられ、保持材６０は、異方性導電
材料２０を介してフレキシブル基板１０に接着される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】半導体装置の小型化を追求するとベアチ
ップ実装が理想的であるが、品質の保証及び取り扱いが
難しいため、パッケージ形態に加工することで対応して
きた。特に多端子化の要求に応じたパッケージ形態とし
て、近年、ＢＧＡ(Ball GridArray)型パッケージが開発
されてきた。ＢＧＡ型パッケージは、基板に外部端子で
あるバンプをエリアアレイ状に配置し、面実装できるよ
うにしたものである。
【０００３】ＢＧＡ型パッケージの一つとして、ＴＡＢ
（Tape Automated Bonding）技術に用いられるテープキ
ャリアが適用されて、このテープキャリアがベースにな
るＴ−ＢＧＡ（Tape Ball Grid Array）型パッケージが
ある。これによれば、テープキャリアの特徴を活かし
て、狭ピッチ化及び多端子化の半導体装置が提供でき
る。
【０００４】ただし、テープキャリアは、剛性がなく反
りやすいことから、保持板（スティフナ）の貼り付けが
必要であった。この点、テープキャリア以外のフレキシ
ブル基板であっても同様であった。従来、スティフナは
接着剤によって貼り付けられていたので、その貼り付け
工程が煩雑になっていた。
【０００５】本発明は、この問題点を解決するものであ
り、その目的は、製造工程が簡略化された半導体装置及
びその製造方法、回路基板並びに電子機器を提供するこ
とにある。
【０００６】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、配線パターンが形成されたフレキシブル基板
上に、半導体素子と保持材とが接着剤を介して設けられ
てなる半導体装置において、前記接着剤は、前記半導体
素子と平面的に重なる前記フレキシブル基板上の第１の
領域と、前記保持材と平面的に重なる前記フレキシブル
基板上の第２の領域とに少なくとも設けられてなる。
【０００７】本発明によれば、半導体素子及び保持材の
いずれもが、接着剤を介してフレキシブル基板に接着さ
れる。したがって、接着剤をフレキシブル基板に設けれ
ば、半導体素子のみならず保持材も接着できるので、半
導体接着用とは別に保持材を接着するための接着剤を省
略することができる。
【０００８】よって、保持材接着用に設けた１プロセス
を省略できる。
【０００９】なお、ここで保持材とは、フレキシブル基
板の剛性を確保するためのもので、パッケージの補強に
も寄与する。保持材として、例えば、金属板などの剛性
のあるものあるいは耐熱性に優れた材料が使用されるこ
とが多い。
【００１０】（２）この半導体装置において、前記接着
剤に導電粒子が分散されてなり、前記導電粒子により前
記半導体素子の電極と前記配線パターンとが電気的に接
続してもよい。
【００１１】（３）この半導体装置において、前記半導
体素子に形成されてなる前記電極と前記配線パターンと
が接続する領域を除く前記配線パターン上に保護層が形
成されてもよい。
【００１２】この構成によれば、保護層は配線パターン
を保護する。
【００１３】（４）この半導体装置において、前記保持
材は、少なくとも一層の絶縁層が形成されてなるもので
あってもよい。
【００１４】こうすることで、保持材と配線パターンと
の電気的な導通を防ぐことができる。
【００１５】（５）この半導体装置において、前記保持
材は、前記半導体素子を覆うように配置されてなるもの
であってもよい。
【００１６】（６）この半導体装置において、前記保持
材は、熱伝導性の高い材料により形成されてなるもので
あってもよい。
【００１７】こうすることで、保持材がヒートスプレッ
ダの機能も果たす。
【００１８】（７）この半導体装置において、前記第２
の領域は、前記第１の領域の周囲に形成されてなるもの
であってもよい。
【００１９】（８）この半導体装置において、前記保持
材は、前記フレキシブル基板の平坦性を確保してもよ
い。
【００２０】（９）この半導体装置において、前記保持
材は、前記半導体素子の厚さよりも厚くてもよい。
【００２１】これによれば、フレキシブル基板からの保
持材の高さが、半導体素子よりも高くなるので、平らな
ツールを使用しても、半導体素子がじゃまにならずに、
保持材をフレキシブル基板に貼り付けることができる。
【００２２】（１０）この半導体装置において、前記フ
レキシブル基板の前記接着剤が設けられた面とは反対側
の面に、前記配線パターンと電気的に接続された複数の
外部電極が形成されていてもよい。
【００２３】これによれば、フレキシブル基板における
外部電極が設けられた部分が、保持材によって補強され
るので、外部電極のコプラナリティを確保することがで
きる。
【００２４】（１１）この半導体装置において、前記保
持材は、前記半導体素子を囲む形状をなしていてもよ
い。
【００２５】（１２）本発明に係る回路基板には、上記
半導体装置が実装されている。
【００２６】（１３）本発明に係る電子機器は、上記回
路基板を有する。
【００２７】（１４）本発明に係る半導体装置の製造方
法は、配線パターンが形成されたフレキシブル基板上に
接着剤を設ける工程と、前記フレキシブル基板上の第１
領域において、半導体素子に形成されてなる電極と前記
配線パターンとを前記接着剤によって接着する工程と、
前記第１の領域とは異なる前記フレキシブル基板上の第
２領域において、前記フレキシブル基板と保持材を前記
接着剤により貼り付ける工程と、を含む。
【００２８】本発明によれば、半導体素子をフレキシブ
ル基板に接着するときの接着剤を利用して保持材を貼り
付けることができる。すなわち、接着剤を半導体素子よ
りも外側まで設けておくだけで、保持材をフレキシブル
基板に貼り付けることができ、接着剤の塗布を省略する
ことができる。こうして、保持材を容易に接着すること
ができる。
【００２９】なお、ここで保持材とは、フレキシブル基
板の平坦性を確保するためのもので、パッケージの補強
にも寄与する。保持材として、例えば、金属板などの剛
性のあるものが使用されることが多い。
【００３０】（１５）この半導体装置の製造方法におい
て、前記半導体素子を前記接着剤上に載せ、前記半導体
素子と前記フレキシブル基板との間に圧力を加えて、前
記半導体素子を接着してもよい。
【００３１】（１６）この半導体装置の製造方法におい
て、前記接着剤には導電粒子が分散されてなり、加えら
れた圧力により前記半導体素子の電極と前記配線パター
ンとを前記導電粒子により電気的に接続してもよい。
【００３２】（１７）この半導体装置の製造方法におい
て、前記保持材を前記接着剤上に載置し、前記保持材と
前記フレキシブル基板との間に圧力を加えことにより、
前記保持材を接着してもよい。
【００３３】（１８）この半導体装置の製造方法におい
て、前記保持材と前記フレキシブル基板との間に圧力を
加える工程は、前記半導体素子と前記フレキシブル基板
との間に圧力を加える工程の後に行われてもよい。
【００３４】これによれば、先に半導体素子がフレキシ
ブル基板にフェースダウンボンディングされるので、接
着剤が劣化する前に、電極と配線パターンとが接合さ
れ、両者間の良好な電気的接続を確保することができ
る。
【００３５】（１９）この半導体装置の製造方法におい
て、前記保持材を、前記半導体素子を囲むように載置し
てもよい。
【００３６】（２０）この半導体装置の製造方法におい
て、前記保持材と前記フレキシブル基板との間に圧力を
加える工程は、前記半導体素子と前記フレキシブル基板
との間に圧力を加える工程と同時に行われてもよい。
【００３７】この方法によれば、半導体素子の電気的接
続及び保持材の接着を同時に行うことができる。
【００３８】（２１）この半導体装置の製造方法におい
て、前記接着剤は熱硬化性を有する材料から形成されて
なり、前記半導体素子及び前記保持材を、前記接着剤を
介して前記フレキシブル基板に貼り付けてから、前記接
着剤を加熱する工程を含んでもよい。
【００３９】このように、接着剤が熱硬化性を有する材
料からなる場合には、半導体素子及び保持材の両方を貼
り付けてから加熱することで、一度に両方をフレキシブ
ル基板に固定することができる。
【００４０】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。図１〜図５は、実施の形態に係
る半導体装置の製造方法を示す図である。本実施の形態
に係る製造方法では、ＢＧＡパッケージが適用される半
導体装置を製造するが、ＣＳＰ（ChipSize/Scale Packa
ge） が適用される半導体装置の製造に本発明を適用し
てもよい。
【００４１】本実施の形態では、図１に示す個片のフレ
キシブル基板１０が使用される。あるいは、フレキシブ
ル基板１０として、例えば、ＴＡＢ技術で使用される長
尺のテープキャリアを使用してもよい。その場合、テー
プキャリアは別の工程で個片に打ち抜かれる。
【００４２】フレキシブル基板１０は、ポリイミド樹脂
などから形成され絶縁性を有するが、材料は限定されな
い。このフレキシブル基板１０には、図１に示すよう
に、複数のスルーホール１２が形成されている。これら
のスルーホール１２の上をまたいで、配線パターン１４
が形成されている。なお、スルーホール１２の上を含む
領域は、広い領域のランドとなっている。この構成によ
り、スルーホール１２を介して、フレキシブル基板１０
における配線パターン１４の形成面とは反対側の面に、
外部電極５０（図５参照）を形成することができる。ま
た、配線パターン１４には、スルーホール１２以外の領
域に、半導体素子３０の電極３２との接合用のランド
（図示せず）が形成されている。
【００４３】スルーホール１２は、図５に示すように半
導体素子３０の搭載領域内及びその外の両方に形成され
ている。こうすることで、半導体素子３０の搭載領域内
及びその外の両方に外部電極５０を有する FAN-IN/FAN-
OUT 型の半導体装置１を得ることができる。なお、本発
明の適用において、半導体素子３０の搭載領域内に外部
電極５０を形成することは必須ではなく、半導体素子３
０の搭載領域の外側のみに外部電極５０を形成するよう
にスルーホール１２を形成してもよい。
【００４４】フレキシブル基板１０には、保護層１６が
形成されている。保護層１６は、少なくとも配線パター
ン１４における半導体素子３０との接合部を除いて、こ
の配線パターン１４を覆って保護している。保護層１６
として、ソルダレジスト等の絶縁性を有する材料が使用
されることが好ましい。
【００４５】本実施の形態で述べた片面のフレキシブル
基板１０以外に、両面フレキシブル基板を用いても良
い。この場合、外部電極は、半導体素子の載置面とは逆
の面に形成されるランド上に形成しても良い。または、
多層フレキシブル基板、ビルドアップ型フレキシブル基
板を用いても良い。
【００４６】本実施の形態で、半導体素子３０の実装の
形態は、フェースアップボンディングであってもフェー
スダウンボンディングであってもよい。フェースアップ
ボンディングでは、半導体素子３０の電極３２と配線パ
ターン１４は、ワイヤーボンディングもしくはＴＡＢボ
ンディングで接続され、その後半導体素子３０の実装部
は樹脂で覆われることが多い。フェースダウンボンディ
ングでは、導電樹脂ペーストによるもの、Ａｕ−Ａｕ、
Ａｕ−Ｓｎ、ハンダなどによる金属接合によるもの、絶
縁樹脂の収縮力によるものなどの形態があり、そのいず
れの形態を用いてもよい。本実施の形態では、異方性導
電材料２０を使用して半導体チップ３０をフェースダウ
ンボンディングする構成で説明する。
【００４７】フレキシブル基板１０における配線パター
ン１４の形成された面には、異方性導電材料２０を設け
る。異方性導電材料２０は、接着剤（バインダ）に導電
粒子（フィラー）が分散されてなる。本実施の形態で
は、接着剤として熱硬化性樹脂が使用されるが、熱可塑
性樹脂を使用してもよい。また、異方性導電材料２０と
して、予めシート状に形成された異方性導電膜が使用さ
れることが多いが、液状のものを使用してもよい。本実
施の形態では、接着剤として異方性導電膜（ＡＣＦ）を
使用するが、本発明では、接着剤は半導体素子３０を接
着するためのものであるから、絶縁性の接着剤を使用し
てもよい。
【００４８】異方性導電材料２０は、フレキシブル基板
１０における半導体素子３０の搭載領域（電極３２を有
する面に対応する第１領域）よりも外側の領域（第１領
域の周囲に相当する第２領域）に至るまで設けられる。
すなわち、異方性導電材料２０は、保護層１６の上にも
設けられる。なお、第２領域の裏面には、後述するよう
に、外部電極５０が設けられる。
【００４９】次に、図２に示すように、異方性導電材料
２０に、半導体素子３０の複数の電極３２を有する面を
押圧する。この工程は、電極３２を配線パターン１４の
ランド（図示せず）上に位置合わせをしてから行う。こ
うして、半導体素子３０の電極３２と配線パターン１４
との間で、異方性導電材料２０に含まれる導電粒子が押
しつぶされて、電極３２と配線パターン１４とが電気的
に導通する。この状態では、異方性導電材料２０からな
る接着剤をまだ硬化させない。
【００５０】次に、図３に示すように、保持材４０をフ
レキシブル基板１０に貼り付ける。保持材４０は、フレ
キシブル基板１０を補強して平坦性を確保するためのも
ので、剛性があれば材料は限定されない。例えば、ステ
ンレス鋼や銅系合金などの金属を使用することが多い
が、プラスチックやセラミックスなどの絶縁性を有する
材料で形成してもよい。本実施の形態では、配線パター
ン１４上に保護層１６が設けられており、保護層１６が
絶縁性を有していれば、金属製の保持材４０を使用して
も、配線パターン１４と保持材４０との電気的な導通を
遮断することができる。あるいは、保持材４０を絶縁性
を有する材料で形成すれば、保護層１６がなくてもよ
い。また、保持材４０における少なくとも異方性導電材
料２０との接触面に絶縁層を形成すれば、保持材４０が
金属製であっても、配線パターン１４と保持材４０との
電気的な導通を遮断することができる。
【００５１】保持材４０の中央には、半導体素子３０を
避ける開口部４２が形成されている。あるいは、保持材
４０は、半導体素子３０を囲む形状、例えばロ字状をな
している。したがって、保持材４０は、半導体素子３０
の外周側において、異方性導電材料２０を介して、フレ
キシブル基板１０に接着される。また、保持材４０の厚
みは、半導体素子３０の厚みよりも厚いことが好まし
い。こうすることで、半導体素子３０をフレキシブル基
板１０に実装した後に保持材４０をフレキシブル基板１
０に貼り付けるときに、半導体素子３０の厚みがじゃま
になることなく、平坦面を有するツールを使用して、保
持材４０を貼り付けることができる。
【００５２】なお、半導体素子３０をフレキシブル基板
１０にフェースダウンボンディングしてから、保持材４
０をフレキシブル基板１０に貼り付けることが好まし
い。こうすることで、異方性導電材料２０の劣化がない
ときに、電極３２と配線パターン１４との接合を図るの
で、両者間の良好な電気的な接続を図ることができる。
【００５３】続いて、図４に示す状態で、異方性導電材
料２０の全体を加熱する。上述したように、異方性導電
材料２０は、熱硬化性であるから加熱されることで硬化
する。こうして、半導体素子３０及び保持材４０がフレ
キシブル基板１０に固定される。
【００５４】そして、図５に示すように、スルーホール
１２を介して、配線パターン１４に電気的に導通する外
部電極５０を形成する。本実施の形態では、外部電極５
０は、ハンダボールである。ハンダボールの形成には、
ハンダ球及びフラックス、又はクリームハンダなどを設
けてから、これを加熱して溶融するリフロー工程が行わ
れる。したがって、上述した異方性導電材料２０の加熱
を省略し、このリフロー工程で、ハンダボールの形成と
同時に異方性導電材料２０を加熱してもよい。外部電極
５０の少なくとも一つ（多くの場合、複数）は、保持材
４０が設けられた第２領域の裏面に位置する。これによ
り、保持材４０によって、外部電極５０のコプラナリテ
ィが確保される。
【００５５】こうして得られた半導体装置１によれば、
半導体素子３０及び保持材４０のいずれもが、異方性導
電材料２０を介してフレキシブル基板１０に接着されて
いる。すなわち、保持材４０を接着するための接着剤
を、異方性導電材料２０とは別に設ける必要がないの
で、保持材４０の接着工程を容易に行うことができる図
６は、本実施の形態の変形例を示す図である。同図に示
す半導体装置２は、保持材６０の構成において、図５に
示す半導体装置１と異なり、それ以外の構成は同じであ
るので同一の符号を付する。
【００５６】保持材６０は、異方性導電材料２０によっ
てフレキシブル基板１０に接着されるのみならず、半導
体素子３０に接触している。詳しくは、保持材６０は、
外周部においてフレキシブル基板１０と接触し、中央部
において、半導体素子３０における電極３２を有する面
とは反対側の面に接触する。そのために、保持材６０
は、中央部がくぼんだ形状をしている。あるいは、中央
部に凹部を形成することで同様の機能を果たすようにし
てもよい。なお、保持材６０と半導体素子３０との接触
部は、熱伝導性の接着剤（図示せず）によって接着され
ることが好ましい。また、保持材６０は、熱伝導性の高
い材料で構成されることが好ましい。
【００５７】この構成によれば、半導体素子３０と保持
材６０とが接触しているので、半導体素子３０の駆動に
より生じた熱を保持材６０に伝えることができる。特
に、半導体素子３０と保持材６０とを、熱伝導性の高い
接着剤６１で接着することが好ましい。そして、保持材
６０によって、より広い表面積での放熱が可能になる。
その意味で、保持材６０は、ヒートスプレッダとしての
機能を果たし、半導体素子３０の熱の発散を促進するこ
とができる。
【００５８】なお、保持材６０と基板１０との間に、閉
空間が形成されないことが好ましい。そのために、例え
ば、保持材６０に少なくとも一つ又は複数の穴６２を形
成する。あるいは、基板１０に穴を形成してもよい。
【００５９】さらに、図４に示す状態に至る工程は変形
が可能である。例えば、図１に示すようにフレキシブル
基板１０に異方性導電材料２０を設けた後、半導体素子
３０及び保持材４０を同時又は別工程で異方性導電材料
２０上に載せて、両者を一括して加圧してもよい。こう
することで、異方性導電材料２０に対して、半導体素子
３０の電気的接続及び保持材４０の接着を同時に行うこ
とができる。この場合でも、保持材４０の代わりに、図
６に示す保持材６０を使用することができる。
【００６０】図７には、本発明を適用した半導体装置１
を実装した回路基板１０００が示されている。回路基板
には例えばガラスエポキシ基板等の有機系基板を用いる
ことが一般的である。回路基板には例えば銅からなる配
線パターンが所望の回路となるように形成されていて、
それらの配線パターンと半導体装置１の外部電極５０と
を機械的に接続することでそれらの電気的導通を図る。
【００６１】そして、この回路基板１０００を備える電
子機器として、図８には、ノート型パーソナルコンピュ
ータ１２００が示されている。
【００６２】なお、半導体装置と同様に多数のバンプを
必要とする面実装用の電子部品であれば、能動部品か受
動部品かを問わず、本発明を応用することができる。電
子部品として、例えば、抵抗器、コンデンサ、コイル、
発振器、フィルタ、温度センサ、サーミスタ、バリス
タ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係る半導体装置
の製造方法を示す図である。
【図２】図２は、本発明の実施の形態に係る半導体装置
の製造方法を示す図である。
【図３】図３は、本発明の実施の形態に係る半導体装置
の製造方法を示す図である。
【図４】図４は、本発明の実施の形態に係る半導体装置
の製造方法を示す図である。
【図５】図５は、本発明の実施の形態に係る半導体装置
の製造方法を示す図である。
【図６】図６は、本発明の実施の形態の変形例を示す図
である。
【図７】図７は、本実施の形態に係る回路基板を示す図
である。
【図８】図８は、本発明に係る方法を適用して製造され
た半導体装置を実装した回路基板を備える電子機器を示
す図である。
【符号の説明】
１ 半導体装置 １０ フレキシブル基板 １２ スルーホール １４ 配線パターン １６ 保護層 ２０ 異方性導電材料 ３０ 半導体素子 ３２ 電極 ４０ 保持材 ４２ 開口部 ５０ 外部電極

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンが形成されたフレキシブル
    基板上に、半導体素子と保持材とが接着剤を介して設け
    られてなる半導体装置において、 前記接着剤は、前記半導体素子と平面的に重なる前記フ
    レキシブル基板上の第１の領域と、前記保持材と平面的
    に重なる前記フレキシブル基板上の第２の領域とに少な
    くとも設けられてなる半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記接着剤に導電粒子が分散されてなり、前記導電粒子
    により前記半導体素子の電極と前記配線パターンとが電
    気的に接続してなる半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記半導体素子に形成されてなる前記電極と前記配線パ
    ターンとが接続する領域を除く前記配線パターン上に保
    護層が形成されてなる半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記保持材は、少なくとも一層の絶縁層が形成されてな
    る半導体装置。
  5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
    体装置において、 前記保持材は、前記半導体素子を覆うように配置されて
    なる半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置において、 前記保持材は、熱伝導性の高い材料により形成されてな
    る半導体装置。
  7. 【請求項７】 請求項１乃至６のいずれかに半導体装置
    において、 前記第２の領域は、前記第１の領域の周囲に形成されて
    なる半導体装置。
  8. 【請求項８】 請求項１乃至７のいずれかに半導体装置
    において、 前記保持材は、前記フレキシブル基板の平坦性を確保す
    る半導体装置。
  9. 【請求項９】 請求項１乃至８のいずれかに半導体装置
    において、 前記保持材は、前記半導体素子の厚さよりも厚い半導体
    装置。
  10. 【請求項１０】 請求項１乃至９のいずれかに記載の半
    導体装置において、 前記フレキシブル基板の前記接着剤が設けられた面とは
    反対側の面に、前記配線パターンと電気的に接続された
    複数の外部電極が形成されてなる半導体装置。
  11. 【請求項１１】 請求項１乃至１０のいずれかに記載の
    半導体装置において、 前記保持材は、前記半導体素子を囲む形状をなしている
    半導体装置。
  12. 【請求項１２】 請求項１乃至１１のいずれかに記載の
    半導体装置が実装された回路基板。
  13. 【請求項１３】 請求項１２記載の回路基板を有する電
    子機器。
  14. 【請求項１４】 配線パターンが形成されたフレキシブ
    ル基板上に接着剤を設ける工程と、 前記フレキシブル基板上の第１領域において、半導体素
    子に形成されてなる電極と前記配線パターンとを前記接
    着剤によって接着する工程と、 前記第１の領域とは異なる前記フレキシブル基板上の第
    ２領域において、前記フレキシブル基板と保持材を前記
    接着剤により貼り付ける工程と、 を含む半導体装置の製造方法。
  15. 【請求項１５】 請求項１４記載の半導体装置の製造方
    法において、 前記半導体素子を前記接着剤上に載せ、前記半導体素子
    と前記フレキシブル基板との間に圧力を加えて、前記半
    導体素子を接着する半導体装置の製造方法。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造方
    法において、 前記接着剤には導電粒子が分散されてなり、加えられた
    圧力により前記半導体素子の電極と前記配線パターンと
    を前記導電粒子により電気的に接続する半導体装置の製
    造方法。
  17. 【請求項１７】 請求項１４乃至１６のいずれかに記載
    の半導体装置の製造方法において、 前記保持材を前記接着剤上に載置し、前記保持材と前記
    フレキシブル基板との間に圧力を加えことにより、前記
    保持材を接着する半導体装置の製造方法。
  18. 【請求項１８】 請求項１７記載の半導体装置の製造方
    法において、 前記保持材と前記フレキシブル基板との間に圧力を加え
    る工程は、前記半導体素子と前記フレキシブル基板との
    間に圧力を加える工程の後に行われる半導体装置の製造
    方法。
  19. 【請求項１９】 請求項１７又は請求項１８記載の半導
    体装置の製造方法において、 前記保持材を、前記半導体素子を囲むように載置してな
    る半導体装置の製造方法。
  20. 【請求項２０】 請求項１５を引用する請求項１７乃至
    １９のいずれかに記載の半導体装置の製造方法におい
    て、 前記保持材と前記フレキシブル基板との間に圧力を加え
    る工程は、前記半導体素子と前記フレキシブル基板との
    間に圧力を加える工程と同時に行われる半導体装置の製
    造方法。
  21. 【請求項２１】 請求項１４乃至２０のいずれかに記載
    の半導体装置の製造方法において、 前記接着剤は熱硬化性を有する材料から形成されてな
    り、 前記半導体素子及び前記保持材を、前記接着剤を介して
    前記フレキシブル基板に貼り付けてから、前記接着剤を
    加熱する工程を含む半導体装置の製造方法。
JP15330499A 1998-07-06 1999-06-01 半導体装置の製造方法 Expired - Fee Related JP3565090B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15330499A JP3565090B2 (ja) 1998-07-06 1999-06-01 半導体装置の製造方法
TW88111384A TW448514B (en) 1998-07-06 1999-07-05 Semiconductor device and its manufacture, circuit board and electronic apparatus
US09/347,519 US6335563B1 (en) 1998-07-06 1999-07-06 Semiconductor device, method of fabricating the same, circuit board, and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-205824 1998-07-06
JP20582498 1998-07-06
JP15330499A JP3565090B2 (ja) 1998-07-06 1999-06-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000082722A true JP2000082722A (ja) 2000-03-21
JP3565090B2 JP3565090B2 (ja) 2004-09-15

Family

ID=26481964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15330499A Expired - Fee Related JP3565090B2 (ja) 1998-07-06 1999-06-01 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6335563B1 (ja)
JP (1) JP3565090B2 (ja)
TW (1) TW448514B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585699B2 (en) 2000-06-30 2009-09-08 Nec Corporation Semiconductor package board using a metal base

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180794B2 (ja) * 1999-02-19 2001-06-25 日本電気株式会社 半導体装置及びその製造方法
JP2001257239A (ja) * 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
TW454320B (en) * 2000-05-12 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor devices with heat-dissipation stiffener and manufacturing method thereof
US6459144B1 (en) * 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
US20070120240A1 (en) * 2005-11-29 2007-05-31 3M Innovative Properties Company Circuit substrate and method of manufacture
US7649254B2 (en) * 2006-05-01 2010-01-19 Flextronics Ap, Llc Conductive stiffener for a flexible substrate
KR100826982B1 (ko) * 2006-12-29 2008-05-02 주식회사 하이닉스반도체 메모리 모듈
US20090091021A1 (en) * 2007-10-03 2009-04-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
CN107409470B (zh) * 2015-03-26 2019-07-30 迪睿合株式会社 挠性安装模块体的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
US5744382A (en) * 1992-05-13 1998-04-28 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic chip component and method of bonding of electrode thereof
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
WO1996020497A1 (en) * 1994-12-23 1996-07-04 Philips Electronics N.V. Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer
JPH08288424A (ja) * 1995-04-18 1996-11-01 Nec Corp 半導体装置
JP3457123B2 (ja) * 1995-12-07 2003-10-14 株式会社リコー 半導体装置
US6249046B1 (en) * 1997-02-13 2001-06-19 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585699B2 (en) 2000-06-30 2009-09-08 Nec Corporation Semiconductor package board using a metal base
US7696007B2 (en) 2000-06-30 2010-04-13 Nec Corporation Semiconductor package board using a metal base

Also Published As

Publication number Publication date
US6335563B1 (en) 2002-01-01
JP3565090B2 (ja) 2004-09-15
TW448514B (en) 2001-08-01

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
EP1041633B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP3238004B2 (ja) 半導体装置の製造方法
JP3565090B2 (ja) 半導体装置の製造方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
JP3460559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees