JP2000307055A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2000307055A JP2000307055A JP11113144A JP11314499A JP2000307055A JP 2000307055 A JP2000307055 A JP 2000307055A JP 11113144 A JP11113144 A JP 11113144A JP 11314499 A JP11314499 A JP 11314499A JP 2000307055 A JP2000307055 A JP 2000307055A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- wiring pattern
- semiconductor
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの交換などのリワークが可能な
半導体装置及びその製造製造、回路基板並びに電子機器
を提供することにある。 【解決手段】 複数の半導体チップ２０と、複数の半導
体チップ２０が搭載されて屈曲して半導体チップ２０を
積み重ねて配置する基板１０と、を含み、基板１０は着
脱可能な粘着剤２６によって屈曲状態が維持されてい
る。
半導体装置及びその製造製造、回路基板並びに電子機器
を提供することにある。 【解決手段】 複数の半導体チップ２０と、複数の半導
体チップ２０が搭載されて屈曲して半導体チップ２０を
積み重ねて配置する基板１０と、を含み、基板１０は着
脱可能な粘着剤２６によって屈曲状態が維持されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】電子機器の小型化に伴い、複数の半導体
チップを高密度に組み込んだマルチチップモジュールの
開発が進められている。マルチチップモジュールによれ
ば、既存の複数の半導体チップを使用することができる
ので、新規の集積回路を設計するよりもコストの引き下
げが可能になる。
チップを高密度に組み込んだマルチチップモジュールの
開発が進められている。マルチチップモジュールによれ
ば、既存の複数の半導体チップを使用することができる
ので、新規の集積回路を設計するよりもコストの引き下
げが可能になる。
【０００３】例えば、特開平１０−２４２３７９号公報
に開示される半導体モジュールでは、複数の半導体チッ
プが搭載されたテープ状の基板が折り畳まれて多層化さ
れている。このマルチチップモジュールでは、折り畳ま
れた基板が接着剤によって固着されているので、その
後、半導体チップ等に不良が発見されても交換ができな
かった。
に開示される半導体モジュールでは、複数の半導体チッ
プが搭載されたテープ状の基板が折り畳まれて多層化さ
れている。このマルチチップモジュールでは、折り畳ま
れた基板が接着剤によって固着されているので、その
後、半導体チップ等に不良が発見されても交換ができな
かった。
【０００４】本発明は、この問題点を解決するものであ
り、その目的は、半導体チップの交換などのリワークが
可能な半導体装置及びその製造製造、回路基板並びに電
子機器を提供することにある。
り、その目的は、半導体チップの交換などのリワークが
可能な半導体装置及びその製造製造、回路基板並びに電
子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、複数の半導体チップと、前記複数の半導体チ
ップが搭載されて屈曲し、前記半導体チップを積み重ね
て配置する基板と、を含み、前記基板は、着脱可能な結
合手段によって、屈曲状態が維持されている。
体装置は、複数の半導体チップと、前記複数の半導体チ
ップが搭載されて屈曲し、前記半導体チップを積み重ね
て配置する基板と、を含み、前記基板は、着脱可能な結
合手段によって、屈曲状態が維持されている。
【０００６】本発明によれば、基板の屈曲状態を維持す
る結合手段が着脱可能になっている。したがって、半導
体装置が完成してからでも、基板を平面的に展開するこ
とができ、半導体チップを交換するなどのリワークを行
うことができる。
る結合手段が着脱可能になっている。したがって、半導
体装置が完成してからでも、基板を平面的に展開するこ
とができ、半導体チップを交換するなどのリワークを行
うことができる。
【０００７】（２）この半導体装置において、前記結合
手段は、非硬化性の粘着剤であってもよい。
手段は、非硬化性の粘着剤であってもよい。
【０００８】（３）この半導体装置において、前記粘着
剤は、一対の前記半導体チップの面を結合してもよい。
剤は、一対の前記半導体チップの面を結合してもよい。
【０００９】（４）この半導体装置において、前記粘着
剤は、前記基板の一部と他の部分とを結合してもよい。
剤は、前記基板の一部と他の部分とを結合してもよい。
【００１０】（５）この半導体装置において、前記結合
手段は、前記基板の一部と他の部分とを機械的に結合す
る締結金具であってもよい。
手段は、前記基板の一部と他の部分とを機械的に結合す
る締結金具であってもよい。
【００１１】（６）この半導体装置において、前記基板
に形成された配線パターンと、前記配線パターンに電気
的に接続される複数の外部端子と、を含んでもよい。
に形成された配線パターンと、前記配線パターンに電気
的に接続される複数の外部端子と、を含んでもよい。
【００１２】（７）この半導体装置において、前記基板
には、複数の貫通穴が形成され、前記配線パターンは前
記貫通穴上を通り、前記外部端子は、前記貫通穴を通っ
て前記配線パターン上に設けられ、前記基板における前
記配線パターンが形成された面とは反対側の面から突出
してもよい。
には、複数の貫通穴が形成され、前記配線パターンは前
記貫通穴上を通り、前記外部端子は、前記貫通穴を通っ
て前記配線パターン上に設けられ、前記基板における前
記配線パターンが形成された面とは反対側の面から突出
してもよい。
【００１３】（８）この半導体装置において、前記半導
体チップの電極は、接着剤に導電粒子が分散されてなる
異方性導電材料を介して前記配線パターンに電気的に接
続されてもよい。
体チップの電極は、接着剤に導電粒子が分散されてなる
異方性導電材料を介して前記配線パターンに電気的に接
続されてもよい。
【００１４】これによれば、異方性導電材料を使用し
て、半導体チップの電極と配線パターンとが電気的に導
通するので、この半導体装置は信頼性及び生産性に優れ
ている。
て、半導体チップの電極と配線パターンとが電気的に導
通するので、この半導体装置は信頼性及び生産性に優れ
ている。
【００１５】（９）本発明に係る回路基板には、上記半
導体装置が実装されている。
導体装置が実装されている。
【００１６】（１０）本発明に係る電子機器は、上記半
導体装置を備える。
導体装置を備える。
【００１７】（１１）本発明に係る半導体装置の製造方
法は、屈曲可能な基板に複数の半導体チップを搭載する
工程と、前記基板を屈曲させて前記半導体チップを積み
重ね、着脱可能な結合手段によって、前記基板の屈曲状
態を保持する工程と、を含む。
法は、屈曲可能な基板に複数の半導体チップを搭載する
工程と、前記基板を屈曲させて前記半導体チップを積み
重ね、着脱可能な結合手段によって、前記基板の屈曲状
態を保持する工程と、を含む。
【００１８】本発明によれば、基板の屈曲状態を維持す
る結合手段が着脱可能になっている。したがって、半導
体装置が完成してからでも、基板を平面的に展開するこ
とができ、半導体チップを交換するなどのリワークを行
うことができる。
る結合手段が着脱可能になっている。したがって、半導
体装置が完成してからでも、基板を平面的に展開するこ
とができ、半導体チップを交換するなどのリワークを行
うことができる。
【００１９】（１２）この半導体装置の製造方法におい
て、前記結合手段は、非硬化性の粘着剤であってもよ
い。
て、前記結合手段は、非硬化性の粘着剤であってもよ
い。
【００２０】（１３）この半導体装置の製造方法におい
て、前記粘着剤は、一対の前記半導体チップの面を結合
してもよい。
て、前記粘着剤は、一対の前記半導体チップの面を結合
してもよい。
【００２１】（１４）この半導体装置の製造方法におい
て、前記粘着剤は、前記基板の一部と他の部分とを結合
してもよい。
て、前記粘着剤は、前記基板の一部と他の部分とを結合
してもよい。
【００２２】（１５）この半導体装置の製造方法におい
て、前記結合手段は、前記基板の一部と他の部分とを機
械的に結合してもよい。
て、前記結合手段は、前記基板の一部と他の部分とを機
械的に結合してもよい。
【００２３】（１６）この半導体装置の製造方法におい
て、前記基板には、配線パターンが形成されており、前
記配線パターンに電気的に接続される複数の外部端子を
設ける工程をさらに含んでもよい。
て、前記基板には、配線パターンが形成されており、前
記配線パターンに電気的に接続される複数の外部端子を
設ける工程をさらに含んでもよい。
【００２４】（１７）この半導体装置の製造方法におい
て、前記基板には、複数の貫通穴が形成され、前記配線
パターンは前記貫通穴上を通り、前記外部端子を設ける
工程で、前記貫通穴を通して前記配線パターン上に前記
外部端子を設けて、前記外部端子を前記基板における前
記配線パターンが形成された面とは反対側の面から突出
させてもよい。
て、前記基板には、複数の貫通穴が形成され、前記配線
パターンは前記貫通穴上を通り、前記外部端子を設ける
工程で、前記貫通穴を通して前記配線パターン上に前記
外部端子を設けて、前記外部端子を前記基板における前
記配線パターンが形成された面とは反対側の面から突出
させてもよい。
【００２５】（１８）この半導体装置の製造方法におい
て、前記半導体チップを搭載する工程で、前記半導体チ
ップの電極を、接着剤に導電粒子が分散されてなる異方
性導電材料を介して前記配線パターンに電気的に接続し
てもよい。
て、前記半導体チップを搭載する工程で、前記半導体チ
ップの電極を、接着剤に導電粒子が分散されてなる異方
性導電材料を介して前記配線パターンに電気的に接続し
てもよい。
【００２６】これによれば、異方性導電材料を使用し
て、半導体チップの電極と配線パターンとを電気的に導
通させるので、信頼性及び生産性に優れた半導体装置を
製造することができる。
て、半導体チップの電極と配線パターンとを電気的に導
通させるので、信頼性及び生産性に優れた半導体装置を
製造することができる。
【００２７】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
について図面を参照して説明する。
【００２８】（第１の実施の形態）図１は、本発明を適
用した第１の実施の形態に係る半導体装置を示す図であ
る。半導体装置は、基板１０と、複数の半導体チップ２
０と、を含み、マルチチップモジュールということがで
きる。また、基板１０が屈曲して半導体チップ２０が積
み重ねられている。半導体装置は、その平面形状が半導
体チップ２０の外形に近ければ、ＣＳＰ（Chip Scale/
Size Package）に分類することができる。あるいは、
スタックドＣＳＰと称することもできる。
用した第１の実施の形態に係る半導体装置を示す図であ
る。半導体装置は、基板１０と、複数の半導体チップ２
０と、を含み、マルチチップモジュールということがで
きる。また、基板１０が屈曲して半導体チップ２０が積
み重ねられている。半導体装置は、その平面形状が半導
体チップ２０の外形に近ければ、ＣＳＰ（Chip Scale/
Size Package）に分類することができる。あるいは、
スタックドＣＳＰと称することもできる。
【００２９】基板１０は、材質において特に限定されな
いが、屈曲できる、あるいは折り畳むことができるもの
である。基板１０の全体に屈曲性がある必要はなく、基
板１０が複数の部品から構成されるときには、その一部
に屈曲性があればよい。例えば、基板１０の一部にレジ
ストなど可撓性のある部分を形成し、この部分で屈曲さ
せてもよい。あるいは、基板１０を、複数のリジット基
板と、これらを接続する部材とで構成し、接続する部材
に屈曲性を持たせてもよい。接続する部材は、配線パタ
ーン１２などの導体や、屈曲性を有する基板（フレキシ
ブル基板）などでよい。有機系の材料から形成された基
板１０として、例えばポリイミド樹脂やＰＥＴ樹脂、Ｐ
ＥＥＫ樹脂などの耐熱性を有する樹脂からなるフレキシ
ブル基板が挙げられる。基板１０には配線パターン１２
が形成されている。
いが、屈曲できる、あるいは折り畳むことができるもの
である。基板１０の全体に屈曲性がある必要はなく、基
板１０が複数の部品から構成されるときには、その一部
に屈曲性があればよい。例えば、基板１０の一部にレジ
ストなど可撓性のある部分を形成し、この部分で屈曲さ
せてもよい。あるいは、基板１０を、複数のリジット基
板と、これらを接続する部材とで構成し、接続する部材
に屈曲性を持たせてもよい。接続する部材は、配線パタ
ーン１２などの導体や、屈曲性を有する基板（フレキシ
ブル基板）などでよい。有機系の材料から形成された基
板１０として、例えばポリイミド樹脂やＰＥＴ樹脂、Ｐ
ＥＥＫ樹脂などの耐熱性を有する樹脂からなるフレキシ
ブル基板が挙げられる。基板１０には配線パターン１２
が形成されている。
【００３０】配線パターン１２は、基板１０の一方の面
に形成される。基板１０の一方の面の配線パターン１２
の他に、他方の面にも配線パターンを形成してもよい。
配線パターン１２は、スパッタリング等により基板１０
に銅などの導電性の膜を被着し、これをエッチングして
形成することができる。あるいは、基板１０となるポリ
イミド樹脂などの熱可塑性樹脂を、銅箔などの導電箔に
貼り付けた後、導電箔をエッチングして基板１０及び配
線パターン１２を形成することもできる。これらの場合
には、基板１０に配線パターン１２が直接形成され、接
着剤が介在しない２層基板となる。あるいは、基板１０
と配線パターン１２との間に接着剤が介在する３層基板
を使用してもよい。あるいは、基板に絶縁樹脂と配線パ
ターンを積層して構成されるビルドアップ多層構造の基
板や、複数の基板が積層された多層基板を使用してもよ
い。
に形成される。基板１０の一方の面の配線パターン１２
の他に、他方の面にも配線パターンを形成してもよい。
配線パターン１２は、スパッタリング等により基板１０
に銅などの導電性の膜を被着し、これをエッチングして
形成することができる。あるいは、基板１０となるポリ
イミド樹脂などの熱可塑性樹脂を、銅箔などの導電箔に
貼り付けた後、導電箔をエッチングして基板１０及び配
線パターン１２を形成することもできる。これらの場合
には、基板１０に配線パターン１２が直接形成され、接
着剤が介在しない２層基板となる。あるいは、基板１０
と配線パターン１２との間に接着剤が介在する３層基板
を使用してもよい。あるいは、基板に絶縁樹脂と配線パ
ターンを積層して構成されるビルドアップ多層構造の基
板や、複数の基板が積層された多層基板を使用してもよ
い。
【００３１】基板１０には貫通穴１８が形成されてい
る。配線パターン１２の一部は、貫通穴１８上を通る。
貫通穴１８上において、配線パターン１２の一部は、配
線となる部分よりも面積の大きいランド部となっていて
もよい。このランド部には外部端子３０を設けることが
できる。また、配線パターン１２における貫通穴１８上
の部分以外の部分も、ランド部となっていてもよい。こ
のランド部には半導体チップ２０の電極２２を電気的に
接続することができる。
る。配線パターン１２の一部は、貫通穴１８上を通る。
貫通穴１８上において、配線パターン１２の一部は、配
線となる部分よりも面積の大きいランド部となっていて
もよい。このランド部には外部端子３０を設けることが
できる。また、配線パターン１２における貫通穴１８上
の部分以外の部分も、ランド部となっていてもよい。こ
のランド部には半導体チップ２０の電極２２を電気的に
接続することができる。
【００３２】基板１０には、複数の外部端子３０が設け
られている。外部端子３０は、配線パターン１２に電気
的に接続されている。例えば、外部端子３０は、貫通穴
１８を通して配線パターン１２上に設けられており、基
板１０における配線パターン１２が形成された面とは反
対側に突出する。複数の貫通穴１８をマトリクス状に配
列し、複数の外部端子３０をマトリクス状に配列するこ
とが好ましい。ハンダボールを外部端子３０としてもよ
い。
られている。外部端子３０は、配線パターン１２に電気
的に接続されている。例えば、外部端子３０は、貫通穴
１８を通して配線パターン１２上に設けられており、基
板１０における配線パターン１２が形成された面とは反
対側に突出する。複数の貫通穴１８をマトリクス状に配
列し、複数の外部端子３０をマトリクス状に配列するこ
とが好ましい。ハンダボールを外部端子３０としてもよ
い。
【００３３】基板１０には、複数の半導体チップ２０が
搭載されている。半導体チップ２０は、基板１０におけ
る配線パターン１２が形成された面上に搭載されてい
る。半導体チップ２０と配線パターン１２との電気的な
接続には、フェースアップボンディング又はフェースダ
ウンボンディングのいずれを適用してもよい。
搭載されている。半導体チップ２０は、基板１０におけ
る配線パターン１２が形成された面上に搭載されてい
る。半導体チップ２０と配線パターン１２との電気的な
接続には、フェースアップボンディング又はフェースダ
ウンボンディングのいずれを適用してもよい。
【００３４】半導体チップ２０は、例えば、フラッシュ
メモリ、ＳＲＡＭ、ＤＲＡＭ、メモリ、ＡＳＩＣ又はＭ
ＰＵなどである。複数の半導体チップ２０の組み合わせ
として、例えば、フラッシュメモリとＳＲＡＭ、ＳＲＡ
Ｍ同士、ＤＲＡＭ同士、メモリとＡＳＩＣ、あるいはＭ
ＰＵとメモリなどがある。半導体チップ２０は、アルミ
ニウムなどで形成された複数の電極２２を有する。フェ
ースダウンボンディングが適用されるときには、電極２
２にバンプ２４が設けられることが好ましい。バンプ２
４は、メッキや、ワイヤーで形成された金であることが
多いが、ニッケル、ハンダなどを材料としてもよい。複
数の半導体チップ２０は、大きさ及び形状が異なるもの
であっても、同じ大きさ及び形状のものであってもよ
い。
メモリ、ＳＲＡＭ、ＤＲＡＭ、メモリ、ＡＳＩＣ又はＭ
ＰＵなどである。複数の半導体チップ２０の組み合わせ
として、例えば、フラッシュメモリとＳＲＡＭ、ＳＲＡ
Ｍ同士、ＤＲＡＭ同士、メモリとＡＳＩＣ、あるいはＭ
ＰＵとメモリなどがある。半導体チップ２０は、アルミ
ニウムなどで形成された複数の電極２２を有する。フェ
ースダウンボンディングが適用されるときには、電極２
２にバンプ２４が設けられることが好ましい。バンプ２
４は、メッキや、ワイヤーで形成された金であることが
多いが、ニッケル、ハンダなどを材料としてもよい。複
数の半導体チップ２０は、大きさ及び形状が異なるもの
であっても、同じ大きさ及び形状のものであってもよ
い。
【００３５】フェースダウンボンディングの一例とし
て、図１では、異方性導電材料３２が使用されている。
半導体チップ２０と配線パターン１２とは、異方性導電
材料３２を介して電気的に接続されている。半導体チッ
プ２０は、電極２２が形成された面を配線パターン１２
に向けてフェースダウンボンディングされる。フェース
ダウンボンディングは、ハンダあるいは金属接合による
フェースダウン実装、絶縁樹脂の硬化収縮力による圧接
接合によるフェースダウン実装などの方法でもよい。
て、図１では、異方性導電材料３２が使用されている。
半導体チップ２０と配線パターン１２とは、異方性導電
材料３２を介して電気的に接続されている。半導体チッ
プ２０は、電極２２が形成された面を配線パターン１２
に向けてフェースダウンボンディングされる。フェース
ダウンボンディングは、ハンダあるいは金属接合による
フェースダウン実装、絶縁樹脂の硬化収縮力による圧接
接合によるフェースダウン実装などの方法でもよい。
【００３６】異方性導電材料３２は、接着剤（バイン
ダ）に導電粒子（導電フィラー）が分散されたもので、
分散剤が添加される場合もある。異方性導電材料３２
は、予めシート状に形成されてから基板１０に貼り付け
てもよく、あるいは液状のまま基板１０に設けてもよ
い。なお、異方性導電材料３２の接着剤として、熱硬化
性の接着剤が使用されることが多い。異方性導電材料３
２は、少なくとも配線パターン１２における半導体チッ
プ２０とのボンディング部上に設けられる。あるいは、
基板１０の全体を覆うように異方性導電材料３２を設け
れば、簡単にその工程を行うことができる。異方性導電
材料３２は、バンプ２４と配線パターン１２との間で押
しつぶされて、導電粒子によって両者間での電気的導通
を図るようになっている。
ダ）に導電粒子（導電フィラー）が分散されたもので、
分散剤が添加される場合もある。異方性導電材料３２
は、予めシート状に形成されてから基板１０に貼り付け
てもよく、あるいは液状のまま基板１０に設けてもよ
い。なお、異方性導電材料３２の接着剤として、熱硬化
性の接着剤が使用されることが多い。異方性導電材料３
２は、少なくとも配線パターン１２における半導体チッ
プ２０とのボンディング部上に設けられる。あるいは、
基板１０の全体を覆うように異方性導電材料３２を設け
れば、簡単にその工程を行うことができる。異方性導電
材料３２は、バンプ２４と配線パターン１２との間で押
しつぶされて、導電粒子によって両者間での電気的導通
を図るようになっている。
【００３７】また、ワイヤーボンディングされた半導体
チップにモールドを施す実装形態を適用してもよく、シ
ングルポイントボンディングやギャングボンディング
（ＴＡＢ又はフェースダウンボンディング）による実装
形態を適用してもよい。
チップにモールドを施す実装形態を適用してもよく、シ
ングルポイントボンディングやギャングボンディング
（ＴＡＢ又はフェースダウンボンディング）による実装
形態を適用してもよい。
【００３８】本実施の形態では、半導体チップ２０が積
み重ねられている。すなわち、図１に示すように、基板
１０が屈曲又は折り畳まれて、複数の半導体チップ２０
が重なった状態になっている。詳しくは、外部端子３０
が突出する面とは反対側の面を谷として基板１０を屈曲
あるいは折り曲げる。
み重ねられている。すなわち、図１に示すように、基板
１０が屈曲又は折り畳まれて、複数の半導体チップ２０
が重なった状態になっている。詳しくは、外部端子３０
が突出する面とは反対側の面を谷として基板１０を屈曲
あるいは折り曲げる。
【００３９】一つの半導体チップ２０と、他の一つの半
導体チップ２０とは、電極２２の形成面とは反対側面同
士が対向し、図１に示すように、粘着剤２６を介して粘
着される。また、さらに別の半導体チップ２０は、粘着
剤２６を介して、基板１０に粘着されている。
導体チップ２０とは、電極２２の形成面とは反対側面同
士が対向し、図１に示すように、粘着剤２６を介して粘
着される。また、さらに別の半導体チップ２０は、粘着
剤２６を介して、基板１０に粘着されている。
【００４０】粘着剤２６は、基板１０の屈曲状態を維持
する。粘着剤２６は、着脱可能な結合手段の一例であ
る。すなわち、粘着剤２６は、粘着対象物を粘着させる
が、図１に二点鎖線で示すように剥がすこともできるも
のである。粘着剤２６は、非硬化性であることが好まし
く、特に、ハンダボールを形成するなどのために行われ
るリフロー工程での熱によっても硬化しないことが好ま
しい。例えば、ポリイミド樹脂による両面粘着テープ、
アラミド不織布の粘着テープなどを粘着剤２６として使
用することができる。着脱可能な結合手段を使用するこ
とで、屈曲状態の維持された基板１０を平面的に展開す
ることができる。そして、半導体チップ２０を交換した
り、半導体チップ２０の電極２２と配線パターン１２と
の電気的接続の不良を修理したり、配線パターン１２の
断線や短絡を修理することもできる。
する。粘着剤２６は、着脱可能な結合手段の一例であ
る。すなわち、粘着剤２６は、粘着対象物を粘着させる
が、図１に二点鎖線で示すように剥がすこともできるも
のである。粘着剤２６は、非硬化性であることが好まし
く、特に、ハンダボールを形成するなどのために行われ
るリフロー工程での熱によっても硬化しないことが好ま
しい。例えば、ポリイミド樹脂による両面粘着テープ、
アラミド不織布の粘着テープなどを粘着剤２６として使
用することができる。着脱可能な結合手段を使用するこ
とで、屈曲状態の維持された基板１０を平面的に展開す
ることができる。そして、半導体チップ２０を交換した
り、半導体チップ２０の電極２２と配線パターン１２と
の電気的接続の不良を修理したり、配線パターン１２の
断線や短絡を修理することもできる。
【００４１】なお、一対の半導体チップ２０の面同士を
粘着させる粘着剤２６が、導電性の粘着剤であれば、粘
着する半導体チップ２０の粘着面の電位を同じにするこ
とができる。粘着剤２６が、熱伝導性の粘着剤であれ
ば、半導体チップ２０間で熱の伝達が可能になる。例え
ば、半導体チップ２０のうち一方の発熱量が大きく他方
の発熱量が小さい場合には、一方から他方へと熱を伝え
ることで冷却が可能になる。シート状もしくは液状の粘
着剤２６を、基板１０が平面的な状態のときに、半導体
チップ２０の裏面に貼り付け、その後両方の半導体チッ
プ２０の裏面同士を貼り付けてもよい。もしくは、半導
体チップ２０の裏面同士を位置合わせした状態で液状の
粘着剤２６を充填してもよい。
粘着させる粘着剤２６が、導電性の粘着剤であれば、粘
着する半導体チップ２０の粘着面の電位を同じにするこ
とができる。粘着剤２６が、熱伝導性の粘着剤であれ
ば、半導体チップ２０間で熱の伝達が可能になる。例え
ば、半導体チップ２０のうち一方の発熱量が大きく他方
の発熱量が小さい場合には、一方から他方へと熱を伝え
ることで冷却が可能になる。シート状もしくは液状の粘
着剤２６を、基板１０が平面的な状態のときに、半導体
チップ２０の裏面に貼り付け、その後両方の半導体チッ
プ２０の裏面同士を貼り付けてもよい。もしくは、半導
体チップ２０の裏面同士を位置合わせした状態で液状の
粘着剤２６を充填してもよい。
【００４２】図１には、折り目を付けずに基板１０が屈
曲した状態が示されているが、基板１０は折り曲げても
よい。基板１０には、屈曲する領域に、少なくとも一つ
又は複数の穴が形成されてもよい。これによって、基板
１０の弾力が小さくなって曲げやすくなるとともに、屈
曲した状態を維持しやすくなる。なお、穴を避けて、配
線パターン１２を形成することが好ましいが、穴上に配
線パターン１２が形成されてもよい。穴には、変成ポリ
イミド、変成ウレタン等の軟らかい樹脂を充填してもよ
い。
曲した状態が示されているが、基板１０は折り曲げても
よい。基板１０には、屈曲する領域に、少なくとも一つ
又は複数の穴が形成されてもよい。これによって、基板
１０の弾力が小さくなって曲げやすくなるとともに、屈
曲した状態を維持しやすくなる。なお、穴を避けて、配
線パターン１２を形成することが好ましいが、穴上に配
線パターン１２が形成されてもよい。穴には、変成ポリ
イミド、変成ウレタン等の軟らかい樹脂を充填してもよ
い。
【００４３】本実施の形態は、上記のように構成されて
おり、以下その製造方法の一例を説明する。まず、基板
１０を用意する。基板１０には配線パターン１２が形成
されている。基板１０は、屈曲可能なものであるが、平
面的に展開された状態で用意する。
おり、以下その製造方法の一例を説明する。まず、基板
１０を用意する。基板１０には配線パターン１２が形成
されている。基板１０は、屈曲可能なものであるが、平
面的に展開された状態で用意する。
【００４４】次に、基板１０に複数の半導体チップ２０
を搭載する。フェースダウンボンディングの例として、
半導体チップ２０の電極２２（バンプ２４）と配線パタ
ーン１２との電気的な接続に異方性導電材料３２を使用
するときには、基板１０における配線パターン１２が形
成された面に、異方性導電材料３２を設ける。詳しく
は、配線パターン１２における少なくともボンディング
領域に、異方性導電材料３２を設ける。そして、複数の
電極２２を有する複数の半導体チップ２０を用意する。
電極２２（バンプ２４）を位置合わせして、半導体チッ
プ２０を基板１０上に載せる。続いて、半導体チップ２
０と基板１０との少なくともいずれか一方を押圧して、
異方性導電材料３２の導電粒子を介して、配線パターン
１２とバンプ２４とを電気的に接続する。
を搭載する。フェースダウンボンディングの例として、
半導体チップ２０の電極２２（バンプ２４）と配線パタ
ーン１２との電気的な接続に異方性導電材料３２を使用
するときには、基板１０における配線パターン１２が形
成された面に、異方性導電材料３２を設ける。詳しく
は、配線パターン１２における少なくともボンディング
領域に、異方性導電材料３２を設ける。そして、複数の
電極２２を有する複数の半導体チップ２０を用意する。
電極２２（バンプ２４）を位置合わせして、半導体チッ
プ２０を基板１０上に載せる。続いて、半導体チップ２
０と基板１０との少なくともいずれか一方を押圧して、
異方性導電材料３２の導電粒子を介して、配線パターン
１２とバンプ２４とを電気的に接続する。
【００４５】フェースダウンボンディングの別の例とし
て、光、熱、圧力及び振動のうちの少なくとも１つによ
って、バンプ２４と配線パターン１２とを接合してもよ
い。この場合、金属同士で接合される方が信頼性が高
い。その場合は、半導体チップ２０と基板１０との間
に、アンダーフィル樹脂が充填されることが多い。ある
いは、ワイヤなどを使用してフェースアップボンディン
グを適用してもよい。その場合は、半導体チップ２０全
体が樹脂封止されている場合が多い。
て、光、熱、圧力及び振動のうちの少なくとも１つによ
って、バンプ２４と配線パターン１２とを接合してもよ
い。この場合、金属同士で接合される方が信頼性が高
い。その場合は、半導体チップ２０と基板１０との間
に、アンダーフィル樹脂が充填されることが多い。ある
いは、ワイヤなどを使用してフェースアップボンディン
グを適用してもよい。その場合は、半導体チップ２０全
体が樹脂封止されている場合が多い。
【００４６】続いて、基板１０を屈曲、折り曲げ又は折
り畳んで、図１に示すように、複数の半導体チップ２０
を積み重ねる。このとき、粘着剤２６によって、半導体
チップ２０同士又は半導体チップ２０と基板１０とを粘
着させる。そして、基板１０の屈曲状態を保持する。半
導体チップ２０が封止樹脂で覆われている場合は、その
封止樹脂同士、又は封止樹脂と基板１０とを粘着させ
る。
り畳んで、図１に示すように、複数の半導体チップ２０
を積み重ねる。このとき、粘着剤２６によって、半導体
チップ２０同士又は半導体チップ２０と基板１０とを粘
着させる。そして、基板１０の屈曲状態を保持する。半
導体チップ２０が封止樹脂で覆われている場合は、その
封止樹脂同士、又は封止樹脂と基板１０とを粘着させ
る。
【００４７】また、基板１０に複数の外部端子３０を設
ける。例えば、基板１０における配線パターン１２の形
成された面とは反対側から、貫通穴１８を介して、配線
パターン１２上に外部端子３０を形成する。この工程
は、基板１０の屈曲状態を保持する工程の前であっても
後であってもよい。
ける。例えば、基板１０における配線パターン１２の形
成された面とは反対側から、貫通穴１８を介して、配線
パターン１２上に外部端子３０を形成する。この工程
は、基板１０の屈曲状態を保持する工程の前であっても
後であってもよい。
【００４８】外部端子３０は、基板１０における外部端
子３０が突出する側の面で貫通穴１８上にフラックスと
共にハンダボールを搭載して、リフローを通して形成す
ることが多い。粘着剤２６によって基板１０の屈曲状態
を保持する工程後にリフロー工程が行われる場合には、
リフロー工程の熱によっても粘着剤２６が硬化しないこ
とが好ましい。
子３０が突出する側の面で貫通穴１８上にフラックスと
共にハンダボールを搭載して、リフローを通して形成す
ることが多い。粘着剤２６によって基板１０の屈曲状態
を保持する工程後にリフロー工程が行われる場合には、
リフロー工程の熱によっても粘着剤２６が硬化しないこ
とが好ましい。
【００４９】外部端子３０と配線パターン１２との電気
的な接続は、貫通穴１８の内面にメッキされた金や銅な
どの導電部材によって図ってもよい。あるいは、ハンダ
ボールを外部端子３０とする場合には、ハンダボールの
材料となるハンダを貫通穴１８に充填して、ハンダボー
ルと一体化した導電部材を貫通穴１８内に形成してもよ
い。あるいは、外部端子３０が突出する側の面に、配線
パターン１２とビアホールやスルーホールで接続された
外部電極用のランドを形成し、その上に外部端子を形成
してもよい。また、外部端子３０は、上述のハンダ以外
の金属や導電性樹脂などから形成してもよい。
的な接続は、貫通穴１８の内面にメッキされた金や銅な
どの導電部材によって図ってもよい。あるいは、ハンダ
ボールを外部端子３０とする場合には、ハンダボールの
材料となるハンダを貫通穴１８に充填して、ハンダボー
ルと一体化した導電部材を貫通穴１８内に形成してもよ
い。あるいは、外部端子３０が突出する側の面に、配線
パターン１２とビアホールやスルーホールで接続された
外部電極用のランドを形成し、その上に外部端子を形成
してもよい。また、外部端子３０は、上述のハンダ以外
の金属や導電性樹脂などから形成してもよい。
【００５０】以上の工程により、半導体装置が得られ
る。この半導体装置によれば、基板１０の屈曲状態を維
持する粘着剤２６などの結合手段が着脱可能になってい
る。したがって、半導体装置が完成してからでも、基板
１０を平面的に展開することができ、半導体チップ２０
を交換するなどのリワークを行うことができる。また、
この製造方法では、基板１０を屈曲させて複数の半導体
チップ２０を積み重ねるので、半導体装置の平面方向の
サイズを小さくすることができる。
る。この半導体装置によれば、基板１０の屈曲状態を維
持する粘着剤２６などの結合手段が着脱可能になってい
る。したがって、半導体装置が完成してからでも、基板
１０を平面的に展開することができ、半導体チップ２０
を交換するなどのリワークを行うことができる。また、
この製造方法では、基板１０を屈曲させて複数の半導体
チップ２０を積み重ねるので、半導体装置の平面方向の
サイズを小さくすることができる。
【００５１】さらに、粘着剤２６などの結合手段は、半
導体装置の完成検査後にリワークの必要がなくなるの
で、完全に硬化させてもよい。そのためには、粘着剤２
６中に、光、熱、湿度、放射線などによる重合開始剤を
混入しておき、粘着剤２６自身を３次元硬化させられる
ようにして、硬化させたいときに、これらのエネルギー
を外部から加えるようにすればよい。さらに、粘着剤２
６は、粘着面の一部に付着させておき、残りの部分や半
導体装置の空隙に樹脂を充填し、これを硬化させるよう
にしてもよい。
導体装置の完成検査後にリワークの必要がなくなるの
で、完全に硬化させてもよい。そのためには、粘着剤２
６中に、光、熱、湿度、放射線などによる重合開始剤を
混入しておき、粘着剤２６自身を３次元硬化させられる
ようにして、硬化させたいときに、これらのエネルギー
を外部から加えるようにすればよい。さらに、粘着剤２
６は、粘着面の一部に付着させておき、残りの部分や半
導体装置の空隙に樹脂を充填し、これを硬化させるよう
にしてもよい。
【００５２】（第２の実施の形態）図２は、本発明を適
用した第２の実施の形態に係る半導体装置を示す図であ
る。半導体装置は、基板４０と、複数の半導体チップ２
０と、を含む。図２に示す基板４０は、図１に示す基板
１０と形状が異なるが、配線パターン４２及び貫通穴４
８が形成されている点で共通し、基板１０と同じ構成を
適用してもよい。半導体チップ２０は、第１の実施の形
態で説明したものを使用することができる。半導体チッ
プ２０の電極２２（バンプ２４）と配線パターン３２と
の接続には、第１の実施の形態で説明した手段を適用す
ることができ、例えば図２に示す異方性導電材料３２を
使用することができる。異方性導電材料３２は第１の実
施の形態で説明したものでよい。基板４０には、複数の
外部端子３０が設けられている。この外部端子３０も、
第１の実施の形態で説明した構成を適用することができ
る。
用した第２の実施の形態に係る半導体装置を示す図であ
る。半導体装置は、基板４０と、複数の半導体チップ２
０と、を含む。図２に示す基板４０は、図１に示す基板
１０と形状が異なるが、配線パターン４２及び貫通穴４
８が形成されている点で共通し、基板１０と同じ構成を
適用してもよい。半導体チップ２０は、第１の実施の形
態で説明したものを使用することができる。半導体チッ
プ２０の電極２２（バンプ２４）と配線パターン３２と
の接続には、第１の実施の形態で説明した手段を適用す
ることができ、例えば図２に示す異方性導電材料３２を
使用することができる。異方性導電材料３２は第１の実
施の形態で説明したものでよい。基板４０には、複数の
外部端子３０が設けられている。この外部端子３０も、
第１の実施の形態で説明した構成を適用することができ
る。
【００５３】本実施の形態では、半導体チップ２０が積
み重ねられている。すなわち、図２に示すように、基板
４０が屈曲又は折られて、複数の半導体チップ２０が重
なった状態になっている。基板４０の屈曲状態は、引っ
かけや、かしめ等の機械的な結合手段によって保持され
ている。例えば、図２に示す締結金具５０などの結合手
段によって、基板４０の屈曲状態が保持されている。締
結金具５０として、ピン、ステープラ（ホッチキス）、
リベット等がある。締結金具５０によって、基板４０の
一部との他の部分とが結合されて、基板４０の屈曲状態
が保持される。締結金具４０によれば、取り外しが可能
であるので、基板４０を平面的に展開することもでき
る。あるいは、締結金具５０の代わりに、第１の実施の
形態で説明した粘着剤２６を使用して、基板４０の一部
とその他の部分とを結合してもよい。
み重ねられている。すなわち、図２に示すように、基板
４０が屈曲又は折られて、複数の半導体チップ２０が重
なった状態になっている。基板４０の屈曲状態は、引っ
かけや、かしめ等の機械的な結合手段によって保持され
ている。例えば、図２に示す締結金具５０などの結合手
段によって、基板４０の屈曲状態が保持されている。締
結金具５０として、ピン、ステープラ（ホッチキス）、
リベット等がある。締結金具５０によって、基板４０の
一部との他の部分とが結合されて、基板４０の屈曲状態
が保持される。締結金具４０によれば、取り外しが可能
であるので、基板４０を平面的に展開することもでき
る。あるいは、締結金具５０の代わりに、第１の実施の
形態で説明した粘着剤２６を使用して、基板４０の一部
とその他の部分とを結合してもよい。
【００５４】本実施の形態でも、着脱可能な結合手段を
使用することで、屈曲状態の維持された基板４０を平面
的に展開することができる。そして、半導体チップ２０
を交換したり、半導体チップ２０の電極２２と配線パタ
ーン１２との電気的接続の不良を修理したり、配線パタ
ーン１２の断線や短絡を修理することもできる。本実施
の形態のその他の構成については、第１の実施の形態で
説明した内容を適用することができる。
使用することで、屈曲状態の維持された基板４０を平面
的に展開することができる。そして、半導体チップ２０
を交換したり、半導体チップ２０の電極２２と配線パタ
ーン１２との電気的接続の不良を修理したり、配線パタ
ーン１２の断線や短絡を修理することもできる。本実施
の形態のその他の構成については、第１の実施の形態で
説明した内容を適用することができる。
【００５５】本実施の形態に係る半導体装置の製造方法
は、基板４０の屈曲状態を維持するための工程以外で
は、第１の実施の形態と同じ方法を採用することができ
る。
は、基板４０の屈曲状態を維持するための工程以外で
は、第１の実施の形態と同じ方法を採用することができ
る。
【００５６】基板４０の屈曲状態を維持するための工程
では、基板４０を屈曲させて、基板４０の一部と他の一
部とを重ねて、締結金具５０や粘着剤２６によって結合
する。その効果については、第１の実施の形態で説明し
た内容が該当する。
では、基板４０を屈曲させて、基板４０の一部と他の一
部とを重ねて、締結金具５０や粘着剤２６によって結合
する。その効果については、第１の実施の形態で説明し
た内容が該当する。
【００５７】図３には、本発明を適用した半導体装置１
１０を実装した回路基板１００が示されている。回路基
板には例えばガラスエポキシ基板等の有機系基板を用い
ることが一般的である。回路基板には例えば銅からなる
配線パターンが所望の回路となるように形成されてい
て、それらの配線パターンと半導体装置の外部端子とを
機械的に接続することでそれらの電気的導通を図る。
１０を実装した回路基板１００が示されている。回路基
板には例えばガラスエポキシ基板等の有機系基板を用い
ることが一般的である。回路基板には例えば銅からなる
配線パターンが所望の回路となるように形成されてい
て、それらの配線パターンと半導体装置の外部端子とを
機械的に接続することでそれらの電気的導通を図る。
【００５８】そして、本発明を適用した半導体装置を備
える電子機器として、図４には、ノート型パーソナルコ
ンピュータ１２０が示されている。
える電子機器として、図４には、ノート型パーソナルコ
ンピュータ１２０が示されている。
【００５９】なお、上記本発明の構成要件「半導体チッ
プ」を「電子素子」（能動素子か受動素子かを問わな
い）に置き換えて、半導体装置と同様に電子部品を構成
することができる。このような電子素子から製造される
電子部品として、例えば、抵抗器、コンデンサ、コイ
ル、発振器、フィルタ、温度センサ、サーミスタ、バリ
スタ、ボリューム又はヒューズなどがある。
プ」を「電子素子」（能動素子か受動素子かを問わな
い）に置き換えて、半導体装置と同様に電子部品を構成
することができる。このような電子素子から製造される
電子部品として、例えば、抵抗器、コンデンサ、コイ
ル、発振器、フィルタ、温度センサ、サーミスタ、バリ
スタ、ボリューム又はヒューズなどがある。
【図１】図１は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
係る半導体装置を示す図である。
【図２】図２は、本発明を適用した第２の実施の形態に
係る半導体装置の展開図である。
係る半導体装置の展開図である。
【図３】図３は、本実施の形態に係る半導体装置が実装
された回路基板を示す図である。
された回路基板を示す図である。
【図４】図４は、本実施の形態に係る半導体装置を備え
る電子機器を示す図である。
る電子機器を示す図である。
１０ 基板 １２ 配線パターン ２０ 半導体チップ ２２ 電極 ２６ 粘着剤 ３０ 外部端子 ３２ 異方性導電材料 ４０ 基板 ４２ 配線パターン ５０ 締結金具
Claims (18)
- 【請求項１】 複数の半導体チップと、 前記複数の半導体チップが搭載されて屈曲し、前記半導
体チップを積み重ねて配置する基板と、 を含み、 前記基板は、着脱可能な結合手段によって、屈曲状態が
維持されている半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記結合手段は、非硬化性の粘着剤である半導体装置。
- 【請求項３】 請求項２記載の半導体装置において、 前記粘着剤は、一対の前記半導体チップの面を結合して
いる半導体装置。 - 【請求項４】 請求項２記載の半導体装置において、 前記粘着剤は、前記基板の一部と他の部分とを結合して
いる半導体装置。 - 【請求項５】 請求項１記載の半導体装置において、 前記結合手段は、前記基板の一部と他の部分とを機械的
に結合する締結金具である半導体装置。 - 【請求項６】 請求項１から請求項５のいずれかに記載
の半導体装置において、 前記基板に形成された配線パターンと、前記配線パター
ンに電気的に接続される複数の外部端子と、を含む半導
体装置。 - 【請求項７】 請求項６記載の半導体装置において、 前記基板には、複数の貫通穴が形成され、前記配線パタ
ーンは前記貫通穴上を通り、 前記外部端子は、前記貫通穴を通って前記配線パターン
上に設けられ、前記基板における前記配線パターンが形
成された面とは反対側の面から突出している半導体装
置。 - 【請求項８】 請求項６又は請求項７記載の半導体装置
において、 前記半導体チップの電極は、接着剤に導電粒子が分散さ
れてなる異方性導電材料を介して前記配線パターンに電
気的に接続される半導体装置。 - 【請求項９】 請求項１から請求項８のいずれかに記載
の半導体装置が実装された回路基板。 - 【請求項１０】 請求項１から請求項８のいずれかに記
載の半導体装置を備える電子機器。 - 【請求項１１】 屈曲可能な基板に複数の半導体チップ
を搭載する工程と、前記基板を屈曲させて前記半導体チ
ップを積み重ね、着脱可能な結合手段によって、前記基
板の屈曲状態を保持する工程と、 を含む半導体装置の製造方法。 - 【請求項１２】 請求項１１記載の半導体装置の製造方
法において、 前記結合手段は、非硬化性の粘着剤である半導体装置の
製造方法。 - 【請求項１３】 請求項１２記載の半導体装置の製造方
法において、 前記粘着剤は、一対の前記半導体チップの面を結合する
半導体装置の製造方法。 - 【請求項１４】 請求項１２記載の半導体装置の製造方
法において、 前記粘着剤は、前記基板の一部と他の部分とを結合する
半導体装置の製造方法。 - 【請求項１５】 請求項１１記載の半導体装置の製造方
法において、 前記結合手段は、前記基板の一部と他の部分とを機械的
に結合する半導体装置の製造方法。 - 【請求項１６】 請求項１１から請求項１５のいずれか
に記載の半導体装置の製造方法において、 前記基板には、配線パターンが形成されており、 前記配線パターンに電気的に接続される複数の外部端子
を設ける工程をさらに含む半導体装置の製造方法。 - 【請求項１７】 請求項１６記載の半導体装置の製造方
法において、 前記基板には、複数の貫通穴が形成され、前記配線パタ
ーンは前記貫通穴上を通り、 前記外部端子を設ける工程で、前記貫通穴を通して前記
配線パターン上に前記外部端子を設けて、前記外部端子
を前記基板における前記配線パターンが形成された面と
は反対側の面から突出させる半導体装置の製造方法。 - 【請求項１８】 請求項１６又は請求項１７記載の半導
体装置の製造方法において、 前記半導体チップを搭載する工程で、前記半導体チップ
の電極を、接着剤に導電粒子が分散されてなる異方性導
電材料を介して前記配線パターンに電気的に接続する半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113144A JP2000307055A (ja) | 1999-04-21 | 1999-04-21 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113144A JP2000307055A (ja) | 1999-04-21 | 1999-04-21 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307055A true JP2000307055A (ja) | 2000-11-02 |
Family
ID=14604696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11113144A Pending JP2000307055A (ja) | 1999-04-21 | 1999-04-21 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000307055A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777798B2 (en) | 2001-02-05 | 2004-08-17 | Renesas Technology Corp. | Stacked semiconductor device structure |
| US6885107B2 (en) | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabrication |
| JP2006518073A (ja) * | 2003-02-19 | 2006-08-03 | 千代田メインテナンス株式会社 | 偽造品の市場流通を防止する製品認証システム |
| KR100660900B1 (ko) | 2005-12-21 | 2006-12-26 | 삼성전자주식회사 | 폴드형 칩 스택 패키지 및 그 패키지의 형성방법 |
| CN103400813A (zh) * | 2013-08-02 | 2013-11-20 | 华进半导体封装先导技术研发中心有限公司 | 柔性基板封装结构及其封灌方法 |
| CN104465548A (zh) * | 2014-12-10 | 2015-03-25 | 华进半导体封装先导技术研发中心有限公司 | 一种三维柔性封装结构及其注塑成型方法 |
| CN107204333A (zh) * | 2017-05-23 | 2017-09-26 | 华进半导体封装先导技术研发中心有限公司 | 一种柔性基板封装结构及其封装方法 |
-
1999
- 1999-04-21 JP JP11113144A patent/JP2000307055A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777798B2 (en) | 2001-02-05 | 2004-08-17 | Renesas Technology Corp. | Stacked semiconductor device structure |
| US7122390B2 (en) | 2002-08-29 | 2006-10-17 | Micron Technology, Inc. | Methods of fabrication for flip-chip image sensor packages |
| US6940141B2 (en) | 2002-08-29 | 2005-09-06 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabrication |
| US6956295B2 (en) | 2002-08-29 | 2005-10-18 | Micron Technology, Inc. | Flip-chip image sensor packages |
| US6964886B2 (en) * | 2002-08-29 | 2005-11-15 | Micron Technology, Inc. | Methods of fabrication for flip-chip image sensor packages |
| US6885107B2 (en) | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabrication |
| US7443038B2 (en) | 2002-08-29 | 2008-10-28 | Micron Technology, Inc. | Flip-chip image sensor packages |
| US7638813B2 (en) | 2002-08-29 | 2009-12-29 | Micron Technology, Inc. | Methods of fabrication for flip-chip image sensor packages |
| US8097895B2 (en) | 2002-08-29 | 2012-01-17 | Round Rock Research, Llc | Electronic device package with an optical device |
| JP2006518073A (ja) * | 2003-02-19 | 2006-08-03 | 千代田メインテナンス株式会社 | 偽造品の市場流通を防止する製品認証システム |
| KR100660900B1 (ko) | 2005-12-21 | 2006-12-26 | 삼성전자주식회사 | 폴드형 칩 스택 패키지 및 그 패키지의 형성방법 |
| CN103400813A (zh) * | 2013-08-02 | 2013-11-20 | 华进半导体封装先导技术研发中心有限公司 | 柔性基板封装结构及其封灌方法 |
| CN104465548A (zh) * | 2014-12-10 | 2015-03-25 | 华进半导体封装先导技术研发中心有限公司 | 一种三维柔性封装结构及其注塑成型方法 |
| CN107204333A (zh) * | 2017-05-23 | 2017-09-26 | 华进半导体封装先导技术研发中心有限公司 | 一种柔性基板封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4716038B2 (ja) | 電子部品及びその製造方法 | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2000014802A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique | |
| JP2001203319A (ja) | 積層型半導体装置 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP2004179232A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
| JP2001308260A (ja) | 半導体装置 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
| JP3917484B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3998878B2 (ja) | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 | |
| JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2000019515A1 (fr) | Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique | |
| JP2004363566A (ja) | 電子部品実装体及びその製造方法 | |
| JP4123321B2 (ja) | 配線基板の接合方法 | |
| JP3897278B2 (ja) | フレキシブル配線基板の製造方法 | |
| WO2000026959A1 (en) | Semiconductor device, method of manufacture thereof, circuit board and electronic device | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3770321B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JP2904754B2 (ja) | 電子部品の実装用配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060614 |