JP2004363566A - 電子部品実装体及びその製造方法 - Google Patents
電子部品実装体及びその製造方法 Download PDFInfo
- Publication number
- JP2004363566A JP2004363566A JP2004134284A JP2004134284A JP2004363566A JP 2004363566 A JP2004363566 A JP 2004363566A JP 2004134284 A JP2004134284 A JP 2004134284A JP 2004134284 A JP2004134284 A JP 2004134284A JP 2004363566 A JP2004363566 A JP 2004363566A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component package
- circuit board
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 300
- 229920005989 resin Polymers 0.000 claims abstract description 175
- 239000011347 resin Substances 0.000 claims abstract description 175
- 239000011256 inorganic filler Substances 0.000 claims abstract description 32
- 229910003475 inorganic filler Inorganic materials 0.000 claims abstract description 32
- 238000007789 sealing Methods 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 50
- 229920001187 thermosetting polymer Polymers 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 32
- 229910000679 solder Inorganic materials 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000004760 aramid Substances 0.000 claims description 17
- 229920003235 aromatic polyamide Polymers 0.000 claims description 17
- 239000003822 epoxy resin Substances 0.000 claims description 17
- 239000000203 mixture Substances 0.000 claims description 17
- 229920000647 polyepoxide Polymers 0.000 claims description 17
- 229920001721 polyimide Polymers 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 11
- 239000009719 polyimide resin Substances 0.000 claims description 10
- 238000001721 transfer moulding Methods 0.000 claims description 9
- 239000005011 phenolic resin Substances 0.000 claims description 8
- 239000012779 reinforcing material Substances 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 125000003118 aryl group Chemical group 0.000 claims description 5
- 239000012948 isocyanate Substances 0.000 claims description 5
- 150000002513 isocyanates Chemical class 0.000 claims description 5
- 229920000728 polyester Polymers 0.000 claims description 5
- 229920001955 polyphenylene ether Polymers 0.000 claims description 5
- 229920005992 thermoplastic resin Polymers 0.000 claims description 5
- 239000004721 Polyphenylene oxide Substances 0.000 claims description 4
- 239000004734 Polyphenylene sulfide Substances 0.000 claims description 4
- 229920010524 Syndiotactic polystyrene Polymers 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims description 4
- 229920006122 polyamide resin Polymers 0.000 claims description 4
- 229920006380 polyphenylene oxide Polymers 0.000 claims description 4
- 229920000069 polyphenylene sulfide Polymers 0.000 claims description 4
- 239000011342 resin composition Substances 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 238000005452 bending Methods 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000011521 glass Substances 0.000 description 10
- 238000001723 curing Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 239000004745 nonwoven fabric Substances 0.000 description 7
- 238000005476 soldering Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000004898 kneading Methods 0.000 description 3
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000002759 woven fabric Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
【解決手段】少なくとも表面に配線を有する回路基板(201,202)と、前記基板間に固定された電子部品パッケージ(100)を含む電子部品実装体であって、前記電子部品パッケージ(100)は、無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に能動部品及び受動部品から選ばれる少なくとも一つの電子部品が内蔵され、前記電気絶縁性封止樹脂成形体両面には突起状電極が配列されており、前記電子部品は前記突起状電極の少なくとも一部と電気接続している。これにより、回路基板を接続することができ、高密度で高機能化できる。
【選択図】 図3
Description
(a)2つの半導体素子の回路形成面と反対面同士を接着させる工程と、
(b)前記2つの半導体素子のそれぞれの回路形成面と面一に電気絶縁性封止樹脂で封止する工程と、
(c)前記2つの半導体素子のそれぞれの表面に突起状電極を形成する工程を、少なくとも含む半導体パッケージの製造方法である。
(d)少なくとも電気絶縁材料と配線パターンよりなる電子部品パッケージ回路基板に半導体素子をダイボンドする工程と、
(e)前記半導体素子の電極と前記電子部品パッケージ回路基板の配線パターンとをワイヤーボンディング法で接続する工程と、
(f)該搭載した半導体上に別途用意した半導体素子を搭載する工程と、
(g)前記搭載した半導体素子表面までを電気絶縁性封止樹脂で封止する工程と、
(h)前記封止された半導体チップ表面と、前記回路基板の電極に突起状電極を形成する工程を少なくとも含む半導体パッケージの製造方法である。
図1は、本実施形態による半導体パッケージの構成を示す断面図である。図1において、101は無機フィラーと有機樹脂の複合された混合物よりなる電気絶縁性封止樹脂である。102は電気絶縁性封止樹脂101に埋没され、かつ一体化された半導体チップを示している。103は電気絶縁性封止樹脂101の厚さ方向に形成されたインナービアであり、電気絶縁性封止樹脂101の両表面に形成された突起状電極105,106間を電気的に接続している。この例においては、突起状電極105,106は半田で形成し、突起長さは100μm、直径は200μmの半円球状とした。107a,107bは、電気絶縁性封止樹脂の両表面に形成された電極であり。前記突起電極105,106の下地電極である。下地電極107a,107bは、前記電気絶縁性封止樹脂中に半導体チップ102を内蔵する際に同時に形成することができる。金属基体上に半導体チップ102を実装し、前記電気絶縁性封止樹脂をシート状に加工たものを重ね合わせて加熱加圧して前記半導体チップ102を内蔵し、後で金属基体を加工して下地電極を形成することができる。パターン形成したリードフレームを下地電極として前記電気絶縁性封止樹脂と一体化することも可能である。
図4は、実施形態1と同様の半導体パッケージ100を用いて回路基板同士を電気接続した電子部品実装体の断面図である。301は回路基板であり、絶縁材303と配線パターン304、インナービア305を有している。回路基板301上には、半導体チップ306、チップ部品308、309、310が搭載されている。半導体パッケージ100は、図1に示した構造であり、突起状電極105,106を有しており、別の回路基板312と半田による強固な固定により電気的、機械的に接続している。別の回路基板312は、実施形態1で説明したような従来の回路基板に限らず、配線パターン313を有する有機フィルム314よりなるフレキシブル基板(FPC)が利用できる。FPCは、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂を挙げることができる。これらは耐熱性に富みかつ可撓性(フレキシビリティー)を有することから折り曲げて利用することができる。
図5は、本実施形態による半導体パッケージ500の構成を示す断面図である。図5において、501は半導体チップ、502は別の半導体チップである。半導体チップ501と502は、それぞれ回路面とは逆の背面を合わせた構成となっており、それぞれの回路面には突起状電極503と505に電気接続されている。506a,506bは、それぞれ半導体チップ501と502の表面に形成された下地電極である。
図7は、本発明の別の一実施例による半導体パッケージ600の構成を示す断面図である。図7において、601は半導体チップ、602は別の半導体チップである。半導体チップ601と602は、それぞれ回路基板603に回路面を上面とするようにフェースアップでダイボンディングされた構成となってなっており、回路基板603に直接搭載された半導体チップ601はワイヤーボンディング法で回路基板603上の配線パターンに電気接続されている。また半導体チップ602は、半導体チップ601上にフェースアップでダイボンディングされており、前記半導体チップ602上に形成された電極608bを介して突起電極607が形成されている。605は電気絶縁性封止樹脂成型体であり、半導体チップ601と602を保護している。半導体チップ601と602を接着剤などで固定し、さらに前記トランスファー成型機を用いて回路面表面と同一面まで封止されている。さらに前記回路基板603上に形成された配線パターン608aに半田ボールにより突起状電極606を搭載することで得られる。半導体チップ回路表面を保護するフィルムなどを接着した状態でトランスファー成型することで、回路面側の汚れを防ぐことができる。また回路面に突起状電極607を半田で形成する際、回路面電極608bにバリア層としてアルミニウム層、更に金メッキ層を形成することもできる。また半田はボールを直接搭載して加熱溶融させても良いし、クリーム半田ペーストを塗布し、加熱溶融させる方法で形成しても良い。また半導体チップ上には前記回路面電極以外を保護するように窒化ケイ素、ポリイミドなどの保護膜(図示せず)を形成しても良い。さらに回路基板は、セラミック基板やガラスエポキシ基板などのプリント基板であっても良い。
図9は、本実施形態による半導体パッケージの構成を示す断面図である。図9において、701は前記の半導体チップ702を内蔵した電気絶縁性封止樹脂成形体であり、703は配線パターン706a,706bを有するフレキシブル基板(FPC)である。FPC703は図9のように折り曲げられ、両表面の配線パターン706a,706b上に突起状電極704,705が形成されている。FPC703に半導体チップ702を搭載し、電気絶縁性封止樹脂により内蔵後、FPCを折り曲げて、前記電気絶縁性封止樹脂成形体上に接着させ前記のように突起状電極704,705を形成することで得られる。
図10は、本実施形態による半導体パッケージの構成を示す断面図である。図10において、802は絶縁層と配線パターンを任意の層に形成し、その層間をインナービア接続した回路基板である。回路基板802には半導体チップ801が搭載され、ワイヤー803により、回路基板802の配線パターンに接続されている。また回路基板802の別の配線パターンには、ワイヤー805によりリードフレーム804に接続されている。リードフレーム804は図10のように折り曲げられ、ワイヤーボンディングで接続されたワイヤー805が半導体パッケージの表面の露出するのを防いでいる。809は回路基板802表面に形成された配線パターンであり、この配線パターン809の表面には突起電極807が形成されている。
図11は、本実施形態による半導体パッケージの構成を示す断面図である。図11において、902は前記と同様絶縁層と配線パターンを任意の層に形成し、その層間をインナービア接続した回路基板である。回路基板902には半導体チップ901がフリップチップ実装法で搭載され、バンプ903を介して、回路基板902の配線パターンに接続されている。また回路基板902の別の配線パターンには、金属ボール904により、突起状電極907に接続されている。908は回路基板902表面に形成された配線パターンであり、この配線パターン908上には突起電極906が形成されている。
図14A−Eは図7に示した半導体パッケージの製造工程の一実施形態を示す工程別断面図である。図14Aにおいて、163は回路基板、161は半導体チップ、168は半導体チップ161上に形成された電極、169a,169bは回路基板163の両表面に形成された配線パターンである。回路基板163上にダイボンドペーストを塗布し、半導体チップ161を搭載して加熱しダイボンドペーストを硬化させて得られる。ダイボンドペーストは、熱硬化樹脂に導電フィラーとしての銀粉を混合したものを用いることができる。ペーストの塗布は、印刷でも可能であるがディスペンサーで塗布しても良い。
本発明の半導体パッケージの作製に際し、使用した回路基板はアラミド不織布にエポキシ樹脂を含浸したアラミドエポキシ多層基板を使用した。前記アラミドエポキシ多層基板は、18μm厚みの銅箔を用い、導電性ペーストによるインナービア構造を有する多層基板であり、120mm×120mmサイズ、0.4mm厚みの4層配線基板である。表面配線層は、5μmのニッケルメッキ更に0.05μm厚みの金メッキを施したものを使用した。
(1)無機フィラー:Al2O3 90重量%(昭和電工(株)製AS−40、球状12μm)
(2)熱硬化樹脂:液状エポキシ樹脂 9.5重量%(日本レック(株)製 EF-450)
(3)その他:カーボンブラック 0.2重量%(東洋カーボン(株)製)
(4)カップリング剤 0.3重量%(味の素(株)製 チタネート系 46B)
具体的作製方法は、上記組成で秤量・混合されたペースト状の混合物の所定量を取り、離型フィルム上に滴下させた。混合条件は、所定量の無機フィラーと前記液状エポキシ樹脂を容器に投入し、本容器ごと混練機によって混合した。混練機は、容器を公転させながら、自転させる方法により行われるもので、10分程度の短時間で混練が行われる。また離型フィルムとして厚み75μmの表面にシリコンによる離型処理を施されたポリエチレンテレフタレートフィルムを用いた。
101 電気絶縁性封止樹脂
102,212,215,306 半導体チップ
103,205,206,305 インナービア
104,213 バンプ
105,106 突起状電極
107a,107b 電極
201,202,301,312 回路基板
203,204,303 絶縁材料
207,208,209,304,313 配線パターン
210,211,308,309,310 チップ部品
214 封止樹脂
312 フレキシブル基板(FPC)
314 有機フィルム
Claims (25)
- 少なくとも表面に配線を有する回路基板と、前記基板間に固定された電子部品パッケージを含む電子部品実装体であって、
前記電子部品パッケージは、無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に能動部品及び受動部品から選ばれる少なくとも一つの電子部品が内蔵され、
前記電気絶縁性封止樹脂成形体両面には突起状電極が配列されており、
前記電子部品は前記突起状電極の少なくとも一部と電気接続していることを特徴とする電子部品実装体。 - 前記電気絶縁性封止樹脂成形体両面の突起状電極の一部が、上下の突起状電極同士を電気接続するようにインナービアで接続されている請求項1に記載の電子部品実装体。
- 前記電子部品が、回路形成面の反対面同士で張り合わされた少なくとも2つの半導体素子であり、前記電気絶縁性封止樹脂成形体の厚みが、前記2つの半導体素子厚みの総和に略等しい請求項1に記載の電子部品実装体。
- 前記電気絶縁性封止樹脂成形体両面の上下の突起状電極同士が、フレキシブル配線基板(FPC)を折り曲げて電気接続されている請求項1に記載の電子部品実装体。
- 前記回路基板が、両面基板及び多層基板から選ばれる少なくとも一つの回路基板である請求項1に記載の電子部品実装体。
- 前記電子部品パッケージは、電子部品パッケージ回路基板と、前記電子部品パッケージ回路基板の電気絶縁性封止樹脂成形体接着面と反対面の任意の位置に突起状電極と、前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に突起状電極とを含み、前記電気絶縁性封止樹脂成形体の内部に少なくとも2つの半導体素子が内蔵され、
第1の半導体素子が前記電子部品パッケージ回路基板に実装されワイヤーボンディングにより回路形成面と前記電子部品パッケージ回路基板が電気接続され、
第2の半導体素子が前記第1の半導体素子の上に接着され、
前記第2の半導体素子の回路形成面が、前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に形成された前記突起状電極に電気接続されている請求項1に記載の電子部品実装体。 - 前記内蔵した半導体素子が、前記電子部品パッケージ回路基板に実装されワイヤーボンディングにより回路形成面と前記電子部品パッケージ回路基板が電気接続され、前記電子部品パッケージ回路基板側の突起状電極と前記電気絶縁性封止樹脂成形体側の突起状電極間の電気接続が、リードフレームとボンディングワイヤーによって形成されている請求項6に記載の電子部品実装体。
- 前記内蔵した半導体素子が前記電子部品パッケージ回路基板に実装され、フリップチップにより回路形成面と前記電子部品パッケージ回路基板が電気接続され、前記電子部品パッケージ回路基板側の突起状電極と前記電気絶縁性封止樹脂成形体側の突起状電極間の電気接続が、金属ボールによって形成されている請求項6に記載の電子部品実装体。
- 前記回路基板が、補強材に熱硬化樹脂が含浸されている基板である請求項1に記載の電子部品実装体。
- 前記回路基板が、熱可塑性樹脂からなる樹脂フィルムである請求項1に記載の電子部品実装体。
- 前記熱硬化樹脂が、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つである請求項9に記載の電子部品実装体。
- 前記樹脂フィルムが、全芳香族ポリエステル(wholly aromatic polyester)、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂から選ばれる少なくとも一つである請求項10に記載の電子部品実装体。
- 前記無機フィラーと樹脂の混合物からなる電気絶縁性封止樹脂成形体の樹脂が、熱硬化性樹脂である請求項1に記載の電子部品実装体。
- 前記無機フィラーが、SiO2,Al2O3,MgO,TiO2,BN,AlN及びSi3N4から選ばれる少なくとも一つである請求項13に記載の電子部品実装体。
- 前記熱硬化樹脂が、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つである請求項13に記載の電子部品実装体。
- 前記インナービアが、金属メッキである請求項2に記載の電子部品実装体。
- 前記インナービアが、導電性樹脂組成物である請求項2に記載の電子部品実装体。
- 前記突起状電極が半田で形成されている請求項1に記載の電子部品実装体。
- 前記突起状電極が電極板の上に形成されている請求項1に記載の電子部品実装体。
- 前記受動部品がチップ部品である請求項1に記載の電子部品実装体。
- 少なくとも表面に配線を有する回路基板と、前記回路基板間に電子部品パッケージを機械的に固定し、かつ電気的に接続して電子部品実装体を製造する方法であって、
無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に能動部品及び受動部品から選ばれる少なくとも一つの電子部品を埋め込んで電子部品パッケージを準備し、
前記電気絶縁性封止樹脂成形体両面には突起状電極を配列し、その際に前記電子部品パッケージから前記電気絶縁性封止樹脂成形体の外部に取り出した配線を前記一部の突起状電極と電気的に接続し、
前記突起状電極と前記回路基板の配線を電気的に接続することを特徴とする電子部品実装体の製造方法。 - 前記電気絶縁性封止樹脂成形体両面の突起状電極の一部が、上下の突起状電極同士を電気接続するようにインナービアで接続する請求項21に記載の電子部品実装体の製造方法。
- 前記電子部品が2つの半導体素子であり、
前記2つの半導体素子の回路形成面と反対面同士を接着させ、
前記2つの半導体素子のそれぞれの回路形成面と面一に電気絶縁性封止樹脂で封止し、
前記2つの半導体素子のそれぞれの表面に突起状電極を形成する請求項21に記載の電子部品実装体の製造方法。 - 前記電子部品パッケージは、電子部品パッケージ回路基板と、前記電子部品パッケージ回路基板の電気絶縁性封止樹脂成形体接着面と反対面の任意の位置に突起状電極を含み、かつ前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に突起状電極を有し、前記電気絶縁性封止樹脂成形体の内部に少なくとも2つの半導体素子が内蔵されており、
前記電子部品パッケージ回路基板に第1の半導体素子をダイボンドし、
前記第1の半導体素子の電極と前記電子部品パッケージ回路基板の配線パターンとをワイヤーボンディング法で接続し、
前記接続した半導体上に別途用意した第2の半導体素子を接着し、
前記搭載した第2の半導体素子表面までを電気絶縁性封止樹脂で封止し、
前記封止された半導体素子表面と、前記電子部品パッケージ回路基板の電極に突起状電極を形成する請求項21に記載の電子部品実装体の製造方法。 - 前記半導体素子の封止を、前記封止樹脂を用いてトランスファー成形法で行う請求項23又は24に記載の電子部品パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004134284A JP4503349B2 (ja) | 2003-05-14 | 2004-04-28 | 電子部品実装体及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003135799 | 2003-05-14 | ||
JP2004134284A JP4503349B2 (ja) | 2003-05-14 | 2004-04-28 | 電子部品実装体及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004363566A true JP2004363566A (ja) | 2004-12-24 |
JP4503349B2 JP4503349B2 (ja) | 2010-07-14 |
Family
ID=34067220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004134284A Expired - Lifetime JP4503349B2 (ja) | 2003-05-14 | 2004-04-28 | 電子部品実装体及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4503349B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288489A (ja) * | 2007-05-21 | 2008-11-27 | Shinko Electric Ind Co Ltd | チップ内蔵基板の製造方法 |
JP2010192812A (ja) * | 2009-02-20 | 2010-09-02 | Sharp Corp | 電子機器モジュール |
EP2389049A1 (en) | 2010-05-21 | 2011-11-23 | Fujitsu Limited | Multilayer printed circuit board using flexible interconnect structure, and method of making same |
KR101107858B1 (ko) | 2010-02-16 | 2012-01-31 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법 |
JP2017514304A (ja) * | 2014-04-16 | 2017-06-01 | クアルコム,インコーポレイテッド | ダイトゥーワイヤコネクタを備えるダイパッケージ、およびダイパッケージに結合するように構成されたワイヤトゥーダイコネクタ |
WO2017179590A1 (ja) * | 2016-04-14 | 2017-10-19 | 株式会社村田製作所 | 受動素子アレイおよびプリント配線板 |
KR20180058095A (ko) * | 2016-11-23 | 2018-05-31 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
CN110021557A (zh) * | 2017-12-01 | 2019-07-16 | 美光科技公司 | 半导体装置封装及相关方法 |
US10833041B2 (en) | 2017-07-31 | 2020-11-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
CN113793846A (zh) * | 2021-09-28 | 2021-12-14 | 苏州科阳半导体有限公司 | 一种集成无源器件的滤波器晶圆级封装结构及其方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102095221B1 (ko) * | 2018-11-22 | 2020-03-31 | (주)샘씨엔에스 | 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04304693A (ja) * | 1991-04-01 | 1992-10-28 | Matsushita Electric Ind Co Ltd | チップ実装体と複合チップ実装体 |
JP2001077294A (ja) * | 1999-09-02 | 2001-03-23 | Nec Corp | 半導体装置 |
JP2001230515A (ja) * | 2000-02-15 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。 |
JP2001244638A (ja) * | 1999-12-20 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュール及びその製造方法 |
JP2002170906A (ja) * | 2000-12-04 | 2002-06-14 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2002314034A (ja) * | 2001-04-18 | 2002-10-25 | Mitsubishi Electric Corp | 半導体装置 |
-
2004
- 2004-04-28 JP JP2004134284A patent/JP4503349B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04304693A (ja) * | 1991-04-01 | 1992-10-28 | Matsushita Electric Ind Co Ltd | チップ実装体と複合チップ実装体 |
JP2001077294A (ja) * | 1999-09-02 | 2001-03-23 | Nec Corp | 半導体装置 |
JP2001244638A (ja) * | 1999-12-20 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュール及びその製造方法 |
JP2001230515A (ja) * | 2000-02-15 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。 |
JP2002170906A (ja) * | 2000-12-04 | 2002-06-14 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2002314034A (ja) * | 2001-04-18 | 2002-10-25 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288489A (ja) * | 2007-05-21 | 2008-11-27 | Shinko Electric Ind Co Ltd | チップ内蔵基板の製造方法 |
JP2010192812A (ja) * | 2009-02-20 | 2010-09-02 | Sharp Corp | 電子機器モジュール |
KR101107858B1 (ko) | 2010-02-16 | 2012-01-31 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법 |
EP2389049A1 (en) | 2010-05-21 | 2011-11-23 | Fujitsu Limited | Multilayer printed circuit board using flexible interconnect structure, and method of making same |
KR101139084B1 (ko) | 2010-05-21 | 2012-06-01 | 후지쯔 가부시끼가이샤 | 다층 프린트 기판 및 그 제조 방법 |
JP2017514304A (ja) * | 2014-04-16 | 2017-06-01 | クアルコム,インコーポレイテッド | ダイトゥーワイヤコネクタを備えるダイパッケージ、およびダイパッケージに結合するように構成されたワイヤトゥーダイコネクタ |
JPWO2017179590A1 (ja) * | 2016-04-14 | 2018-10-04 | 株式会社村田製作所 | 受動素子アレイおよびプリント配線板 |
WO2017179590A1 (ja) * | 2016-04-14 | 2017-10-19 | 株式会社村田製作所 | 受動素子アレイおよびプリント配線板 |
US10264674B2 (en) | 2016-04-14 | 2019-04-16 | Murata Manufacturing Co., Ltd. | Passive element array and printed wiring board |
KR20180058095A (ko) * | 2016-11-23 | 2018-05-31 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10256192B2 (en) | 2016-11-23 | 2019-04-09 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR101999608B1 (ko) * | 2016-11-23 | 2019-07-18 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US10833041B2 (en) | 2017-07-31 | 2020-11-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
TWI712131B (zh) * | 2017-07-31 | 2020-12-01 | 南韓商三星電子股份有限公司 | 扇出型半導體封裝 |
CN110021557A (zh) * | 2017-12-01 | 2019-07-16 | 美光科技公司 | 半导体装置封装及相关方法 |
CN110021557B (zh) * | 2017-12-01 | 2024-03-12 | 美光科技公司 | 半导体装置封装及相关方法 |
CN113793846A (zh) * | 2021-09-28 | 2021-12-14 | 苏州科阳半导体有限公司 | 一种集成无源器件的滤波器晶圆级封装结构及其方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4503349B2 (ja) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443021B2 (en) | Electronic component packaging structure and method for producing the same | |
US11309304B2 (en) | Stackable electronic package and method of fabricating same | |
KR100507791B1 (ko) | 부품 내장 모듈과 그 제조 방법 | |
JP4272693B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP3375555B2 (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
KR100377088B1 (ko) | 회로부품 내장 모듈 및 그 제조방법 | |
JP3553043B2 (ja) | 部品内蔵モジュールとその製造方法 | |
US20070262470A1 (en) | Module With Built-In Semiconductor And Method For Manufacturing The Module | |
US20080211083A1 (en) | Electronic package and manufacturing method thereof | |
JP2001244638A (ja) | 回路部品内蔵モジュール及びその製造方法 | |
JP2002134653A (ja) | 半導体装置とその製造方法 | |
JP2002170921A (ja) | 半導体装置およびその製造方法 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
JP2003188340A (ja) | 部品内蔵モジュールとその製造方法 | |
JP4503349B2 (ja) | 電子部品実装体及びその製造方法 | |
US7179687B2 (en) | Semiconductor device and its manufacturing method, and semiconductor device manufacturing system | |
KR20150019290A (ko) | 반도체 패키지 및 이의 제조방법 | |
US8168471B2 (en) | Semiconductor device and manufacturing method of a semiconductor device | |
JP2005051204A (ja) | 電気部品実装モジュールおよびその製造方法 | |
JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006203110A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4503349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |