JP4503349B2 - 電子部品実装体及びその製造方法 - Google Patents

電子部品実装体及びその製造方法 Download PDF

Info

Publication number
JP4503349B2
JP4503349B2 JP2004134284A JP2004134284A JP4503349B2 JP 4503349 B2 JP4503349 B2 JP 4503349B2 JP 2004134284 A JP2004134284 A JP 2004134284A JP 2004134284 A JP2004134284 A JP 2004134284A JP 4503349 B2 JP4503349 B2 JP 4503349B2
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
semiconductor
sealing resin
component package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004134284A
Other languages
English (en)
Other versions
JP2004363566A (ja
Inventor
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004134284A priority Critical patent/JP4503349B2/ja
Publication of JP2004363566A publication Critical patent/JP2004363566A/ja
Application granted granted Critical
Publication of JP4503349B2 publication Critical patent/JP4503349B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

本発明は、半導体や受動部品を内蔵した電子部品実装体及びその製造方法に関し、さらに回路基板同士を微細に電気接続する電子部品実装体及びその製造方法に関する。
近年、電子機器の高性能化、小型化の要求に伴い、半導体パッケージの高密度、高機能化が一層叫ばれている。また半導体パッケージを実装するため回路基板もまた小型高密度なものが望まれている。
これらの要求に対し、従来のドリルによる貫通スルーホール構造を用いるガラスエポキシ基板では高密度実装化への対応ができなくなりつつあるため、従来のガラスエポキシ多層基板に代わり、インナービアホール接続が可能な回路基板の開発が活発に行われている（例えば、特許文献１参照）。
しかし、これらのインナービア構造の高密度実装基板であっても、半導体の微細化ルールには追いついていないのが現状である。これは、半導体の微細配線化に伴い、取り出し電極ピッチも５０μｍ程度に微細化しているにも関わらず、回路基板の配線ピッチやビアピッチが１００μｍピッチ程度であるため、半導体からの電極取り出しスペースが大きくなる。これにより半導体パッケージとして小型化を阻害している要因となっている。
一方、このような半導体の小型化に対応する形態として、チップサイズパッケージ（CSP）が提案されている（例えば、特許文献２参照）。特許文献２に開示されている形態は、半導体パッケージを回路基板上にフリップチップし、さらに回路基板の下面に２次元的にグリッド状電極を形成することで接続電極ピッチの拡大が図れる。グリッド状電極は、１００μｍピッチ以下の半導体フリップチップした電極をインターポーザと呼ばれる回路基板内でビア接続を介してグリッド状に取り出す構成で、これにより０．５〜１．０ｍｍピッチ程度の取り出し電極ピッチが可能となる。この結果、CSPを搭載する回路基板はそれほど微細化が必要ではなくなり、安価なものが利用できる。併せてCSPを用いることで、半導体ベアチップをそのまま扱うより、検査済の信頼性を保証された半導体パッケージのように扱うことができるという利点を持つ。これは半導体を直接回路基板に実装するベアチップ工法に比べ、チップの破損や不良素子の検査、信頼性確保のために要するコストを低減でき、しかもベアチップ実装する利点である小型化はそのまま利用できる。
このようなＣＳＰなどの開発により半導体パッケージは小型化されつつあるが、インターネットの発達により情報をパーソナルに扱えるパーソナルコンピュータのモバイル化や、携帯電話に代表される情報端末など、益々小型の機器が望まれている。このように機器の小型化に対し、半導体パッケージの小型化や回路基板の小型化には限界がきており、従来の回路基板に部品を実装する形態では今以上の小型高密度化が困難になりつつある。これは、半導体パッケージの接続端子の狭ピッチ化に対し、回路基板の配線パターンの小型化に限界があるからで、狭ピッチ半導体パッケージを実装する回路基板がより多層構造のものを利用しなければならず、高価格な実装形態となる。
このような課題に対し、安価な回路基板を用いて効率よく多層構造を実現する方法や、基板の中に半導体等の部品を内蔵する３次元実装形態が提案されている。前者の回路基板同士を接続し更に高密度化しようとする提案がある（例えば、特許文献３参照）。特許文献３には、回路基板同士を導電性ペーストによるインナービア構成にしたプリプレグを回路基板の間に挟み、熱プレスすることで効率よく多層化が実現できることが開示されている。
また３次元実装形態としては、例えば基板に半導体やチップ部品を内蔵することで更なる高密度化を図ることが提案されている（例えば、特許文献４、５参照）。特許文献４、５には、半導体やチップ部品を基板内に形成し、多層構造とした例が示されている。
さらに特許文献６には、半導体チップの表面に接着剤を用いて配線フィルムを貼り付ける技術が提案されている。
特開平6-268345号公報(USP 5,481,795)(図7) 特開平6-224259号公報(図1) 特開平7-147464号公報(USP 5,484,647)(図5) 特開平11-220262号公報(USP 6,038,133)(図4) 特開2002-280713号公報 特開平8-340021号公報
以上述べたように半導体パッケージの小型化狭ピッチ化には限界がきており、これ以上の小型化は実装コストの増大や、高価な回路基板が必要となる。
一方、安価な回路基板同士を、インナービアを有するプリプレグで熱プレスすることで多層化を行う従来例では、単に多層化できるのみであり微細な配線パターンが得られるわけではない。また回路基板は大版で作製し、個片にすることで量産コストを低減できるが、逆に回路基板を作製する大型な装置が必要であり、パッケージやモジュールといった単位での多層化は却って高コストとなり大量生産には向かない。また熱プレス法では１８０℃程度の温度で１時間以上の加熱硬化が必要であり、プロセス時間が長いという課題を有している。
また３次元実装形態である部品内蔵基板の場合は、既存の半導体や受動部品を内蔵することができるので、従来の回路基板であっても高密度実装化できる利点がある。しかし、回路基板に部品を内蔵する際前記の通り長時間のプロセス時間を有するばかりか、内蔵後の検査で不具合があった場合部品の交換はできないという課題を有している。
一方、回路基板に部品を実装したモジュールを接続する手段としてはコネクタ接続法があるが、コネクタそのものが大きくマザーボードにコネクタを実装するスペースが必要であり、高密度実装に障害となっている。
本発明は上記のような問題を解消するためになされたものであり、パッケージの上下面に突起電極を有し、半導体や受動部品を内蔵したパッケージとすることにより、回路基板を接続することができ、高密度で高機能化できる電子部品実装体及びその製造方法を提供する。
本発明の電子部品実装体は、少なくとも表面に配線を有する回路基板と、前記基板間に固定された電子部品パッケージを含む電子部品実装体であって、前記電子部品パッケージは、無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に能動部品及び受動部品から選ばれる少なくとも一つの電子部品が内蔵され、前記電気絶縁性封止樹脂成形体両面には突起状電極が配列されており、前記電子部品は前記突起状電極の少なくとも一部と電気接続しており、前記電子部品パッケージは、電子部品パッケージ回路基板と、前記電子部品パッケージ回路基板の電気絶縁性封止樹脂成形体接着面と反対面の任意の位置に突起状電極と、前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に突起状電極とを含み、前記電気絶縁性封止樹脂成形体の内部に少なくとも２つの半導体素子が内蔵され、第１の半導体素子が前記電子部品パッケージ回路基板に実装されワイヤーボンディングにより回路形成面と前記電子部品パッケージ回路基板が電気接続され、第２の半導体素子が前記第１の半導体素子の上に接着され、前記第２の半導体素子の回路形成面が、前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に形成された前記突起状電極に電気接続されていることを特徴とする。
本発明の電子部品実装体の製造方法は、少なくとも表面に配線を有する回路基板と、前記回路基板間に電子部品パッケージを機械的に固定し、かつ電気的に接続して電子部品実装体を製造する方法であって、無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に能動部品及び受動部品から選ばれる少なくとも一つの電子部品を埋め込んで電子部品パッケージを準備し、前記電気絶縁性封止樹脂成形体両面には突起状電極を配列し、その際に前記電子部品パッケージから前記電気絶縁性封止樹脂成形体の外部に取り出した配線を前記一部の突起状電極と電気的に接続し、前記突起状電極と前記回路基板の配線を電気的に接続し、前記電子部品が２つの半導体素子であり、前記２つの半導体素子の回路形成面と反対面同士を接着させ、前記２つの半導体素子のそれぞれの回路形成面と面一に電気絶縁性封止樹脂で封止し、前記２つの半導体素子のそれぞれの表面に突起状電極を形成することを特徴とする。また、本発明の電子部品実装体の製造方法は、少なくとも表面に配線を有する回路基板と、前記回路基板間に電子部品パッケージを機械的に固定し、かつ電気的に接続して電子部品実装体を製造する方法であって、無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に能動部品及び受動部品から選ばれる少なくとも一つの電子部品を埋め込んで電子部品パッケージを準備し、前記電気絶縁性封止樹脂成形体両面には突起状電極を配列し、その際に前記電子部品パッケージから前記電気絶縁性封止樹脂成形体の外部に取り出した配線を前記一部の突起状電極と電気的に接続し、前記突起状電極と前記回路基板の配線を電気的に接続し、前記電子部品パッケージは、電子部品パッケージ回路基板と、前記電子部品パッケージ回路基板の電気絶縁性封止樹脂成形体接着面と反対面の任意の位置に突起状電極を含み、かつ前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に突起状電極を有し、前記電気絶縁性封止樹脂成形体の内部に少なくとも２つの半導体素子が内蔵されており、前記電子部品パッケージ回路基板に第１の半導体素子をダイボンドし、前記第１の半導体素子の電極と前記電子部品パッケージ回路基板の配線パターンとをワイヤーボンディング法で接続し、前記接続した半導体上に別途用意した第２の半導体素子を接着し、前記搭載した第２の半導体素子表面までを電気絶縁性封止樹脂で封止し、前記封止された半導体素子表面と、前記電子部品パッケージ回路基板の電極に突起状電極を形成することを特徴とする。
本発明の半導体パッケージによれば、少なくとも一つ以上の半導体素子及び／又は受動部品を内蔵し、かつ両表面の突起状電極を有する構造であるため、上下面の接続端子を利用して回路基板同士を接続できかつ半導体内蔵による高機能化も同時に実現することができる。また半導体パッケージの表面にも半導体や受動部品を更に搭載することができるので高密度で高機能な回路モジュールを実現することができる。さらに上記半導体パッケージ内部にインアービアにより突起状電極を接続したものは、さらに回路基板同士を高密度に接続することができる。
本発明の電子部品実装体は、電子部品パッケージは、無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に半導体等の能動部品及び受動部品から選ばれる少なくとも一つの電子部品が内蔵され、パッケージの上下面に突起電極を有し、回路基板を接続していることにより、高密度で高機能化できる。
本発明において、「電子部品実装体」とは、一つ以上の電子部品を、配線する構造体（基板等）に実装した構造体をいう。また「配線」とは、電気信号を伝達するもので、通常は金属によって構成される。「電子部品」とは、能動素子（半導体素子、半導体パッケージ、水晶振動子、弾性表面波（ＳＡＷ）フィルター等）、及び受動素子（抵抗、コイル、キャパシター等）を総称した名称である。「電子部品パッケージ」とは、前記能動素子及び／又は受動素子をパッケージングしたものをいう。また「チップ部品」とは、抵抗、コイル、キャパシター等の受動素子部品に見られる、１００５，０６０３などのサイズを規格化した微細な部品をいう。また「半導体素子」とは、パッケージングされていない状態の半導体をいう。ベアチップ実装の場合は半導体素子を基板上に実装する。半導体素子をパッケージング（ＱＦＰ，ＢＧＡ，ＣＳＰ等）したのが半導体パッケージである。
突起電極の大きさは、突起長さ１０〜２５０μｍ、直径５０〜２５０μｍ、ピッチ（１つの突起電極と隣の突起電極間のスペースを含む距離）１００〜５００μｍ程度が好ましい。突起電極の好ましい材料は金属であり、特に好ましくは半田である。
前記電気絶縁性封止樹脂成形体両面の突起状電極の一部は、上下の突起状電極同士を電気接続するようにインナービアで接続されていることが好ましい。これにより、基板内のインナービアを介して、上下面の回路基板同士を短距離で接続でき、かつ半導体内蔵による高機能化も同時に実現することができる。
前記電子部品は、回路形成面の反対面同士で張り合わされた少なくとも２つの半導体素子であり、前記電気絶縁性封止樹脂成形体の厚みが、前記２つの半導体素子厚みの総和に略等しいことが好ましい。これにより、上下面の接続端子を利用して回路基板同士を接続できかつ２つの半導体内蔵による高機能化も同時に実現することができる。前記において、「電気絶縁性封止樹脂成形体の厚みが、２つの半導体素子厚みの総和に略等しい」とは、厚みの違いが、半導体素子厚みの総和の１０％以内にあることをいう。さらに、全体の厚みを薄くすることができる。前記において、２つの半導体素子間には、半導体素子同士を接着する接着層や封止樹脂が多少表面に存在することも含む。
前記電気絶縁性封止樹脂成形体両面の上下の突起状電極同士は、フレキシブル配線基板(FPC)を折り曲げて電気接続されていてもよい。これにより、半導体などの部品を内蔵することで高密度高機能なものが得られるうえ、フレキシブル基板の接続により上下面を直接接続することができるので、回路基板同士を直接電気接続することも可能となる。
前記回路基板は、両面基板及び多層基板から選ばれる少なくとも一つの回路基板であってもよい。
前記電子部品パッケージは、電子部品パッケージ回路基板と回路基板の電気絶縁性封止樹脂成形体接着面と反対面の任意の位置に突起状電極を有し、かつ前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に突起状電極を有し、前記電気絶縁性封止樹脂成形体の内部に少なくとも２つの半導体素子が内蔵され、第１の半導体素子が前記電子部品パッケージ回路基板に実装されワイヤーボンディングにより回路形成面と前記電子部品パッケージ回路基板が電気接続され、第２の半導体素子が前記第１の半導体素子の上に接着され、前記第２の半導体素子の回路形成面が、前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に形成された前記突起状電極に電気接続されていてもよい。下面に回路基板を有するため、半導体との接続を再配線化することが出来る為、微細なピッチで取り出し電極を構成することができる。
前記内蔵した半導体素子が、前記電子部品パッケージ回路基板に実装されワイヤーボンディングにより回路形成面と前記回路基板が電気接続され、前記電子部品パッケージ回路基板側の突起状電極と前記電気絶縁性封止樹脂成形体側の突起状電極間の電気接続が、リードフレームとボンディングワイヤーによって形成されていてもよい。これにより、半導体などの部品を内蔵することで高密度高機能なものが得られるうえ、電子部品パッケージ回路基板とリードフレーム間をワイヤーボンディングで接続することにより上下面を直接接続することができるので、回路基板同士を直接電気接続することも可能である。
前記内蔵した半導体素子が前記電子部品パッケージ回路基板に実装され、フリップチップにより回路形成面と前記回路基板が電気接続され、前記電子部品パッケージ回路基板側の突起状電極と前記電気絶縁性封止樹脂成形体側の突起状電極間の電気接続が、金属ボールによって形成されていてもよい。これにより、半導体などの部品を内蔵することで高密度高機能なものが得られるうえ、電子部品パッケージ回路基板と突起状電極間を金属ボールで接続することにより、上下面を直接接続することができる。この結果、回路基板同士を直接電気接続することも可能である。
前記回路基板は、補強材に熱硬化樹脂が含浸されている基板であることが望ましい。これにより、半導体パッケージの機械的強度が強固でしかも熱的に安定な半導体パッケージが得られる。
前記回路基板は、熱可塑性樹脂からなる樹脂フィルムであってもよい。これにより、薄く、折り曲げが容易なパッケージが得られる。
前記熱硬化樹脂は、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つであることが望ましい。これにより、さらに熱的に安定な半導体パッケージが得られる。
前記樹脂フィルムは、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂から選ばれる少なくとも一つであることが望ましい。これにより、さらに熱的に安定な半導体パッケージが得られる。
前記無機フィラーと樹脂の混合物からなる電気絶縁性封止樹脂成形体の樹脂は、熱硬化性樹脂からなることが望ましい。これにより、機械的に強固に固定され、しかも熱的に安定な半導体パッケージが得られる。
前記無機フィラーは、ＳｉＯ2，Ａｌ2Ｏ3，ＭｇＯ，ＴｉＯ2，ＢＮ，ＡｌＮ及びＳｉ3Ｎ4から選ばれる少なくとも一つであることが望ましい。これにより、半導体パッケージの要求される好適な熱膨張係数、熱伝導度を得ることができる。
またＡｌ2Ｏ3、ＢＮ、ＡｌＮを用いた場合、熱伝導性の高いモジュールとなる。またＭｇＯでは、熱伝導度が良好になりかつ熱膨張係数を大きくすることができる。さらにＳｉＯ2（特に非晶質ＳｉＯ2）であれば、熱膨張係数が小さく、軽く、また誘電率の小さいモジュールとすることができる。
前記熱硬化樹脂は、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つであることが望ましい。これにより、半導体素子及び回路基板と機械的に強固でしかも熱的に安定な半導体パッケージが得られる。
前記無機フィラーと熱硬化樹脂の好ましい混合割合は、無機フィラー７０〜９５質量％、熱硬化樹脂５〜３０質量％の範囲である。
前記インアービアは金属メッキであることが望ましい。これにより、熱的に安定な接続が得られる。
前記インナービアは導電性樹脂組成物であることが望ましい。これにより、高密度な回路基板が利用できる。
前記突起状電極は半田よりなることが望ましい。これにより、回路基板同士を効率よく短時間で電気接続できる。
前記受動部品はチップ部品であることが望ましい。これにより、既存のチップ部品を内蔵することができるので特別に受動部品を開発する必要がなく、また高い精度の特性を得ることができる。
本発明にかかる半導体パッケージの製造方法は、以下の（ａ）から（ｃ）の工程を含む。
（ａ）２つの半導体素子の回路形成面と反対面同士を接着させる工程と、
（ｂ）前記２つの半導体素子のそれぞれの回路形成面と面一に電気絶縁性封止樹脂で封止する工程と、
（ｃ）前記２つの半導体素子のそれぞれの表面に突起状電極を形成する工程を、少なくとも含む半導体パッケージの製造方法である。
これにより、２つの半導体を内蔵しかつ上下に突起状接続端子を有する回路基板接続用の半導体パッケージが実現できる。
本発明にかかる半導体パッケージの別の製造方法は、以下の（ｄ）から（ｈ）の工程を含む。
（ｄ）少なくとも電気絶縁材料と配線パターンよりなる電子部品パッケージ回路基板に半導体素子をダイボンドする工程と、
（ｅ）前記半導体素子の電極と前記電子部品パッケージ回路基板の配線パターンとをワイヤーボンディング法で接続する工程と、
（ｆ）該搭載した半導体上に別途用意した半導体素子を搭載する工程と、
（ｇ）前記搭載した半導体素子表面までを電気絶縁性封止樹脂で封止する工程と、
（ｈ）前記封止された半導体チップ表面と、前記回路基板の電極に突起状電極を形成する工程を少なくとも含む半導体パッケージの製造方法である。
これにより、２つの半導体を内蔵しかつ上下に突起状接続端子を有する回路基板接続用の半導体パッケージが実現できる。
前記突起状電極を形成した後、所望の形状に分割する工程を付加することが望ましい。大型サイズで作製し個片化することで量産コストを低減できる。
前記半導体素子を封止するには、前記樹脂の熱硬化開始温度以下の温度で加熱加圧することで行うことが望ましい。これにより、内蔵する半導体へのダメージを少なくすることができる。
前記半導体素子を封止するには、前記封止樹脂をトランスファー成形法で行うことが望ましい。これにより、短時間で注入硬化させることができるため、安価で大量生産できる。ここでトランスファー成形法とは、成形材料を金型キャビティとは別のポット部に１ショット（バッチ）分を入れ、プランジャーによって溶融状態の成形材料をキャビティ部に移送して成形品を得る成形法をいう。
本発明の一例にかかる半導体パッケージは、電気絶縁性封止樹脂組成物の内部に2つの半導体チップが内蔵された構造であって、半導体チップの電極が前記電気絶縁性封止樹脂成形体両面の突起状電極にそれぞれ電気接続されている構造とすることで、上下面の突起状電極を利用して回路基板同士を効率よく接続でき、かつ２つの半導体内蔵による高機能化も同時に実現することができる。
また本発明の一例にかかる半導体パッケージは、電子部品パッケージ回路基板と、前記電子部品パッケージ回路基板に搭載された２つの半導体チップを電気絶縁性封止樹脂成形体に内蔵し、前記電子部品パッケージ回路基板の電気絶縁性封止樹脂成形体接着面と反対面の任意の位置に突起状電極を有し、かつ前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に突起状電極を有する構造とすることで、２つの半導体を内蔵することで高機能な半導体パッケージとなる。また、上下面に接続用の突起状電極を有するので効率よく回路基板同士を固定することができる。さらに、下面に電子部品パッケージ回路基板を有するため、半導体との接続を再配線化することが出来る為、微細なピッチで取り出し電極を構成することができる。
また本発明の一例にかかる半導体パッケージは、少なくとも一つ以上の能動部品及び／又は受動部品を内蔵した前記電気絶縁性封止樹脂成形体とその両面の突起状電極の一部が上下の突起状電極同士を電気接続するように前記電気絶縁性封止樹脂成形体の両面間をフレキシブル基板の折り曲げにより形成された構造とすることで、半導体などの部品を内蔵することで高密度高機能なものが得られるばかりか、フレキシブル基板の接続により上下面を直接接続することができるので、回路基板同士を直接電気接続することも可能である。
以下、本発明の実施形態について、下記に図面を参照しながら説明する。なお、本発明は下記の実施形態に限定されるものではない。また、本発明は、下記の実施形態をそれぞれ組み合わせても良い。
本発明はその第１の半導体パッケージの態様として、両表面に突起状電極を有する少なくとも無機質フィラーと有機樹脂を含む電気絶縁性封止樹脂成形体の内部に少なくとも一つ以上の半導体素子及び／又は受動部品を内蔵した構造であって、内蔵した少なくとも一つ以上の能動部品及び／又は受動部品が前記絶縁性封止樹脂成形体に形成された突起電極と電気接続しており、かつ前記電気絶縁性封止樹脂成形体両面の突起状電極の一部が、上下の突起状電極同士を電気接続するようにインナービアで接続されている構造よりなる。
ここで、能動部品としては、例えば半導体チップが挙げられる。また、受動部品としては、例えば、チップ抵抗、チップコンデンサ、チップインダクタなどのチップ部品が挙げられる。
これにより図１に示したような、両表面に突起状電極を有する半導体パッケージが実現できる。また半導体チップを実装する際、図４のようにチップ部品を同時に搭載することで更に高機能な半導体パッケージが得られるという格別の効果もある。さらに電気絶縁性封止樹脂成形体に少なくとも無機質フィラーと熱硬化樹脂組成物を含む混合物を用いることで、従来のパッケージに比べ、無機フィラーの選択により熱膨張係数、熱伝導度、誘電率などを任意に制御することができるという格別の効果もある。
また図５のように半導体チップを背面同士で接着した構造とすることで、更に高密度で高機能な半導体パッケージを得ることができる。
（実施形態１）（参考例）
図１は、本実施形態による半導体パッケージの構成を示す断面図である。図１において、１０１は無機フィラーと有機樹脂の複合された混合物よりなる電気絶縁性封止樹脂である。１０２は電気絶縁性封止樹脂１０１に埋没され、かつ一体化された半導体チップを示している。１０３は電気絶縁性封止樹脂１０１の厚さ方向に形成されたインナービアであり、電気絶縁性封止樹脂１０１の両表面に形成された突起状電極１０５，１０６間を電気的に接続している。この例においては、突起状電極１０５，１０６は半田で形成し、突起長さは１００μｍ、直径は２００μｍの半円球状とした。１０７ａ，１０７ｂは、電気絶縁性封止樹脂の両表面に形成された電極であり。前記突起電極１０５，１０６の下地電極である。下地電極１０７ａ，１０７ｂは、前記電気絶縁性封止樹脂中に半導体チップ１０２を内蔵する際に同時に形成することができる。金属基体上に半導体チップ１０２を実装し、前記電気絶縁性封止樹脂をシート状に加工たものを重ね合わせて加熱加圧して前記半導体チップ１０２を内蔵し、後で金属基体を加工して下地電極を形成することができる。パターン形成したリードフレームを下地電極として前記電気絶縁性封止樹脂と一体化することも可能である。
インナービア１０３は、ドリルやレーザで加工した穴に銅メッキや導電性ペーストで電気的に接続する方法が利用できる。また、半導体チップ１０２の電極であるバンプ１０４は、突起電極１０６に電気的に接続されており、半導体チップ１０２が突起状電極１０６を通じて電気信号の入出力を行う。
図１のように半導体チップ１０２を内蔵し、かつ両表面をインアービア接続することができるので、半導体の機能を持った接続材として回路基板間の接続に利用できる。前記有機樹脂としては、熱硬化樹脂や熱可塑性樹脂が利用できる。熱硬化性樹脂としては、例えばエポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂を挙げることができる。熱可塑性樹脂としては、有機フィルム基材を挙げることができ、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂を挙げることができる。
また無機フィラーとしては、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ、ＳｉＯ2を挙げることができる。また必要であれば、無機フィラーと熱硬化樹脂の複合物にさらにカップリング剤、分散剤、着色剤、離型剤を添加することも可能である。半導体チップはシリコン半導体に限らず、バイポーラ素子や、金属酸化物半導体(ＭＯＳ)素子、機械的強度が弱いシリコンーゲルマニウム半導体、ガリウム砒素半導体なども利用できる。
また半導体チップ１０２の実装方法として、図１のようにフリップチップ実装法に限らず、ワイヤーボンディング法などが利用できる。また突起状電極１０６に電気接続しているバンプ１０４は、半田に限らず金バンプが利用でき、ワイヤーボンディング法で作製した２段突起バンプ、もしくは金めっきによるバンプが利用できる。また、バンプ１０４と突起状電極１０６との電気的接続の際に導電性接着剤を用いることもできる。
また突起状電極１０５，１０６は、半田に限らず銅箔が利用でき、更にその表面にニッケルや金めっきしたものであると半導体１０２上の金属バンプ１０４との安定な電気接続が得られる。さらに両表面を接続するインナービア１０３は、金属メッキに限らず、導電性ペーストを利用できる。導電性ペーストは、金や銀、銅の粉末を導電材料とし、これにエポキシ樹脂などの熱硬化樹脂を混練したものが使用できる。特に銅は導電性が良好で、マイグレーションも少ないため有効である。また、熱硬化樹脂も液状のエポキシ樹脂が耐熱性の面で安定である。
また電気絶縁性封止樹脂成形体は、前記無機フィラーと熱硬化樹脂の混合物をシート状に加工し、半導体チップ１０２を内蔵することで作製することができる。
この製造方法は、例えば、特開平１１−２２０２６２号公報に開示されている製造方法を利用することができる。また無機フィラーと熱可塑性樹脂の混合物をトランスファー成形して作製することもできる。
前者の方法は、無機フィラーと熱硬化樹脂からなる混合物をシート状に加工したものを用いて、半導体チップと位置合わせして重ねる。シート状態の加工は、無機フィラーと液状の熱硬化樹脂を混合してペースト状混練物を作製するか、無機フィラーに溶剤で低粘度化した熱硬化樹脂を混合して同様にペースト状混練物を作製することで得られる。次にペースト状混練物を一定厚みに成形し、熱処理することでシート状物を得る。熱処理は、液状樹脂を用いたものでは、粘着性があるため若干硬化を進め、未硬化状態で可撓性を維持しながら粘着性を除去するためである。また溶剤により樹脂を溶解させた混練物では、前述の溶剤を除去し、同様に未硬化の状態で可撓性を保持しながら粘着性を除去するためである。熱硬化樹脂の未硬化状態の低粘性を利用して半導体チップを内蔵し、その後硬化させることによって図１のような半導体チップを内蔵したパッケージ１００が得られる。
後者のトランスファー成形法では、半導体チップ及びインナービアを所定の位置に形成した状態で金型に挿入し、前記樹脂混合物を加熱加圧して金型内に導入することで図１のような半導体パッケージ１００を作製することができる。
更に図２に示すように半導体チップ４０２だけでなく、チップ抵抗、チップコンデンサ、チップインダクタ等の受動部品からなるチップ部品４０４を同時に搭載することで、更に高密度で高機能な半導体パッケージを得ることができる。４０８ａ，４０８ｂは下地電極である。半導体チップの代わりにチップ部品のみを搭載することでも構わない。また、半導体チップとチップ部品の両方を搭載した場合、半導体チップとチップ部品が電気的に接続されていても良い。これによって、一つの半導体パッケージ４００でモジュールを形成することができる。
図３は、前記の半導体パッケージ１００を用いて回路基板同士を電気接続した電子部品実装体の断面図である。２０１、２０２は電気接続した回路基板であり、２０３、２０４は回路基板２０１、２０２の絶縁材料である。回路基板の絶縁材料としては紙、ガラス織布、ガラス不織布、アラミド不織布などからなる補強材とエポキシ樹脂、シアネート樹脂、フェノール樹脂などからなる有機樹脂を前記補強材に含浸させたものなどが利用できる。また２０７、２０８、２０９は配線パターン、２０６、２０５は層間を接続するインナービアである。配線パターンは、例えば銅箔を利用することができ、化学エッチング法を用いて所望の配線パターンを形成することができる。またインナービア２０５，２０６は、ドリルやレーザで加工した穴に銅メッキや導電性ペーストで電気的に接続する方法が利用できる。
回路基板２０１，２０２には、半導体チップ２１５、２１２や、チップ部品２１１、２１０が搭載される。搭載方法は、半田による実装方法に限らず導電性接着剤を利用することができる。また半導体チップは、ワイヤーボンディング法、フリップチップ法などが利用でき、半導体チップ２１５、２１２はバンプ２１３を介してフリップチップ実装し、封止樹脂２１４で封止される。１００は図１に示した半導体パッケージであり、回路基板２０１と回路基板２０２を突起状電極１０５，１０６を介して電気的に接続させると同時に、回路基板２０１，２０２同士をはんだを用いて強固に接着固定させている。この際、半導体パッケージ１００と回路基板２０１，２０２の配線パターン２０８間を封止樹脂で固めることで更に強固な接着を果たすことが出来る。これにより、半導体パッケージ１００を回路基板２０１と回路基板２０２との単なる電気コネクターとして使用するだけでなく、半導体パッケージ１００自体が持つ様々な機能、例えば演算処理機能、スイッチ機能、メモリ保持機能等を利用することができる。この結果、高機能、精密、かつコンパクトな実装体とすることができる。
（実施形態２）（参考例）
図４は、実施形態１と同様の半導体パッケージ１００を用いて回路基板同士を電気接続した電子部品実装体の断面図である。３０１は回路基板であり、絶縁材３０３と配線パターン３０４、インナービア３０５を有している。回路基板３０１上には、半導体チップ３０６、チップ部品３０８、３０９、３１０が搭載されている。半導体パッケージ１００は、図１に示した構造であり、突起状電極１０５，１０６を有しており、別の回路基板３１２と半田による強固な固定により電気的、機械的に接続している。別の回路基板３１２は、実施形態１（参考例）で説明したような従来の回路基板に限らず、配線パターン３１３を有する有機フィルム３１４よりなるフレキシブル基板（ＦＰＣ）が利用できる。ＦＰＣは、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂を挙げることができる。これらは耐熱性に富みかつ可撓性(フレキシビリティー)を有することから折り曲げて利用することができる。
このように回路基板３０１とＦＰＣ３１２を電気的、機械的に効率よく接続できるだけでなく、本発明の半導体パッケージによれば更に半導体などの部品を搭載することができるので、高機能で小型な接続を行うことができる。
（実施形態３）
図５は、本実施形態による半導体パッケージ５００の構成を示す断面図である。図５において、５０１は半導体チップ、５０２は別の半導体チップである。半導体チップ５０１と５０２は、それぞれ回路面とは逆の背面を合わせた構成となっており、それぞれの回路面には突起状電極５０３と５０５に電気接続されている。５０６ａ，５０６ｂは、それぞれ半導体チップ５０１と５０２の表面に形成された下地電極である。
５０４は電気絶縁性封止樹脂成形体であり、半導体チップ５０１と５０２を保護している。半導体チップ５０１と５０２の背面同士を接着剤などで固定し、さらに前記トランスファー成形機を用いて回路面表面と同一面まで封止し、さらにそれぞれの半導体チップ５０１、５０２の回路面の電極に半田ボール等により突起状電極５０３，５０５を搭載することで得られる。
半導体チップ回路表面を保護するフィルムなどを接着した状態でトランスファー成形することで、回路面側の汚れを防ぐことができる。また回路面に突起状電極５０３，５０５を半田で形成する際、回路面電極にバリア層としてアルミニウム層、更に金メッキ層を形成することもできる。また半田はボールを直接搭載して加熱溶融させても良いし、クリーム半田ペーストを塗布し、加熱溶融させる方法で形成しても良い。
図６は、前記の半導体パッケージ５００を用いて回路基板同士を電気接続した電子部品実装体の断面図である。他の部品及び構造は図２と同様であるので、同一の符号を用いて説明を省略する。重要な点のみ説明すると、半導体パッケージ５００は、回路基板２０１と回路基板２０２を突起状電極を介して電気的に接続させると同時に、回路基板２０１，２０２同士をはんだを用いて強固に接着固定させている。この際、半導体パッケージ５００と回路基板２０１，２０２の配線パターン２０８間を封止樹脂で固めることで更に強固な接着を果たすことが出来る。これにより、半導体パッケージ５００を回路基板２０１と回路基板２０２との単なる電気コネクターとして使用するだけでなく、半導体パッケージ６００自体が持つ様々な機能を利用することができる。この結果、高機能、精密、かつコンパクトな実装体とすることができる。
（実施形態４）
図７は、本発明の別の一実施例による半導体パッケージ６００の構成を示す断面図である。図７において、６０１は半導体チップ、６０２は別の半導体チップである。半導体チップ６０１と６０２は、それぞれ回路基板６０３に回路面を上面とするようにフェースアップでダイボンディングされた構成となってなっており、回路基板６０３に直接搭載された半導体チップ６０１はワイヤーボンディング法で回路基板６０３上の配線パターンに電気接続されている。また半導体チップ６０２は、半導体チップ６０１上にフェースアップでダイボンディングされており、前記半導体チップ６０２上に形成された電極６０８ｂを介して突起電極６０７が形成されている。６０５は電気絶縁性封止樹脂成型体であり、半導体チップ６０１と６０２を保護している。半導体チップ６０１と６０２を接着剤などで固定し、さらに前記トランスファー成型機を用いて回路面表面と同一面まで封止されている。さらに前記回路基板６０３上に形成された配線パターン６０８ａに半田ボールにより突起状電極６０６を搭載することで得られる。半導体チップ回路表面を保護するフィルムなどを接着した状態でトランスファー成型することで、回路面側の汚れを防ぐことができる。また回路面に突起状電極６０７を半田で形成する際、回路面電極６０８ｂにバリア層としてアルミニウム層、更に金メッキ層を形成することもできる。また半田はボールを直接搭載して加熱溶融させても良いし、クリーム半田ペーストを塗布し、加熱溶融させる方法で形成しても良い。また半導体チップ上には前記回路面電極以外を保護するように窒化ケイ素、ポリイミドなどの保護膜（図示せず）を形成しても良い。さらに回路基板は、セラミック基板やガラスエポキシ基板などのプリント基板であっても良い。
図８は、前記の半導体パッケージ６００を用いて回路基板同士を電気接続した電子部品実装体の断面図である。他の部品及び構造は図３と同様であるので、同一の符号を用いて説明を省略する。重要な点のみ説明すると、半導体パッケージ６００は、回路基板３０１と回路基板３１２を突起状電極を介して電気的に接続させると同時に、回路基板３０１，３１２同士をはんだを用いて強固に接着固定させている。この際、半導体パッケージ６００と回路基板３０１，３１２の配線パターン間を封止樹脂で固めることで更に強固な接着を果たすことが出来る。これにより、半導体パッケージ６００を回路基板３０１と回路基板３１２との単なる電気コネクターとして使用するだけでなく、半導体パッケージ６００自体が持つ様々な機能を利用することができる。この結果、高機能、精密、かつコンパクトな実装体とすることができる。
（実施形態５）（参考例）
図９は、本実施形態による半導体パッケージの構成を示す断面図である。図９において、７０１は前記の半導体チップ７０２を内蔵した電気絶縁性封止樹脂成形体であり、７０３は配線パターン７０６ａ，７０６ｂを有するフレキシブル基板（ＦＰＣ）である。ＦＰＣ７０３は図９のように折り曲げられ、両表面の配線パターン７０６ａ，７０６ｂ上に突起状電極７０４，７０５が形成されている。ＦＰＣ７０３に半導体チップ７０２を搭載し、電気絶縁性封止樹脂により内蔵後、ＦＰＣを折り曲げて、前記電気絶縁性封止樹脂成形体上に接着させ前記のように突起状電極７０４，７０５を形成することで得られる。
前記ＦＰＣ７０３には、配線パターンが形成されておりＦＰＣ７０３を介して、突起状電極７０４と７０５の電気接続を行うことができる。本構成によれば、電気絶縁性封止樹脂成形体内にインナービアを形成する必要がなく、量産性、コストの面で有利である。得られた半導体パッケージ７００は、図３若しくは図４における半導体パッケージ１００、図６における半導体パッケージ５００又は図８における半導体パッケージ６００と同じように使用することができる。
（実施形態６）（参考例）
図１０は、本実施形態による半導体パッケージの構成を示す断面図である。図１０において、８０２は絶縁層と配線パターンを任意の層に形成し、その層間をインナービア接続した回路基板である。回路基板８０２には半導体チップ８０１が搭載され、ワイヤー８０３により、回路基板８０２の配線パターンに接続されている。また回路基板８０２の別の配線パターンには、ワイヤー８０５によりリードフレーム８０４に接続されている。リードフレーム８０４は図１０のように折り曲げられ、ワイヤーボンディングで接続されたワイヤー８０５が半導体パッケージの表面の露出するのを防いでいる。８０９は回路基板８０２表面に形成された配線パターンであり、この配線パターン８０９の表面には突起電極８０７が形成されている。
電気絶縁性封止樹脂成形体８０６は、この回路基板８０２と半導体チップ８０１、ワイヤー８０３、８０５、及びリードフレーム８０４を保護、固定するように封止されており、更に回路基板と前記電気絶縁性封止樹脂成形体表面に突起状電極８０７、８０８が形成されている。回路基板８０２としては紙、ガラス織布、ガラス不織布、アラミド不織布などからなる補強材とエポキシ樹脂、シアネート樹脂、フェノール樹脂などからなる有機樹脂を前記補強材に含浸させたものなどが利用でき、導電性ペーストによるインナービア接続したものが利用できる。半導体チップ８０１はフリップチップ法に限らずワイヤーボンディング法を用いても良い。
得られた半導体パッケージ８００は、図３若しくは図４における半導体パッケージ１００、図６における半導体パッケージ５００又は図８における半導体パッケージ６００と同じように使用することができる。
（実施形態７）（参考例）
図１１は、本実施形態による半導体パッケージの構成を示す断面図である。図１１において、９０２は前記と同様絶縁層と配線パターンを任意の層に形成し、その層間をインナービア接続した回路基板である。回路基板９０２には半導体チップ９０１がフリップチップ実装法で搭載され、バンプ９０３を介して、回路基板９０２の配線パターンに接続されている。また回路基板９０２の別の配線パターンには、金属ボール９０４により、突起状電極９０７に接続されている。９０８は回路基板９０２表面に形成された配線パターンであり、この配線パターン９０８上には突起電極９０６が形成されている。
電気絶縁性封止樹脂成形体９０５は、この回路基板９０２と半導体チップ９０１、金属ボール９０４を保護、固定するように封止されており、更に回路基板と前記電気絶縁性封止樹脂成形体表面に突起状電極９０６、９０７が形成された構造を有している。半導体チップ９０１を搭載した回路基板９０２に金属ボール９０４を搭載し、前記電気絶縁性封止樹脂により金属ボールを覆うように封止し、前記金属ボール９０４の表面のごく一部が露出するまで研磨し、さらに露出した金属ボールに突起状電極を形成することで得られる。金属ボール９０４は、銅、半田などに限らず樹脂ボールに金属を表面メッキしたものも利用できる。回路基板９０２と金属ボール９０４の接続は、半田に限らず導電性接着剤で実装することもできる。
また回路基板に複数の半導体を搭載し、それぞれの半導体チップの周辺に金属ボールをそれぞれ搭載し、封止、突起状電極の形成の後、レーザやダイシングにより個片にカットして作製することも可能である。
図１２Ａ−Ｂに上記構成の半導体パッケージの上下面から見た場合の概念図を示す。図１２Ａは、上から見た場合の平面図であり、１５１は前記電気絶縁性封止樹脂成形体、１５２は上部の突起状電極を示している。図１２Ｂは、回路基板面側から見た場合の裏面図であり、１５３は回路基板、１５４は回路基板１５３に形成されたグリッド状に配置された突起状電極である。図１２Ａでは、一部箇所しか突起状電極が配置されていないが、図１２Ｂのようにグリッド状に配置させることも可能である。上下面ともにグリッド状に配置させることでより高密度な接続を行うことができる。
図１３は、本実施形態の半導体パッケージ９００と図１の半導体パッケージ１００を用いて回路基板同士を電気接続した構成を示す断面図である。１８０、１８１は電気接続すべき回路基板であり、１８２、１８３は回路基板１８０、１８１の絶縁材料である。回路基板の絶縁材料としては実施の形態１と同様に紙、ガラス織布、ガラス不織布、アラミド不織布などからなる補強材とエポキシ樹脂、シアネート樹脂、フェノール樹脂などからなる有機樹脂を前記補強材に含浸させたものなどが利用できる。また１８６、２０９は前記回路基板１８０，１８１の配線パターンであり、１８５、１８４は層間を接続するインナービアである。
回路基板１８０，１８１には、半導体チップ１９０、１９１やチップ部品１８８、１８９が搭載される。また半導体チップは、フリップチップ実装法が利用でき、半導体チップ１９０，１９１はバンプを介して前記回路基板の配線パターンに接続されている。
前記回路基板１８０，１８１を電気的に狭ピッチで接続するための半導体パッケージは、本実施例では２つを用いた例を示している。図１３のように回路基板１８０，１８１の両端部付近に２つ基板間接続用半導体パッケージ１００，９００を用いることで狭ピッチに電気接続できるだけではなく、機械的強度にも優れた実装体が得られる。
（実施形態８）
図１４Ａ−Ｅは図７に示した半導体パッケージの製造工程の一実施形態を示す工程別断面図である。図１４Ａにおいて、１６３は回路基板、１６１は半導体チップ、１６８は半導体チップ１６１上に形成された電極、１６９ａ，１６９ｂは回路基板１６３の両表面に形成された配線パターンである。回路基板１６３上にダイボンドペーストを塗布し、半導体チップ１６１を搭載して加熱しダイボンドペーストを硬化させて得られる。ダイボンドペーストは、熱硬化樹脂に導電フィラーとしての銀粉を混合したものを用いることができる。ペーストの塗布は、印刷でも可能であるがディスペンサーで塗布しても良い。
次に、図１４Ｂのように半導体チップ１６１の電極パターンと回路基板の配線パターンに金線でワイヤーボンディングを行う。半導体チップ１６１の電極には金線がつきやすいようにアルミニウム電極を設ける方がよい。また回路基板の配線パターンは銅箔より化学エッチング法で形成されるが、銅電極の酸化によりワイヤーとの接着力の低下を防ぐため、５μｍ程度のニッケルメッキと、０．０５μｍ以上の金メッキを施したものを利用すると良い。ワイヤーボンディング法は、最初に半導体チップ１６１側の電極にボール形成した状態で加熱融着させ、次いで配線パターン側に接着させる方法がよい。
次に、図１４Ｃに示すようにもう一つの半導体チップ１６２を前記のようにダイボンドする。この際、半導体チップ１６１の回路面に搭載することになるので、半導体チップ１６１回路面はポリイミドなどの絶縁膜で保護する方がよい。１７０は半導体チップ１６２上に形成された電極である。
次に、図１４Ｄに示すように、半導体チップ１６２の回路面まで封止樹脂１６５で封止する。封止樹脂は、実施形態１で示した材料が利用できる。半導体チップ１６２全体を覆うように封止し、その後、半導体チップ１６２の表面の電極まで研磨して形成しても良い。
最後に、図１４Ｅに示すように回路基板１６３の表面の配線パターン１６９ａ及び半導体チップ１６２の表面の電極１７０に突起状電極１６６及び１６７を形成することで半導体パッケージが作製される。突起状電極１６６，１６７は、半田などの金属ボールに限らず、電極上に半田ペーストを印刷し、半田溶融により突起状電極を形成しても良い。
以上のように回路基板上に実装した半導体チップを２つ用いることで高機能で高密度な半導体パッケージ６００が得られる。そのうえ、回路基板を利用することで半導体チップと狭ピッチ接続した配線を再配線し、グリッド状に突起状電極である取り出し電極を形成できる。
上記態様において、大版の回路基板に複数の半導体チップを実装し、全体を電気絶縁性封止樹脂で封止した後、所望の形状に分割する方法が良い。一括して実装し、封止することが可能となり大量生産により低コスト化がはかることができるからである。
また上記態様において、前記電気絶縁性封止樹脂で封止する際、未硬化状態の熱硬化樹脂と無機フィラーの混合物をシート状に加工したもので半導体チップを埋設する方法がよい。半導体チップにダメージなくなく内蔵でき、内部応力も低減できるからである。
以下、さらに本発明の具体的な実施例を詳細に説明する。
（実施例１）
本発明の半導体パッケージの作製に際し、使用した回路基板はアラミド不織布にエポキシ樹脂を含浸したアラミドエポキシ多層基板を使用した。前記アラミドエポキシ多層基板は、１８μｍ厚みの銅箔を用い、導電性ペーストによるインナービア構造を有する多層基板であり、１２０ｍｍ×１２０ｍｍサイズ、０．４ｍｍ厚みの４層配線基板である。表面配線層は、５μｍのニッケルメッキ更に０．０５μｍ厚みの金メッキを施したものを使用した。
次いでアラミドエポキシ多層基板表面の半導体チップ搭載箇所に導電性ペーストを塗布し、次いで半導体チップ（１０ｍｍ×１０ｍｍ、厚み０．２ｍｍｔ）を縦６、横６合計３６個搭載した。半導体チップを搭載した多層基板を１５０℃、３０分間熱処理し、導電性接着剤の硬化を行った。半導体チップは実回路ではなく接続信頼性試験を行うためのアルミ配線のみ形成し、表面の接続部分を残してポリイミド樹脂絶縁層をコーティングしたものを用いた。このようにして作製した半導体チップ実装体に２５μｍ径の金ワイヤを用いて、前記多層基板の配線パターン部と前記半導体チップの電極をワイヤーボンディング法で接続した。更に半導体チップの上に同様の方法で別の半導体チップを導電性接着剤を用いて実装した。
このようにして作製した２つの半導体チップを実装した多層基板と、無機フィラーと熱硬化樹脂による電気絶縁性封止樹脂からなるシート状物を重ね、加熱加圧により半導体チップを前記混合物層に埋設した。加熱加圧する条件は、１５０℃に加熱した金型に半導体チップを実装した多層基板をセットし、さらに前記シート状物を配置して、金型で9.8×102Pa(100Kg/cm2)の圧力で加圧した。保持時間は１５分間とした。
使用した混合物シートは、下記の無機フィラーと熱硬化樹脂よりなる。本実施例に使用したシート状物の作製方法は、無機フィラーと液状の熱硬化樹脂を攪拌混合機を用いて混合した。使用した攪拌混合機は、所定の容量の容器に無機フィラーと液状の熱硬化樹脂を投入し、容器自体を回転させながら公転させるもので、比較的粘度が高くても充分な分散状態が得られる。実施した半導体内蔵モジュール用のシート状物の配合組成は以下に示す。
（１）無機フィラー：Ａｌ2Ｏ3 ９０重量％（昭和電工（株）製ＡＳ−４０、球状１２μm）
（２）熱硬化樹脂：液状エポキシ樹脂 ９．５重量％（日本レック（株）製 EF-450）
（３）その他：カーボンブラック ０．２重量％（東洋カーボン（株）製）
（４）カップリング剤 ０．３重量％（味の素（株）製 チタネート系 ４６Ｂ）
具体的作製方法は、上記組成で秤量・混合されたペースト状の混合物の所定量を取り、離型フィルム上に滴下させた。混合条件は、所定量の無機フィラーと前記液状エポキシ樹脂を容器に投入し、本容器ごと混練機によって混合した。混練機は、容器を公転させながら、自転させる方法により行われるもので、１０分程度の短時間で混練が行われる。また離型フィルムとして厚み７５μｍの表面にシリコンによる離型処理を施されたポリエチレンテレフタレートフィルムを用いた。
滴下させた離型フィルム上の混合物にさらに離型フィルムを重ね、加圧プレスで一定厚みになるようにプレスした。これにより前記混合物は、厚み５００μｍの粘着性のないシート状物に成形された。前記熱硬化エポキシ樹脂は、硬化開始温度が１３０℃であるため、前記熱処理条件下では、未硬化状態（Ｂステージ）であり、以降の工程で加熱により再度溶融させることができる。
このようにして得られたシート状物の両面の離型フィルムを剥離し、前述の方法で半導体チップを埋設・硬化させた。半導体チップの埋設は１５０℃の温度、０．４MPａの圧力で加熱加圧し、２時間保持して完全硬化を行った。
このようにして作製された半導体チップを埋設させた多層基板を埋設した半導体表面側から研磨し、半導体チップの表面電極部分まで研磨した（図１４Ｄ参照）。研磨は、通常のラッピングマシンを用いて０．８ｍｍの厚みになるまで研磨した。
このようにして作製された半導体パッケージ６００は、アルミナを無機フィラーとして使用しているので、従来のガラスエポキシ基板に比べ約２０倍以上の熱伝導性が得られた。同様にして各種の無機フィラーをアルミナに代えて用いた場合、ＡｌＮ、ＭｇＯを用いた場合でも、それ以上の熱伝導度を発揮することが判った。
また、非晶質ＳｉＯ2を用いた場合では、熱膨張係数がシリコン半導体に近い熱膨張係数のものが得られる。これにより、半導体を直接実装するフリップチップ用基板としても有望である。更にＡｌＮの良好な熱伝導性を利用すれば、セラミック基板に近い熱伝導性が得られる。またＢＮを添加した場合、高熱伝導でしかも低熱膨張性が得られる。特にアルミナを用いた系では、８５重量％以上で良好な熱伝導度が得られ、コストも安いことから高熱伝導パッケージとして有望である。また、ＳｉＯ2を用いた系では、誘電率が他に比べ低いものが得られ、かつ比重も軽いことから携帯電話などの高周波用途に有効である。
最後に、半田ボール搭載機を用いて０．４ｍｍ径の半田ボールを多層基板及び半導体チップ電極に搭載した。以上の方法で半導体パッケージが作製される。
また本発明の半導体モジュールの配線パターン上に更に半導体チップや電子部品を実装することができるので極めて高密度実装した半導体モジュールが得られる。
このようにして作製された半導体パッケージは、回路基板同士を接続することができるだけでなく、半導体チップ側に作製した突起状電極上にも半導体チップや受動部品を搭載することができるので、より高密度なパッケージとなるという格別の効果もある。
なお上記実装した半導体チップを埋設する際、１５０℃の温度で硬化するまで加圧処理を行ったが、前記熱硬化樹脂の硬化開始温度以下である１００℃で２分間加圧し、熱硬化樹脂の溶融粘度を利用して埋設した後、さらに圧力を開放して１５０℃に加熱して硬化を行うことも有効である。半導体を埋設することと、熱硬化樹脂を硬化させることを別々に行うことができるので、加圧が必要な埋設を短時間で行い、硬化に要する工程をまとめてバッチ処理できるので、トータルの所用時間を短縮化することができるという格別の効果もある。
次に図８に示すように、前記の半導体パッケージ６００を用いて回路基板３０１と回路基板３１２を突起状電極を介して電気的に接続させると同時に、回路基板３０１，３１２同士をはんだを用いて強固に接着固定させた。
具体的には、全層インナーピア構成の回路基板３０１である４層配線構造のアラミドエポキシ樹脂基板を用いた。本アラミドエポキシ樹脂基板は、はんだ付けが容易なように配線パターンに前記と同じ仕様でニッケル及び金めっきを施しており、この金めっき処理した配線パターン上にはんだペーストをメタルマスクを用いて印刷した。はんだ材料は、Ｓｎ−Ａｇ−ＣｕによるＰｂフリーはんだを使用した。はんだ印刷した部分に前記半導体パッケージ６００を位置合わせして搭載した。この後、はんだリフロー装置を用いて、前記半導体パッケージ６００を搭載したアラミドエポキシ樹脂基板３０１をはんだ付けした。リフロー条件は、１５０℃で一旦保持し、さらに２５０℃に加熱するプロファイルであり、２５０℃の保持時間は約１０秒間とした。これにより半導体パッケージ６００上の突起電極とアラミドエポキシ樹脂基板３０１上の配線パターン３０４を電気的・機械的にはんだにより接続された。次いで半導体パッケージ６００の別の突起電極とＦＰＣ３１２の配線パターンとの接続をおこなった。ＦＰＣ３１２は、ポリイミドをベースフィルムとし、両面に配線パターンを接着層を介して接続した。前記のようにＦＰＣ３１２の配線パターン３１３上に前記と同様のはんだペーストをメタルマスクを用いて印刷し、前記半導体パッケージ６００の前記と異なる突起電極側に位置合わせして重ね、位置を保持しながらリフロー装置ではんだ付けを行った。これによりアラミドエポキシ樹脂基板３０１とＦＰＣ３１２の所望の配線パターン同士を半導体パッケージ６００の突起電極を介して電気的、機械的に接続することができた。
半導体やチップ部品を搭載した高密度なアラミドエポキシ樹脂基板３０１の信号の入出力取り出しとしてＦＰＣを搭載しただけでなく、２つの半導体チップを内蔵した半導体パッケージ６００の接続を利用することで、入出力だけではなく半導体パッケージ６００の持つ機能を併せ持つ高密度実装体が得られた。
本実装体は、従来のコネクタより小型で、しかも狭ピッチに対応できるだけでなく機械的にも強固な接続が得られ、小型化にも効果的であった。
上記実施例では、半導体チップの実装方法をワイヤーボンディング法で行ったが、導電性ペーストや半田バンプを用いたフリップチップ実装法や導電性フィラーを熱硬化樹脂シート中に分散させ、バンプの圧縮でバンプ部分だけ導電性を発揮させる方法でもよい。
なお本発明では２つの半導体チップを使用したが１つの半導体チップで貫通した電極を形成し半導体チップの両表面から突起状電極を取り出す構成にしても良い。
本発明の実施形態１（参考例）における電子部品実装体に用いる電子部品パッケージの構造を示す断面図である。 本発明の実施形態１（参考例）における電子部品実装体に用いる別の電子部品パッケージの構造を示す断面図である。 本発明の実施形態１（参考例）における電子部品実装体の構造を示す断面図である。 本発明の実施形態２（参考例）における電子部品実装体の構造を示す断面図である。 本発明の実施形態３における電子部品実装体に用いる電子部品パッケージの構造を示す断面図である。 本発明の実施形態３における電子部品実装体の構造を示す断面図である。 本発明の実施形態４における電子部品実装体に用いる電子部品パッケージの構造を示す断面図である。 本発明の実施形態４における電子部品実装体の構造を示す断面図である。 本発明の実施形態５（参考例）における電子部品実装体に用いる電子部品パッケージの構造を示す断面図である。 本発明の実施形態６（参考例）における電子部品実装体に用いる電子部品パッケージの構造を示す断面図である。 本発明の実施形態７（参考例）における電子部品実装体に用いる電子部品パッケージの構造を示す断面図である。 Ａは本発明の実施形態７（参考例）における電子部品パッケージを上から見た概略平面図、Ｂは同裏面図。 本発明の実施形態７（参考例）における電子部品実装体の構造を示す断面図である。 Ａ−Ｅは本発明の実施形態８における電子部品パッケージの製造工程を示す断面図である。
符号の説明
100 半導体パッケージ
101 電気絶縁性封止樹脂
102,212,215,306 半導体チップ
103,205,206,305 インナービア
104,213 バンプ
105,106 突起状電極
107a,107b 電極
201,202,301,312 回路基板
203,204,303 絶縁材料
207,208,209,304,313 配線パターン
210,211,308,309,310 チップ部品
214 封止樹脂
312 フレキシブル基板（ＦＰＣ）
314 有機フィルム

Claims (6)

  1. 少なくとも表面に配線を有する回路基板と、前記基板間に固定された電子部品パッケージを含む電子部品実装体であって、
    前記電子部品パッケージは、無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に能動部品及び受動部品から選ばれる少なくとも一つの電子部品が内蔵され、
    前記電気絶縁性封止樹脂成形体両面には突起状電極が配列されており、
    前記電子部品は前記突起状電極の少なくとも一部と電気接続しており、
    前記電子部品パッケージは、電子部品パッケージ回路基板と、前記電子部品パッケージ回路基板の電気絶縁性封止樹脂成形体接着面と反対面の任意の位置に突起状電極と、前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に突起状電極とを含み、前記電気絶縁性封止樹脂成形体の内部に少なくとも２つの半導体素子が内蔵され、
    第１の半導体素子が前記電子部品パッケージ回路基板に実装されワイヤーボンディングにより回路形成面と前記電子部品パッケージ回路基板が電気接続され、
    第２の半導体素子が前記第１の半導体素子の上に接着され、
    前記第２の半導体素子の回路形成面が、前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に形成された前記突起状電極に電気接続されていることを特徴とする電子部品実装体。
  2. 前記内蔵した半導体素子が、前記電子部品パッケージ回路基板に実装されワイヤーボンディングにより回路形成面と前記電子部品パッケージ回路基板が電気接続され、前記電子部品パッケージ回路基板側の突起状電極と前記電気絶縁性封止樹脂成形体側の突起状電極間の電気接続が、リードフレームとボンディングワイヤーによって形成されている請求項１に記載の電子部品実装体。
  3. 前記内蔵した半導体素子が前記電子部品パッケージ回路基板に実装され、フリップチップにより回路形成面と前記電子部品パッケージ回路基板が電気接続され、前記電子部品パッケージ回路基板側の突起状電極と前記電気絶縁性封止樹脂成形体側の突起状電極間の電気接続が、金属ボールによって形成されている請求項１に記載の電子部品実装体。
  4. 少なくとも表面に配線を有する回路基板と、前記回路基板間に電子部品パッケージを機械的に固定し、かつ電気的に接続して電子部品実装体を製造する方法であって、
    無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に能動部品及び受動部品から選ばれる少なくとも一つの電子部品を埋め込んで電子部品パッケージを準備し、
    前記電気絶縁性封止樹脂成形体両面には突起状電極を配列し、その際に前記電子部品パッケージから前記電気絶縁性封止樹脂成形体の外部に取り出した配線を前記一部の突起状電極と電気的に接続し、
    前記突起状電極と前記回路基板の配線を電気的に接続し、
    前記電子部品が２つの半導体素子であり、
    前記２つの半導体素子の回路形成面と反対面同士を接着させ、
    前記２つの半導体素子のそれぞれの回路形成面と面一に電気絶縁性封止樹脂で封止し、
    前記２つの半導体素子のそれぞれの表面に突起状電極を形成することを特徴とする電子部品実装体の製造方法。
  5. 少なくとも表面に配線を有する回路基板と、前記回路基板間に電子部品パッケージを機械的に固定し、かつ電気的に接続して電子部品実装体を製造する方法であって、
    無機質フィラーと樹脂を含む電気絶縁性封止樹脂成形体の内部に能動部品及び受動部品から選ばれる少なくとも一つの電子部品を埋め込んで電子部品パッケージを準備し、
    前記電気絶縁性封止樹脂成形体両面には突起状電極を配列し、その際に前記電子部品パッケージから前記電気絶縁性封止樹脂成形体の外部に取り出した配線を前記一部の突起状電極と電気的に接続し、
    前記突起状電極と前記回路基板の配線を電気的に接続し、
    前記電子部品パッケージは、電子部品パッケージ回路基板と、前記電子部品パッケージ回路基板の電気絶縁性封止樹脂成形体接着面と反対面の任意の位置に突起状電極を含み、かつ前記電気絶縁性封止樹脂成形体の前記電子部品パッケージ回路基板接着面と反対面の任意の位置に突起状電極を有し、前記電気絶縁性封止樹脂成形体の内部に少なくとも２つの半導体素子が内蔵されており、
    前記電子部品パッケージ回路基板に第１の半導体素子をダイボンドし、
    前記第１の半導体素子の電極と前記電子部品パッケージ回路基板の配線パターンとをワイヤーボンディング法で接続し、
    前記接続した半導体上に別途用意した第２の半導体素子を接着し、
    前記搭載した第２の半導体素子表面までを電気絶縁性封止樹脂で封止し、
    前記封止された半導体素子表面と、前記電子部品パッケージ回路基板の電極に突起状電極を形成することを特徴とする電子部品実装体の製造方法。
  6. 前記半導体素子の封止を、前記封止樹脂を用いてトランスファー成形法で行う請求項４又は５に記載の電子部品パッケージの製造方法。
JP2004134284A 2003-05-14 2004-04-28 電子部品実装体及びその製造方法 Expired - Lifetime JP4503349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004134284A JP4503349B2 (ja) 2003-05-14 2004-04-28 電子部品実装体及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003135799 2003-05-14
JP2004134284A JP4503349B2 (ja) 2003-05-14 2004-04-28 電子部品実装体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004363566A JP2004363566A (ja) 2004-12-24
JP4503349B2 true JP4503349B2 (ja) 2010-07-14

Family

ID=34067220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004134284A Expired - Lifetime JP4503349B2 (ja) 2003-05-14 2004-04-28 電子部品実装体及びその製造方法

Country Status (1)

Country Link
JP (1) JP4503349B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102095221B1 (ko) * 2018-11-22 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4864810B2 (ja) * 2007-05-21 2012-02-01 新光電気工業株式会社 チップ内蔵基板の製造方法
JP2010192812A (ja) * 2009-02-20 2010-09-02 Sharp Corp 電子機器モジュール
US8237272B2 (en) 2010-02-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
JP2011243897A (ja) 2010-05-21 2011-12-01 Fujitsu Ltd 多層プリント基板及びその製造方法
US9202789B2 (en) * 2014-04-16 2015-12-01 Qualcomm Incorporated Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
CN209691516U (zh) * 2016-04-14 2019-11-26 株式会社村田制作所 无源元件阵列和印刷布线板
KR101999608B1 (ko) 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
KR20190013051A (ko) * 2017-07-31 2019-02-11 삼성전기주식회사 팬-아웃 반도체 패키지
US10418255B2 (en) * 2017-12-01 2019-09-17 Micron Technology, Inc. Semiconductor device packages and related methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304693A (ja) * 1991-04-01 1992-10-28 Matsushita Electric Ind Co Ltd チップ実装体と複合チップ実装体
JP2001077294A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2001230515A (ja) * 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2002314034A (ja) * 2001-04-18 2002-10-25 Mitsubishi Electric Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304693A (ja) * 1991-04-01 1992-10-28 Matsushita Electric Ind Co Ltd チップ実装体と複合チップ実装体
JP2001077294A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2001230515A (ja) * 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2002314034A (ja) * 2001-04-18 2002-10-25 Mitsubishi Electric Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102095221B1 (ko) * 2018-11-22 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법

Also Published As

Publication number Publication date
JP2004363566A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
US7141874B2 (en) Electronic component packaging structure and method for producing the same
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
KR100507791B1 (ko) 부품 내장 모듈과 그 제조 방법
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
US7390692B2 (en) Semiconductor device and method for manufacturing the same
JP4135565B2 (ja) 電子回路装置およびその製造方法
JP2006120935A (ja) 半導体装置及びその製造方法
JP2002134653A (ja) 半導体装置とその製造方法
WO2005076351A1 (ja) 部品内蔵モジュールおよびその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP3565090B2 (ja) 半導体装置の製造方法
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2001237586A (ja) 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
JP2000243864A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2004172597A (ja) 半導体装置およびその製造方法
JP2011204811A (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
JP2005045228A (ja) 光学情報記録媒体とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent or registration of utility model

Ref document number: 4503349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4