JP2002314034A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002314034A JP2002314034A JP2001119163A JP2001119163A JP2002314034A JP 2002314034 A JP2002314034 A JP 2002314034A JP 2001119163 A JP2001119163 A JP 2001119163A JP 2001119163 A JP2001119163 A JP 2001119163A JP 2002314034 A JP2002314034 A JP 2002314034A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- semiconductor element
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 基板に半導体素子を搭載した半導体装置の全
体の厚みを薄く抑える。 【解決手段】 半導体装置は、電極を有する半導体素子
８ａ，８ｂと、前記半導体素子８ａ，８ｂを少なくとも
一方の側に開放された内部に収めるための収容部を含む
基板４と、前記電極に対応する位置に配置された導電部
２を表面に有するフィルム１ａ，１ｂとを備え、前記半
導体素子８ａ，８ｂは、前記収容部の内部に収容され、
前記フィルム１ａ，１ｂは、前記基板４の少なくとも一
方の側において前記導電部２を前記基板４に対向させる
ようにして配置されており、前記電極は、対応する前記
導電部２に電気的に接続されている。
体の厚みを薄く抑える。 【解決手段】 半導体装置は、電極を有する半導体素子
８ａ，８ｂと、前記半導体素子８ａ，８ｂを少なくとも
一方の側に開放された内部に収めるための収容部を含む
基板４と、前記電極に対応する位置に配置された導電部
２を表面に有するフィルム１ａ，１ｂとを備え、前記半
導体素子８ａ，８ｂは、前記収容部の内部に収容され、
前記フィルム１ａ，１ｂは、前記基板４の少なくとも一
方の側において前記導電部２を前記基板４に対向させる
ようにして配置されており、前記電極は、対応する前記
導電部２に電気的に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、ＬＳＩ（Large Scale Integrated）チップなどを薄
く高密度に実装した半導体装置に関するものである。
に、ＬＳＩ（Large Scale Integrated）チップなどを薄
く高密度に実装した半導体装置に関するものである。
【０００２】
【従来の技術】従来、ＬＳＩチップなどの半導体素子を
複数積層して高密度の半導体装置を構成したい場合は、
たとえば、特開平９−２３２３７８号公報に開示されて
いるような技術が用いられていた。すなわち、基板の表
面に複数の半導体素子を、フリップチップボンディング
やワイヤボンディングによって積み重ねていく構造が採
用されていた。
複数積層して高密度の半導体装置を構成したい場合は、
たとえば、特開平９−２３２３７８号公報に開示されて
いるような技術が用いられていた。すなわち、基板の表
面に複数の半導体素子を、フリップチップボンディング
やワイヤボンディングによって積み重ねていく構造が採
用されていた。
【０００３】図６を参照して、一例を示す。第１の半導
体素子１１１の裏面にバンプ７を設けておき、基板１０
４の主表面に対してバンプ７を介して第１の半導体素子
１１１をフリップチップボンディングによって接合す
る。一方、第２の半導体素子１１２は、第１の半導体素
子１１１の上面に対して、接着剤１１５によって接着さ
れる。この第２の半導体素子１１２は、上面に外部電極
が設けられており、この外部電極から基板１０４に設け
られた電極に対しては、ワイヤ１１３を用いたワイヤボ
ンディングによって電気的に接続される。必要な接続が
なされた後に、基板１０４に搭載された第１の半導体素
子１１１、第２の半導体素子１１２、ワイヤ１１３など
は封止樹脂１１０によって封止される。
体素子１１１の裏面にバンプ７を設けておき、基板１０
４の主表面に対してバンプ７を介して第１の半導体素子
１１１をフリップチップボンディングによって接合す
る。一方、第２の半導体素子１１２は、第１の半導体素
子１１１の上面に対して、接着剤１１５によって接着さ
れる。この第２の半導体素子１１２は、上面に外部電極
が設けられており、この外部電極から基板１０４に設け
られた電極に対しては、ワイヤ１１３を用いたワイヤボ
ンディングによって電気的に接続される。必要な接続が
なされた後に、基板１０４に搭載された第１の半導体素
子１１１、第２の半導体素子１１２、ワイヤ１１３など
は封止樹脂１１０によって封止される。
【０００４】あるいは、図７に示すように、第１の半導
体素子２１１をフリップチップボンディングにせずに、
第１の半導体素子２１１、第２の半導体素子２１２とも
それぞれ接着剤２１５ａ，２１５ｂによって下面を接着
することとしてもよい。この例の場合、第１の半導体素
子２１１と第２の半導体素子２１２との上面の面積の差
を利用して、露出した第１の半導体素子２１１の上面か
らワイヤ２１３ａを用いたワイヤボンディングによっ
て、基板２０４に対する電気的接続が行なわれる。第２
の半導体素子２１２からは、ワイヤ２１３ｂを用いたワ
イヤボンディングによって、基板２０４に対する電気的
接続が行なわれる。この場合も、必要な接続がなされた
後に、基板２０４に搭載された第１の半導体素子２１
１、第２の半導体素子２１２、ワイヤ２１３ａ，２１３
ｂなどは封止樹脂２１０によって封止される。
体素子２１１をフリップチップボンディングにせずに、
第１の半導体素子２１１、第２の半導体素子２１２とも
それぞれ接着剤２１５ａ，２１５ｂによって下面を接着
することとしてもよい。この例の場合、第１の半導体素
子２１１と第２の半導体素子２１２との上面の面積の差
を利用して、露出した第１の半導体素子２１１の上面か
らワイヤ２１３ａを用いたワイヤボンディングによっ
て、基板２０４に対する電気的接続が行なわれる。第２
の半導体素子２１２からは、ワイヤ２１３ｂを用いたワ
イヤボンディングによって、基板２０４に対する電気的
接続が行なわれる。この場合も、必要な接続がなされた
後に、基板２０４に搭載された第１の半導体素子２１
１、第２の半導体素子２１２、ワイヤ２１３ａ，２１３
ｂなどは封止樹脂２１０によって封止される。
【０００５】
【発明が解決しようとする課題】上述のように、基板の
上に単に半導体素子を積み重ねる構造では、出来上がる
半導体装置全体の厚みは、少なくとも基板の厚みと各半
導体素子本体の厚みとの和より大きくなる。実際には、
これらの接続に用いたワイヤやバンプの高さも影響する
ため、さらに厚みが大きくなる傾向にある。
上に単に半導体素子を積み重ねる構造では、出来上がる
半導体装置全体の厚みは、少なくとも基板の厚みと各半
導体素子本体の厚みとの和より大きくなる。実際には、
これらの接続に用いたワイヤやバンプの高さも影響する
ため、さらに厚みが大きくなる傾向にある。
【０００６】そこで、本発明は、このように半導体素子
を搭載してパッケージ化した後の状態での全体の厚みを
薄く抑えた半導体装置を提供することを目的とする。
を搭載してパッケージ化した後の状態での全体の厚みを
薄く抑えた半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明に基づく半導体装置は、電極を有する半導体
素子と、上記半導体素子を内部に収めるための、少なく
とも一方の側に開放された収容部を含む基板と、上記電
極に対応する位置に配置された導電部を表面に有するフ
ィルムとを備え、上記半導体素子は、上記収容部の内部
に収容され、上記フィルムは、上記基板の少なくとも一
方の側において上記導電部を上記基板に対向させるよう
にして配置されており、上記電極は、対応する上記導電
部に電気的に接続されている。この構成を採用すること
により、半導体素子が基板内の収容部に収容されるた
め、薄いパッケージの半導体装置とすることができる。
め、本発明に基づく半導体装置は、電極を有する半導体
素子と、上記半導体素子を内部に収めるための、少なく
とも一方の側に開放された収容部を含む基板と、上記電
極に対応する位置に配置された導電部を表面に有するフ
ィルムとを備え、上記半導体素子は、上記収容部の内部
に収容され、上記フィルムは、上記基板の少なくとも一
方の側において上記導電部を上記基板に対向させるよう
にして配置されており、上記電極は、対応する上記導電
部に電気的に接続されている。この構成を採用すること
により、半導体素子が基板内の収容部に収容されるた
め、薄いパッケージの半導体装置とすることができる。
【０００８】上記発明において好ましくは、上記半導体
素子は、第１の半導体素子と、第２の半導体素子とを含
み、上記第１の半導体素子と、上記第２の半導体素子と
は、上記収容部内において平面的に見て少なくとも一部
が重なり合う位置関係にありながら、互いに反対側に上
記電極を有し、上記フィルムは、上記基板の両面側にお
いて上記導電部を上記基板に対向させるようにして配置
されており、上記電極は、対応する上記導電部に電気的
に接続されている。この構成を採用することにより、収
容部内に半導体素子を２層重ねて収容し、かつ、電極と
導電部との接続も行なうことができる。したがって、よ
り多くの半導体素子を含む半導体装置においても薄型化
を図ることができる。
素子は、第１の半導体素子と、第２の半導体素子とを含
み、上記第１の半導体素子と、上記第２の半導体素子と
は、上記収容部内において平面的に見て少なくとも一部
が重なり合う位置関係にありながら、互いに反対側に上
記電極を有し、上記フィルムは、上記基板の両面側にお
いて上記導電部を上記基板に対向させるようにして配置
されており、上記電極は、対応する上記導電部に電気的
に接続されている。この構成を採用することにより、収
容部内に半導体素子を２層重ねて収容し、かつ、電極と
導電部との接続も行なうことができる。したがって、よ
り多くの半導体素子を含む半導体装置においても薄型化
を図ることができる。
【０００９】上記発明において好ましくは、上記半導体
素子と上記フィルムとの間の間隙が樹脂で封止されてい
る。この構成を採用することにより、半導体素子とフィ
ルムとの接合箇所がより確実に保護され、信頼性の高い
半導体装置とすることができる。
素子と上記フィルムとの間の間隙が樹脂で封止されてい
る。この構成を採用することにより、半導体素子とフィ
ルムとの接合箇所がより確実に保護され、信頼性の高い
半導体装置とすることができる。
【００１０】上記発明において好ましくは、上記収容部
は、上記基板に設けられた貫通孔である。この構成を採
用することにより、基板の厚み全体を収容部として利用
することができる。また、半導体素子の電極の取出しを
基板のどちら側の面からも行なうことができ、設計の自
由度が高くなる。
は、上記基板に設けられた貫通孔である。この構成を採
用することにより、基板の厚み全体を収容部として利用
することができる。また、半導体素子の電極の取出しを
基板のどちら側の面からも行なうことができ、設計の自
由度が高くなる。
【００１１】上記発明において好ましくは、上記収容部
は、上記基板の一方の面に設けられた凹部である。この
構成を採用することにより、収容部内に半導体素子を収
容しつつ、同じ領域の反対側の面においては、基板表面
を実装に利用することができる。
は、上記基板の一方の面に設けられた凹部である。この
構成を採用することにより、収容部内に半導体素子を収
容しつつ、同じ領域の反対側の面においては、基板表面
を実装に利用することができる。
【００１２】
【発明の実施の形態】（実施の形態１） （構成）図１〜図３を参照して、本発明に基づく実施の
形態１における半導体装置について説明する。
形態１における半導体装置について説明する。
【００１３】まず、一例を図１に示す。この半導体装置
は、ポリイミド、エポキシなどからなる樹脂フィルム１
ａ，１ｂを備えている。樹脂フィルム１ａ，１ｂの間に
は、半導体素子８ａ，８ｂおよび基板４がサンドイッチ
状に挟みこまれている。基板４は、図１中では左右に分
かれて見えるが、つながった１枚の基板であり、セラミ
ックないし樹脂からなる。基板４は、半導体素子８ａ，
８ｂを内部に収めるための収納部として、半導体素子８
ａ，８ｂの平面的に見た形状に対応して貫通した孔が設
けられている。
は、ポリイミド、エポキシなどからなる樹脂フィルム１
ａ，１ｂを備えている。樹脂フィルム１ａ，１ｂの間に
は、半導体素子８ａ，８ｂおよび基板４がサンドイッチ
状に挟みこまれている。基板４は、図１中では左右に分
かれて見えるが、つながった１枚の基板であり、セラミ
ックないし樹脂からなる。基板４は、半導体素子８ａ，
８ｂを内部に収めるための収納部として、半導体素子８
ａ，８ｂの平面的に見た形状に対応して貫通した孔が設
けられている。
【００１４】半導体素子８ａ，８ｂは、それぞれ表面に
電極として、金などからなるバンプ７を有するが、これ
らバンプ７を互いに反対側に向けた状態で、平面的に見
て重なり合う位置関係で配置されている。すなわち、半
導体素子８ａ，８ｂは、いわば背中合わせの関係であ
る。半導体素子８ａと半導体装置８ｂとは、直接接して
いないが、接していても本発明の適用を妨げない。もっ
とも、半導体素子８ａ，８ｂからの放熱特性を考慮した
場合、互いに直接接することなく間隙を設けておくこと
が望ましい。
電極として、金などからなるバンプ７を有するが、これ
らバンプ７を互いに反対側に向けた状態で、平面的に見
て重なり合う位置関係で配置されている。すなわち、半
導体素子８ａ，８ｂは、いわば背中合わせの関係であ
る。半導体素子８ａと半導体装置８ｂとは、直接接して
いないが、接していても本発明の適用を妨げない。もっ
とも、半導体素子８ａ，８ｂからの放熱特性を考慮した
場合、互いに直接接することなく間隙を設けておくこと
が望ましい。
【００１５】半導体素子８ａ，８ｂは、バンプ７を介し
て、フィルム１ａ，１ｂの表面に設けられた導電部２に
電気的に接続されている。導電部２は、銅などからな
り、フィルム１ａ，１ｂの表面において、バンプ７に対
応する位置に予め設けられている。バンプ７と導電部２
とは、異方性導電樹脂や絶縁樹脂を用いて熱圧着された
り、金属接合されたり、はんだなどの金属を介在させて
接合されている。
て、フィルム１ａ，１ｂの表面に設けられた導電部２に
電気的に接続されている。導電部２は、銅などからな
り、フィルム１ａ，１ｂの表面において、バンプ７に対
応する位置に予め設けられている。バンプ７と導電部２
とは、異方性導電樹脂や絶縁樹脂を用いて熱圧着された
り、金属接合されたり、はんだなどの金属を介在させて
接合されている。
【００１６】フィルム１ａ，１ｂの表面に設けられた導
電部２としては、上述のように半導体素子８ａ，８ｂと
の直接接続のためのもの以外に、基板４との接続のため
のものもある。基板４の表裏にも導電部２が設けられて
おり、必要に応じて、基板４の表裏を貫通する導体部分
によって表裏間で電気的に接続が確保されている。
電部２としては、上述のように半導体素子８ａ，８ｂと
の直接接続のためのもの以外に、基板４との接続のため
のものもある。基板４の表裏にも導電部２が設けられて
おり、必要に応じて、基板４の表裏を貫通する導体部分
によって表裏間で電気的に接続が確保されている。
【００１７】基板４の表裏にある導電部２と、フィルム
１ａ，１ｂの表面に設けられた導電部２の一部とは、互
いに対応する位置関係に配置されており、この例では、
はんだ３を介在させて接合されている。他に異方性導電
樹脂や絶縁樹脂を用いて熱圧着したり、金属接合した
り、はんだ以外の金属を介在させて接合したりしてもよ
い。
１ａ，１ｂの表面に設けられた導電部２の一部とは、互
いに対応する位置関係に配置されており、この例では、
はんだ３を介在させて接合されている。他に異方性導電
樹脂や絶縁樹脂を用いて熱圧着したり、金属接合した
り、はんだ以外の金属を介在させて接合したりしてもよ
い。
【００１８】フィルム１ａの下面には、この半導体装置
をさらに外部の電極などに接続するためのはんだボール
６が設けられており、半導体素子８ａ，８ｂからバンプ
７によって引出された配線のうち必要なものは、最終的
にははんだボール６に電気的に接続されている。
をさらに外部の電極などに接続するためのはんだボール
６が設けられており、半導体素子８ａ，８ｂからバンプ
７によって引出された配線のうち必要なものは、最終的
にははんだボール６に電気的に接続されている。
【００１９】（作用・効果）この構造によれば、半導体
素子８ａ，８ｂが基板４内の収容部に収容されているの
で、薄いパッケージの半導体装置が形成できる。また、
この半導体装置をフィルム１ａ，１ｂに半導体素子８
ａ，８ｂを接合したものを予め製造し、その状態で良否
の検査を行なった後、良品のみを基板４と共に組み立て
て半導体装置を製造することができるので安価で歩留ま
り良く半導体装置を製造することができる。
素子８ａ，８ｂが基板４内の収容部に収容されているの
で、薄いパッケージの半導体装置が形成できる。また、
この半導体装置をフィルム１ａ，１ｂに半導体素子８
ａ，８ｂを接合したものを予め製造し、その状態で良否
の検査を行なった後、良品のみを基板４と共に組み立て
て半導体装置を製造することができるので安価で歩留ま
り良く半導体装置を製造することができる。
【００２０】あるいは、図２に示すように、半導体素子
８ａ，８ｂとフィルム１ａ，１ｂとの間に封止樹脂１０
を充填してもよい。このようにすれば、半導体素子８
ａ，８ｂとフィルム１ａ，１ｂとの接合箇所がより確実
に保護され、半導体装置として、信頼性を高めることが
できる。
８ａ，８ｂとフィルム１ａ，１ｂとの間に封止樹脂１０
を充填してもよい。このようにすれば、半導体素子８
ａ，８ｂとフィルム１ａ，１ｂとの接合箇所がより確実
に保護され、半導体装置として、信頼性を高めることが
できる。
【００２１】あるいは、図３に示すように、図１や図２
に示したような構造のものを複数積み重ねてもよい。こ
の場合はんだボール６は最下層のフィルム１ａにのみ設
けられる。図３では、断面図であるので、半導体素子８
ｃのバンプ７からつながる導電部２にはその先の接続が
ないように見えるが、フィルム１ｃ上で配線を引き回さ
れてからフィルム１ｂへと接続されている。このような
積層は２段に限らず、フィルム１ｄの上にさらに同様に
積み重ねていってもよい。このようにすれば、多数の半
導体素子を含む半導体装置にも対応することができる。
に示したような構造のものを複数積み重ねてもよい。こ
の場合はんだボール６は最下層のフィルム１ａにのみ設
けられる。図３では、断面図であるので、半導体素子８
ｃのバンプ７からつながる導電部２にはその先の接続が
ないように見えるが、フィルム１ｃ上で配線を引き回さ
れてからフィルム１ｂへと接続されている。このような
積層は２段に限らず、フィルム１ｄの上にさらに同様に
積み重ねていってもよい。このようにすれば、多数の半
導体素子を含む半導体装置にも対応することができる。
【００２２】（実施の形態２）図４、図５を参照して本
発明に基づく実施の形態２における半導体装置について
説明する。実施の形態１では、１枚の基板４の収容部内
に背中合わせに２つの半導体素子８ａ，８ｂを配置した
が、本実施の形態では、収容部は、貫通孔とは限らな
い。収容部は、半導体素子を入れることができるよう
に、基板の少なくとも一方の側に開放されたものであれ
ばよい。
発明に基づく実施の形態２における半導体装置について
説明する。実施の形態１では、１枚の基板４の収容部内
に背中合わせに２つの半導体素子８ａ，８ｂを配置した
が、本実施の形態では、収容部は、貫通孔とは限らな
い。収容部は、半導体素子を入れることができるよう
に、基板の少なくとも一方の側に開放されたものであれ
ばよい。
【００２３】図４に示す例では、収容部は、貫通孔では
なく、基板４の一方の面から設けられた凹部である。こ
の収容部に半導体素子８が収容されている。一方、半導
体素子９は、基板４の上面にフリップチップボンディン
グで接続されている。この場合も、半導体素子８の厚み
が基板４の厚みの中に含められるため、ある程度の厚み
低減の効果が得られる。この例では、半導体素子９を外
側に搭載したが、半導体素子９を含まず、半導体素子８
のみ含む構造の場合でも、本発明は適用可能である。
なく、基板４の一方の面から設けられた凹部である。こ
の収容部に半導体素子８が収容されている。一方、半導
体素子９は、基板４の上面にフリップチップボンディン
グで接続されている。この場合も、半導体素子８の厚み
が基板４の厚みの中に含められるため、ある程度の厚み
低減の効果が得られる。この例では、半導体素子９を外
側に搭載したが、半導体素子９を含まず、半導体素子８
のみ含む構造の場合でも、本発明は適用可能である。
【００２４】図５に示す例では、収容部は貫通孔であ
り、収容部には半導体素子８が収容されている。すなわ
ち、実施の形態１のように収容部内に背中合わせに半導
体素子同士を重ねて収容する場合以外に、図５の例のよ
うに、収容部には半導体素子を１層のみ収容する場合で
あっても、本発明は適用可能であり、厚み低減の効果は
得られる。
り、収容部には半導体素子８が収容されている。すなわ
ち、実施の形態１のように収容部内に背中合わせに半導
体素子同士を重ねて収容する場合以外に、図５の例のよ
うに、収容部には半導体素子を１層のみ収容する場合で
あっても、本発明は適用可能であり、厚み低減の効果は
得られる。
【００２５】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。
【００２６】
【発明の効果】本発明によれば、半導体素子が基板に設
けられた収容部に収容されるため、基板の厚みの中に半
導体素子の厚みを含めることができ、全体として薄いパ
ッケージの半導体装置とすることができる。
けられた収容部に収容されるため、基板の厚みの中に半
導体素子の厚みを含めることができ、全体として薄いパ
ッケージの半導体装置とすることができる。
【図１】 本発明に基づく実施の形態１における半導体
装置の一つの例の断面図である。
装置の一つの例の断面図である。
【図２】 本発明に基づく実施の形態１における半導体
装置の他の例の断面図である。
装置の他の例の断面図である。
【図３】 本発明に基づく実施の形態１における半導体
装置のさらに他の例の断面図である。
装置のさらに他の例の断面図である。
【図４】 本発明に基づく実施の形態２における半導体
装置の一つの例の断面図である。
装置の一つの例の断面図である。
【図５】 本発明に基づく実施の形態２における半導体
装置の他の例の断面図である。
装置の他の例の断面図である。
【図６】 従来技術に基づく半導体装置の一つの例の断
面図である。
面図である。
【図７】 従来技術に基づく半導体装置の他の例の断面
図である。
図である。
１，１ａ，１ｂ 樹脂フィルム、２ 導電部、３ はん
だ、４，１０４，２０４ 基板、６ はんだボール、７
バンプ、８，８ａ，８ｂ，９ 半導体素子、１０，１
１０ 封止樹脂、１１１，２１１ 第１の半導体素子、
１１２，２１２第２の半導体素子、１１３，２１３ａ，
２１３ｂ ワイヤ、１１５，２１５ａ，２１５ｂ 接着
剤。
だ、４，１０４，２０４ 基板、６ はんだボール、７
バンプ、８，８ａ，８ｂ，９ 半導体素子、１０，１
１０ 封止樹脂、１１１，２１１ 第１の半導体素子、
１１２，２１２第２の半導体素子、１１３，２１３ａ，
２１３ｂ ワイヤ、１１５，２１５ａ，２１５ｂ 接着
剤。
Claims (5)
- 【請求項１】 電極を有する半導体素子と、 前記半導体素子を内部に収めるための、少なくとも一方
の側に開放された収容部を含む基板と、 前記電極に対応する位置に配置された導電部を表面に有
するフィルムとを備え、 前記半導体素子は、前記収容部の内部に収容され、前記
フィルムは、前記基板の少なくとも一方の側において前
記導電部を前記基板に対向させるようにして配置されて
おり、前記電極は、対応する前記導電部に電気的に接続
されている、半導体装置。 - 【請求項２】 前記半導体素子は、第１の半導体素子
と、第２の半導体素子とを含み、前記第１の半導体素子
と、前記第２の半導体素子とは、前記収容部内において
平面的に見て少なくとも一部が重なり合う位置関係にあ
りながら、互いに反対側に前記電極を有し、前記フィル
ムは、前記基板の両面側において前記導電部を前記基板
に対向させるようにして配置されており、前記電極は、
対応する前記導電部に電気的に接続されている、請求項
１に記載の半導体装置。 - 【請求項３】 前記半導体素子と前記フィルムとの間の
間隙が樹脂で封止されている、請求項１または２に記載
の半導体装置。 - 【請求項４】 前記収容部は、前記基板に設けられた貫
通孔である、請求項１から３のいずれかに記載の半導体
装置。 - 【請求項５】 前記収容部は、前記基板の一方の面に設
けられた凹部である、請求項１から３のいずれかに記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119163A JP2002314034A (ja) | 2001-04-18 | 2001-04-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119163A JP2002314034A (ja) | 2001-04-18 | 2001-04-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002314034A true JP2002314034A (ja) | 2002-10-25 |
Family
ID=18969423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119163A Withdrawn JP2002314034A (ja) | 2001-04-18 | 2001-04-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002314034A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004320061A (ja) * | 2004-08-16 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004363566A (ja) * | 2003-05-14 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 電子部品実装体及びその製造方法 |
| JP2006093679A (ja) * | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体パッケージ |
| JP2006165333A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 半導体素子搭載装置及び半導体素子搭載方法 |
| KR101019705B1 (ko) | 2008-11-07 | 2011-03-07 | 주식회사 하이닉스반도체 | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 |
| JP2015213154A (ja) * | 2014-04-17 | 2015-11-26 | パナソニックＩｐマネジメント株式会社 | 半導体パッケージ及び半導体装置 |
-
2001
- 2001-04-18 JP JP2001119163A patent/JP2002314034A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363566A (ja) * | 2003-05-14 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 電子部品実装体及びその製造方法 |
| JP4503349B2 (ja) * | 2003-05-14 | 2010-07-14 | パナソニック株式会社 | 電子部品実装体及びその製造方法 |
| JP2004320061A (ja) * | 2004-08-16 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006093679A (ja) * | 2004-08-24 | 2006-04-06 | Sony Corp | 半導体パッケージ |
| JP4626445B2 (ja) * | 2004-08-24 | 2011-02-09 | ソニー株式会社 | 半導体パッケージの製造方法 |
| JP2006165333A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 半導体素子搭載装置及び半導体素子搭載方法 |
| KR101019705B1 (ko) | 2008-11-07 | 2011-03-07 | 주식회사 하이닉스반도체 | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 |
| JP2015213154A (ja) * | 2014-04-17 | 2015-11-26 | パナソニックＩｐマネジメント株式会社 | 半導体パッケージ及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP4473807B2 (ja) | 積層半導体装置及び積層半導体装置の下層モジュール | |
| US7629686B2 (en) | Bumped die and wire bonded board-on-chip package | |
| JP2878243B2 (ja) | マルチ電子デバイス・パッケージ | |
| JP4441328B2 (ja) | 半導体装置及びその製造方法 | |
| JP3685947B2 (ja) | 半導体装置及びその製造方法 | |
| JP4580730B2 (ja) | オフセット接合型マルチチップ半導体装置 | |
| JP4409455B2 (ja) | 半導体装置の製造方法 | |
| JP4225036B2 (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| KR100656587B1 (ko) | 금속 포스트를 매개로 연결된 적층 기판을 이용한 적층패키지 | |
| KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
| KR20030029743A (ko) | 플랙서블한 이중 배선기판을 이용한 적층 패키지 | |
| JPH09121002A (ja) | 半導体装置及びその製造方法 | |
| KR20140027998A (ko) | 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP2002009236A (ja) | 多層半導体装置及びその製造方法 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4033968B2 (ja) | 複数チップ混載型半導体装置 | |
| JP2001077294A (ja) | 半導体装置 | |
| JP2002329836A (ja) | 半導体装置および配線フィルム | |
| JP2002314034A (ja) | 半導体装置 | |
| JPS6189657A (ja) | 半導体装置およびその製造方法 | |
| JP3670625B2 (ja) | 半導体装置およびその製造方法 | |
| US6911721B2 (en) | Semiconductor device, method for manufacturing semiconductor device and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |