KR100377088B1 - 회로부품 내장 모듈 및 그 제조방법 - Google Patents

회로부품 내장 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR100377088B1
KR100377088B1 KR10-1998-0050675A KR19980050675A KR100377088B1 KR 100377088 B1 KR100377088 B1 KR 100377088B1 KR 19980050675 A KR19980050675 A KR 19980050675A KR 100377088 B1 KR100377088 B1 KR 100377088B1
Authority
KR
South Korea
Prior art keywords
circuit component
plate
module
wiring pattern
built
Prior art date
Application number
KR10-1998-0050675A
Other languages
English (en)
Other versions
KR19990045559A (ko
Inventor
세이이치 나카타니
고우이치 히라노
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR19990045559A publication Critical patent/KR19990045559A/ko
Application granted granted Critical
Publication of KR100377088B1 publication Critical patent/KR100377088B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/95—Retrieval from the web
    • G06F16/958—Organisation or management of web site content, e.g. publishing, maintaining pages or automatic linking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/329—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the application layer [OSI layer 7]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/109—Embedding of laminae within face of additional laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24893—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including particulate material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Databases & Information Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 무기 필러와 열경화성 수지를 포함하는 혼합물로 이루어지는 전기 절연성 기판을 이용함으로써, 고밀도로 회로부품의 실장이 가능하고 또한 신뢰성이 높은 회로부품 내장 모듈 및 그 제조방법을 제공하는 것으로서, 전기 절연성 기판(401)과, 전기 절연성 기판(401)의 주면 및 내부에 형성된 배선 패턴(402a), (402b), (402c) 및 (402d)와, 전기 절연성 기판(401)의 내부에 배치되어 배선 패턴에 접속된 회로부품(403)과, 배선 패턴(402a), (402b), (402c) 및 (402d)을 전기적으로 접속하는 인너 비어(404)를 포함한다. 전기 절연성 기판(401)은, 무기 필러 70중량%∼95중량%와 열경화성 수지를 포함하는 혼합물로 이루어진다.

Description

회로부품 내장 모듈 및 그 제조방법
본 발명은 회로부품 내장 모듈에 관한 것으로, 특히 예를들면, 능동부품이 전기 절연성 기판의 내부에 배치되는 회로부품 내장 모듈에 관한 것이다.
최근, 전자기기의 고성능화, 소형화의 요구에 따라, 회로부품의 고밀도, 고기능화가 한층 요구되고 있다. 이 때문에, 회로부품의 고밀도, 고기능화에 대응한 회로기판이 요구되고 있다.
회로부품을 고밀도화하는 방법으로서, 회로를 다층화하는 방법을 생각할 수 있는데, 종래의 유리 에폭시 기판에서는, 관통 스루 홀(through hole) 구조를 이용할 필요가 있지만, 고밀도 실장화(實裝化)에의 대응이 곤란하다. 이 때문에, 가장 회로의 고밀도화를 도모할 수 있는 방법으로서, LSI 사이나 부품사이의 배선 패턴을 최단거리로 접속할 수 있는 인너 비어 홀 접속법의 개발이 각방면에서 진행되고 있다.
인너 비어 홀 접속법으로는 인너 비어라고 불리는 접속부에 의해 필요한 각 층사이에만 전기적 접속을 하는 것이 가능하고, 회로부품을 고밀도로 실장할 수 있다(USP5,481,795,USP5,484,647,USP5,652,042).
그러나, 종래 인너 비어 홀 접속법으로 이용되어 온 기판은, 수지계의 재료로 구성되어 있었으므로, 열전도도가 낮다는 문제가 있었다. 회로부품 내장 모듈에서는 회로부품의 실장밀도가 고밀도로 되면 될수록 부품에서 발생하는 열을 방열시킬 필요가 높아지는데, 종래의 기판에서는 충분히 방열을 할 수 없어, 회로부품 내장 모듈의 신뢰성이 저하하는 문제가 있었다.
본 발명은 상기 종래의 문제를 해결하기 위해, 고밀도로 회로부품의 실장이 가능하고 신뢰성 높은 회로부품 내장 모듈 및 그 제조방법을 제공하는 것을 목적으로 한다.
도1은 본 발명의 회로부품 내장 모듈의 일실시형태를 도시하는 사시단면도,
도2는 본 발명의 회로부품 내장 모듈 제조방법의 일실시형태를 도시하는 공정도,
도3은 본 발명의 회로부품 내장 모듈 제조방법의 다른 일실시형태를 도시하는 공정도,
도4는 본 발명의 회로부품 내장 모듈의 다른 일실시형태를 도시하는 사시단면도,
도5는 본 발명의 회로부품 내장 모듈 제조방법의 다른 일실시형태를 도시하는 공정도,
도6은 본 발명의 회로부품 내장 모듈 제조방법의 다른 일실시형태를 도시하는 공정도이다.
<도면의 주요부분에 대한 부호의 설명>
100, 400 : 회로부품 내장 모듈 101, 401 : 전기 절연성 기판
102a, 102b, 402a, 402b, 402c, 402d : 배선 패턴
103, 403 : 회로부품 103a, 403a : 능동부품
103b, 403b : 수동부품 104, 404 : 인너 비어
상기 목적을 달성하기 위해, 본 발명의 제1 회로부품 내장 모듈은, 무기 필러 70중량%∼95중량%(혼합물에 대해)와 열경화성 수지를 포함하는 혼합물로 이루어지는 전기 절연성 기판과, 상기 전기 절연성 기판의 적어도 주면에 형성된 다수의 배선 패턴(한개의 배선 패턴은 동일 평면내에 형성되는 일군(一群)의 전기배선으로 이루어진다)과, 상기 전기 절연성 기판의 내부에 배치되어 상기 배선 패턴에 전기적으로 접속된 회로부품과, 상기 다수의 배선 패턴을 전기적으로 접속하도록 상기 전기 절연성 기판내에 형성된 인너 비어를 포함한다.
상기 제1 회로부품 내장 모듈에서는, 전기 절연성 기판내에 형성된 인너 비어에 의해 인너 비어 홀 접속이 행해지므로, 고밀도로 회로부품을 실장할 수 있다.
또한, 상기 제1 회로부품 내장 모듈에서는, 전기 절연성 기판의 내부에 형성된 배선 패턴에 회로부품을 실장함으로써, 또한 고밀도로 회로부품을 실장할 수 있다.
또한, 상기 제1 회로부품 내장 모듈에서는, 회로부품에서 발생하는 열이 무기 필러에 의해 신속하게 방열되므로, 신뢰성 높은 회로부품 내장 모듈을 얻을 수 있다.
또한, 상기 제1 회로부품 내장 모듈에서는, 무기 필러를 선택함으로써, 내장하는 회로부품에 맞추어 전기 절연성 기판의 열전도도, 선팽창계수, 유전율, 절연내압등을 변화시킬 수 있다. 또한, 반도체소자 및 칩 콘덴서를 포함하는 회로부품 내장 모듈에서는, 반도체 소자와 칩 콘덴서와의 거리를 짧게함으로써, 전기신호의 노이즈를 저감시킬 수 있다.
상기 제1 회로부품 내장 모듈에서는, 배선 패턴은 전기 절연성 기판의 주면 및 내부에 형성되어 있는 것이 바람직하다. 전기 절연성 기판의 내부에 형성된 배선 패턴에 회로부품을 실장함으로써, 더욱 고밀도로 회로부품을 실장할 수 있다.
상기 제1 회로부품 내장 모듈에서는, 회로부품은 능동부품을 포함하고, 인너 비어는 도전성 수지 조성물로 이루어지는 것이 바람직하다. 회로부품이 능동부품을 포함함으로써 원하는 기능을 가진 회로부품을 형성할 수 있다. 또한, 인너 비어가 도전성 수지 조성물로 이루어지는 경우는 제조가 용이해진다.
상기 제1 회로부품 내장 모듈에서는, 회로부품이 전기 절연성 기판에 의해 외기로부터 차단되는 것이 바람직하다. 회로부품이 외기로부터 차단됨으로써, 습도에 의한 회로부품의 신뢰성 저하를 방지할 수 있기 때문이다.
상기 제1 회로부품 내장 모듈에서는, 열경화성 수지가 에폭시 수지, 페놀 수지 및 시아네이트 수지에서 선택되는 적어도 하나의 열경화성 수지를 포함하는 것이 바람직하다. 이들 수지는 내열성이나 전기절연성이 우수하기 때문이다.
상기 제1 회로부품 내장 모듈에서는, 무기 필러가 Al2O3 , MgO , BN , AlN 및 SiO2 에서 선택되는 적어도 하나의 무기 필러를 포함하는 것이 바람직하다. 이들 무기 필러를 이용함으로써, 방열성이 우수한 전기 절연성 기판이 얻어진다. 또한, 무기 필러로서 MgO 를 이용한 경우는 전기 절연성 기판의 선팽창계수를 크게 할 수 있다. 또한, 무기 필러로서 SiO2 (특히 비정질 SiO2 )를 이용한 경우는, 전기 절연성 기판의 유전율을 작게할 수 있다. 또한, 무기 필러로서 BN 을 이용한 경우는, 선팽창계수를 낮게할 수 있다.
상기 제1 회로부품 내장 모듈에서는, 무기 필러의 평균입자직경이 0.1㎛∼100㎛인 것이 바람직하다.
상기 제1 회로부품 내장 모듈에서는, 배선 패턴이 동(銅) 및 도전성 수지 조성물에서 선택되는 적어도 하나의 도전성 물질을 포함하는 것이 바람직하다. 동은 전기저항이 작으므로, 동을 이용함으로써 미세한 배선 패턴을 형성할 수 있다. 또한, 도전성 수지 조성물을 이용함으로써, 전기배선을 용이하게 형성할 수 있다.
상기 제1 회로부품 내장 모듈에서는, 배선 패턴이 에칭법 또는 펀칭법으로 형성된 금속판의 리드 프레임으로 이루어지는 것이 바람직하다. 금속판의 리드 프레임은 전기저항이 낮기 때문이다. 에칭법을 이용함으로써, 미세한 패턴의 배선 패턴을 형성할 수 있다. 펀칭법을 이용함으로써, 간단한 설비로 배선 패턴을 형성할 수 있다.
상기 제1 회로부품 내장 모듈에서는, 회로부품은 칩상의 저항, 칩상의 콘덴서 및 칩상의 인덕터에서 선택되는 적어도 하나의 부품을 포함하는 것이 바람직하다. 칩상의 부품이면 전기 절연성 기판에 매설하는 것이 용이하기 때문이다.
상기 제1 회로부품 내장 모듈에서는, 혼합물은 분산제, 착색제, 커플링제 또는 이형제에서 선택되는 적어도 하나의 첨가제를 더 포함하는 것이 바람직하다. 분산제에 의해 열경화성 수지중의 무기 필러를 균일성 좋게 분산시킬 수 있다. 착색제에 의해 전기 절연성 기판을 착색할 수 있으므로, 회로부품 내장 모듈의 가열성을 좋게 할 수 있다. 커플링제에 의해 열경화성 수지와 무기 필러와의 접착강도를 높게할 수 있으므로, 전기 절연성 기판의 절연성을 향상할 수 있다. 이형제(離型劑)에 의해 금형과 혼합물의 이형성을 향상할 수 있으므로, 생산성을 향상시킬 수 있다.
상기 제1 회로부품 내장 모듈에서는, 전기 절연성 기판의 선팽창계수가 8×10-6/℃∼20×10-6/℃이고, 또한, 전기 절연성 기판의 열전도도가 1w/mK∼10w/mK인 것이 바람직하다. 세라믹 기판에 가까운 열전도도를 얻을 수 있어, 가열성이 풍부한 기판을 얻을 수 있기 때문이다.
상기 제1 회로부품 내장 모듈에서는, 능동부품은 반도체 베어 칩을 포함하고, 반도체 베어 칩은 배선 패턴에 플립 칩 본딩되어 있는 것이 바람직하다. 반도체 베어 칩을 플립 칩 본딩함으로써, 고밀도로 반도체 소자를 실장할 수 있다.
상기 제1 회로부품 내장 모듈에서는, 도전성 수지 조성물이 금, 은, 동 및 니켈에서 선택되는 하나의 금속을 포함하는 금속입자를 도전성 성분으로서 포함하고, 에폭시 수지를 수지성분으로서 포함하는 것이 바람직하다. 상기 금속은 전기저항이 낮고, 또한, 에폭시 수지는 내열성이나 전기절연성이 우수하기 때문이다.
본 발명의 제1 회로부품 내장 모듈의 제조방법은, 무기 필러 70중량%∼95중량%(혼합물에 대해)와 미경화상태의 열경화성 수지를 포함하는 혼합물을, 관통공을 가지는 제1 판상체로 가공하는 공정과, 상기 관통공에 열경화성의 도전성 물질을 충전함으로써 열경화성의 도전성 물질이 상기 관통공에 충전된 제2 판상체를 형성하는 공정과, 제1 막의 배선 패턴 부분에 회로부품을 실장하는 공정과, 상기 제1 막의 회로부품을 실장한 측에, 상기 제2 판상체를 위치조정하여 중첩하고, 다시 그 위에 배선 패턴 부분을 가지는 제2 막을 겹쳐 가압함으로써, 상기 회로부품이 매설된 제3 판상체를 형성하는 공정과, 상기 제3 판상체를 가열함으로써, 상기 열경화성 수지 및 상기 도전성 물질이 경화된 제4 판상체를 형성하는 공정을 포함한다.
상기 제1 제조방법에 의하면, 본 발명의 회로부품 내장 모듈을 용이하게 제조할 수 있다.
본 발명의 제2 회로부품 내장 모듈의 제조방법은, 다층구조를 가지는 회로부품 내장 모듈의 제조방법으로써, 무기 필러 70중량%∼95중량%(혼합물에 대해)와 미경화상태의 열경화성 수지를 포함하는 혼합물을, 관통공을 가지는 제1 판상체로 가공하는 공정과, 상기 관통공에 열경화성의 도전성 물질을 충전함으로써 열경화성의 도전성 물질이 상기 관통공에 충전된 제2 판상체를 형성하는 공정과, 이형 필름의 하나의 주면상에 배선 패턴을 형성하고, 상기 배선 패턴상에 회로부품을 실장하는 공정과, 상기 이형 필름의 상기 하나의 주면측에 상기 제2 판상체를 위치조정하여 중첩, 가압함으로써 상기 회로부품이 매설된 제3 판상체를 형성하는 공정과, 상기 이형 필름을 상기 제3 판상체로부터 박리함으로써 제4 판상체를 형성하는 공정과, 다수의 상기 제4 판상체를 위치조정하여 중첩하고, 다시 배선 패턴부분을 포함하는 막을 위치조정하여 겹쳐 가압하여 가열함으로써, 상기 열경화성 수지 및 상기 도전성 물질이 경화된 다층구조를 가지는 제5 판상체를 형성하는 공정을 포함하는 것을 특징으로 한다.
상기 제2 제조방법에 의하면, 다층구조를 가지는 본 발명의 회로부품 내장 모듈을 용이하게 제조할 수 있다.
상기 제1 및 제2 제조방법에서는, 회로부품은 능동부품을 포함하고, 도전성 물질은 도전성 수지 조성물로 이루어지는 것이 바람직하다. 회로부품이 능동부품을 포함함으로써 원하는 기능을 가진 회로부품을 형성할 수 있다. 또한, 도전성 물질이 도전성 수지 조성물로 이루어지는 경우는, 관통공에의 충전 및 경화가 용이하므로, 제조가 용이해진다.
상기 제1 및 제2 제조방법에서는, 제1 및 제2 막은 동박으로 이루어지고, 열경화성 수지 및 도전성 물질이 경화된 판상체를 형성한 후, 배선 패턴 부분 이외의 동박을 제거함으로써 배선 패턴을 형성하는 공정을 더 포함하는 것이 바람직하다. 이 공정에 의해 전기 절연성 기판의 주면에 배선 패턴을 용이하게 형성할 수 있다.
상기 제1 및 제2 제조방법에서는, 제1 및 제2 막은 하나의 주면에 배선 패턴이 형성된 이형 필름으로 이루어지고, 열경화성 수지 및 도전성 물질이 경화된 판상체를 형성한 후, 이형 필름을 판상체로부터 박리하는 공정을 더 포함하는 것이 바람직하다. 이 공정에 의해, 전기 절연성 기판의 주면에 배선 패턴을 용이하게 형성할 수 있다.
상기 제1 및 제2 제조방법에서는, 동박 또는 배선 패턴에 회로부품을 실장한 후, 동박 또는 배선 패턴과 회로부품과의 사이에 봉지 수지를 주입하는 공정을 더 포함하는 것이 바람직하다. 이 공정에 의해, 회로부품과 배선 패턴과의 사이에 공간이 형성되는 것을 방지할 수 있고, 또한, 회로부품과 배선 패턴과의 접속을 강고하게 할 수 있다.
상기 제1 및 제2 제조방법에서는, 열경화성 수지 및 도전성 물질을 가열하여 경화시킬 때의 온도가 150℃ 이상 260℃이하인 것이 바람직하다. 이 온도범위에서 가열함으로써, 회로부품에 큰 손상을 주지않고 열경화성 수지를 경화시킬 수 있다.
상기 제1 및 제2 제조방법에서는, 열경화성 수지 및 도전성 물질을 가열하여 경화시킬 때에, 가열하면서 10kg/cm2∼200kg/cm2의 압력으로 가압하는 것이 바람직하다. 가열하면서 가압함으로써, 기계적 강도가 우수한 회로부품 내장 모듈을 얻을 수 있다.
상기 제1 및 제2 제조방법에서는, 제1 판상체를 형성하는 공정이 혼합물을 판상으로 성형한 후, 판상의 혼합물을 열경화성 수지의 경화온도보다 낮은 온도(예를들면, 경화 개시 온도보다 낮은 온도)로 열처리함으로써, 판상의 혼합물의 점착성을 잃게하는 공정을 포함하는 것이 바람직하다. 판상의 혼합물의 점착성을 잃게함으로써, 그 후의 공정이 용이해지기 때문이다.
상기 제1 및 제2 제조방법에서는, 회로부품을 제2 판상체에 매설함으로써 제3 판상체를 형성하는 공정을, 열경화성 수지의 경화온도보다 낮은 온도하에서 행하는 것이 바람직하다. 열경화성 수지의 경화온도보다 낮은 온도하에서 공정을 행함으로써, 열경화성 수지를 경화시키지 않고 연화시킬 수 있으므로, 회로부품을 제2 판상체에 매설하는 것이 용이해지고, 또한, 회로부품 내장 모듈의 표면을 평활하게 할 수 있다.
상기 제1 및 제2 제조방법에서는, 회로부품을 배선 패턴에 실장하는 공정은 회로부품과 배선 패턴을 납땜에 의해 전기적 및 기계적으로 접속하는 공정으로 이루어지는 것이 바람직하다. 상기 공정에 의하면, 열경화성 수지를 경화시키기 위해 가열을 행할 때에, 가열에 의해 회로부품과 배선 패턴과의 접속불량이 발생하는 것을 방지할 수 있다.
상기 제1 및 제2 제조방법에서는, 능동부품을 배선 패턴에 실장할 때에, 능동부품의 금(金) 범프와 배선 패턴을 도전성 접착제에 의해 전기적으로 접속하는 것이 바람직하다. 도전성 접착제를 이용함으로써, 후 공정에서 가열할때에, 접속불량이나 부품의 위치편의가 일어나는 것을 방지할 수 있다.
(발명의 실시형태)
이하, 도면을 참조하여 본 발명의 실시형태의 일예에 대해 설명한다.
(실시형태1)
이 실시형태1은, 본 발명의 회로부품 내장 모듈의 일예이고, 도1은 이 실시형태의 회로부품 내장 모듈(100)의 사시단면도이다.
도1을 참조하여, 이 실시형태의 회로부품 내장 모듈(100)은, 전기 절연성 기판(101)과, 전기 절연성 기판(101)의 하나의 주면 및 다른 주면에 형성된 배선 패턴(102a) 및 (102b)와, 배선 패턴(102b)에 접속되어 전기 절연성 기판(101)의 내부에 배치된 회로부품(103)과, 배선 패턴(102a) 및 (102b)를 전기적으로 접속하는 인너 비어(104)를 포함한다.
전기 절연성 기판(101)은 무기 필러와 열경화성 수지를 포함하는 혼합물로 이루어진다. 무기 필러에는, 예를들면, Al2O3 , MgO , BN , AlN 또는 SiO2 등을 이용할 수 있다. 무기 필러는 혼합물에 대해 70중량%∼95중량%인 것이 바람직하다. 무기 필러의 평균 입자 직경은 0.1㎛∼100㎛이하인 것이 바람직하다. 열경화성 수지에는 예를들면 내열성이 높은 에폭시 수지, 페놀수지 또는 시아네이트 수지가 바람직하다. 에폭시 수지는 내열성이 높으므로 특히 바람직하다. 또한, 혼합물은 분산제, 착색제, 커플링제 또는 이형제를 포함해도 된다.
배선 패턴(102a) 및 (102b)는 전기 도전성을 가지는 물질로 이루어지고, 예를들면, 동박이나 도전성 수지 조성물로 이루어진다. 배선 패턴으로서 동박을 이용할 경우, 예를들면 전해 도금에 의해 제작된 두께18㎛∼35㎛정도의 동박을 사용할 수 있다. 동박은 전기 절연성 기판(101)과의 접착성을 향상시키기 위해, 전기 절연성 기판(101)과 접촉하는 면을 거칠게 하는 것이 바람직하다. 또한, 동박에는 점착성 및 내산화성 향상을 위해, 동박표면을 커플링 처리한 것이나, 동박표면에 주석, 아연 또는 니켈을 도금한 것을 사용해도 된다. 또한, 배선 패턴(102a) 및 (102b)에는 에칭법 또는 펀칭법으로 형성된 금속판의 리드 프레임을 이용해도 된다.
회로부품(103)은 예를들면 능동부품(103a) 및 수동부품(103b)을 포함한다. 능동부품(103a)으로서는, 예를들면 트랜지스터, IC, LSI등의 반도체소자가 이용된다. 반도체 소자는 반도체 베어 칩이어도 된다.
수동부품(103b)으로서는, 칩상의 저항, 칩상의 콘덴서 또는 칩상 인덕터등이 이용된다. 또한, 회로부품(103)은 수동부품(103b)을 포함하지 않는 경우라도 좋다.
배선 패턴(102b)과 능동 부품(103a)과의 접속에는, 예를들면 플립 칩 본딩이 이용된다. 반도체 베어 칩을 플립 칩 본딩함으로써, 회로부품을 고밀도로 실장할 수 있다.
인너 비어(104)는 도전성 물질로 이루어진다. 인너 비어(104)로서는, 예를들면, 금속입자와 열경화성 수지를 혼합한 도전성 수지 조성물을 이용할 수 있다. 금속입자로서는 금, 은, 동 또는 니켈등을 이용할 수 있다. 금, 은, 동 또는 니켈은 도전성이 높으므로 바람직하고, 동은 도전성이 높고 마이그레이션도 적으므로 특히 바람직하다. 열경화성 수지로서는, 예를들면 에폭시 수지, 페놀 수지 또는 시아네이트 수지를 이용할 수 있다. 에폭시 수지는 내열성이 높으므로 특히 바람직하다.
이 실시형태1에 도시한 회로부품 내장 모듈(100)에서는, 배선 패턴(102a)과 배선 패턴(102b)이 전기 절연성 기판(101)의 관통공에 충전된 인너 비어(104)에 의해 접속된다. 따라서, 회로부품 내장 모듈(100)에는 고밀도로 회로부품(103)을 실장할 수 있다.
또한, 회로부품 내장 모듈(100)에는 전기 절연성 기판(101)에 포함되는 무기 필러에 의해 회로부품에서 발생한 열이 신속하게 전도된다. 따라서, 신뢰성 높은 회로부품 내장 모듈을 얻을 수 있다.
또한, 회로부품 내장 모듈(100)에는 전기 절연성 기판(101)에 이용하는 무기 필러를 선택함으로써, 전기 절연성 기판(101)의 선팽창계수, 열전도도, 유전율등을 용이하게 제어할 수 있다. 전기 절연성 기판(101)의 선팽창계수를 반도체 소자와 대략 같게 하면, 온도변화에 의한 크랙의 발생등을 방지할 수 있으므로, 신뢰성 높은 회로부품 내장 모듈을 얻을 수 있다. 전기 절연성 기판(101)의 열전도성을 향상시키면, 고밀도로 회로부품을 실장한 경우에도, 신뢰성 높은 회로부품 내장 모듈을 얻을 수 있다. 전기 절연성 기판(101)의 유전율을 낮게함으로써, 유전손실이 적은 고주파 회로용 모듈을 얻을 수 있다.
또한, 회로부품 내장 모듈(100)에는, 전기 절연성 기판(101)에 의해 회로부품(103)을 외기로부터 차단할 수 있으므로, 습도에 의한 신뢰성 저하를 방지할 수 있다.
또한, 본 발명의 회로부품 내장 모듈(100)은 전기 절연성 기판(101)의 재료로서, 무기 필러와 열경화성 수지와의 혼합물을 이용하고 있으므로, 세라믹 기판과 달리, 고온으로 소성할 필요가 없어 제조가 용이하다.
또한, 도1에 도시한 회로부품 내장 모듈(100)에는, 배선 패턴(102a)이 전기 절연성 기판(101)에 매설되어 있지 않은 경우를 도시했는데, 배선 패턴(102a)이 전기 절연성 기판(101)에 매설되어 있어도 좋다(도3(h) 참조).
또한, 도1에 도시한 회로부품 내장 모듈(100)에는, 배선 패턴(102a)상에 회로부품이 실장되어 있지 않은 경우를 도시했는데, 배선 패턴(102a)상에 회로부품을 실장해도 좋고, 또한 회로부품 내장 모듈을 수지 몰드해도 좋다.(이하의 실시형태에 있어서 마찬가지이다). 배선 패턴(102a)상에 회로부품을 실장함으로써, 또한 고밀도로 회로부품을 실장할 수 있다.
(실시형태2)
이 실시형태2에서는 도1에 도시한 회로부품 내장 모듈의 제조방법의 일실시형태를 설명한다. 실시형태2에서 이용되는 재료 및 회로부품은 실시형태1에서 설명한 것이다.
도2(a)∼(h)는 회로부품 내장 모듈의 제조공정의 일실시형태를 도시하는 단면도이다.
우선, 도2(a)에 도시하는 바와같이, 무기 필러와 열경화성 수지를 포함하는 혼합물을 가공함으로써 판상의 혼합물(200)을 형성한다. 판상의 혼합물(200)은 무기 필러와 미경화상태의 열경화성 수지를 혼합하여 페이스트 상태 혼련물로 하고, 그의 페이스트 상태 혼련물을 일정 두께로 성형함으로써 형성할 수 있다.
또한, 판상의 혼합물(200)을, 열경화성 수지의 경화온도보다 낮은 온도로 열처리 해도 좋다. 열처리를 함으로써, 혼합물(200)의 가요성을 유지하면서 점착성을 제거할 수 있으므로, 그 후의 처리가 용이해진다. 또한, 용제에 의해 열경화성 수지를 용해시킨 혼합물에는 열처리를 함으로써 용제의 일부를 제거할 수 있다.
그 후, 도2(b)에 도시하는 바와같이, 혼합물(200)의 원하는 위치에 관통공(201)을 형성함으로써, 관통공(201)이 형성된 판상체를 형성한다. 관통공(201)은 예를들면 레이저 가공, 드릴에 의한 가공 또는 금형에 의한 가공으로 형성할 수 있다. 레이저 가공은 미세한 피치로 관통공(201)을 형성할 수 있고, 깍아낸 부스러기가 발생하지 않으므로 바람직하다. 레이저 가공에서는 탄산 가스 레이저나 엑시머 레이저를 이용하면 가공이 용이하다. 또한, 관통공(201)은 페이스트 상태 혼련물을 성형하여 판상의 혼합물(200)을 형성할 때에, 동시에 형성해도 좋다.
그 후, 도2(c)에 도시하는 바와같이, 관통공(201)에 도전성 수지 조성물(202)을 충전함으로써, 관통공(201)에 도전성 수지 조성물(202)이 충전된 판상체를 형성한다.
도2(a)∼(c)의 공정과 평행하여, 도2(d)에 도시하는 바와같이, 동박(203)에 회로부품(204)을 플립 칩 본딩한다. 회로부품(204)은 도전성 접착제(205)를 매개로 동박(203)과 전기적으로 접속되어 있다. 도전성 접착제(205)에는 예를들면, 금, 은, 동, 은-팔라듐 합금등을 열경화성 수지로 혼련한 것을 사용할 수 있다. 또한, 도전성 접착제(205)대신에, 금 와이어 본딩법으로 제작한 범프 또는 납땜에 의한 범프를 회로부품측에 미리 형성하고, 열처리에 의해 금 또는 납땜으로 용해하여 회로부품(204)을 실장하는 것도 가능하다. 또한, 납땜 범프와 도전성 접착제를 병용하는 것도 가능하다.
또한, 동박(203)에 실장한 회로부품(204)과 동박(203)과의 사이에 봉지 수지를 주입해도 좋다(이하의 실시형태에 있어서, 회로부품과 동박과의 사이 혹은 회로부품과 배선 패턴과의 사이에 봉지(封止) 수지를 주입해도 되는 것은 마찬가지이다). 봉지 수지의 주입에 의해, 후 공정에서 반도체소자를 판상체로 매설할 때에, 반도체소자와 배선 패턴과의 사이에 간극이 생기는 것을 방지할 수 있다. 봉지 수지에는 통상의 플립 칩 본딩에 사용되는 언더필(underfill) 수지를 이용할 수 있다.
도2(a)∼(c)의 공정과 평행하여, 동박(206)을 형성한다.
그 후, 도2(f)에 도시하는 바와같이, 회로부품(204)을 실장한 동박(203), 도2(c)의 판상체 및 동박(206)을 위치조정하여 중첩한다.
그 후, 도2(g)에 도시하는 바와같이, 위치조정하여 중첩한 것을 가압함으로써 회로부품(204)이 매설된 판상체를 형성한 후, 이것을 가열함으로써, 혼합물(200) 및 도전성 수지 조성물(202)중의 열경화성 수지를 경화시켜, 회로부품(204)이 매설된 판상체를 형성한다. 가열은 혼합물(200) 및 도전성 수지 조성물(202)중의 열경화성 수지가 경화되는 온도 이상의 온도(예를들면 150℃∼260℃)로 행하고, 혼합물(200)은 전기 절연성 기판(207)으로 되고, 도전성 수지 조성물은 인너 비어(208)로 된다. 이 공정에 의해, 동박(203) 및 (206)과 회로부품(204)과 전기 절연성 기판(207)이 기계적으로 강고하게 접속된다. 또한, 인너 비어(208)에 의해, 동박(203) 및 (206)이 전기적으로 접속된다. 또한, 가열에 의해 혼합물(200) 및 도전성 수지 조성물(202)중의 열경화성 수지를 경화시킬 때에, 가열하면서 10kg/cm2∼200kg/cm2의 압력으로 가압함으로써, 회로부품 모듈의 기계적 강도를 향상시킬 수 있다(이하의 실시형태에 있어서 마찬가지이다).
그 후, 도2(h)에 도시하는 바와같이, 동박(203) 및 (206)을 가공함으로써 배선 패턴(209) 및 (210)을 형성한다.
이와같이 하여 실시형태1에서 설명한 회로부품 내장 모듈이 형성된다. 상기 제조방법에 의하면, 실시형태1에서 설명한 회로부품 내장 모듈을 용이하게 제조할 수 있다.
또한, 실시형태2에서는 관통공(201)에 충전하는 도전성 물질로서 도전성 수지 조성물(202)을 이용했는데, 열경화성의 도전성 물질이면 된다(이하의 실시형태에 있어서 마찬가지이다).
(실시형태3)
이 실시형태3에서는 도1에 도시한 회로부품 내장 모듈의 제조방법의 다른 일실시형태를 설명한다. 실시형태3에서 이용되는 재료 및 회로부품은 실시형태1에서 설명한 것이다.
도3(a)∼(h)은 실시형태3의 회로부품 내장 모듈의 제조공정을 도시하는 단면도이다.
우선, 도3(a)에 도시하는 바와같이, 무기 필러와 열경화성 수지를 포함하는 혼합물을 가공함으로써 판상의 혼합물(300)을 형성한다. 이 공정은 도2(a)와 같으므로, 중복되는 설명은 생략한다.
그 후, 도3(b)에 도시하는 바와같이, 혼합물(300)의 원하는 위치에, 관통공(301)을 형성한다. 이 공정은 도2(b)와 같으므로, 중복되는 설명은 생략한다.
그 후, 도3(c)에 도시하는 바와같이, 관통공(301)에 도전성 수지 조성물(302)을 충전함으로써, 관통공(301)에 도전성 수지 조성물(302)이 충전된 판상체를 형성한다.
도3(a)∼(c)의 공정과 평행하여, 도3(d)에 도시하는 바와같이, 이형 필름(305)상에 배선 패턴(303)을 형성하고, 배선 패턴(303)에 회로부품(304)을 실장한다. 회로부품(304)을 실장하는 방법은 도2(d)에서 설명한 방법과 마찬가지이므로, 중복되는 설명은 생략한다. 이형 필름(305)에는, 예를들면 폴리에틸렌테레프탈레이트나 폴리페닐렌술파이트의 필름을 이용할 수 있다. 배선 패턴(303)은, 예를들면, 이형 필름(305)에 동박을 접착한 후 포토리소그래피 공정 및 에칭공정을 행함으로써 형성할 수 있다. 또한, 배선 패턴(303)에는, 에칭법 또는 펀칭법으로 형성된 금속판의 리드 프레임을 이용해도 좋다.
도3(a)∼(c)의 공정과 평행하여, 도3(e)에 도시하는 바와같이, 이형 필름(307)상에 배선 패턴(306)을 형성한다. 배선 패턴(306)은 배선 패턴(303)과 같은 방법으로 형성할 수 있다.
그 후, 도3(f)에 도시하는 바와같이, 배선 패턴(303) 및 (306)과 도전성 물질(302)이 원하는 부분에 접속되도록, 이형 필름(305), 도2(c)의 판상체 및 이형 필름(307)을 위치 조정하여 중첩한다.
그 후, 도3(g)에 도시하는 바와같이, 위치 조정하여 중첩한 것을 가압하여 가열함으로써, 혼합물(300) 및 도전성 수지 조성물(302)중의 열경화성 수지를 경화시켜, 회로부품(304)과, 배선 패턴(303) 및 (306)이 매설된 판상체를 형성한다. 가열은 혼합물(300) 및 도전성 수지 조성물(302)중의 열경화성 수지가 경화되는 온도 이상의 온도(예를들면 150℃∼260℃)로 행하고, 혼합물(300)은 전기 절연성 기판(308)으로 되고, 도전성 수지 조성물(302)은 인너 비어(309)로 된다. 인너 비어(309)에 의해 배선 패턴(303) 및 (306)이 전기적으로 접속된다.
그 후, 도3(h)에 도시하는 바와같이, 이형 필름(305) 및 (307)을 도3(g)의 판상체로부터 박리한다.
이와같이 하여, 실시형태1에서 설명한 회로부품 내장 모듈이 형성된다. 상기 제조방법에 의하면, 실시형태1에서 설명한 회로부품 내장 모듈을 용이하게 제조할 수 있다.
또한, 본 방법에서 미리 배선 패턴(306)을 형성한 이형 필름(307)을 이용하므로, 배선 패턴(306)이 전기 절연성 기판(308)에 채워져 표면이 평탄한 회로부품 내장 모듈을 제조할 수 있다. 표면이 평탄하므로 배선 패턴(306)상에 고밀도로 부품을 실장할 수 있으므로, 보다 고밀도로 회로부품을 실장할 수 있다.
(실시형태4)
이 실시형태4에서는, 본 발명의 다층구조를 가지는 회로부품 내장 모듈의 일실시형태를 설명한다. 도4는 이 실시형태4의 회로부품 내장 모듈(400)의 사시 단면도이다.
도4를 참조하여, 이 실시형태의 회로부품 내장 모듈(400)은 적층된 전기절연성 기판(401a), (401b) 및 (401c)로 이루어지는 전기절연성 기판(401)과, 전기 절연성 기판(401)의 주면 및 내부에 형성된 배선 패턴(402a), (402b), (402c) 및 (402d)와, 전기 절연성 기판(401)의 내부에 배치되어 배선 패턴(402a), (402b) 또는 (402c)에 접속된 회로부품(403)과, 배선 패턴(402a), (402b), (402c) 및 (402d)를 전기적으로 접속하는 인너 비어(404)를 포함한다.
전기 절연성 기판(401a), (401b) 및 (401c)은 무기 필러와 열경화성 수지를 포함하는 혼합물로 이루어진다. 무기 필러에는, 예를들면 Al2O3 , MgO , BN , AlN 또는 SiO2 등을 이용할 수 있다. 무기 필러는 혼합물에 대해 70중량%∼95중량%인 것이 바람직하다. 무기 필러의 평균입자직경은 0.1㎛∼100㎛인 것이 바람직하다. 열경화성 수지에는, 예를들면, 내열성이 높은 에폭시수지, 페놀 수지 또는 시아네이트 수지가 바람직하다. 에폭시수지는 내열성이 높으므로 특히 바람직하다. 또한, 혼합물은 다시 분산제, 착색제, 커플링제 또는 이형제를 포함해도 좋다.
배선 패턴(402a), (402b), (402c), 및 (402d)는, 실시형태1에서 설명한 배선 패턴(102a) 및 (102b)과 같으므로, 중복되는 설명은 생략한다.
회로부품(403)은 예를들면, 능동부품(403a)이나 수동부품(403b)을 포함한다. 능동부품(403a)으로서는 예를들면 트랜지스터, IC, LSI등의 반도체 소자가 이용된다. 반도체소자는 반도체 베어 칩이어도 좋다. 수동부품(403b)으로서는 칩상의 저항, 칩상의 콘덴서 또는 칩상의 인덕터등이 이용된다. 또한, 회로부품(403)은 수동부품(403b)을 포함하지 않는 경우라도 좋다.
배선 패턴(402a), (402b) 및 (402c)과 능동부품(403a)과의 접속에는, 예를들면 플립 칩 본딩이 이용된다. 반도체 베어 칩을 플립 칩 본딩함으로써, 고밀도로 회로부품을 실장할 수 있다.
인너 비어(404)는 도전성 물질로 이루어진다. 인너 비어(404)로서는, 예를들면 금속입자와 열경화성 수지를 혼합한 도전성 수지 조성물을 이용할 수 있다. 금속입자의 재료로서는 금, 은, 동 또는 니켈등의 금속을 이용할 수 있다. 금, 은, 동 또는 니켈은 도전성이 높으므로 바람직하고, 동은 도전성이 높고 마이그레이션도 적으므로 특히 바람직하다. 또한, 열경화성 수지로서는, 예를들면 에폭시수지, 페놀 수지 또는 시아네이트 수지를 이용할 수 있다. 에폭시 수지는 내열성이 높으므로 특히 바람직하다.
또한, 도4에 도시한 회로부품 내장 모듈(400)은 배선 패턴(402d)이 전기 절연성 기판(401c)에 매설되어 있지 않은 경우를 도시했는데, 배선 패턴(402d)이 전기 절연성 기판(401c)에 매설되어 있어도 좋다(도6(g)참조).
또한, 도4에는 3층구조의 회로부품 내장 모듈(400)을 도시했는데, 설계에 따른 다층구조로 할 수 있다(이하 실시형태에 있어서 마찬가지이다).
(실시형태5)
이 실시형태5에서는, 실시형태4에 도시한 회로부품 내장 모듈의 제조방법의 일실시형태를 설명한다. 실시형태5에서 이용되는 재료 및 회로부품은 실시형태4에서 설명한 것이다.
도5를 참조하여 실시형태4에 도시한 회로부품 내장 모듈의 제조방법의 일예를 설명한다. 도5(a)∼(g)는 이 실시형태의 회로부품 내장 모듈의 제조공정을 도시하는 단면도이다.
우선, 도5(a)에 도시하는 바와같이, 무기 필러와 열경화성 수지를 포함하는 혼합물을 가공함으로써 판상의 혼합물(500)을 형성하고, 관통공에 도전성 수지 조성물(501)을 충전함으로써, 관통공에 도전성 수지 조성물(501)이 충전된 판상체를 형성한다. 이 공정은 도2(a)∼(c)에서 설명한 공정과 마찬가지이므로, 중복되는 설명은 생략한다.
한편, 이형 필름(503)상에 배선 패턴(506)을 형성하고, 배선 패턴(506)상에 능동부품(504) 및 수동부품(505)을 실장한다. 이 공정은 도3(d)에서 설명한 것과 마찬가지이므로, 중복되는 설명은 생략한다.
그 후, 도5(b)에 도시하는 바와같이, 도5(a)의 판상체와 이형 필름(503)을 위치 조정하여 중첩 가압한 후, 이형 필름(503)을 박리함으로써 배선 패턴(506), 능동 부품(504) 및 수동 부품(505)이 매설된 판상체를 형성한다.
도5(a) 및 (b)의 공정과 평행하여, 도5(a) 및 (b)와 같은 공정으로, 배선 패턴(506) 및 회로 부품이 매설된 판상체를 다수 형성한다(도5(c) 및 (d), 도5(e) 및 (f)참조). 또한, 배선 패턴(506)과 회로 부품은 설계에 따라 각층마다 다르다.
그 후, 도5(g)에 도시하는 바와같이, 도5(b), (d) 및 (f)의 판상체를 위치 조정하여 중첩하고, 도5(f)의 판상체의 배선 패턴이 형성되어 있지 않은 주면상에 다시 동박(507)을 중첩한다.
그 후, 도5(h)에 도시하는 바와같이, 도5(g)에서 중첩한 판상체 및 동박(507)을 가압하여 가열함으로써 다층구조를 가지는 판상체를 형성한다. 가열은 혼합물(500) 및 도전성 수지 조성물(501)중의 열경화성 수지가 경화되는 온도 이상의 온도(예를들면 150℃∼260℃)로 행하여, 혼합물(500)은 전기 절연성 기판(508)으로 되고, 도전성 수지 조성물(501)은 인너 비어(509)로 된다. 이 공정에 의해 회로부품(504) 및 (505), 동박(507) 및 전기 절연성 기판(508)이 기계적으로 강고하게 밀착된다. 또한, 인너 비어(509)에 의해, 배선 패턴(506) 및 동박(507)이 전기적으로 접속된다. 그 후, 동박(507)을 가공하여 배선 패턴(510)을 형성한다.
이와같이 하여, 다층구조를 가지는 회로부품 내장 모듈을 형성할 수 있다. 상기 제조방법에 의하면, 다층구조를 가지는 회로부품 내장 모듈을 용이하게 제조할 수 있다.
(실시형태6)
이 실시형태6에서는, 실시형태4에서 설명한 회로부품 내장 모듈의 제조방법의 다른 일실시형태를 설명한다. 실시형태6에서 이용되는 재료 및 회로부품은 실시형태4에서 설명한 것이다.
도6을 참조하여 이 실시형태의 회로부품 내장 모듈의 제조방법의 일예를 설명한다. 도6(a)∼(h)은 이 실시형태의 회로부품 내장 모듈의 제조공정을 도시하는 단면도이다.
우선, 도6(a)에 도시하는 바와같이, 무기 필러와 열경화성 수지를 포함하는 혼합물을 가공함으로써 판상의 혼합물(600)을 형성하고, 관통공에 도전성 물질(601)을 충전함으로써, 관통공에 도전성 수지 조성물(601)이 충전된 판상체를 형성한다. 이 공정은 도2(a)∼(c)에서 설명한 것과 마찬가지이므로, 중복되는 설명은 생략한다. 한편, 이형 필름(603)상에 배선 패턴(606)을 형성하고, 배선 패턴(606)상에 능동부품(604) 및 수동부품(605)을 실장한다. 이 공정은 도3(d)에서 설명한 것과 마찬가지이므로, 중복되는 설명은 생략한다.
그 후, 도6(b)에 도시하는 바와같이, 도6(a)의 판상의 혼합물(600)과 이형 필름(603)을 위치 조정하여 중첩 가압한 후, 이형 필름(603)을 박리함으로써, 배선 패턴(606), 능동 부품(604) 및 수동 부품(605)이 매설된 판상체를 형성한다.
도6(a) 및 (b)의 공정과 평행하여, 도6(a) 및 (b)와 같은 공정으로 배선 패턴(606) 및 회로부품이 매설된 판상체를 형성한다(도5(c) 및 (d)참조). 또한, 배선 패턴(606)과 회로부품은 설계에 따라 각층마다 다르다.
도6(a) 및 (b)의 공정과 평행하여, 도6(e)에 도시하는 바와같이, 이형 필름(603)상에 배선 패턴(607)을 형성한다.
그 후, 도6(f)에 도시하는 바와같이, 도6(b) 및 (d)의 판상체를 위치 조정하여 중첩, 도6(d)의 판상체의 배선 패턴(606)이 형성되어 있지 않는 주면상에, 다시 도6(e)의 이형 필름(603)을 배선 패턴(607)이 내측이 되도록 중첩한다.
그 후, 도6(g)에 도시하는 바와같이, 도6(f)에서 중첩한 판상체 및 이형 필름(603)을 가압하여 가열함으로써, 다층구조를 가지는 판상체를 형성한다. 가열은 혼합물(600) 및 도전성 수지 조성물(601)중의 열경화성 수지가 경화되는 온도 이상의 온도(예를들면 150℃∼260℃)로 행하여, 혼합물(600)은 전기 절연성 기판(608)으로 되고, 도전성 수지 조성물(601)은 인너 비어(609)로 된다. 이 공정에 의해 능동부품(604), 수동부품(605), 배선 패턴(606) 및 (607) 및 전기 절연성 기판(608)이 기계적으로 강고하게 접착한다. 또한, 인너 비어(609)에 의해 배선 패턴(606) 및 (607)이 전기적으로 접속된다.
그 후, 다층구조를 가지는 판상체로부터 이형 필름(603)을 박리함으로써, 다층구조를 가지는 회로부품 내장 모듈을 형성할 수 있다.
이와같이 하여, 상기 제조방법에 의하면, 다층구조를 가지는 회로부품 내장 모듈을 용이하게 제조할 수 있다.
(실시예)
이하에, 본 발명의 구체적인 실시예를 설명한다.
(실시예1)
본 발명의 회로부품 내장 모듈의 제작에 있어, 우선 무기 필러와 열경화성 수지를 포함하는 혼합물로 이루어지는 전기 절연성 기판의 제작방법의 일예에 대해 설명한다.
본 실시예에서는 표1에 표시하는 배합조성으로 전기 절연성 기판을 제작했다. 또한, 비교예를 시료번호1로 표시한다.
<표1>
이 실시예에서는, 액상 에폭시 수지에는 일본 펠녹스(주)제의 에폭시 수지(WE-2025, 산무수계 경화제를 포함한다)를 이용했다. 페놀 수지에는 다이니폰잉크(주)제의 페놀 수지(페놀라이트, VH4150)를 이용했다. 시아네이트 수지에는 아사히치바(주)제의 시아네이트 수지(AroCy, M-30)를 이용했다. 이 실시예에서는 첨가물로서 카본블랙 또는 분산제를 첨가했다.
판상체의 제작은 우선 표1의 조성으로 혼합된 페이스트상의 혼합물을 소정량만큼 이형 필름상에 적하한다. 페이스트상의 혼합물은 무기 필러와 액상의 열경화성 수지를 교반혼합기에 의해 10분정도 혼합하여 제작했다. 사용한 교반혼합기는 소정용량의 용기에 무기 필러와 액상의 열경화성 수지를 투입하고, 용기 스스로를 회전시키면서 공전시키는 것으로, 혼합물의 점도가 비교적 높아도 충분한 분산상태를 얻을 수 있다. 이형 필름에는 두께 75㎛의 폴리에틸렌테레프탈레이트 필름을 이용하고, 필름 표면에 실리콘에 의한 이형처리를 실시했다.
다음에, 이형 필름상의 페이스트상의 혼합물에 다시 이형 필름을 중첩하고, 가압 프레스로 두께 500㎛이 되도록 프레스하여, 판상의 혼합물을 얻었다.
다음에, 이형 필름으로 끼워진 판상의 혼합물을 이형 필름마다 가열하고, 판상의 혼합물의 점착성이 없어지는 조건하에서 열처리했다. 열처리는 120℃의 온도로 15분간 유지한다. 이 열처리에 의해 판상의 혼합물의 점착성을 잃게되므로, 이형 필름의 박리가 용이해진다. 이 실시예에서 이용한 액상 에폭시 수지는 경화온도가 130℃이므로, 이 열처리조건하에서 미경화상태(B스테이지)이다.
다음에, 판상의 혼합물로부터 이형 필름을 박리하고, 판상의 혼합물을 내열성 이형 필름(PPS : 폴리페닐렌술파이트, 두께 75㎛)으로 끼우고, 50kg/cm2의 압력으로 가압하면서 170℃의 온도로 가열함으로써 판상의 혼합물을 경화시켰다.
다음에, 경화된 판상의 혼합물에서 내열성 이형 필름을 박리함으로써, 전기절연성 기판을 얻었다.
이 전기 절연성 기판을 소정 칫수로 가공한 후, 열전도도, 선팽창계수, 절연내압등을 측정했다. 전기 절연성 기판의 절연내압은 전기절연성 기판의 재료인 무기 필러와 열경화성 수지의 접착성의 지표가 된다. 즉, 무기 필러와 열경화성 수지의 접착성이 나쁘면, 그 사이에 미소한 극간이 발생하여 절연 내압이 저하한다. 이와같은 미소한 극간은 회로부품 내장 모듈의 신뢰성 저하를 조래한다. 열전도도는 10mm각으로 절단한 시료의 표면을 가열 히터에 접촉시켜 가열하고, 반대면의 온도 상승에서 계산하여 구했다. 선팽창계수는 실온에서 140℃까지 온도 상승시킨 경우의 전기 절연성 기판의 칫수변화를 측정하고, 그 칫수변화의 평균치로 구했다. 절연내압은 전기 절연성 기판의 두께방향으로 AC 전압을 인가한 경우의 절연내압을 구하고, 단위 두께당의 절연내압을 계산했다.
표1에 표시하는 바와같이, 상기 방법으로 제작된 전기절연성 기판은, 무기 필러로서 Al2O3 를 이용한 경우에는, 종래의 유리 에폭시 기판(열전도도 0.2w/mK∼0.3w/mK)에 비해 열전도도가 약10배 이상으로 되었다. Al2O3 의 양을 85중량%이상으로 함으로써, 열전도도를 2.8w/mK이상으로 할 수 있었다. Al2O3 는 코스트가 낮다는 이점도 있다.
또한, 무기 필러로서 AlN , MgO 를 이용한 경우에는, Al2O3 를 이용한 경우와 동등 이상의 열전도도가 얻어졌다.
또한, 무기 필러로서 비정질 SiO2 를 이용한 경우에는 선팽창계수가 실리콘 반도체(선팽창계수 3×10-6/℃)에 보다 가까워졌다. 따라서, 무기 필러로서 비정질 SiO2 를 이용한 전기 절연성 기판은 반도체를 직접 실장하는 플립 칩용 기판으로서 바람직하다.
또한, 무기 필러로서 SiO2 를 이용한 경우에는, 유전율이 낮은 전기 절연성 기판이 얻어졌다. SiO2 는 비중이 가볍다는 이점도 있다. 무기 필러로서 SiO2 를 이용한 회로부품 내장 모듈은 휴대전화등의 고주파용 모듈로서 바람직하다.
또한, 무기 필러로서 BN 을 이용한 경우에는, 열전도도가 높아 선팽창계수가 낮은 전기 절연성 기판이 얻어졌다.
표1의 비교예(시료번호1)에 표시하는 바와같이, 무기 필러로서 60중량%의 Al2O3 를 이용한 경우를 제외하고, 전기 절연성 기판의 절연내압은 10kV/mm이상이었다. 일반적으로 절연내압이 10kV/mm이상이면 무기 필러와 열경화성 수지와의 접착성이 양호하다고 판단할 수 있다. 따라서, 무기 필러의 양은 70중량%이상인 것이 바람직하다.
또한, 열경화성 수지의 함유량이 낮으면 전기 절연성 기판의 강도가 저하하므로, 열경화성 수지는 4.8중량%이상인 것이 바람직하다.
(실시예2)
실시예2는 실시형태2에서 설명한 방법으로 회로부품 내장 모듈을 제작한 일예이다.
본 실시예에 사용한 전기 절연성 기판의 조성은 Al2O3 (쇼와덴코(주)제AS-40, 구상(球狀), 평균입자직경12㎛)가 90중량%, 액상 에폭시 수지(일본렉(주)제, EF-450)가 9.5중량%, 카본블랙(동양 카본(주)제)이 0.2중량%, 커플링제(아지노소(주)제, 티타네이트계, 46B)가 0.3중량%이다.
상기 재료를 실시예1과 같은 조건으로 처리함으로써, 판상체(두께 500㎛)를 제작했다. 상기 판상체를 소정 크기로 절단하고, 탄산 가스 레이저를 이용하여 인너 비어 홀 접속을 하기 위한 관통공(직경 0.15mm)을 형성했다(도2(b)참조).
이 관통공에 도전성 수지 조성물을 스크린 인쇄법에 의해 충전했다(도2(c)참조). 도전성 수지 조성물은 구상의 동입자 85중량%와, 비스페놀A형 에폭시 수지(유화셀에폭시제, 에피코트828)3중량%와, 글루시딜에스텔계 에폭시수지(동도화성제, YD-171)9중량%와, 아민부가물 경화제(아지노소제, MY-24)3중량%를 혼련하여 제작했다.
다음에, 두께 35㎛ 동박의 한쪽면을 거칠게 하고, 거칠게 한 면에 도전성 접착제를 이용하여 반도체소자를 플립 칩 본딩했다(도2(d)참조).
다음에, 반도체소자를 실장한 동박과, 도전성 수지 조성물을 충전한 판상체와 별도 제작한 동박(한쪽면을 거칠게 처리한 동박으로 두께35㎛)을 위치 조정하여 중첩했다(도2(f)참조). 이 때, 동박의 거친면은 판상체측이 되도록 중첩했다.
다음에, 이들을 열프레스기에 의해 프레스 온도120℃, 압력10kg/cm2으로 5분간 가열가압했다. 경화온도보다 낮은 온도에서의 가열에 의해 판상체중의 열경화성 수지가 연화되므로, 반도체소자가 판상체중에 용이하게 매몰되었다.
다음에, 가열온도를 상승시켜 175℃로 60분간 가열했다(도2(g)참조). 이 가열에 의해 판상체중의 에폭시 수지 및 도전성 수지 조성물중의 에폭시 수지가 경화되고, 반도체소자 및 동박과 판상체가 기계적으로 강고하게 접속되었다. 또한, 이 가열에 의해 도전성 수지 조성물과 동박이 전기적(인너 비어 접속), 기계적으로 접속되었다.
다음에, 반도체소자가 매설된 판상체 표면의 동박을, 포토리소그래피 공정 및 에칭공정에 의해 에칭하고, 배선 패턴을 형성했다(도2(h) 참조). 이와같이 하여 회로부품 내장 모듈을 작성했다.
본 실시예에 의해 제작된 회로부품 내장 모듈의 신뢰성을 평가하기 위해, 납땜 리플로우(reflow) 시험 및 온도 사이클 시험을 행했다. 납땜 리플로우 시험은 벨트식 리플로우 시험기를 이용하여, 최고온도가 260℃에서 10초의 사이클을 10회반복함으로써 행했다. 온도 사이클 시험은 125℃에서 30분간 유지한 후, -60℃의 온도로 30분간 유지하는 공정을 200사이클 반복함으로써 행했다.
납땜 리플로우 시험 및 온도 사이클 시험중 어느것에 있어서도, 본 실시예의 회로부품 내장 모듈에는 크랙이 발생하지 않아, 초음파 탐상(探傷)장치를 이용해도 특별한 이상은 확인할 수 없었다. 이 시험에서 반도체소자와 전기적 절연성 기판은 강고히 접착되어 있는 것을 알 수 있다. 또한, 도전성 수지 조성물에 의한 인너 비어 접속의 저항치도 시험개시전후에 거의 변화가 없었다.
(실시예3)
실시예3은 실시형태3에서 설명한 방법으로 회로부품 내장 모듈을 제작한 일예이다.
우선, 실시예2와 같은 방법으로, 관통공에 도전성 수지 조성물이 충전된 판상체(두께 500㎛)를 제작했다(도3(c) 참조).
다음에, 이형 필름(폴리페닐렌술파이트제, 두께150㎛)에, 두께35㎛의 동박을 접착제에 의해 접착했다. 이 동박은 한쪽면이 거칠게 처리되어 있고, 광택면이 접착제측이 되도록 접착했다.
다음에, 이형 필름상의 동박을, 포토리소그래피 공정 및 에칭공정에 의해 에칭하여 배선 패턴을 형성했다. 또한 이 배선 패턴상에 납땝 범프를 이용하여 반도체소자를 플립 칩 본딩했다.(도3(d) 참조).
다음에, 배선 패턴에 실장한 반도체소자와 배선 패턴과의 간극에 봉지수지를 주입했다. 구체적으로는, 70℃로 가열한 핫 플레이트를 경사지게 해, 그 핫 플레이트상에 반도체소자를 실장한 배선 패턴을 가지는 이형 필름을 설치한 후, 반도체소자와 배선 패턴과의 사이에 주사기로 서서히 봉지수지를 주입했다. 10초정도 반도체소자와 배선 패턴과의 사이에 봉지 수지를 주입할 수 있었다. 핫 플레이트에서 가열하는 것은 봉지 수지의 점도를 낮춰 단시간에 주입할 수 있도록 하기 위함이다. 또한, 핫 플레이트를 기울이는 것은 주입을 용이하게 하기 위함이다. 봉지수지에는 테크노알파(주)제 EL18B를 이용했다. EL18B는 일액성의 에폭시 수지에 SiO2분말을 혼입한 수지이다.
한편, 상기 공정과 평행하여, 상기 공정과 마찬가지로 한쪽면에 배선 패턴이 형성된 이형 필름(폴리페닐렌술파이트제, 두께 150㎛)을 제작했다(도3(e) 참조).
다음에, 반도체소자를 본딩한 이형 필름과, 관통공에 도전성 수지 조성물이 충전된 판상체와, 한쪽면에 배선 패턴이 형성된 이형 필름을 위치 조정하여 중첩했다(도3(f)참조).
다음에, 이것을 열프레스기에 의해 프레스 온도120℃, 압력10kg/cm2으로 5분간 가열가압했다. 경화온도보다 낮은 온도에서의 가열에 의해, 판상체중의 열경화성 수지가 연화되므로, 반도체소자 및 배선 패턴이 판상체중에 용이하게 매몰되었다.
다음에, 가열온도를 상승시켜 175℃에서 60분간 가열했다(도3(g) 참조). 이 가열에 의해 판상체 및 도전성 수지 조성물중의 에폭시 수지가 경화되므로, 반도체소자 및 배선 패턴과 판상체가 기계적으로 강고하게 접속되었다. 또한, 이 가열에 의해 도전성 수지 조성물과 배선 패턴이 전기적(인너 비어 접속), 기계적으로 접속되었다. 또한, 이 가열에 의해 반도체소자와 배선 패턴과의 사이에 주입된 봉지수지도 경화되었다.
다음에, 판상체로부터 이형 필름을 박리했다(도3(h) 참조). 폴리페닐렌술파이트제의 이형 필름은 상기 가열온도 이상의 내열성이 있다. 또한, 동박이 거칠게 된 면은 판상체 및 인너 비어와 접착하고, 동박의 광택면은 이형 필름과 접착하고 있다. 따라서, 판상체 및 인너 비어와 동박과의 접착강도는 이형 필름과 동박과의 접착강도보다 크기 때문에, 이형 필름만을 박리할 수 있다. 이와같이 하여, 회로부품 내장 모듈을 작성했다.
실시예3에 의해 제작된 회로부품 내장 모듈의 신뢰성을 평가하기 위해, 실시예2와 같은 조건으로 납땜 리플로우 시험 및 온도 사이클 시험을 행했다.
납땜 리플로우 시험 및 온도 사이클 시험중 어느것에 있어서도, 실시예3의 회로부품 내장 모듈에는 크랙이 발생하지 않아, 초음파 탐상 장치를 이용해도 특별한 이상은 확인되지 않았다. 이 시험에서 반도체소자와 전기 절연성 기판은 강고하게 접착되어 있는 것을 알 수 있다. 또한, 도전성 수지 조성물에 의한 인너 비어 접속의 저항치도 시험개시전후로 거의 변화가 없었다.
(실시예4)
이 실시예4는 실시형태5에서 설명한 방법으로 다층구조를 가지는 회로부품 내장 모듈을 제작한 일예이다.
이 실시예4에서는 회로부품으로서 반도체소자와 칩 부품을 이용했다.
우선, 실시예2와 같은 방법으로, 관통공에 도전성 수지 조성물이 충전된 판상체를 형성했다.
다음에, 관통공에 도전성 수지 조성물이 충전된 판상체와, 회로부품이 플립칩 본딩된 배치 패턴을 구비하는 이형 필름(폴리페닐렌술파이트제)을 위치 조정하여 중첩했다(도5(a) 참조).
다음에, 이것을 열 프레스기에 의해 프레스 온도 120℃, 압력10kg/cm2에서 5분간 가열가압했다. 경화온도보다 낮은 온도에서의 가열에 의해, 판상체중의 열경화성 수지가 연화되므로, 회로부품이 판상체중에 용이하게 매몰되었다. 그리고, 이형 필름을 판상체로부터 박리함으로써 회로부품이 매설된 판상체를 형성했다(도5(b) 참조).
이 판상체를 다수개 제작하고, 다수개의 판상체와 동박을 위치 조정하여 중첩했다(도5(g) 참조).
다음에, 이것을 열프레스기에 의해 프레스 온도 175℃, 압력 50kg/cm2에서 60분간 가열가압했다. 이 가열가압처리에 의해, 회로부품이 매설된 다수의 판상체와 동박이 일체로 되어, 한개의 판상체가 형성되었다. 이 가열가압처리에 의해 판상체 및 도전성 수지 조성물중의 에폭시 수지가 경화되고, 회로부품 및 배선 패턴과 판상체가 기계적으로 강고하게 접속되었다. 또한, 이 가열가압처리에 의해 동박 및 배선 패턴과 도전성 수지 조성물이 전기적(인너 비어 접속), 기계적으로 접속되었다.
다음에, 회로부품이 매설된 판상체의 표면 동박을, 포토 리소그래피 공정 및 에칭공정에 의해 에칭함으로써, 배선 패턴을 형성했다.(도5(h) 참조). 이와같이 하여 다층구조를 가지는 회로부품 내장 모듈을 제작했다.
실시예4에 의해 제작된 회로부품 내장 모듈의 신뢰성을 평가하기 위해, 실시예2와 같은 조건으로 납땜 리플로우 시험 및 온도 사이클 시험을 행했다.
납땜 리플로우 시험 및 온도 사이클 시험중 어느것에 있어서도 실시예4의 회로부품 내장 모듈에는 크랙이 발생하지 않아, 초음파 탐상 장치를 이용해도 특별한 이상은 확인되지 않았다. 이 시험에서 반도체 소자와 전기 절연성 기판은 강고하게 접착되어 있는 것을 알 수 있다. 또한, 도전성 수지 조성물에 의한 인너 비어 접속의 저항치도 시험개시전후에 거의 변화가 없었다.
(실시예5)
이 실시예5는 실시형태6에서 설명한 방법으로 다층구조를 가지는 회로부품 내장 모듈을 제작한 일예이다.
우선, 실시예2와 같은 방법으로 관통공에 도전성 수지 조성물이 충전된 판상체를 형성했다. 다음에, 관통공에 도전성 수지 조성물이 충전된 판상체와, 회로부품이 플립 칩 본딩된 배선 패턴을 구비하는 이형 필름(폴리페닐렌술파이트제)을 위치 조정하여 중첩했다(도6(a)참조).
다음에, 이를 열프레스기에 의해, 프레스 온도 120℃, 압력 10kg/cm2으로 5분간 가열가압했다. 경화온도보다 낮은 온도에서의 가열에 의해 판상체중의 열경화성 수지가 연화되므로, 회로부품이 판상체중에 용이하게 매몰되었다. 그리고, 이형 필름을 판상체로부터 박리함으로써 판상체를 형성했다(도6(b) 참조), 마찬가지로, 회로부품이 매설된 판상체를 형성했다(도6(d) 참조).
다음에, 이형 필름(폴리페닐렌술파이트제)의 한쪽면에 배선 패턴을 형성했다(도6(e) 참조).
다음에, 회로부품이 매설된 2개의 판상체와, 배선 패턴이 형성된 이형 필름을 위치 조정하여 중첩했다(도6(f) 참조).
다음에, 이를 열프레스기에 의해, 프레스 온도 175℃, 압력 50kg/cm2으로 60분간 가열가압했다. 이 가열가압처리에 의해 회로부품이 매설된 다수의 판상체와 이형 필름이 일체로 되어, 한개의 판상체가 형성되었다. 이 가열가압처리에 의해 판상체중의 에폭시수지가 연화되고, 회로부품 및 배선 패턴과 판상체가 기계적으로 강고하게 접속되었다. 또한, 이 가열가압처리에 의해 도전성 수지 조성물중의 에폭시수지가 경화되고, 배선 패턴과 도전성 수지 조성물이 전기적(인너 비어 접속), 기계적으로 접속되었다.
다음에, 일체로 된 판상체로부터 이형 필름을 박리함으로써, 다층구조를 가지는 회로부품 내장 모듈을 제작했다(도6(g) 참조).
실시예5에 의해 제작된 회로부품 내장 모듈의 신뢰성을 평가하기 위해, 실시예2와 같은 조건으로 납땜 리플로우 시험 및 온도 사이클 시험을 행했다.
납땜 리플로우 시험 및 온도 사이클 시험중 어느것에 있어서도, 실시예5의 회로부품 내장 모듈에는 크랙이 발생하지 않아, 초음파 탐상 장치를 이용해도 특별한 이상은 확인되지 않았다. 이 시험에서 반도체소자와 전기 절연성 기체는 강고하게 접착되어 있는 것을 알 수 있다. 또한, 도전성 수지 조성물에 의한 인너 비어 접속의 저항치도 시험개시 전후에 거의 변화가 없었다.
이상 설명한 바와같이, 본 발명의 회로부품 내장 모듈에서는, 무기 필러와 열경화성 수지와의 혼합물로 이루어지는 전기 절연성 기판을 이용함과 동시에 인너 비어 홀 접속법을 이용하고 있으므로, 고밀도로 회로부품을 실장할 수 있어 방열성도 높다. 따라서, 본 발명의 회로부품 내장 모듈에서는, 고밀도로 회로부품이 실장되고 신뢰성 높은 회로부품 내장 모듈을 얻을 수 있다.
또한, 본 발명의 회로부품 내장 모듈에서는, 다층구조로 함으로써, 더욱 고밀도로 회로부품을 실장할 수 있다.
또한, 본 발명의 회로부품 내장 모듈에서는, 무기 필러를 선택함으로써, 전기 절연성 기판의 열전도도, 선팽창계수, 유전율등을 제어하는 것이 가능하다. 따라서, 본 발명의 회로부품 내장 모듈에서는, 전기 절연성 기판의 선팽창계수를 반도체소자와 대략 같게하는 것이 가능하므로, 반도체 소자를 내장한 회로부품 내장 모듈로서 바람직하다. 또한, 전기 절연성 기판의 열전도도를 향상시킬 수 있으므로, 방열을 필요로 하는 반도체소자등을 내장한 회로부품 내장 모듈로서 바람직하다. 또한, 전기 절연성 기판의 유전율을 낮게하는 것도 가능하므로, 고주파 회로용의 회로부품 내장 모듈로서 바람직하다.
본 발명의 회로부품 내장 모듈의 제조방법에서는, 상기 회로부품 내장 모듈을 용이하게 제조할 수 있다.
또한, 본 발명의 회로부품 내장 모듈의 제조방법에서는, 배선 패턴을 형성한 이형 필름을 이용함으로써, 배선 패턴을 전기 절연성 기판에 매설할 수 있으므로, 표면이 평활한 회로부품 내장 모듈을 얻을 수 있다. 따라서, 표면의 배선 패턴에 회로부품을 실장할 경우에, 고밀도로 회로부품을 실장할 수 있다.

Claims (36)

  1. 무기 필러 70중량%∼95중량%와 열경화성 수지를 포함하는 혼합물로 이루어지는 전기 절연성 기판과, 상기 전기 절연성 기판의 적어도 주면에 형성된 다수의 배선 패턴과, 상기 전기 절연성 기판의 내부에 배치되어 상기 배선 패턴에 전기적으로 접속된 회로부품과, 상기 다수의 배선 패턴을 전기적으로 접속하도록 상기 전기 절연성 기판내에 형성된 인너 비어를 포함하는 것을 특징으로 하는 회로부품 내장 모듈.
  2. 제1항에 있어서, 상기 회로부품은 능동부품을 포함하고, 상기 인너 비어는 도전성 수지 조성물로 이루어지는 것을 특징으로 하는 회로부품 내장 모듈.
  3. 제1항에 있어서, 상기 배선 패턴은 상기 전기 절연성 기판의 내부에도 형성되어 있는 것을 특징으로 하는 회로부품 내장 모듈.
  4. 제1항에 있어서, 상기 회로부품은 상기 전기 절연성 기판에 의해 외기로부터차단되어 있는 것을 특징으로 하는 회로부품 내장 모듈.
  5. 제1항에 있어서, 상기 열경화성 수지는 에폭시 수지, 페놀 수지 및 시아네이트 수지에서 선택되는 적어도 하나의 열경화성 수지를 포함하는 것을 특징으로 하는 회로부품 내장 모듈.
  6. 제1항에 있어서, 상기 무기 필러는 Al2O3 , MgO , BN , AlN 및 SiO2 에서 선택되는 적어도 하나의 무기 필러를 포함하는 것을 특징으로 하는 회로부품 내장 모듈.
  7. 제1항에 있어서, 상기 무기 필러의 평균입자직경이 0.1㎛∼100㎛인 것을 특징으로 하는 회로부품 내장 모듈.
  8. 제1항에 있어서, 상기 배선 패턴은 동 및 도전성 수지 조성물에서 선택되는 적어도 하나의 도전성 물질을 포함하는 것을 특징으로 하는 회로부품 내장 모듈.
  9. 제1항에 있어서, 상기 배선 패턴은 에칭법 또는 펀칭법으로 형성된 금속판의 리드 프레임으로 이루어지는 것을 특징으로 하는 회로부품 내장 모듈.
  10. 제1항에 있어서, 상기 회로부품은 칩상의 저항, 칩상의 콘덴서 및 칩상의 인덕터에서 선택되는 적어도 하나의 부품을 포함하는 것을 특징으로 하는 회로부품 내장 모듈.
  11. 제1항에 있어서, 상기 혼합물은 분산제, 착색제, 커플링제 또는 이형제에서 선택되는 적어도 하나의 첨가제를 더 포함하는 것을 특징으로 하는 회로부품 내장 모듈.
  12. 제1항에 있어서, 상기 전기 절연성 기판의 선팽창계수가 8×10-6/℃∼20×10-6/℃이고, 또한 상기 전기 절연성 기판의 열전도도가 1w/mK∼10w/mK인 것을 특징으로 하는 회로부품 내장 모듈.
  13. 제2항에 있어서, 상기 능동부품은 반도체 베어 칩을 포함하고, 상기 반도체 베어 칩은 상기 배선 패턴에 플립 칩 본딩되어 있는 것을 특징으로 하는 회로부품 내장 모듈.
  14. 제2항에 있어서, 상기 도전성 수지 조성물은 금, 은, 동 및 니켈에서 선택되는 하나의 금속을 포함하는 금속입자를 도전성성분으로서 포함하고, 에폭시 수지를 수지성분으로서 포함하는 것을 특징으로 하는 회로부품 내장 모듈.
  15. 무기 필러 70중량%∼95중량%와 미경화상태의 열경화성 수지를 포함하는 혼합물을 관통공을 가지는 제1 판상체로 가공하는 공정과, 상기 관통공에 열경화성의 도전성 물질을 충전함으로써 열경화성의 도전성 물질이 상기 관통공에 충전된 제2 판상체를 형성하는 공정과, 제1 막의 배선 패턴 부분에 회로부품을 실장하는 공정과, 상기 제1 막의 회로부품을 실장한 측에, 상기 제2 판상체를 위치 조정하여 중첩하고, 다시 그 위에, 배선 패턴 부분을 가지는 제2 막을 중첩하여 가압함으로써, 상기 회로부품이 매설된 제3 판상체를 형성하는 공정과, 상기 제3 판상체를 가열함으로써, 상기 열경화성 수지 및 상기 도전성 물질이 경화된 제4 판상체를 형성하는 공정을 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  16. 제15항에 있어서, 상기 회로부품은 능동부품을 포함하고, 상기 도전성물질은 도전성 수지 조성물로 이루어지는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  17. 제15항에 있어서, 상기 제1 및 제2 막은 동박으로 이루어지고, 상기 제4 판상체를 형성한 후, 상기 배선 패턴부분 이외의 동박을 제거함으로써, 배선 패턴을 형성하는 공정을 더 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  18. 제15항에 있어서, 상기 제1 및 제2 막은 하나의 주면에 배선 패턴이 형성된 이형 필름으로 이루어지고, 상기 제4 판상체를 형성한 후, 상기 이형 필름을 상기 제4 판상체로부터 박리하는 공정을 더 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  19. 제15항에 있어서, 상기 배선 패턴부분에 상기 회로부품을 실장한 후, 상기 회로부품과 상기 배선 패턴사이에 봉지수지를 주입하는 공정을 더 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  20. 제15항에 있어서, 상기 열경화성 수지 및 상기 도전성물질을 가열하여 경화시킬 때의 온도가 150℃ 이상 260℃이하인 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  21. 제15항에 있어서, 상기 열경화성 수지 및 상기 도전성물질을 가열하여 경화시킬 때에, 가열하면서 10kg/cm2∼200kg/cm2의 압력으로 가압하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  22. 제15항에 있어서, 상기 제1 판상체를 형성하는 공정은 상기 혼합물을 판상으로 성형한 후, 상기 판상의 혼합물을 상기 열경화성 수지의 경화온도보다 낮은 온도로 열처리함으로써, 상기 판상의 혼합물의 점착성을 잃게하는 공정을 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  23. 제15항에 있어서, 상기 회로부품을 상기 제2 판상체에 매설함으로써 상기 제3 판상체를 형성하는 공정을, 상기 열경화성 수지의 경화온도보다 낮은 온도하에서 행하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  24. 제15항에 있어서, 상기 회로부품을 상기 배선 패턴으로 실장하는 공정은 상기 회로부품과 상기 배선 패턴을 납땜에 의해 전기적 및 기계적으로 접속하는 공정으로 이루어지는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  25. 제16항에 있어서, 상기 능동 부품을 상기 배선 패턴에 실장하는 공정은 상기 능동부품의 금 범프와 상기 배선 패턴을 도전성 접착제에 의해 전기적으로 접속하는 공정으로 이루어지는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  26. 다층구조를 가지는 회로부품 내장 모듈의 제조방법으로써, 무기 필러 70중량%∼95중량%와 미경화상태의 열경화성 수지를 포함하는 혼합물을, 관통공을 가지는 제1 판상체로 가공하는 공정과, 상기 관통공에 열경화성의 도전성물질을 충전함으로써, 열경화성의 도전성물질이 상기 관통공에 충전된 제2 판상체를 형성하는 공정과, 이형 필름의 하나의 주면상에 배선 패턴을 형성하고, 상기 배선 패턴상에 회로부품을 실장하는 공정과, 상기 이형 필름의 상기 하나의 주면측에 상기 제2 판상체를 위치조정하여 중첩하여 가압함으로써 상기 회로부품이 매설된 제3 판상체를 형성하는 공정과, 상기 이형 필름을 상기 제3 판상체로부터 박리함으로써 제4 판상체를 형성하는 공정과, 다수의 상기 제4 판상체를 위치 조정하여 중첩, 다시 배선 패턴 부분을 포함하는 막을 위치 조정하여 중첩, 가압하여 가열함으로써 상기 열경화성 수지 및 상기 도전성 물질이 경화된 다층구조를 가지는 제5 판상체를 형성하는 공정을 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  27. 제26항에 있어서, 상기 회로부품은 능동부품을 포함하고, 상기 도전성물질은 도전성 수지 조성물로 이루어지는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  28. 제26항에 있어서, 상기 배선 패턴 부분을 포함하는 막은 동박으로 이루어지고, 제5 판상체를 형성한 후, 상기 배선 패턴 부분 이외의 동박을 제거함으로써 배선 패턴을 형성하는 공정을 더 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  29. 제26항에 있어서, 상기 배선 패턴 부분을 포함하는 막은 하나의 주면에 배선 패턴이 형성된 이형 필름으로 이루어지고, 상기 제5 판상체를 형성한 후, 상기 이형 필름을 상기 제5 판상체로부터 박리하는 공정을 더 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  30. 제26항에 있어서, 상기 배선패턴에 상기 회로부품을 실장한 후, 상기 회로부품과 상기 배선 패턴과의 사이에 봉지수지를 주입하는 공정을 더 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  31. 제26항에 있어서, 상기 열경화성 수지 및 상기 도전성 물질을 가열하여 경화시킬 때의 온도가 150℃이상 260℃이하인 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  32. 제26항에 있어서, 상기 열경화성 수지 및 상기 도전성 물질을 가열하여 경화시킬 때에, 가열하면서 10kg/cm2∼200kg/cm2의 압력으로 가압하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  33. 제26항에 있어서, 상기 제1 판상체를 형성하는 공정이 상기 혼합물을 판상으로 성형한 후, 상기 판상의 혼합물을 상기 열경화성 수지의 경화온도보다 낮은 온도로 열처리함으로써, 상기 판상의 혼합물의 점착성을 잃게하는 공정을 포함하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  34. 제26항에 있어서, 상기 회로부품을 상기 제2 판상체에 매설함으로써 상기 제3 판상체를 형성하는 공정을, 상기 열경화성 수지의 경화온도보다 낮은 온도하에서 행하는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  35. 제26항에 있어서, 상기 회로부품을 상기 배선 패턴에 실장하는 공정은 상기 회로부품과 상기 배선 패턴을 납땜에 의해 전기적 및 기계적으로 접속하는 공정으로 이루어지는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
  36. 제27항에 있어서, 상기 능동부품을 상기 배선 패턴에 실장하는 공정은, 상기 능동부품의 금 범프와 상기 배선 패턴을 도전성 접착제에 의해 전기적으로 접속하는 공정으로 이루어지는 것을 특징으로 하는 회로부품 내장 모듈의 제조방법.
KR10-1998-0050675A 1997-11-25 1998-11-25 회로부품 내장 모듈 및 그 제조방법 KR100377088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-322595 1997-11-25
JP32259597 1997-11-25

Publications (2)

Publication Number Publication Date
KR19990045559A KR19990045559A (ko) 1999-06-25
KR100377088B1 true KR100377088B1 (ko) 2003-06-18

Family

ID=18145465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0050675A KR100377088B1 (ko) 1997-11-25 1998-11-25 회로부품 내장 모듈 및 그 제조방법

Country Status (7)

Country Link
US (4) US6038133A (ko)
EP (1) EP0920058B1 (ko)
JP (1) JP4279893B2 (ko)
KR (1) KR100377088B1 (ko)
CN (1) CN1157105C (ko)
DE (1) DE69842095D1 (ko)
TW (1) TW416259B (ko)

Families Citing this family (256)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329715B1 (en) * 1996-09-20 2001-12-11 Tdk Corporation Passive electronic parts, IC parts, and wafer
US5922514A (en) * 1997-09-17 1999-07-13 Dale Electronics, Inc. Thick film low value high frequency inductor, and method of making the same
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
CN1273762A (zh) * 1998-05-06 2000-11-15 日本碍子株式会社 印刷电路用基材、其制造方法及所述基材的半成品块
EP1041620A3 (en) * 1999-04-02 2005-01-05 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
DE10011005B4 (de) * 1999-07-01 2004-03-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
EP1744606A3 (en) 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
JP2001169032A (ja) * 1999-09-30 2001-06-22 Ricoh Co Ltd デジタル複写機、画像形成システム、およびデジタル複写機のスレーブ機
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
JP2001164232A (ja) * 1999-12-09 2001-06-19 Sony Chem Corp 熱硬化性接着材料
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
JP3485513B2 (ja) * 2000-01-19 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3830726B2 (ja) * 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
TW502492B (en) * 2000-05-30 2002-09-11 Alps Electric Co Ltd Electronic circuit unit
CN1551720A (zh) 2000-06-27 2004-12-01 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
JP3570359B2 (ja) * 2000-08-24 2004-09-29 三菱電機株式会社 高周波モジュール
US6504705B2 (en) * 2000-10-12 2003-01-07 Matsushita Electric Industrial Co., Ltd. Electrolytic capacitor, circuit board containing electrolytic capacitor, and method for producing the same
US7264991B1 (en) * 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7190080B1 (en) * 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
EP1204305A3 (en) * 2000-11-03 2004-01-07 Tyco Electronics AMP GmbH Device comprising an electrical circuit carried by a carrier element and method for the manufacture of such a device
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US20020158305A1 (en) * 2001-01-05 2002-10-31 Sidharth Dalmia Organic substrate having integrated passive components
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US20040099441A1 (en) * 2001-04-24 2004-05-27 Akira Ichiryu Printed circuit board,its manufacturing method and csp manufacturing method
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
EP1435112A2 (en) 2001-06-19 2004-07-07 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
DE10209922A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Elektronisches Modul, Nutzen mit zu vereinzelnden elektronischen Modulen und Verfahren zu deren Herstellung
US7061100B2 (en) 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module
US6596384B1 (en) * 2002-04-09 2003-07-22 International Business Machines Corporation Selectively roughening conductors for high frequency printed wiring boards
US6998533B2 (en) 2002-04-11 2006-02-14 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US6903458B1 (en) 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
DE10228593A1 (de) 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6987307B2 (en) 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
TWI294262B (en) * 2002-06-28 2008-03-01 Matsushita Electric Ind Co Ltd A light reception/emission device built-in module with optical and electrical wiring combined therein and method of making the same
DE10234951B4 (de) * 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
EP1542519A4 (en) * 2002-07-31 2010-01-06 Sony Corp METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
KR101083099B1 (ko) * 2002-12-23 2011-11-16 에이전시 포 사이언스, 테크놀로지 앤드 리서치 전자 디바이스
EP1434242B1 (en) * 2002-12-27 2010-11-24 Panasonic Corporation Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
US20040211590A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and integrated circuit using the same
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
US7248482B2 (en) * 2003-05-16 2007-07-24 Matsushita Electric Industrial Co., Ltd. Module with built-in circuit component and method for producing the same
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
TWI245597B (en) * 2003-06-30 2005-12-11 Siliconware Precision Industries Co Ltd Printed circuit boards and method for fabricating the same
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP4183708B2 (ja) * 2003-07-04 2008-11-19 株式会社村田製作所 部品内蔵基板の製造方法
US7006359B2 (en) * 2003-07-14 2006-02-28 Avx Corporation Modular electronic assembly and method of making
JPWO2005010987A1 (ja) * 2003-07-24 2006-09-14 松下電器産業株式会社 球状半導体素子埋設配線板
US20050059856A1 (en) * 2003-08-21 2005-03-17 Mara Fox Kissing game for two persons
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
US7686201B2 (en) * 2003-09-01 2010-03-30 Tyco Healthcare Group Lp Circular stapler for hemorrhoid operations
CN100524734C (zh) * 2003-09-09 2009-08-05 三洋电机株式会社 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7488895B2 (en) * 2003-09-29 2009-02-10 Panasonic Corporation Method for manufacturing component built-in module, and component built-in module
US7319599B2 (en) * 2003-10-01 2008-01-15 Matsushita Electric Industrial Co., Ltd. Module incorporating a capacitor, method for manufacturing the same, and capacitor used therefor
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
US7258549B2 (en) 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
US20050218491A1 (en) * 2004-03-31 2005-10-06 Alps Electric Co., Ltd. Circuit component module and method of manufacturing the same
US7078816B2 (en) * 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate
US7064963B2 (en) * 2004-04-01 2006-06-20 Delphi Technologies, Inc. Multi-substrate circuit assembly
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
DE102004022884B4 (de) 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
JP2005340675A (ja) * 2004-05-28 2005-12-08 Toshiba Corp プリント配線板および磁気ディスク装置
JP4592333B2 (ja) * 2004-05-31 2010-12-01 三洋電機株式会社 回路装置およびその製造方法
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US8345433B2 (en) * 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
JP4252019B2 (ja) * 2004-09-01 2009-04-08 三洋電機株式会社 回路装置およびその製造方法
US7768795B2 (en) * 2004-09-08 2010-08-03 Panasonic Corporation Electronic circuit device, electronic device using the same, and method for manufacturing the same
JP3928665B2 (ja) * 2004-09-13 2007-06-13 株式会社村田製作所 チップ型電子部品内蔵型多層基板及びその製造方法
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
JP2006135771A (ja) * 2004-11-08 2006-05-25 Renesas Technology Corp 電子部品モジュール
TWI241695B (en) * 2004-11-19 2005-10-11 Ind Tech Res Inst Structure of an electronic package and method for fabricating the same
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
US8119458B2 (en) * 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
US20070041680A1 (en) * 2005-08-18 2007-02-22 Stmicroelectronics S.A. Process for assembling passive and active components and corresponding integrated circuit
CA2621131C (en) * 2005-09-05 2014-03-11 Denki Kagaku Kogyo Kabushiki Kaisha Resin composition and hybrid integrated circuit board making use of the same
JP4766049B2 (ja) * 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2007096185A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 回路基板
CN101331605A (zh) * 2005-12-15 2008-12-24 松下电器产业株式会社 电子部件内置模块和其制造方法
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
TWI276382B (en) * 2006-02-07 2007-03-11 Asustek Comp Inc Circuit board
FI20060256L (fi) * 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
JPWO2007114334A1 (ja) * 2006-03-31 2009-08-20 パナソニック株式会社 回路基板、回路基板の検査方法、およびその製造方法
US7658988B2 (en) * 2006-04-03 2010-02-09 E. I. Du Pont De Nemours And Company Printed circuits prepared from filled epoxy compositions
JP5285842B2 (ja) * 2006-04-13 2013-09-11 パナソニック株式会社 集積回路実装基板および電力線通信装置
US20070262435A1 (en) * 2006-04-27 2007-11-15 Atmel Corporation Three-dimensional packaging scheme for package types utilizing a sacrificial metal base
US7564137B2 (en) * 2006-04-27 2009-07-21 Atmel Corporation Stackable integrated circuit structures and systems devices and methods related thereto
JP4850576B2 (ja) * 2006-05-01 2012-01-11 アルプス電気株式会社 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7603771B2 (en) * 2006-08-29 2009-10-20 Mutual-Tek Industries Co., Ltd. Method of manufacturing a combined multilayer circuit board having embedded chips
US20080123318A1 (en) * 2006-11-08 2008-05-29 Atmel Corporation Multi-component electronic package with planarized embedded-components substrate
US7989895B2 (en) 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
US20080135282A1 (en) * 2006-12-11 2008-06-12 Motorola, Inc. Printed multilayer circuit containing active devices and method of manufaturing
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
US7579215B2 (en) * 2007-03-30 2009-08-25 Motorola, Inc. Method for fabricating a low cost integrated circuit (IC) package
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
EP2066161A4 (en) * 2007-06-19 2010-11-17 Murata Manufacturing Co METHOD FOR MANUFACTURING INCORPORATED COMPONENT SUBSTRATE AND THIS SUBSTRATE
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US20090140401A1 (en) * 2007-11-30 2009-06-04 Stanley Craig Beddingfield System and Method for Improving Reliability of Integrated Circuit Packages
DE102007058094A1 (de) * 2007-12-03 2009-06-04 Robert Bosch Gmbh Verfahren zur Herstellung einer Leiterplattenschicht (Schaltungsebene) für eine insbesondere mehrschichtige Leiterplatte (keramisches Substrat)
KR100919413B1 (ko) * 2007-12-20 2009-09-29 (주) 휴브글로벌 함몰형 패턴을 구비하는 기판 및 그 제조 방법
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009231818A (ja) * 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
BRPI0909517A2 (pt) * 2008-03-24 2018-01-09 Panasonic Corp painél de circuito eletrônico e aparelho de comunicação de linha de energia utilizando o mesmo
EP2259666A4 (en) * 2008-03-27 2011-09-07 Ibiden Co Ltd PRINTED CIRCUIT BOARD COMPRISING INTEGRATED ELECTRONIC COMPONENTS, AND METHOD FOR MANUFACTURING THE SAME
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
DE102008022733B4 (de) * 2008-05-05 2011-05-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Funktionseinheit und Verfahren zu deren Herstellung
JP2009277940A (ja) * 2008-05-15 2009-11-26 Panasonic Corp 半導体パッケージ、実装用回路基板および実装構造体
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
US8183087B2 (en) * 2008-09-09 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US8106520B2 (en) 2008-09-11 2012-01-31 Micron Technology, Inc. Signal delivery in stacked device
KR101015651B1 (ko) * 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
EP2410827B1 (en) 2009-03-19 2018-09-19 Murata Manufacturing Co., Ltd. Circuit board and mother laminated body
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US9450556B2 (en) 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
JP5081267B2 (ja) * 2010-03-25 2012-11-28 パナソニック株式会社 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP5585426B2 (ja) * 2010-12-07 2014-09-10 Ｔｄｋ株式会社 配線板、電子部品内蔵基板、配線板の製造方法及び電子部品内蔵基板の製造方法
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
JP5772949B2 (ja) * 2011-03-24 2015-09-02 株式会社村田製作所 配線基板
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP5349532B2 (ja) 2011-05-20 2013-11-20 パナソニック株式会社 部品内蔵モジュールの製造方法
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
WO2013121976A1 (ja) * 2012-02-17 2013-08-22 株式会社村田製作所 部品内蔵基板
WO2013121977A1 (ja) * 2012-02-17 2013-08-22 株式会社村田製作所 部品内蔵基板
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
TWI463619B (zh) * 2012-06-22 2014-12-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
CN107240580B (zh) * 2013-07-23 2019-11-05 乾坤科技股份有限公司 一种导线架、电子组件以及电感器
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
JP6358334B2 (ja) 2014-09-03 2018-07-18 株式会社村田製作所 部品内蔵基板および基板探傷法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9999136B2 (en) 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
KR102356810B1 (ko) 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10426037B2 (en) 2015-07-15 2019-09-24 International Business Machines Corporation Circuitized structure with 3-dimensional configuration
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
DE102016101526A1 (de) 2016-01-28 2017-08-03 Osram Opto Semiconductors Gmbh Herstellung eines Multichip-Bauelements
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN106129052A (zh) * 2016-08-10 2016-11-16 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线基板结构及其制作方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
FR3061600B1 (fr) * 2017-01-03 2020-06-26 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant une puce rainuree
WO2019102522A1 (ja) * 2017-11-21 2019-05-31 株式会社Ｆｕｊｉ ３次元積層電子デバイスの製造方法及び３次元積層電子デバイス
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
WO2020196752A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 モジュール
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
DE102020207279A1 (de) * 2020-06-10 2021-12-16 Vitesco Technologies Germany Gmbh Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2138205A (en) * 1983-04-13 1984-10-17 Philips Electronic Associated Methods of manufacturing a microwave circuit
US5401688A (en) * 1991-02-18 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device of multichip module-type

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS6223100Y2 (ko) * 1980-07-08 1987-06-12
JPS60109296A (ja) 1983-11-17 1985-06-14 三洋電機株式会社 印刷配線基板の接続方法
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
US4808717A (en) * 1986-09-17 1989-02-28 Sumitomo Chemical Company, Limited Thermosetting resin composition
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
JPH01251778A (ja) * 1988-03-31 1989-10-06 Toshiba Corp Ｉｃカード
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
US5045381A (en) * 1988-09-30 1991-09-03 Hitachi, Ltd. Thermosetting resin composition, printed circuit board using the resin composition and process for producing printed circuit board
JPH0362844A (ja) * 1989-02-27 1991-03-18 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH0369191A (ja) 1989-08-08 1991-03-25 Nec Corp 電子部品内蔵の多層プリント基板
JP2712091B2 (ja) 1990-03-30 1998-02-10 株式会社東芝 印刷配線板の接続装置
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
JPH0471297A (ja) 1990-07-11 1992-03-05 Nippon Chemicon Corp 部品内蔵多層基板
JPH06120671A (ja) 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JPH05283608A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法
JP2800550B2 (ja) 1992-04-24 1998-09-21 日立化成工業株式会社 印刷配線用基板の製造方法
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JP3208176B2 (ja) 1992-05-18 2001-09-10 イビデン株式会社 電子回路部品を埋め込んだ多層プリント配線板
JP3086332B2 (ja) 1992-06-08 2000-09-11 日本シイエムケイ株式会社 多層プリント配線板の製造方法
US5828126A (en) * 1992-06-17 1998-10-27 Vlsi Technology, Inc. Chip on board package with top and bottom terminals
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
JPH06200124A (ja) 1993-01-07 1994-07-19 Matsushita Electric Works Ltd 封止用エポキシ樹脂成形材料
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
WO1994024694A1 (en) * 1993-04-14 1994-10-27 Amkor Electronics, Inc. Interconnection of integrated circuit chip and substrate
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
JPH0730060A (ja) 1993-07-12 1995-01-31 Rohm Co Ltd 両面型ハイブリッド集積回路装置の構造
US5412538A (en) * 1993-07-19 1995-05-02 Cordata, Inc. Space-saving memory module
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
EP0645950B1 (en) * 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Ind Co Ltd Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
US5492586A (en) * 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
DE69417684T2 (de) * 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
CA2190294C (fr) * 1994-05-27 2005-07-12 Ake Gustafson Procede de realisation d'un module electronique et module electronique obtenu selon ce procede
JPH0897561A (ja) 1994-09-27 1996-04-12 Shin Kobe Electric Mach Co Ltd 多層回路板
JP3229525B2 (ja) 1995-07-26 2001-11-19 株式会社日立製作所 Ｌｓｉ内蔵型多層回路板およびその製法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US5806177A (en) * 1995-10-31 1998-09-15 Sumitomo Bakelite Company Limited Process for producing multilayer printed circuit board
EP0805614B1 (en) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
JPH09249795A (ja) 1996-03-18 1997-09-22 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
JP3314133B2 (ja) 1996-03-29 2002-08-12 京セラ株式会社 配線基板
JPH09270584A (ja) 1996-03-29 1997-10-14 Kyocera Corp 多層配線基板
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
JP3266508B2 (ja) * 1996-05-27 2002-03-18 京セラ株式会社 配線基板及びその製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
JP3199664B2 (ja) 1997-06-30 2001-08-20 京セラ株式会社 多層配線基板の製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2138205A (en) * 1983-04-13 1984-10-17 Philips Electronic Associated Methods of manufacturing a microwave circuit
US5401688A (en) * 1991-02-18 1995-03-28 Kabushiki Kaisha Toshiba Semiconductor device of multichip module-type

Also Published As

Publication number Publication date
US6338767B1 (en) 2002-01-15
JP4279893B2 (ja) 2009-06-17
TW416259B (en) 2000-12-21
US6038133A (en) 2000-03-14
US20020036054A1 (en) 2002-03-28
EP0920058A2 (en) 1999-06-02
KR19990045559A (ko) 1999-06-25
CN1219837A (zh) 1999-06-16
US6625037B2 (en) 2003-09-23
CN1157105C (zh) 2004-07-07
US20040088416A1 (en) 2004-05-06
US7068519B2 (en) 2006-06-27
JP2008153693A (ja) 2008-07-03
DE69842095D1 (de) 2011-02-24
EP0920058B1 (en) 2011-01-12
EP0920058A3 (en) 1999-11-03

Similar Documents

Publication Publication Date Title
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
KR100507791B1 (ko) 부품 내장 모듈과 그 제조 방법
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
JP4145730B2 (ja) 半導体内蔵モジュール
US6939738B2 (en) Component built-in module and method for producing the same
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
EP0907205A2 (en) Semiconductor package and method for manufacturing the same
JP2002261449A (ja) 部品内蔵モジュール及びその製造方法
JP2008294381A (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP5081267B2 (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
EP2056655B1 (en) Wiring board
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP2005005692A (ja) 回路部品内蔵モジュールおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010725

Effective date: 20021129

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 16

EXPY Expiration of term