JP2003249763A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JP2003249763A
JP2003249763A JP2002047979A JP2002047979A JP2003249763A JP 2003249763 A JP2003249763 A JP 2003249763A JP 2002047979 A JP2002047979 A JP 2002047979A JP 2002047979 A JP2002047979 A JP 2002047979A JP 2003249763 A JP2003249763 A JP 2003249763A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
resin layer
resin
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002047979A
Other languages
English (en)
Inventor
Naoki Nakamura
直樹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002047979A priority Critical patent/JP2003249763A/ja
Priority to US10/274,125 priority patent/US20030159852A1/en
Publication of JP2003249763A publication Critical patent/JP2003249763A/ja
Priority to US10/664,928 priority patent/US7047634B2/en
Priority to US10/664,930 priority patent/US7091716B2/en
Priority to US11/184,827 priority patent/US7284311B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 工程を簡素化して製造できる部品内蔵型の多
層配線基板を提供する。 【解決手段】 電子部品を埋設状態にして含む部品内蔵
樹脂層と、ガラスクロス、フィラー及び不織布からなる
群から選択された少なくとも１つを含み、電子部品を内
蔵しない骨格樹脂層とを、少なくとも一層ずつ含んで構
成されている多層配線基板である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コイル、コンデン
サ、ＩＣチップ等の電子部品（以下、単に電子部品とい
う）が搭載された基板を複数積層した構造の多層配線基
板に関する。
【０００２】
【従来の技術】電子部品を層間に内蔵した多層配線基板
は、部品間の距離を小さくでき、より信号の高速化に対
応することができる。部品内蔵型の多層配線基板は、従
来の単層基板で必要としていた面積と比較して数分の１
以下の面積で同様の部品を搭載することが可能となる。
このような部品内蔵型の多層配線基板は、プリント配線
板ユニットとして有用であるので、多くの検討がなされ
ている。しかし、製造工程が複雑で、信頼性の高い部品
内蔵型の多層配線基板を得ることが困難である。
【０００３】従来の一般的な部品内蔵型の多層配線基板
は、剛性をもったベース基板に部品を実装している。そ
して、例えばガラスクロスを用いたいわゆるプリプレグ
材料等のシート樹脂を用い、このシート樹脂内に実装部
品を内在させた構造として多層化を図っている。
【０００４】図１及び２を用いて従来の部品内蔵型の多
層配線基板について説明する。図１に示す多層配線基板
１００は、剛性をもったベース基板に電子部品を実装し
て、部品実装領域に相当する部分のプリプレグ材料をく
り貫いて積層している。
【０００５】この多層配線基板１００のベース基板１０
１は、ガラスクロス入り樹脂が本硬化したもので当初か
ら所定の剛性を備えている。その一方、プリプレグ材料
は一般にガラスクロスと接着樹脂を混合したシート状樹
脂で、半硬化状態（当業界ではＢステージと称される）
にある。このプリプレグ材料に含まれるガラスクロスは
電子部品と干渉してしまうので、その一部をくり貫き、
実装部品の存在空間が確保されている。これらを適宜、
積層して、プリプレグ材料を本硬化処理することで図１
に示すような多層配線基板１００が形成されている。
【０００６】よって、従来の多層配線基板１００は剛性
の高いベース基板１０１とプリプレグ材料を本硬化させ
たプリプレグ層１０２との積層であり、プリプレグ層１
０２内の空間１０４で配線パターン１０３上に部品１０
５が配置された形態となる。なお、参照符号１０７で示
すのは層間を貫通するコンタクホールであり、このコン
タクホール１０７内には銅等の配線１０９が形成されて
いる。
【０００７】図２も従来の部品内蔵型の多層配線基板１
１０について示している。この多層配線基板１１０も図
１の多層配線基板１００と同様に製造され、類似の構造
を有している。ただし、プリプレグ層１０２の空間１０
４内には補強用の充填樹脂１１１が充填されている。よ
って、この多層配線基板１１０は、製造工程は増すが、
図１の多層配線基板１００と比較して信頼性が向上した
多層配線基板となる。
【０００８】
【発明が解決しようとする課題】しかしながら、図１及
び図２に示した従来の多層配線基板は、前述したように
部品実装領域に相当する部分のプリプレグ材料をくり貫
く工程を行ってから積層する。よって、製造工程におい
てプリプレグ材料をくり貫く作業と、このプリプレグ材
料に形成したくり貫き穴と実装部品との位置合わせをす
る作業など余分な作業が必要となり工程数が増加する。
しかもプリプレグの穴の位置合わせ作業は、精度が要求
される特殊な作業となる。
【０００９】また、図１及び図２に示した従来の多層配
線基板１００、１１０は、設計に基づき複数の基板１０
１とプリプレグ材料１０２とを準備してから、一括のプ
レス処理で作製される。よって、これらについての検査
は、積層前の部品毎に対して実施するローカル試験と製
品となった完成多層配線基板への評価試験とが主なもの
となり、十分な電気試験を実施することができない。
【００１０】完成多層配線基板の一部に不良を含んでい
た場合は修理が困難である。また、多層であり部品点数
が多いために、不良率が加速度的に増加することにな
る。その結果として製造コストが上昇することになる。
【００１１】したがって、本発明の第１の目的は、工程
を簡素化して製造できる部品内蔵型の多層配線基板及び
その製造方法を提供することである。また、第２の目的
は多層配線基板に最適な試験装置を提供することであ
る。
【００１２】
【課題を解決するための手段】上記第１の目的は請求項
１に記載の如く、電子部品を埋設状態にして含む部品内
蔵樹脂層と、ガラスクロス、フィラー及び不織布からな
る群から選択された少なくとも１つを含み、電子部品を
内蔵しない骨格樹脂層とを、少なくとも一層ずつ含んで
構成されている多層配線基板により達成される。
【００１３】また、請求項２に記載の如く、請求項１に
記載の多層配線基板において、前記部品内蔵樹脂層がフ
ィラー及び不織布の少なくとも一方を含んでいてもよ
い。
【００１４】また、請求項３に記載の如く、請求項１又
は２に記載の多層配線基板において、前記骨格樹脂層
は、ガラスクロスを骨格とし該ガラスクロスの周辺に存
在する樹脂が本硬化した状態にあるものでもよい。
【００１５】また、請求項４に記載の如く、請求項１か
ら３のいずれかに記載の多層配線基板において、前記フ
ィラー及び不織布の少なくとも一方を含む前記部品内蔵
樹脂層及び前記骨格樹脂層は、樹脂中に断片的なフィラ
ー及び不織布を含んで本硬化した状態にあるものでもよ
い。
【００１６】請求項１〜４に記載の発明によれば、所定
の剛性を備えた骨格樹脂層が多層配線基板の形状を維持
し、電子部品は部品内蔵樹脂層に埋設状態で含まれてい
る。よって、本多層配線基板は従来のようにプリプレグ
材料をくり貫き、穴の位置調整等の工程を必要とせずに
作製できるので、工程を簡素化し、低コストで製造でき
る。
【００１７】また上記第１の目的は、請求項５に記載の
如く、ガラスクロス、フィラー及び不織布からなる群か
ら選択された少なくとも１つを含み、電子部品を内蔵し
ない骨格樹脂層に電子部品を搭載する第１工程と、半硬
化性のシート樹脂を前記骨格樹脂層上の電子部品に接触
して配置し、前記半硬化性シート樹脂に前記電子部品が
埋設された状態にして本硬化させた部品内蔵樹脂層を形
成する第２工程とを、少なくとも含む多層配線基板の製
造方法によっても達成される。
【００１８】また、請求項５に記載の多層配線基板の製
造方法において、前記半硬化性シート樹脂は、断片的な
フィラー及び不織布の少なくとも一方を含んでいてもよ
い。
【００１９】請求項５に記載の発明によれば、所定の剛
性を備えた形状を維持する骨格樹脂層と電子部品を埋設
状態にして含む部品内蔵樹脂層とを有する多層配線基板
を、材料をくり貫き、穴の位置調整等の工程を含まずに
簡易に製造できる。よって、本多層配線基板の製造方法
は、従来と比較して工程を簡素化し低コストで多層配線
基板を製造できる。
【００２０】さらに、上記第２の目的は、順次積層して
形成される多層配線基板の評価に用いる試験装置であっ
て、完成前の半製品状態にある未完成多層配線基板に接
続されるプローブ部と、完成多層配線基板と比較して、
前記未完成多層配線基板で不足する要素を補う補完部と
を備えた多層配線基板の試験装置によって達成できる。
【００２１】また、上記の多層配線基板の試験装置にお
いて、前記補完部には、完成多層配線基板と比較して、
前記未完成多層配線基板に不足する層配線が含まれてい
る構成とすることができる。
【００２２】上記のような構成の多層配線基板の試験装
置によれば、未完成な多層配線基板の状態で完成多層配
線基板に準じた評価試験が行えるので、電子部品として
ＩＣチップ等を含むときには動作機能や回路機能等をチ
ェックしながら最終的な完成多層配線基板を製造でき
る。
【００２３】そして、上記に記載の多層配線基板の試験
装置を用い、未完成多層配線基板を逐次試験しながら多
層配線基板を製造することにより、部品毎に対して実施
するローカル試験と完成多層配線基板に対して試験を実
施する従来の場合と比較し、未完成多層配線基板もチェ
ックするので、完成多層配線基板の歩留が向上して製造
コストの低減を図ることができる。
【００２４】
【発明の実施の形態】以下、図面に基づいて本発明の実
施例を説明する。図３は、本発明の実施例に係る電子部
品内蔵型の多層配線基板１の概要構成を示した図であ
る。
【００２５】図３で、参照符号１１で示すのは骨格樹脂
層であり、従来のベース基板に対応している。この骨格
樹脂層１１は多層配線基板１の形状を保持する剛性を備
えている。この骨格樹脂層１１は、例えばガラスクロ
ス、フィラー及び不織布の少なくとも１つを含む本硬化
した樹脂層である。
【００２６】より具体的には、骨格樹脂層１１は、ガラ
スクロスを骨格としその網目の周辺に樹脂が存在した状
態で本硬化している状態となっている。また、この樹脂
に断片状のフィラー或いは不織布がさらに含まれていて
もよい。また、この骨格樹脂層１１には、ガラスクロス
を含まず、断片状のフィラー或いは不織布が含まれてい
る樹脂であってもよい。この骨格樹脂層１１は所望の剛
性を備えていればよく、この骨格樹脂層１１には電子部
品は存在しない。
【００２７】上記骨格樹脂層１１の片面或いは両面には
配線パターン１３が形成されており、その所定位置には
ＩＣチップ１５等の能動的電子部品やコイル、コンデン
サ１６等の受動的電子部品が接続されている。
【００２８】そして、参照符号１２で示すのは、部品内
蔵樹脂層である。この部品内蔵樹脂層１２は電子部品１
５、１６を埋設状態にして含む樹脂層である。この部品
内蔵樹脂層１２が電子部品１５、１６を埋設状態にして
含む形態は製造工程で実現される。この製造例は後述す
るが、本実施例の多層配線基板１はビルドアップ方式で
順次積層されて製造されている。このようにビルドアッ
プ方式で製造する場合には、図３にも例示されているよ
うに部品内蔵樹脂層１２の表面にも骨格樹脂層１１と同
様に配線パターン１３を形成でき、電子部品１５等が接
続できる。すなわち、図３に示すように２層以上の部品
内蔵樹脂層１２が連続する形態を形成できる。
【００２９】上記部品内蔵樹脂層１２は、例えば樹脂の
み或いは樹脂にフィラー或いは不織布の少なくとも１つ
を含む樹脂層である。部品内蔵樹脂層１２には電子部品
１５、１６が埋設されるので、埋設に障害となるガラス
クロスを用いることは好ましくない。その一方、この部
品内蔵樹脂層１２も剛性が高いことが好ましいので、フ
ィラー或いは不織布等を分散状態に含んで剛性の向上を
図った構造が好ましい。これらフィラー或いは不織布は
断片状で、樹脂中に分散した状態であれば電子部品を埋
設する際に障害となることはない。断片状のフィラーと
しては、例えばシリコン、セラミック等を採用でき、そ
の形状には特に限定は無い。また、断片状の不織布には
ガラス繊維等を採用できる。
【００３０】なお、前記骨格樹脂層１１に用いるフィラ
ー或いは不織布についても同様である。但し、部品内蔵
樹脂層１２のフィラー及び不織布は電子部品の埋設に障
害とならぬ大きさ、密度であることが必要であるが、骨
格樹脂層１１の場合にはこのような限定はない。
【００３１】部品内蔵樹脂層１２を形成するために用い
る樹脂は、熱硬化性のシート状樹脂である。この熱硬化
性のシート状樹脂は半硬化状態のＢステージであり、接
触した電子部品の形状に対応して変形する。そして、プ
レス加工で加熱及び加圧すると、樹脂が軟化してより電
子部品に対応した形状となる。その後に、冷却されて本
硬化するので、電子部品を埋設した状態の部品内蔵樹脂
層１２が形成される。
【００３２】なお、多層配線基板１は従来の多層配線基
板と同様にコンタクトホール２０内に配線２１が形成さ
れており、各層間の配線パターン１３は電気的に接続さ
れている。
【００３３】図４及び図５は、前記多層配線基板１の好
ましい製造工程について示した図である。図４は多層配
線基板１の製造工程（その１）、図５は多層配線基板１
の製造工程（その２）を示している。
【００３４】図４において、工程（Ａ）では、従来の露
光・現像技術、メッキ技術、エッチング技術等を用い
て、骨格樹脂層１１の両面に配線パターン１３並びにコ
ンタクトホール２０及び配線２１が形成される。
【００３５】工程（Ｂ）では、上記配線パターン１３上
に電子部品１５が搭載され、最初の未完成多層配線基板
１−Ｂが形成される。この未完成多層配線基板１−Ｂに
対しては後述する試験装置により評価試験が実施され
る。ここで、不良と判断された未完成多層配線基板１−
Ｂは修理或いは廃棄され、正常な未完成多層配線基板１
−Ｂのみが次工程（Ｃ）での処理を受ける。
【００３６】なお、以下に説明する工程では評価試験に
ついての説明は省略するが、各工程後に同様の試験を実
施し、不良品を修理或いは排除しながら正常な未完成多
層配線基板のみが次工程に進むようにすれば、完成した
多層配線基板の歩留を向上させることができる。ただ
し、全て工程後に試験を実施する必要はなく、特定の工
程後についてのみ評価試験を実施する様にしてもよい。
【００３７】さて、工程（Ｃ）では、骨格樹脂層１１上
下両面に、Ｂステージ状態にあるシート状樹脂を載せて
から加熱・加圧のプレス加工を施す。前述したように、
このシート状樹脂は熱硬化性であり、断片状のフィラー
或いは不織布を含んでいてもよい。この処理により、シ
ート状樹脂が本硬化して、電子部品１５を埋設状態にし
て含む部品内蔵樹脂層１２が形成される。そして、この
後に、上下の部品内蔵樹脂層１２の表面上に配線パター
ン１３が形成される。
【００３８】次ぎの工程（Ｄ）では、下の部品内蔵樹脂
層１２上に電子部品１５が搭載される。
【００３９】また、工程（Ｅ）では、上側の部品内蔵樹
脂層１２上に２つめの骨格樹脂層１１が載置され、下側
の部品内蔵樹脂層１２に対しては工程（Ｄ）で搭載した
電子部品１５を埋設する部品内蔵樹脂層１２を形成する
ためのシート状樹脂が載置される。この後、加熱・加圧
のプレス加工が施される。
【００４０】工程（Ｆ）では上下の面にさらに電子部品
１５、１６が搭載される。そして、最後の工程（Ｇ）で
は、前述と同様にシート状樹脂を載置して部品内蔵樹脂
層１２を電子部品１５、１６を埋設し、最後に上下面に
配線パターン１３を形成して図３に示した完成品の多層
配線基板１を得る。
【００４１】前述したように、工程（Ｂ）での未完成多
層配線基板１−Ｂばかりでなく、工程（Ｃ）から工程
（Ｆ）で得られた未完成多層配線基板を試験対象とする
ことで、図５の（Ｇ）工程で製造される完成多層配線基
板１の歩留を向上させることができる。この完成多層配
線基板１は従来と同様に完成試験に供される。
【００４２】なお、本実施例の多層配線基板１では骨格
樹脂層１１を２つ含む構成例としているが、要求される
強度に応じてその数を変更すればよい。
【００４３】図６は、前記製造工程において好適に用い
ることができる試験装置について示した図である。図６
では、図４での工程（Ｂ）で製造された未完成多層配線
基板１−Ｂを試験する場合を例示して示している。ま
た、図６は従来と比較した本試験装置の特徴的な構成部
分のみを示し、他は省略している。
【００４４】本試験装置は、未完成多層配線基板１−Ｂ
の上面に接触させる上部試験治具５０と下面に接触させ
る下部試験治具６０とを備えている。図６で上段では未
完成多層配線基板１−Ｂと、上部試験治具５０及び下部
試験治具６０とが離れた状態を、図６で下段では未完成
多層配線基板１−Ｂと、上部試験治具５０及び下部試験
治具６０とが接触した状態を示している。
【００４５】上部試験治具５０は、完成多層配線基板１
において、未完成多層配線基板１−Ｂより上部に形成さ
れる層配線部５５を内蔵している。この上部試験治具５
０には、未完成多層配線基板１−Ｂと接続するためのプ
ローブピン５２とこのプローブピン５２を支持するため
のプローブボード５１が設けられている。
【００４６】同様に、試験治具６０では未完成多層配線
基板１−Ｂより下部に形成される層配線部６５が内蔵さ
れ、プローブピン６２とこのプローブピン６２を支持す
るためのプローブボード６１が設けられている。ところ
で、この試験治具６０に含まれる層配線部６５の最上層
部は本来、部品内蔵樹脂層１２であるが、この層配線部
６５には層構造を維持する骨格樹脂層１１がないので、
骨格樹脂層１１と同様の剛性の高い補強補助層６５Ａに
置換されている。すなわち、この補強補助層６５Ａが形
成された部分は、本来、電子部品を埋設する部品内蔵樹
脂層１２であるが、図６で示すように未完成多層配線基
板１−Ｂの下面の電子部品は埋設されないので問題とな
らない。
【００４７】以上のように、試験装置側の治具に検体と
なる未完成多層配線基板１−Ｂに不足した要素を補いな
がら評価することで、導通試験ばかりでなく完成多層配
線基板に準じＩＣチッブ等の電子部品の機能までも確認
できる。
【００４８】上記試験装置では、上下の試験治具に不足
する層配線（要素）を内蔵させることで完成多層配線基
板に準じた試験を可能としているが、不足する要素を治
具側に設けず装置本内に設けるようにしてもよい。ま
た、上記のように実際の層配線部を形成せず、これに相
当する回路条件を装置本内に設定してもよい。
【００４９】図６に示した試験装置は、図４で示した未
完成多層配線基板１−Ｂに対するものであるが、各工程
（Ｃ）〜（Ｆ）で製造される未完成多層配線基板に対す
る治具を同様に準備すれば同様の評価試験を行える。
【００５０】上記のような試験装置で未完成多層配線基
板を逐次試験しながら、良品のみを次工程で用いるので
完成多層配線基板の歩留を向上させることができる。
【００５１】なお、前述した試験装置は、部品内蔵型の
多層配線基板に限らず、ビルドアップ方式で製造される
一般的な多層配線基板に適用することが可能である。
【００５２】なお、図３ではビルドアップで積層される
多層配線基板１の例を示したが、本発明に係る多層配線
基板は一括積層によっても製造できる。この場合には、
図４で示す（Ｂ）工程のように骨格樹脂層１１に電子部
品を搭載したものを全て準備し、設計した積層に基づい
て部品内蔵樹脂層１２を適宜介在させて、一度のプレス
加工で多層配線基板を作製すればよい。ただし、一括積
層の場合には、部品内蔵樹脂層１２となるシート状樹脂
が半硬化状態（Ｂステージ）にあるので、図３で示した
多層配線基板１のように部品内蔵樹脂層１２同士が連続
し、その間に電子部品を含む形態を実現することは困難
である。
【００５３】以上本発明の好ましい実施例について詳述
したが、本発明は係る特定の実施形態に限定されるもの
ではなく、特許請求の範囲に記載された本発明の要旨の
範囲内において、種々の変形・変更が可能である。
【００５４】なお、以上の説明に関して更に以下の付記
を開示する。 （付記１） 電子部品を埋設状態にして含む部品内蔵樹
脂層と、ガラスクロス、フィラー及び不織布からなる群
から選択された少なくとも１つを含み、電子部品を内蔵
しない骨格樹脂層とを、少なくとも一層ずつ含んで構成
されていることを特徴とする多層配線基板。 （付記２） 付記１に記載の多層配線基板において、前
記部品内蔵樹脂層がフィラー及び不織布の少なくとも一
方を含んでいる、ことを特徴とする多層配線基板。 （付記３） 付記１又は２に記載の多層配線基板におい
て、前記骨格樹脂層は、ガラスクロスを骨格とし該ガラ
スクロスの周辺に存在する樹脂が本硬化した状態にあ
る、ことを特徴とする多層配線基板。 （付記４） 付記１から３のいずれかに記載の多層配線
基板において、前記フィラー及び不織布の少なくとも一
方を含む前記部品内蔵樹脂層及び前記骨格樹脂層は、樹
脂中に断片的なフィラー及び不織布を含んで本硬化した
状態にある、ことを特徴とする多層配線基板。 （付記５） ガラスクロス、フィラー及び不織布からな
る群から選択された少なくとも１つを含み、電子部品を
内蔵しない骨格樹脂層に電子部品を搭載する第１工程
と、半硬化性のシート樹脂を前記骨格樹脂層上の電子部
品に接触して配置し、前記半硬化性シート樹脂に前記電
子部品が埋設された状態にして本硬化させた部品内蔵樹
脂層を形成する第２工程とを、少なくとも含むことを特
徴とする多層配線基板の製造方法。 （付記６） 付記５に記載の多層配線基板の製造方法に
おいて、前記半硬化性シート樹脂は、断片的なフィラー
及び不織布の少なくとも一方を含んでいる、ことを特徴
とする多層配線基板の製造方法。 （付記７） 順次積層して形成される多層配線基板の評
価に用いる試験装置であって、完成前の半製品状態にあ
る未完成多層配線基板に接続されるプローブ部と、完成
多層配線基板と比較して、前記未完成多層配線基板で不
足する要素を補う補完部とを備えた、ことを特徴とする
多層配線基板の試験装置。 （付記８） 付記７に記載の多層配線基板の試験装置に
おいて、前記補完部には、完成多層配線基板と比較し
て、前記未完成多層配線基板に不足する層配線が含まれ
ている、ことを特徴とする多層配線基板の試験装置。 （付記９） 付記７又は８に記載の多層配線基板の試験
装置を用い、未完成多層配線基板を逐次試験しながら多
層配線基板を製造する、ことを特徴とする多層配線基板
の製造方法。
【００５５】
【発明の効果】以上詳述したところから明らかなよう
に、請求項１〜４に記載の発明によれば、所定の剛性を
備えた骨格樹脂層が多層配線基板の形状を維持し、電子
部品は部品内蔵樹脂層に埋設状態で含まれている。よっ
て、本多層配線基板は材料をくり貫き、穴の位置調整等
の工程を必要とせずに作製できるので、工程を簡素化
し、低コストで製造できる。
【００５６】また、請求項５に記載の発明によれば、所
定の剛性を備えた形状を維持する骨格樹脂層と電子部品
を埋設状態にして含む部品内蔵樹脂層とを有する多層配
線基板を、材料をくり貫き、穴の位置調整等の工程を含
まずに簡易に製造できる。よって、本多層配線基板の製
造方法は、従来と比較して工程を簡素化し低コストで多
層配線基板を製造できる。
【図面の簡単な説明】
【図１】従来の部品内蔵型の多層配線基板について示し
た図である。
【図２】従来の他の部品内蔵型の多層配線基板について
示した図である。
【図３】本発明の実施例に係る電子部品内蔵型の多層配
線基板の概要構成を示した図である。
【図４】実施例の多層配線基板の好ましい製造工程につ
いて示した図（その１）である。
【図５】実施例の多層配線基板の好ましい製造工程につ
いて示した図（その２）である。
【図６】多層配線基板の製造工程において用いる試験装
置について示した図である。
【符号の説明】
１ 多層配線基板 １１ 骨格樹脂層 １２ 部品内蔵樹脂層 １３ 配線パターン １５ ＩＣチップ１５（電子部品） １６ コイル、コンデンサ（電子部品）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA08 BB16 BC26 BC31 CC31 CC51 GG30 5E346 AA06 AA12 AA15 AA38 AA60 BB01 CC02 CC08 CC31 DD02 DD31 EE01 EE31 FF45 GG28 GG31 GG40 HH32

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 電子部品を埋設状態にして含む部品内蔵
    樹脂層と、ガラスクロス、フィラー及び不織布からなる
    群から選択された少なくとも１つを含み、電子部品を内
    蔵しない骨格樹脂層とを、少なくとも一層ずつ含んで構
    成されていることを特徴とする多層配線基板。
  2. 【請求項２】 請求項１に記載の多層配線基板におい
    て、 前記部品内蔵樹脂層がフィラー及び不織布の少なくとも
    一方を含んでいる、ことを特徴とする多層配線基板。
  3. 【請求項３】 請求項１又は２に記載の多層配線基板に
    おいて、 前記骨格樹脂層は、ガラスクロスを骨格とし該ガラスク
    ロスの周辺に存在する樹脂が本硬化した状態にある、こ
    とを特徴とする多層配線基板。
  4. 【請求項４】 請求項１から３のいずれかに記載の多層
    配線基板において、 前記フィラー及び不織布の少なくとも一方を含む前記部
    品内蔵樹脂層及び前記骨格樹脂層は、樹脂中に断片的な
    フィラー及び不織布を含んで本硬化した状態にある、こ
    とを特徴とする多層配線基板。
  5. 【請求項５】 ガラスクロス、フィラー及び不織布から
    なる群から選択された少なくとも１つを含み、電子部品
    を内蔵しない骨格樹脂層に電子部品を搭載する第１工程
    と、 半硬化性のシート樹脂を前記骨格樹脂層上の電子部品に
    接触して配置し、前記半硬化性シート樹脂に前記電子部
    品が埋設された状態にして本硬化させた部品内蔵樹脂層
    を形成する第２工程とを、 少なくとも含むことを特徴とする多層配線基板の製造方
    法。
JP2002047979A 2002-02-25 2002-02-25 多層配線基板及びその製造方法 Pending JP2003249763A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002047979A JP2003249763A (ja) 2002-02-25 2002-02-25 多層配線基板及びその製造方法
US10/274,125 US20030159852A1 (en) 2002-02-25 2002-10-21 Multilayer wiring board, manufacturing method therefor and test apparatus thereof
US10/664,928 US7047634B2 (en) 2002-02-25 2003-09-22 Method of making a multilayer wiring board
US10/664,930 US7091716B2 (en) 2002-02-25 2003-09-22 Multilayer wiring board, manufacturing method therefor and test apparatus thereof
US11/184,827 US7284311B2 (en) 2002-02-25 2005-07-20 Multilayer wiring board, manufacturing method therefor and test apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002047979A JP2003249763A (ja) 2002-02-25 2002-02-25 多層配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003249763A true JP2003249763A (ja) 2003-09-05

Family

ID=27750723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002047979A Pending JP2003249763A (ja) 2002-02-25 2002-02-25 多層配線基板及びその製造方法

Country Status (2)

Country Link
US (4) US20030159852A1 (ja)
JP (1) JP2003249763A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
FI20041680A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
JP4934022B2 (ja) * 2005-03-17 2012-05-16 パナソニック株式会社 モジュール基板
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
JP2008544512A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US7603771B2 (en) * 2006-08-29 2009-10-20 Mutual-Tek Industries Co., Ltd. Method of manufacturing a combined multilayer circuit board having embedded chips
JP5019909B2 (ja) * 2007-02-28 2012-09-05 株式会社日本マイクロニクス 多層配線基板の検査方法
JP5064062B2 (ja) * 2007-02-28 2012-10-31 株式会社日本マイクロニクス 多層配線基板の検査方法
WO2008155957A1 (ja) * 2007-06-19 2008-12-24 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法および部品内蔵基板
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
US20090166889A1 (en) * 2007-12-31 2009-07-02 Rajen Murugan Packaged integrated circuits having surface mount devices and methods to form packaged integrated circuits
US8948286B2 (en) * 2009-10-20 2015-02-03 Wisconsin Alumni Research Foundation Wireless communication system mapping data bits to symbol bit positions according to error rates of those bit positions and data content
KR101084250B1 (ko) * 2009-12-14 2011-11-17 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US20170342383A1 (en) 2016-05-27 2017-11-30 Corning Incorporated Lithium disilicate glass-ceramic compositions and methods thereof
CN111417603B (zh) 2017-11-28 2023-10-31 康宁股份有限公司 生物活性硼酸盐玻璃及其方法
WO2019108571A1 (en) 2017-11-28 2019-06-06 Corning Incorporated Chemically strengthened bioactive glass-ceramics
WO2019108558A1 (en) 2017-11-28 2019-06-06 Corning Incorporated High liquidus viscosity bioactive glass

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3917984A (en) * 1974-10-01 1975-11-04 Microsystems Int Ltd Printed circuit board for mounting and connecting a plurality of semiconductor devices
US4443278A (en) * 1981-05-26 1984-04-17 International Business Machines Corporation Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens
US4578279A (en) * 1981-05-26 1986-03-25 International Business Machines Corporation Inspection of multilayer ceramic circuit modules by electrical inspection of unfired green sheets
US4803115A (en) * 1985-09-27 1989-02-07 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Glass fiber-reinforced electrical laminates and a continuous production method therefor
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
JP2712091B2 (ja) 1990-03-30 1998-02-10 株式会社東芝 印刷配線板の接続装置
JP2999529B2 (ja) 1990-09-12 2000-01-17 松下電工株式会社 電気用積層板
JPH05226833A (ja) * 1992-02-17 1993-09-03 Toshiba Corp 配線板の製造方法
JP3231537B2 (ja) * 1994-03-09 2001-11-26 松下電器産業株式会社 多層基板の製造方法
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
JP2988280B2 (ja) 1994-10-28 1999-12-13 松下電工株式会社 銅張り積層板の製造方法
JPH10119195A (ja) 1996-10-23 1998-05-12 Sumitomo Bakelite Co Ltd 印刷回路用積層板
JPH11100562A (ja) * 1997-09-26 1999-04-13 Sumitomo Bakelite Co Ltd 多層プリント配線板用層間絶縁接着剤及び銅箔
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
SE513341C2 (sv) * 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
JP2000117733A (ja) 1998-10-15 2000-04-25 Hitachi Chem Co Ltd プリプレグ、金属箔張積層板及びプリント配線板
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
JP2000199780A (ja) * 1998-12-29 2000-07-18 I C T:Kk プリント基板の検査装置
JP2000216512A (ja) 1999-01-27 2000-08-04 Hitachi Chem Co Ltd プリント配線板の製造方法
US6524717B1 (en) * 1999-02-19 2003-02-25 Hitachi Chemical Co., Ltd. Prepreg, metal-clad laminate, and printed circuit board obtained from these
US6414504B2 (en) * 1999-05-20 2002-07-02 Delaware Capital Formation, Inc. Coaxial tilt pin fixture for testing high frequency circuit boards
US6625307B1 (en) 1999-07-29 2003-09-23 Sun Microsystems, Inc. Image decode optimization techniques
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001053413A (ja) 1999-08-16 2001-02-23 Sony Corp 電子部品内蔵基板および多層電子部品内蔵基板ならびにそれらの製造方法
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2001119147A (ja) 1999-10-14 2001-04-27 Sony Corp 電子部品内蔵多層基板及びその製造方法
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3540976B2 (ja) 2000-02-29 2004-07-07 京セラ株式会社 電気素子内蔵配線基板
US6452410B1 (en) * 2000-01-05 2002-09-17 Agilent Technologies, Inc. Apparatus and method for electrolytic bare board testing
JP3246502B2 (ja) 2000-01-27 2002-01-15 松下電器産業株式会社 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US20030055970A1 (en) 2001-09-17 2003-03-20 Iraklis Kourtidis On-demand resource editor for dynamically generated web page documents

Also Published As

Publication number Publication date
US20040066634A1 (en) 2004-04-08
US20040063340A1 (en) 2004-04-01
US20030159852A1 (en) 2003-08-28
US7284311B2 (en) 2007-10-23
US20050246891A1 (en) 2005-11-10
US7091716B2 (en) 2006-08-15
US7047634B2 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
JP2003249763A (ja) 多層配線基板及びその製造方法
US8431829B2 (en) Printed wiring board and method for manufacturing the same
US8119925B2 (en) Core substrate and printed wiring board
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
US9161447B2 (en) Embedded capacitive stack
US8110749B2 (en) Printed wiring board
US20090290318A1 (en) Printed wiring board and method for manufacturing the same
US8334463B2 (en) Wiring board and method for manufacturing the same
KR20090101293A (ko) 검사접속패드를 갖는 회로기판을 구비한 반도체 장치 및 그 제조방법
KR20060012996A (ko) 병렬적 인쇄회로기판 제조 방법
CN101442884B (zh) 一种多层印刷线路板的导通孔的加工方法
KR100477378B1 (ko) 다층 연성 인쇄회로기판의 제조방법
US8546698B2 (en) Wiring board and method for manufacturing the same
JP2007080976A (ja) 多層回路基板及びその製造方法ならびに電子部品パッケージ
US5528826A (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
JP2006344847A (ja) 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
JP4282515B2 (ja) 部品内蔵基板の製造方法及び基板管理装置
JPH10126058A (ja) 多層プリント配線板の製造方法
KR100570870B1 (ko) 층간 편심 확인이 가능한 인쇄회로기판
JP2007329244A (ja) 積層回路配線基板の製造方法
KR101233640B1 (ko) 내장형 인쇄회로기판의 수율 향상방법
KR101365769B1 (ko) 연성 회로기판을 이용한 프로브카드 제조방법
JPH10242643A (ja) 多層プリント配線板の製造方法
US9603265B2 (en) Multi-layered printed circuit board having inner-layer portion and outer-layer portions and manufacturing method thereof
JPH0271591A (ja) 回路基板修復方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080129