JPH0271591A - 回路基板修復方法 - Google Patents

回路基板修復方法

Info

Publication number
JPH0271591A
JPH0271591A JP22222288A JP22222288A JPH0271591A JP H0271591 A JPH0271591 A JP H0271591A JP 22222288 A JP22222288 A JP 22222288A JP 22222288 A JP22222288 A JP 22222288A JP H0271591 A JPH0271591 A JP H0271591A
Authority
JP
Japan
Prior art keywords
pads
circuit
insulating layer
pattern
repair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22222288A
Other languages
English (en)
Inventor
Toshihiro Kusaya
敏弘 草谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22222288A priority Critical patent/JPH0271591A/ja
Publication of JPH0271591A publication Critical patent/JPH0271591A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プリント板における回路基板の断線等の不良箇所を修復
する修復方法に関し、 ワイヤ配線による修復を不要に改良して、修復の作業性
、信頼性を向上することを可能にし、更に基板側の実装
密度も向上することを目的とし、基板の表面の基板パッ
ドが内部の断線等の不良箇所を有するパターンに接続す
る回路基板において、上記基板上に絶縁層を積層して、
その内部に修復パターンを形成し、絶縁層の表面の基板
パッドと同一箇所にパッドを設け、修復パターンと接続
して形成する。
〔産業上の利用分野〕
本発明は、プリント板における回路基板の断線等の不良
箇所を修復する修復方法に関する。
一般に、プリント板では回路基板が種々の工程を経て製
造され、製造後ショート試験等が行われて特に基板内部
の配線パターンの導通状態がチエツクされる。そして、
配線パターンに断線等の不良箇所が検出された場合は、
その断線等に対して改めて修復が施されている。
〔従来の技術〕
そこで、従来上記回路基板の修復に関しては、予め基板
の配線パターン形成時に、修復が可能に修復用のパター
ン、ワイヤ接続用バ・ノド、パターンカットエリア等が
設けられている。そして、基板製造後に不良箇所が検出
された場合は、不良箇所を含む回路の不良パターン部を
カットし、予め設けられている修復用パッドを用いワイ
ヤを半田付けして、新たに回路接続している。
〔発明が解決しようとする課題) ところで、上記従来の修復方法によると、予め回路基板
に修復用のパターン、パ・ノド等を形成する必要上、そ
のためのスペース等を要して実装効率の向上を損なう。
また、ワイヤ配線による修復のため、作業性、信頼性に
欠ける等の問題がある。
本発明は、かかる問題点に鑑み、ワイヤ配線による修復
を不要に改良して、修復の作業性、信頼性を向上するこ
とを可能にし、更に基板側の実装密度も向上し得る回路
基板修復方法を提供することを目的とする。
〔課題を解決するための手段] 上記目的を達成するため、本発明の回路基板修復方法は
、 少なくとも不良箇所を有する回路の基板表面の2つのバ
ンドの間に絶縁層を積層し、絶縁層内部に修復パターン
を形成する。
また、絶縁層の表面に上記基板パッド及び修復パターン
と接続するパッドを形成して、修復回路を成すものであ
る。
[作用〕 上記方法により、回路基板のパッドと同一箇所に不良箇
所を有する回路に代わって、修復回路がパターン形成グ
して多層化形成され、この修復回路のパッドを用いて直
接正常の場合と同一に部品実装等が行われる。こうして
、不良箇所を有する回路と同一部分に新たに修復回路を
パターン形成することで、予め修復用のパターン、パッ
ド等を設けることが不要になり、ワイヤ配線も不要にな
る。
〔実施例] 以下、本発明の方法の実施例を図面に基いて説明する。
第2図において、符号1はセラミック基板であり、この
基+a iの内部に配線パターン2が形成され、パター
ン2の両端はビア3a、3bにより基板表面の2つのパ
ッド4a、4bに接続される。
そして、かかる回路基板が製造された後に、2つのパッ
ド4a、4bの間に試験装置5を接続してショート等の
試験が行われ、パターン2の途中の箇所Aが断線又はそ
れに近い場合にその断線が検出される。
そこで、かかる断線の場合の修復時は再びパターン形成
部において、第1図の(a)、(b)のように基板1の
表面の2つのパッド4a、4bの間、または部品の平面
付けの際の段差を無くすため基板表面の全域に絶縁層1
0が積層され、その後、(C)のように絶縁層10の上
にパッド12a、12bが形成され、パッド12a、1
2bの間に修復パターン13がスパッタ法等により形成
される。そして、(d)のように上記絶縁層10の上に
再び絶縁層14が2層に積層され、パ・ノド12a、1
2bの箇所がエツチング除去され、(e)のようにこの
絶縁層14のパッド12a、12b上にビア15a、1
5bを介してパッド16a、16bが形成される。
こうして、基板1のパターン2、ビア3a、3b、パッ
ド4a、4bから成る不良回路6に代わって、そのパッ
ド4a、4bと同一箇所のバ・ノド16a、16bの間
にパターン13、ビア15a、15bを含む修復回路1
7が多層化形成される。尚、基板1の他の正常箇所のパ
・ノド部分は上述と同様に絶縁層10.14に対してビ
アとバ・ノドによりタッチアップすれば良く、これによ
り絶縁層14の同一表面上にすべてのパッドが配置され
る。
上記修復により、部品実装時にはバンド位置関係が変化
していないため、絶縁層14上でパッド16a、16b
等を用いて正常の場合と同一に直接平面付けされる。
尚、本発明はスルーホールを用いた回路基板にも適用で
きる。絶縁層はINでも良い。
[発明の効果] 以上述べてきたように、本発明によれば、回路基板の不
良箇所の修復の場合に、不良箇所のパッドの間に修復回
路をパターン形成するので、回路の信乾性が向上し、ワ
イヤ配線するのに比べて作業が容易化する。
また、回路基板に修復用パターン、パッド等を予め設け
ることが不要になり、このため高密度実装が可能になる
第2図は回路基板のショート試験を示す図である。
図において、 1は基板、 2はパターン、 4a、4bはパッド、 Aは不良箇所、 10.14は絶縁層、 13は修復パターン、 16a、16bはパラ ドを示す。

Claims (1)

  1. 【特許請求の範囲】  基板(1)の表面の基板パッド(4a、4b)が内部
    の断線等の不良箇所(A)を有するパターン(2)に接
    続する回路基板において、上記基板(1)上に絶縁層(
    10、14)を積層して、その内部に修復パターン(1
    3)を形成し、 絶縁層(14)の表面の基板パッド(4a、4b)と同
    一箇所にパッド(16a、16b)を、修復パターン(
    13)と接続して形成する回路基板修復方法。
JP22222288A 1988-09-07 1988-09-07 回路基板修復方法 Pending JPH0271591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22222288A JPH0271591A (ja) 1988-09-07 1988-09-07 回路基板修復方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22222288A JPH0271591A (ja) 1988-09-07 1988-09-07 回路基板修復方法

Publications (1)

Publication Number Publication Date
JPH0271591A true JPH0271591A (ja) 1990-03-12

Family

ID=16779036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22222288A Pending JPH0271591A (ja) 1988-09-07 1988-09-07 回路基板修復方法

Country Status (1)

Country Link
JP (1) JPH0271591A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169177A (ja) * 1991-09-19 1994-06-14 Internatl Business Mach Corp <Ibm> 配線変更回路パネル及びその方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169177A (ja) * 1991-09-19 1994-06-14 Internatl Business Mach Corp <Ibm> 配線変更回路パネル及びその方法

Similar Documents

Publication Publication Date Title
KR101572089B1 (ko) 인쇄회로기판 검사방법
KR100916697B1 (ko) 수동소자가 직접 내장된 인쇄회로기판의 제작방법
JPH0271591A (ja) 回路基板修復方法
JPH0851284A (ja) 高い生産性で微細な線の多層プリント配線板パネルの製造方法
JP2006344847A (ja) 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
JPH03244181A (ja) プリント配線板の導体パターン形成方法
JP2638555B2 (ja) 多層プリント配線板
KR101241690B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
JPH01120891A (ja) 多層プリント配線板
JPH06334067A (ja) 多層プリント配線板とその製造方法
US5234745A (en) Method of forming an insulating layer on a printed circuit board
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
JP2570174B2 (ja) 多層プリント配線板
JPH0611534Y2 (ja) 多層印刷配線板
KR20230100286A (ko) 다층기판 제조방법 및 이를 통하여 제작된 다층기판
WO2001097577A1 (en) Printed circuit board
JP2000307249A (ja) 多層プリント基板
KR19980041741A (ko) 다층인쇄회로기판 및 그 제조방법
KR101251651B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
KR920008511B1 (ko) 다층기판 형성시 배선 손상 방지방법
JPH0737329Y2 (ja) 印刷配線板
JPH1154859A (ja) プリント配線板及びプリント配線板の製造方法
JPH0497589A (ja) プリント配線基板
JPH04318995A (ja) プリント基板とその修理方法
JPH027497A (ja) 印刷配線板の製造方法