JPH06169177A - 配線変更回路パネル及びその方法 - Google Patents
配線変更回路パネル及びその方法Info
- Publication number
- JPH06169177A JPH06169177A JP4238995A JP23899592A JPH06169177A JP H06169177 A JPH06169177 A JP H06169177A JP 4238995 A JP4238995 A JP 4238995A JP 23899592 A JP23899592 A JP 23899592A JP H06169177 A JPH06169177 A JP H06169177A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- circuit
- conductive
- panel
- polymer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Abstract
(57)【要約】
【目的】配線の変更、修復及び構成の変更を低コストに
する。 【構成】この方法はパネル１１の表面上に等角ポリマ絶
縁被膜５７を与え、パネル１１の表面上の等角ポリマ誘
電体被膜５７上に層としての導電回路部分５５を与え、
導電回路部分５５上に頂部等角ポリマ誘電体被膜５９を
与える。配線変更された電流リード５１によつて接続さ
れた少なくとも２つの表面特徴３１、５３を有する配線
変更された回路パネル１１を開示する。電流リード５１
は２つの表面特徴３１、５３を電気的に結合する導体５
５をエンキヤプスレートした誘電体層から形成される。
導体５５をエンキヤプスレートした誘電体構造は回路ボ
ード１１の表面に付着した底部等角ポリマ誘電体層５
７、底部等角ポリマ誘電体層５７上に与えられた導体５
５及び当該与えられた導体５５上に与えられた等角ポリ
マ誘電体層５９を含む。底部ポリマ誘電体層５７は互い
の層上に１つ又は２つ以上の層を含む。
する。 【構成】この方法はパネル１１の表面上に等角ポリマ絶
縁被膜５７を与え、パネル１１の表面上の等角ポリマ誘
電体被膜５７上に層としての導電回路部分５５を与え、
導電回路部分５５上に頂部等角ポリマ誘電体被膜５９を
与える。配線変更された電流リード５１によつて接続さ
れた少なくとも２つの表面特徴３１、５３を有する配線
変更された回路パネル１１を開示する。電流リード５１
は２つの表面特徴３１、５３を電気的に結合する導体５
５をエンキヤプスレートした誘電体層から形成される。
導体５５をエンキヤプスレートした誘電体構造は回路ボ
ード１１の表面に付着した底部等角ポリマ誘電体層５
７、底部等角ポリマ誘電体層５７上に与えられた導体５
５及び当該与えられた導体５５上に与えられた等角ポリ
マ誘電体層５９を含む。底部ポリマ誘電体層５７は互い
の層上に１つ又は２つ以上の層を含む。
Description
【０００１】
【産業上の利用分野】本発明は配線変更回路パネル及び
その方法に関し、特に製造前の回路変更、回路修繕及び
配線の変更を低コストでする方法に適応して好適なもの
である。この方法は当該パネル上の１つ又は２つ以上の
等角ポリマ誘電体被膜を堆積（例えばスクリーニング）
して硬化させ、当該パネルの表面上の硬化された等角ポ
リマ誘電体被膜上に層としての導電性回路部分を堆積
し、かつ当該導電性回路部分上に等角ポリマ誘電体被膜
を堆積する。
その方法に関し、特に製造前の回路変更、回路修繕及び
配線の変更を低コストでする方法に適応して好適なもの
である。この方法は当該パネル上の１つ又は２つ以上の
等角ポリマ誘電体被膜を堆積（例えばスクリーニング）
して硬化させ、当該パネルの表面上の硬化された等角ポ
リマ誘電体被膜上に層としての導電性回路部分を堆積
し、かつ当該導電性回路部分上に等角ポリマ誘電体被膜
を堆積する。
【０００２】
【従来の技術】例えば電子パツケージの製造においてポ
ジ型フオトレジストを使用する電子パツケージの一般的
な構造及び製造プロセスについては、マグロウヒル社の
マイクロ電子パツケージングの原理（1988年）及びヴア
ン・ノストランド・レイノルド社の「マイクロ電子パツ
ケージングハンドブツク」に記述されている。
ジ型フオトレジストを使用する電子パツケージの一般的
な構造及び製造プロセスについては、マグロウヒル社の
マイクロ電子パツケージングの原理（1988年）及びヴア
ン・ノストランド・レイノルド社の「マイクロ電子パツ
ケージングハンドブツク」に記述されている。
【０００３】上述の２つの文献に記述されているように
電子回路は数千又は実に数百万もの個々の抵抗、コンデ
ンサ、インダクタ、ダイオード及びトランジスタのよう
な多数の個別の電子回路構成要素を含んでいる。これら
の個々の回路構成要素が相互に接続されて回路を形成
し、さらにこの個々の回路が相互に接続されて機能ユニ
ツトを形成する。電力及び信号の分配はこれらの相互接
続を介してなされる。個々の機能ユニツトは機械的な支
持体及び構造上の保護体を必要とする。電気回路は、機
能するために電気エネルギーを必要とするが、機能的状
態を保持するには熱エネルギーを除去する必要がある。
チツプ、モジュール、回路カード、回路ボード及びこれ
らの組合わせのようなマイクロ電子パツケージを用いて
回路構成要素及び回路を保護し、ハウスジングし、冷却
し、相互接続する。
電子回路は数千又は実に数百万もの個々の抵抗、コンデ
ンサ、インダクタ、ダイオード及びトランジスタのよう
な多数の個別の電子回路構成要素を含んでいる。これら
の個々の回路構成要素が相互に接続されて回路を形成
し、さらにこの個々の回路が相互に接続されて機能ユニ
ツトを形成する。電力及び信号の分配はこれらの相互接
続を介してなされる。個々の機能ユニツトは機械的な支
持体及び構造上の保護体を必要とする。電気回路は、機
能するために電気エネルギーを必要とするが、機能的状
態を保持するには熱エネルギーを除去する必要がある。
チツプ、モジュール、回路カード、回路ボード及びこれ
らの組合わせのようなマイクロ電子パツケージを用いて
回路構成要素及び回路を保護し、ハウスジングし、冷却
し、相互接続する。
【０００４】単一の集積回路内においては、回路構成要
素対回路構成要素及び回路対回路の相互接続、熱放散並
びに機械的保護は集積回路チツプによつて与えられる。
このチツプは「第ゼロ」のレベルのパツケージングと言
われており、モジユール内に閉じ込められたチツプは第
１のレベルのパツケージングと呼ばれている。
素対回路構成要素及び回路対回路の相互接続、熱放散並
びに機械的保護は集積回路チツプによつて与えられる。
このチツプは「第ゼロ」のレベルのパツケージングと言
われており、モジユール内に閉じ込められたチツプは第
１のレベルのパツケージングと呼ばれている。
【０００５】少なくとも１つのそれ以上のレベルのパツ
ケージングがある。第２のレベルのパツケージングは回
路カードである。回路カードは少なくとも４つの機能を
遂行する。第１の機能は、回路カードは所望の機能を実
行するのに必要な回路又はビツトの総合計が第ゼロのレ
ベルのパツケージ及び第１のレベルのパツケージ、すな
わちチツプ及びチツプモジユールのビツト数を越えてし
まうために用いられるということである。第２の機能
は、回路カードは信号を与えて他の回路素子と相互接続
することである。第３の機能は、第２のレベルのパツケ
ージすなわち回路カードは第１のレベルのパツケージ、
すなわちチツプ又はモジユール内に容易に集積されない
構成要素のためのサイト（領域）を与えることである。
これらの構成要素は例えばコンデンサ、精密抵抗、イン
ダクタ、電気機械スイツチ、光学カプラ等を含む。第４
の機能は、第２のレベルのパツケージへの取り付けによ
り、チツプ及びモジユールの熱管理、すなわち熱を放散
することである。このパツケージの第１の目的は電気的
相互接続である。
ケージングがある。第２のレベルのパツケージングは回
路カードである。回路カードは少なくとも４つの機能を
遂行する。第１の機能は、回路カードは所望の機能を実
行するのに必要な回路又はビツトの総合計が第ゼロのレ
ベルのパツケージ及び第１のレベルのパツケージ、すな
わちチツプ及びチツプモジユールのビツト数を越えてし
まうために用いられるということである。第２の機能
は、回路カードは信号を与えて他の回路素子と相互接続
することである。第３の機能は、第２のレベルのパツケ
ージすなわち回路カードは第１のレベルのパツケージ、
すなわちチツプ又はモジユール内に容易に集積されない
構成要素のためのサイト（領域）を与えることである。
これらの構成要素は例えばコンデンサ、精密抵抗、イン
ダクタ、電気機械スイツチ、光学カプラ等を含む。第４
の機能は、第２のレベルのパツケージへの取り付けによ
り、チツプ及びモジユールの熱管理、すなわち熱を放散
することである。このパツケージの第１の目的は電気的
相互接続である。
【０００６】マイクロ電子パツケージのライフサイクル
における様々な時機にパツケージの電気的相互接続を配
線変更する、すなわち配線リードを配線変更する必要が
ある。これは例えば新しいチツプ群を収容するために構
成の変更が必要であるということである。また配線変更
は製造欠陥を補正するために必要であり、例えば設計外
の断線の周囲に迂回信号通路を用意するか又は回路ネツ
トワークに生じた設計外の短絡を排除するために必要で
ある。
における様々な時機にパツケージの電気的相互接続を配
線変更する、すなわち配線リードを配線変更する必要が
ある。これは例えば新しいチツプ群を収容するために構
成の変更が必要であるということである。また配線変更
は製造欠陥を補正するために必要であり、例えば設計外
の断線の周囲に迂回信号通路を用意するか又は回路ネツ
トワークに生じた設計外の短絡を排除するために必要で
ある。
【０００７】一般的に回路の配線変更はパネルの片側に
おける表面の導電性回路部分を切除すなわち「切削」
し、この切除すなわち「切削された」配線によつて、以
前に接続されたバイア及びスルーホール間にあるパツケ
ージの表面上にジヤンパを走らせることによつてなされ
る。配線変更の他の方法は絶縁されたジヤンパ線をパツ
ケージすなわちパネル上の適正な表面特徴に結合する。
おける表面の導電性回路部分を切除すなわち「切削」
し、この切除すなわち「切削された」配線によつて、以
前に接続されたバイア及びスルーホール間にあるパツケ
ージの表面上にジヤンパを走らせることによつてなされ
る。配線変更の他の方法は絶縁されたジヤンパ線をパツ
ケージすなわちパネル上の適正な表面特徴に結合する。
【０００８】相互接続の配線を変更する一つの方法に19
79年11月発行、第19巻（第11号）、回路製造、22〜26頁
の「ＰＣＢにおけるスクリーン印刷構成変更：ポリマ厚
膜材料置換ハンド配線」に記述されている。この論文は
低温度厚膜材料を用いて、完成しているが集積されてい
ないマイクロ電子回路パツケージの表面上に新しい回路
を重ね合わせるスクリーン印刷システムについて記述し
ている。この論文に記述されているように「ＷＩＮＫ」
（ワイヤインク）と呼ばれるプロセスにより、前に与え
られた誘電体層を覆うパネル上に導電性回路部分を「ス
クリーン」することができる。この誘電体層が先在する
回路構成要素を配線が変更された回路構成要素から絶縁
する。
79年11月発行、第19巻（第11号）、回路製造、22〜26頁
の「ＰＣＢにおけるスクリーン印刷構成変更：ポリマ厚
膜材料置換ハンド配線」に記述されている。この論文は
低温度厚膜材料を用いて、完成しているが集積されてい
ないマイクロ電子回路パツケージの表面上に新しい回路
を重ね合わせるスクリーン印刷システムについて記述し
ている。この論文に記述されているように「ＷＩＮＫ」
（ワイヤインク）と呼ばれるプロセスにより、前に与え
られた誘電体層を覆うパネル上に導電性回路部分を「ス
クリーン」することができる。この誘電体層が先在する
回路構成要素を配線が変更された回路構成要素から絶縁
する。
【０００９】この論文によると当該プロセスはすべての
入りボードの検査から開始され、その後例えば構成の変
更又は欠陥のために配線を変更すべき表面の導電性回路
部分パスのすべてを「切削」する。エポキシ誘電体はパ
ツド及びランドに開口がなければ表面に適用される。導
体パスはこの硬化された誘電体層上にスクリーンされ
る。次にＰｂ：Ｓｎが60：40のはんだペーストが導体パ
スを覆うようにスクリーンされる。このプロセスははん
だのリフローリングによつて完了する。
入りボードの検査から開始され、その後例えば構成の変
更又は欠陥のために配線を変更すべき表面の導電性回路
部分パスのすべてを「切削」する。エポキシ誘電体はパ
ツド及びランドに開口がなければ表面に適用される。導
体パスはこの硬化された誘電体層上にスクリーンされ
る。次にＰｂ：Ｓｎが60：40のはんだペーストが導体パ
スを覆うようにスクリーンされる。このプロセスははん
だのリフローリングによつて完了する。
【００１０】他の配線変更プロセスについてはＩＢＭテ
クニカル・デイスクロージヤ・ブリテイン（1972年６
月）、第15巻（第１号）、 246〜247 頁「プリント回路
カード再加工プロセス」に記述されている。この文書に
おいてはマイクロ電子回路パネルにはんだ付けされたＰ
ＴＦＥの２つのプラスチツクシートすなわち誘電体を用
いる再加工プロセスについて記述されている。この文書
によると現存する導電パスは例えばフライス削りによつ
て除去され、２つの誘電体シートを用いて新しい導電パ
スを与える。
クニカル・デイスクロージヤ・ブリテイン（1972年６
月）、第15巻（第１号）、 246〜247 頁「プリント回路
カード再加工プロセス」に記述されている。この文書に
おいてはマイクロ電子回路パネルにはんだ付けされたＰ
ＴＦＥの２つのプラスチツクシートすなわち誘電体を用
いる再加工プロセスについて記述されている。この文書
によると現存する導電パスは例えばフライス削りによつ
て除去され、２つの誘電体シートを用いて新しい導電パ
スを与える。
【００１１】導電性回路部分ではなくパツド及びランド
だけを積載する第１のシートはマイクロ電子回路パネル
上に配設される。両表面上に導電性回路部分を積載する
第２のシートは第１のシート上に配設される。この２つ
のシートはマイクロ電子回路パネル上のバイア及びラン
ドに対応する位置にバイアを有する。新しいパスを画定
するために、導電性回路部分化されたシート上に必要と
されるバイアが「開口」され、必要のないランドは例え
ばフライス削りによつて除去される。必要のないすべて
のランドは再加工、変更等を必要とするランドがなけれ
ば導電性回路部分化されないシートから除去される。こ
の２つのシートは位置合わせされ、その後マイクロ電子
回路パネルの背面にはんだ付けされる。
だけを積載する第１のシートはマイクロ電子回路パネル
上に配設される。両表面上に導電性回路部分を積載する
第２のシートは第１のシート上に配設される。この２つ
のシートはマイクロ電子回路パネル上のバイア及びラン
ドに対応する位置にバイアを有する。新しいパスを画定
するために、導電性回路部分化されたシート上に必要と
されるバイアが「開口」され、必要のないランドは例え
ばフライス削りによつて除去される。必要のないすべて
のランドは再加工、変更等を必要とするランドがなけれ
ば導電性回路部分化されないシートから除去される。こ
の２つのシートは位置合わせされ、その後マイクロ電子
回路パネルの背面にはんだ付けされる。
【００１２】他の配線変更プロセスはＩＢＭテクニカル
・デイスクロージヤ・ブリテイン（1977年９月）、第20
巻、第４号、1532〜1533頁「構成要素軸受けカードの再
加工」に示されている。この文書においては必要のない
構成要素を除去し、配線接続を破壊することによつてマ
イクロ電子回路パネルを再加工してから新しい構成要素
を当該マイクロ電子回路パネルの構成要素軸受け面に装
着する。この変更は新しいプリント回路として特徴づけ
るものに関してなされる。
・デイスクロージヤ・ブリテイン（1977年９月）、第20
巻、第４号、1532〜1533頁「構成要素軸受けカードの再
加工」に示されている。この文書においては必要のない
構成要素を除去し、配線接続を破壊することによつてマ
イクロ電子回路パネルを再加工してから新しい構成要素
を当該マイクロ電子回路パネルの構成要素軸受け面に装
着する。この変更は新しいプリント回路として特徴づけ
るものに関してなされる。
【００１３】この新しいプリント回路は薄いフレキシブ
ル材料のシートであり、プリント回路パターンを積載す
る。このパターンはマイクロ電子回路パネルから離れて
面しているフレキシブルフイルム側にある。このフレキ
シブルフイルムは各ポイントにはんだタブを有し、この
ポイントにおいて当該フレキシブルフイルムはマイクロ
電子回路パネル上の対応するランドに結合されて当該パ
ネルの背面にはんだ付けされる。
ル材料のシートであり、プリント回路パターンを積載す
る。このパターンはマイクロ電子回路パネルから離れて
面しているフレキシブルフイルム側にある。このフレキ
シブルフイルムは各ポイントにはんだタブを有し、この
ポイントにおいて当該フレキシブルフイルムはマイクロ
電子回路パネル上の対応するランドに結合されて当該パ
ネルの背面にはんだ付けされる。
【００１４】配線変更の他の方法はＩＢＭテクニカル・
デイスクロージヤ・ブリテイン（1975年12月）、第18
巻、第７号、2050〜2051頁「回路変更のための回路オー
バーレイアダプタアツセンブリ」に記述されている。こ
の文書においては当該パネルを導電性回路部分積載オー
バーレイに接続することによつてマイクロ電子回路パネ
ルを再加工する。この回線積載オーバーレイはエラスト
マピンによつて当該パネル上の適正なランドに接続され
た非付着性の「離隔」パネルである。
デイスクロージヤ・ブリテイン（1975年12月）、第18
巻、第７号、2050〜2051頁「回路変更のための回路オー
バーレイアダプタアツセンブリ」に記述されている。こ
の文書においては当該パネルを導電性回路部分積載オー
バーレイに接続することによつてマイクロ電子回路パネ
ルを再加工する。この回線積載オーバーレイはエラスト
マピンによつて当該パネル上の適正なランドに接続され
た非付着性の「離隔」パネルである。
【００１５】米国特許第 4,438,561号「プリント回路ボ
ード再加工方法」にはマイクロ電子回路パネル上の電気
的非接続の導体をフレキシブル回路素子上の導体と接続
する方法が記述されている。この米国特許第 4,438,561
号はその上に予め決められた回路パターンをもつ非導電
基板を有するフレキシブル回路素子を形成する。このフ
レキシブル回路素子は少なくとも２つのスルーホールを
有する。
ード再加工方法」にはマイクロ電子回路パネル上の電気
的非接続の導体をフレキシブル回路素子上の導体と接続
する方法が記述されている。この米国特許第 4,438,561
号はその上に予め決められた回路パターンをもつ非導電
基板を有するフレキシブル回路素子を形成する。このフ
レキシブル回路素子は少なくとも２つのスルーホールを
有する。
【００１６】このフレキシブル回路は回路パターンにつ
いてプリント回路ボードと面するフレキシブル回路素子
上の導電性回路部分と位置合わせされ、インタリーブさ
れた非導電性回路部分の誘電体（素子２４）のシートに
よつて導電性回路部分から分離される。
いてプリント回路ボードと面するフレキシブル回路素子
上の導電性回路部分と位置合わせされ、インタリーブさ
れた非導電性回路部分の誘電体（素子２４）のシートに
よつて導電性回路部分から分離される。
【００１７】その後電気的導電性パスが付着されたフレ
キシブルキヤリア上の導電性回路部分を介してマイクロ
電子回路パネル上の、前に接続されなかつた素子と素子
との間に確立される。
キシブルキヤリア上の導電性回路部分を介してマイクロ
電子回路パネル上の、前に接続されなかつた素子と素子
との間に確立される。
【００１８】配線変更のさらに他の方法は米国特許第
4,310,810号「再加工できる多層プリント回路ボード」
に記述されている。この米国特許第 4,310,810号におい
ては再加工層を有する多層マイクロ電子回路パネルを記
述している。当該再加工層は複数の絶縁ワイヤ、すなわ
ち相互に絶縁されたワイヤ及びマイクロ電子回路パネル
を有する。各ワイヤは内部導電性パネルのインピーダン
スと合致する特性インピーダンスＺを有する。
4,310,810号「再加工できる多層プリント回路ボード」
に記述されている。この米国特許第 4,310,810号におい
ては再加工層を有する多層マイクロ電子回路パネルを記
述している。当該再加工層は複数の絶縁ワイヤ、すなわ
ち相互に絶縁されたワイヤ及びマイクロ電子回路パネル
を有する。各ワイヤは内部導電性パネルのインピーダン
スと合致する特性インピーダンスＺを有する。
【００１９】絶縁されたワイヤは当該再加工層に半永久
的に付着され得る。半永久付着は熱で活性化される熱可
塑性接着剤によつて達成される。
的に付着され得る。半永久付着は熱で活性化される熱可
塑性接着剤によつて達成される。
【００２０】配線変更の他の方法は米国特許第 4,654,1
02号「プリント回路ボード接続方法」に記述されてい
る。この米国特許第 4,654,102号においては前もつて形
成された高溶融ワイヤが形成されて絶縁パネル上に堆積
される。
02号「プリント回路ボード接続方法」に記述されてい
る。この米国特許第 4,654,102号においては前もつて形
成された高溶融ワイヤが形成されて絶縁パネル上に堆積
される。
【００２１】配線変更の他の方法は米国特許第 4,731,7
04号「電気的プリント回路ボードを修正する配置」に記
述されている。この米国特許第 4,731,704号はマイクロ
電子パネルから間隔を置かれた非等角キヤリアを利用す
る。
04号「電気的プリント回路ボードを修正する配置」に記
述されている。この米国特許第 4,731,704号はマイクロ
電子パネルから間隔を置かれた非等角キヤリアを利用す
る。
【００２２】
【発明が解決しようとする課題】上述の配線の変更方
法、修復配線方法及び構成の変更方法はマイクロ電子回
路パネルに対して費用のかからない低コストの構成の変
更及び修復方法を提供し得ず、これはフイールドにおい
て実行し得るが個々の特別仕様的な構成の変更において
特に有用ではない。
法、修復配線方法及び構成の変更方法はマイクロ電子回
路パネルに対して費用のかからない低コストの構成の変
更及び修復方法を提供し得ず、これはフイールドにおい
て実行し得るが個々の特別仕様的な構成の変更において
特に有用ではない。
【００２３】本発明の目的はマイクロ電子回路パネルに
対して費用のかからない低コストの構成の変更及び修繕
方法を提供することである。
対して費用のかからない低コストの構成の変更及び修繕
方法を提供することである。
【００２４】本発明の他の目的はフイールドにおいて構
成の変更及び配線の変更を実施する方法を提供すること
である。
成の変更及び配線の変更を実施する方法を提供すること
である。
【００２５】本発明のさらに他の目的は個々の特別仕様
的な構成の変更方法を提供することである。
的な構成の変更方法を提供することである。
【００２６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、その表面に第１の一対の導電面特
徴５３Ａ、５３Ｂを有する多層回路パネル１１において
導電性回路部分を配線変更する方法において、パネル１
１の表面上の第１の表面特徴５３Ａ、５３Ｂ及び第２の
表面特徴３１Ａ、３１Ｂ間に少なくとも１つの等角ポリ
マ誘電体層を堆積して硬化させるステツプと、第１の表
面特徴５３Ａ、５３Ｂ及び第２の表面特徴３１Ａ、３１
Ｂ間の等角ポリマ誘電体層上に導電性回路部分５５を与
えるステツプと、導電性回路部分５５と電気的にコンタ
クトするターミネータを表面特徴３１Ａ、３１Ｂ上の導
電性回路部分５５の端に与えるステツプと、少なくとも
堆積された導電性回路部分５５及びターミネータを覆う
頂部誘電体層５９を堆積して硬化させるステツプとを含
むようにする。
め本発明においては、その表面に第１の一対の導電面特
徴５３Ａ、５３Ｂを有する多層回路パネル１１において
導電性回路部分を配線変更する方法において、パネル１
１の表面上の第１の表面特徴５３Ａ、５３Ｂ及び第２の
表面特徴３１Ａ、３１Ｂ間に少なくとも１つの等角ポリ
マ誘電体層を堆積して硬化させるステツプと、第１の表
面特徴５３Ａ、５３Ｂ及び第２の表面特徴３１Ａ、３１
Ｂ間の等角ポリマ誘電体層上に導電性回路部分５５を与
えるステツプと、導電性回路部分５５と電気的にコンタ
クトするターミネータを表面特徴３１Ａ、３１Ｂ上の導
電性回路部分５５の端に与えるステツプと、少なくとも
堆積された導電性回路部分５５及びターミネータを覆う
頂部誘電体層５９を堆積して硬化させるステツプとを含
むようにする。
【００２７】
【作用】回路パネルすなわち回路カード又は回路ボード
及び再加工された回路パネル構造を再加工する方法を開
示する。この方法は当該パネルの表面に１つ又は２つ以
上の等角ポリマ誘電体被膜層を順次堆積して硬化させ、
当該パネルの表面の当該等角ポリマ誘電体被膜層上に導
電性回路部分を堆積し、かつ当該層としての導電性回路
部分上に頂部等角ポリマ誘電体被膜を堆積して硬化させ
る。
及び再加工された回路パネル構造を再加工する方法を開
示する。この方法は当該パネルの表面に１つ又は２つ以
上の等角ポリマ誘電体被膜層を順次堆積して硬化させ、
当該パネルの表面の当該等角ポリマ誘電体被膜層上に導
電性回路部分を堆積し、かつ当該層としての導電性回路
部分上に頂部等角ポリマ誘電体被膜を堆積して硬化させ
る。
【００２８】また配線変更された電流リードによつて接
続された少なくとも２つの表面特徴を有する配線変更さ
れた回路パネルを開示する。この電流リードは２つの表
面特徴を電気的に結合するエンキヤプシユレートされた
誘電体導体から形成される。この誘電体をエンキヤプシ
ユレートした誘電体構造は回路パネル上の表面に付着し
た等角ポリマ誘電体層と共に、当該等角ポリマ誘電体層
上に堆積された導体及び当該堆積された導体上に堆積さ
れた等角ポリマ誘電体層を含んでいる。
続された少なくとも２つの表面特徴を有する配線変更さ
れた回路パネルを開示する。この電流リードは２つの表
面特徴を電気的に結合するエンキヤプシユレートされた
誘電体導体から形成される。この誘電体をエンキヤプシ
ユレートした誘電体構造は回路パネル上の表面に付着し
た等角ポリマ誘電体層と共に、当該等角ポリマ誘電体層
上に堆積された導体及び当該堆積された導体上に堆積さ
れた等角ポリマ誘電体層を含んでいる。
【００２９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００３０】本発明は回路パネル（回路ボード又は回路
カードとしての）を再加工する堆積されたポリマ厚膜方
法を開示し、再加工された回路パネル構造は堆積された
厚膜ポリマ配線変更ワイヤを含む。
カードとしての）を再加工する堆積されたポリマ厚膜方
法を開示し、再加工された回路パネル構造は堆積された
厚膜ポリマ配線変更ワイヤを含む。
【００３１】図１〜図５には多層回路パネルの新しい層
又は部分層に付着し、これらの層を形成するポリマ厚膜
ジヤンパワイヤ構造を示す。
又は部分層に付着し、これらの層を形成するポリマ厚膜
ジヤンパワイヤ構造を示す。
【００３２】図１はその上に独自の導電性回路部分２１
を有するマイクロ電子回路パネル１１を示し、この導電
性回路部分２１はランド３１Ａ及び３１Ｂのような表面
特徴間又は表面実装デバイス間又はスタブ若しくはピン
間に示される。これらの２つのランド３１Ａ及び３１Ｂ
間の導電性回路部分を配線変更し、導電性回路部分２１
を除去することが望ましい。本発明によると配線変更さ
れた導電性回路部分構造５１は少なくとも２つの表面特
徴３１Ａ及び３１Ｂ間のマイクロ電子回路パネル１１に
与えられる。
を有するマイクロ電子回路パネル１１を示し、この導電
性回路部分２１はランド３１Ａ及び３１Ｂのような表面
特徴間又は表面実装デバイス間又はスタブ若しくはピン
間に示される。これらの２つのランド３１Ａ及び３１Ｂ
間の導電性回路部分を配線変更し、導電性回路部分２１
を除去することが望ましい。本発明によると配線変更さ
れた導電性回路部分構造５１は少なくとも２つの表面特
徴３１Ａ及び３１Ｂ間のマイクロ電子回路パネル１１に
与えられる。
【００３３】図１〜図５に示す配線変更された導電性回
路部分構造５１はパネルランド３１Ａ及び３１Ｂ上に重
ねられた環状ランド５３Ａ及び５３Ｂのような一対のタ
ーミネータを含む。この環状ランド５３Ａ及び５３Ｂは
導電ワイヤ５５によつて覆われたコンタクト部分を含
む。この導電ワイヤ５５は等角ポリマ誘電体層５７によ
つて積載されてその上に堆積され、頂部等角ポリマ誘電
体層５９によつて覆われる。
路部分構造５１はパネルランド３１Ａ及び３１Ｂ上に重
ねられた環状ランド５３Ａ及び５３Ｂのような一対のタ
ーミネータを含む。この環状ランド５３Ａ及び５３Ｂは
導電ワイヤ５５によつて覆われたコンタクト部分を含
む。この導電ワイヤ５５は等角ポリマ誘電体層５７によ
つて積載されてその上に堆積され、頂部等角ポリマ誘電
体層５９によつて覆われる。
【００３４】この誘電体層が下層の構造に付着すること
により、交差する複数の配線変更された導電性回路部分
ワイヤ５１を互いに重なり合うように重ねることができ
る。このように多数の配線変更が達成される。
により、交差する複数の配線変更された導電性回路部分
ワイヤ５１を互いに重なり合うように重ねることができ
る。このように多数の配線変更が達成される。
【００３５】図２は図１の平面２−２´を介して破断し
た配線変更された導電性回路部分構造５１の断面図であ
る。図２は導電ワイヤ５５をもつ下層のマイクロ電子回
路パネル１１を示す。この導電ワイヤ５５は第１の等角
ポリマ誘電体層５７によつて積載されてその上に堆積さ
れ、かつ第２の等角ポリマ誘電体層５９によつて覆われ
る。
た配線変更された導電性回路部分構造５１の断面図であ
る。図２は導電ワイヤ５５をもつ下層のマイクロ電子回
路パネル１１を示す。この導電ワイヤ５５は第１の等角
ポリマ誘電体層５７によつて積載されてその上に堆積さ
れ、かつ第２の等角ポリマ誘電体層５９によつて覆われ
る。
【００３６】導電ランド５３Ａ及び５３ＢはＣｕから形
成されたアイレツトのような導電性材料から形成され
る。導電ワイヤ５５は銅又は銀のような導電性金属の導
電堆積である。一般的にこの導体５５は幅が約2.54×10
-2〔cm〕ないし5.08×10-2〔cm〕で厚さが約1.27×10-3
〔cm〕ないし2.54×10-3〔cm〕である。この導体５５は
Ｃｕ又はＡｇの堆積物又は前もつての形成物である。実
施例において導体５５は底部ポリマ誘電体層５７及び頂
部ポリマ誘電体層５９間に堆積された「Minico 5000 」
の銀ペーストから形成される。
成されたアイレツトのような導電性材料から形成され
る。導電ワイヤ５５は銅又は銀のような導電性金属の導
電堆積である。一般的にこの導体５５は幅が約2.54×10
-2〔cm〕ないし5.08×10-2〔cm〕で厚さが約1.27×10-3
〔cm〕ないし2.54×10-3〔cm〕である。この導体５５は
Ｃｕ又はＡｇの堆積物又は前もつての形成物である。実
施例において導体５５は底部ポリマ誘電体層５７及び頂
部ポリマ誘電体層５９間に堆積された「Minico 5000 」
の銀ペーストから形成される。
【００３７】一般的に底部等角ポリマ誘電体層５７及び
オーバーコート（overcoat）誘電体層である頂部等角ポ
リマ誘電体層５９は厚さ約1.27×10-3〔cm〕ないし2.54
×10-3〔cm〕で、導電ワイヤ又は導電層層５５を囲んで
エンキヤプスレートする。一般的なポリマはフエノー
ル、エポキシ及びポリイミド等を含んでいる。好適なポ
リマ誘電体は低誘電率で比較的高い誘電破壊電圧によつ
て特徴づけられ、導電性回路部分及び導電性回路部分プ
ロセスと実質的に感応しない。ポリマ誘電体材料は好適
には摂氏約 200〔℃〕又はそれ以下で硬化し得るのが望
ましい。
オーバーコート（overcoat）誘電体層である頂部等角ポ
リマ誘電体層５９は厚さ約1.27×10-3〔cm〕ないし2.54
×10-3〔cm〕で、導電ワイヤ又は導電層層５５を囲んで
エンキヤプスレートする。一般的なポリマはフエノー
ル、エポキシ及びポリイミド等を含んでいる。好適なポ
リマ誘電体は低誘電率で比較的高い誘電破壊電圧によつ
て特徴づけられ、導電性回路部分及び導電性回路部分プ
ロセスと実質的に感応しない。ポリマ誘電体材料は好適
には摂氏約 200〔℃〕又はそれ以下で硬化し得るのが望
ましい。
【００３８】配線変更電流リード５１は２つの表面特徴
５３Ａ及び５３Ｂと電気的に結合する導体５５をエンキ
ヤプスレートした誘電体層５７及び５９から形成され
る。導体５５をエンキヤプスレートした誘電体層５７及
び５９の構造５１はマイクロ電子回路パネル１１の表面
に付着した等角ポリマ誘電体層５７と共に、当該等角ポ
リマ誘電体層５７上に堆積された導体５５及び当該堆積
された導体５５上に堆積された等角ポリマ誘電体オーバ
ーコート層５９を含んでいる。
５３Ａ及び５３Ｂと電気的に結合する導体５５をエンキ
ヤプスレートした誘電体層５７及び５９から形成され
る。導体５５をエンキヤプスレートした誘電体層５７及
び５９の構造５１はマイクロ電子回路パネル１１の表面
に付着した等角ポリマ誘電体層５７と共に、当該等角ポ
リマ誘電体層５７上に堆積された導体５５及び当該堆積
された導体５５上に堆積された等角ポリマ誘電体オーバ
ーコート層５９を含んでいる。
【００３９】この方法はマイクロ電子回路パネル１１の
表面に等角ポリマ誘電体キヤリア被膜５７を堆積（例え
ばスクリーニング）し、マイクロ電子回路パネル１１の
表面の等角ポリマ誘電体キヤリア被膜５７上に導電性回
路部分５５を堆積し、かつ当該層としての導電性回路部
分５５上に第２の等角ポリマ誘電体被膜５９を堆積す
る。
表面に等角ポリマ誘電体キヤリア被膜５７を堆積（例え
ばスクリーニング）し、マイクロ電子回路パネル１１の
表面の等角ポリマ誘電体キヤリア被膜５７上に導電性回
路部分５５を堆積し、かつ当該層としての導電性回路部
分５５上に第２の等角ポリマ誘電体被膜５９を堆積す
る。
【００４０】本発明の特定の好適な実施例によると底部
誘電体は２つ又は３つ以上の層として連続的にスクリー
ンされ、各層は個別にスクリーンされて硬化され、互い
に重なり合うように堆積される。２つ又は３つ以上の下
部層５７を用いることにより、堆積された導体５５及び
前に存在した当該パツケージの表面の導電性回路部分２
１間の短絡パスの発展に対する抵抗が増大する。このよ
うな２つ又は３つ以上の下部層を用いるとき、これらの
厚さは好適には約1.27×10-3〔cm〕ないし1.78×10
-3〔cm〕であるのが好ましい。
誘電体は２つ又は３つ以上の層として連続的にスクリー
ンされ、各層は個別にスクリーンされて硬化され、互い
に重なり合うように堆積される。２つ又は３つ以上の下
部層５７を用いることにより、堆積された導体５５及び
前に存在した当該パツケージの表面の導電性回路部分２
１間の短絡パスの発展に対する抵抗が増大する。このよ
うな２つ又は３つ以上の下部層を用いるとき、これらの
厚さは好適には約1.27×10-3〔cm〕ないし1.78×10
-3〔cm〕であるのが好ましい。
【００４１】本発明の他の実施例によるとこの配線変更
された導電性回路部分構造５１は２つの熱硬化性又は熱
可塑性ポリマ層５７及び５９間に導体５５をもつ積層と
して前もつて形成される。ランドアイレツト５３Ａ及び
５３Ｂはエンキヤプスレートされた導体の終端にある。
された導電性回路部分構造５１は２つの熱硬化性又は熱
可塑性ポリマ層５７及び５９間に導体５５をもつ積層と
して前もつて形成される。ランドアイレツト５３Ａ及び
５３Ｂはエンキヤプスレートされた導体の終端にある。
【００４２】本発明はマイクロ電子回路パネルに対して
費用のかからない低コストの構成の変更及び修繕方法並
びに構造を提供する。このようにフイールドにおける構
成の変更及び配線の変更、特に個々の特別仕様的な構成
の変更を実施することができる。
費用のかからない低コストの構成の変更及び修繕方法並
びに構造を提供する。このようにフイールドにおける構
成の変更及び配線の変更、特に個々の特別仕様的な構成
の変更を実施することができる。
【００４３】上述の通り本発明をその最適な実施例に基
づいて特定的に図示、説明したが、本発明の精神及び範
囲から脱することなく詳細構成について種々の変更を加
えてもよい。
づいて特定的に図示、説明したが、本発明の精神及び範
囲から脱することなく詳細構成について種々の変更を加
えてもよい。
【００４４】
【発明の効果】上述のように本発明によれば、マイクロ
電子回路パネル上に２つ又は３つ以上の第１の等角ポリ
マ誘電体層を堆積し、その上に導電性回路部分を堆積
し、かつこの導電性回路部分上に第２の等角ポリマ誘電
体層を堆積することによつて、費用なかからない低コス
トの構成の変更及び修復並びに配線の変更を簡易かつ確
実になし得る。
電子回路パネル上に２つ又は３つ以上の第１の等角ポリ
マ誘電体層を堆積し、その上に導電性回路部分を堆積
し、かつこの導電性回路部分上に第２の等角ポリマ誘電
体層を堆積することによつて、費用なかからない低コス
トの構成の変更及び修復並びに配線の変更を簡易かつ確
実になし得る。
【図１】図１は置き換えられるべき導電性回路部分ライ
ン、ポリマ厚膜置換導電性回路部分ライン及びこのポリ
マ厚膜置換導電性回路部分ラインを通る断面２−２´の
斜視図である。
ン、ポリマ厚膜置換導電性回路部分ライン及びこのポリ
マ厚膜置換導電性回路部分ラインを通る断面２−２´の
斜視図である。
【図２】図２は図１の平面２−２´に沿つて破断したポ
リマ厚膜置換ラインの断面図である。
リマ厚膜置換ラインの断面図である。
【図３】図３は回路リード、置換ランド、キヤリアラン
ド及びエンキヤプスレートポリマを示すポリマ厚膜置換
ラインのランドを示す拡大図である。
ド及びエンキヤプスレートポリマを示すポリマ厚膜置換
ラインのランドを示す拡大図である。
【図４】図４はキヤリアランド、置換ランド、回線リー
ド及びエンキヤプスレートポリマを示す平面図である。
ド及びエンキヤプスレートポリマを示す平面図である。
【図５】図５はキヤリアランド、置換ランド、回線リー
ド及びエンキヤプスレートポリマを示す断面図である。
ド及びエンキヤプスレートポリマを示す断面図である。
１１……マイクロ電子回路パネル、２１……導電性回路
部分、３１Ａ、３１Ｂ……表面特徴、５１……配線変更
された導電性回路部分構造、５３Ａ、５３Ｂ……環状ラ
ンド、５５……導電性回路部分、５７……底部等角ポリ
マ誘電体層、５７……頂部等角ポリマ誘電体層。
部分、３１Ａ、３１Ｂ……表面特徴、５１……配線変更
された導電性回路部分構造、５３Ａ、５３Ｂ……環状ラ
ンド、５５……導電性回路部分、５７……底部等角ポリ
マ誘電体層、５７……頂部等角ポリマ誘電体層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヨン・アーサー・カバート アメリカ合衆国、ニユーヨーク州13901、 ビンガムタン、カスル・クリーク・ロード アールアール−10、ボツクス197（番地 なし) (72)発明者 ステイーブン・アレン・ダンカン アメリカ合衆国、テキサス州78759、オー スチン、メサ・ドライブ 8606番地 (72)発明者 ジヨン・マシユー・ローフアー アメリカ合衆国、ニユーヨーク州14892、 ウエイバリ、アールデイー＃１、ボツクス 371ビー（番地なし) (72)発明者 イサ・サーイド・マームード アメリカ合衆国、ニユーヨーク州13732、 アパラチン、グラン・ロード 75番地 (72)発明者 リチヤード・アンソニー・シユーマーシヤ アメリカ合衆国、ニユーヨーク州13760、 エンデイコツト、カバントリ・ロード 53 番地
Claims (3)
- 【請求項１】その表面に第１の一対の導電面特徴を有す
る多層回路パネルにおいて回路部分を配線変更する方法
において、 上記パネルの表面上の第１の表面特徴及び第２の表面特
徴間に少なくとも１つの等角ポリマ誘電体層を堆積して
硬化させるステツプと、 上記第１の表面特徴及び上記第２の表面特徴間の上記等
角ポリマ誘電体層上に導電性回路部分を与えるステツプ
と、 上記導電性回路部分と電気的にコンタクトするターミネ
ータを上記表面特徴上の上記導電性回路部分の終端に与
えるステツプと、 少なくとも上記堆積された導電性回路部分及び上記ター
ミネータを覆う頂部誘電体層を堆積して硬化させるステ
ツプとを具えることを特徴とする導電性回路部分配線変
更方法。 - 【請求項２】第２の対の表面特徴間の第２の回路を配線
変更し、上記方法は上記第２の対の表面特徴間に少なく
とも１つの等角ポリマ誘電体層を与えて上記第１の配線
変更の少なくとも一部分を覆い、上記第２の対の表面特
徴間の上記等角ポリマ誘電体層上に導電性回路部分を与
え、上記導電性回路部分と電気的にコンタクトするター
ミネータを上記第２の対の表面特徴上の上記導電性回路
部分の端に与え、かつ少なくとも上記第２の導電性回路
部分及び上記第２のターミネータを覆う第２の誘電体層
を与えることを特徴とする請求項１に記載の導電性回路
部分配線変更方法。 - 【請求項３】配線変更された電流リードによつて接続さ
れた少なくとも２つの表面特徴を有する配線変更された
回路パネルにおいて、上記電流リードは２つの表面特徴
と電気的に結合する導体をエンキヤプスレートした誘電
体層から形成され、かつ上記回路ボードの表面に付着し
た底部等角ポリマ誘電体層、上記等角ポリマ誘電体層上
の導体及び上記導体上の等角ポリマ誘電体層を含むこと
を特徴とする配線変更回路パネル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/762,201 US5214250A (en) | 1991-09-19 | 1991-09-19 | Method of reworking circuit panels, and circuit panels reworked thereby |
| US07/762201 | 1991-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06169177A true JPH06169177A (ja) | 1994-06-14 |
| JPH0779196B2 JPH0779196B2 (ja) | 1995-08-23 |
Family
ID=25064386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4238995A Expired - Lifetime JPH0779196B2 (ja) | 1991-09-19 | 1992-08-15 | 配線変更方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5214250A (ja) |
| EP (1) | EP0532897A3 (ja) |
| JP (1) | JPH0779196B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2856240B2 (ja) * | 1992-10-30 | 1999-02-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プリント回路基板を再加工する方法 |
| DE4237766A1 (de) * | 1992-11-09 | 1994-05-11 | Siemens Ag | Diskretverdrahtungsverfahren für Leiterplatten und/oder elektronische Baugruppen |
| US5834705A (en) * | 1994-03-04 | 1998-11-10 | Silicon Graphics, Inc. | Arrangement for modifying eletrical printed circuit boards |
| US6307162B1 (en) | 1996-12-09 | 2001-10-23 | International Business Machines Corporation | Integrated circuit wiring |
| US6097884A (en) * | 1997-12-08 | 2000-08-01 | Lsi Logic Corporation | Probe points and markers for critical paths and integrated circuits |
| DE19936198A1 (de) * | 1999-07-31 | 2001-02-01 | Mannesmann Vdo Ag | Leiterplatte |
| US20030042295A1 (en) * | 2001-08-30 | 2003-03-06 | Wong Marvin G. | Self-adhesive flexible repair circuit |
| US6881609B2 (en) * | 2001-09-07 | 2005-04-19 | Peter C. Salmon | Component connections using bumps and wells |
| US6927471B2 (en) * | 2001-09-07 | 2005-08-09 | Peter C. Salmon | Electronic system modules and method of fabrication |
| US7297572B2 (en) * | 2001-09-07 | 2007-11-20 | Hynix Semiconductor, Inc. | Fabrication method for electronic system modules |
| US7505862B2 (en) * | 2003-03-07 | 2009-03-17 | Salmon Technologies, Llc | Apparatus and method for testing electronic systems |
| US7408258B2 (en) * | 2003-08-20 | 2008-08-05 | Salmon Technologies, Llc | Interconnection circuit and electronic module utilizing same |
| US20050184376A1 (en) * | 2004-02-19 | 2005-08-25 | Salmon Peter C. | System in package |
| US20050255722A1 (en) * | 2004-05-07 | 2005-11-17 | Salmon Peter C | Micro blade assembly |
| US7427809B2 (en) * | 2004-12-16 | 2008-09-23 | Salmon Technologies, Llc | Repairable three-dimensional semiconductor subsystem |
| US20070007983A1 (en) * | 2005-01-06 | 2007-01-11 | Salmon Peter C | Semiconductor wafer tester |
| US20070023904A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Electro-optic interconnection apparatus and method |
| US20070023889A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Copper substrate with feedthroughs and interconnection circuits |
| US7586747B2 (en) * | 2005-08-01 | 2009-09-08 | Salmon Technologies, Llc. | Scalable subsystem architecture having integrated cooling channels |
| US20070023923A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Flip chip interface including a mixed array of heat bumps and signal bumps |
| US7351115B1 (en) * | 2007-01-17 | 2008-04-01 | International Business Machines Corporation | Method for modifying an electrical connector |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169576U (ja) * | 1980-05-19 | 1981-12-15 | ||
| JPH0271591A (ja) * | 1988-09-07 | 1990-03-12 | Fujitsu Ltd | 回路基板修復方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310811A (en) * | 1980-03-17 | 1982-01-12 | Sperry Corporation | Reworkable multi-layer printed circuit board |
| US4438561A (en) * | 1981-10-01 | 1984-03-27 | Rogers Corporation | Method of reworking printed circuit boards |
| GB2124835B (en) * | 1982-08-03 | 1986-04-30 | Burroughs Corp | Current printed circuit boards |
| DE3432360A1 (de) * | 1984-09-03 | 1986-03-13 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum aendern einer elektrischen flachbaugruppe |
| US4864723A (en) * | 1986-07-01 | 1989-09-12 | Preleg, Inc. | Electrical circuit modification method |
| US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
| US4775573A (en) * | 1987-04-03 | 1988-10-04 | West-Tronics, Inc. | Multilayer PC board using polymer thick films |
| CA1249064A (en) * | 1987-07-06 | 1989-01-17 | Reginald B.P. Bennett | Process for application of overlay conductors to surface of printed circuit board assemblies |
-
1991
- 1991-09-19 US US07/762,201 patent/US5214250A/en not_active Expired - Fee Related
-
1992
- 1992-08-10 EP EP19920113570 patent/EP0532897A3/en not_active Ceased
- 1992-08-15 JP JP4238995A patent/JPH0779196B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169576U (ja) * | 1980-05-19 | 1981-12-15 | ||
| JPH0271591A (ja) * | 1988-09-07 | 1990-03-12 | Fujitsu Ltd | 回路基板修復方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779196B2 (ja) | 1995-08-23 |
| EP0532897A3 (en) | 1993-07-21 |
| US5214250A (en) | 1993-05-25 |
| EP0532897A2 (en) | 1993-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06169177A (ja) | 配線変更回路パネル及びその方法 | |
| US5232548A (en) | Discrete fabrication of multi-layer thin film, wiring structures | |
| US5428190A (en) | Rigid-flex board with anisotropic interconnect and method of manufacture | |
| EP0130417B1 (en) | A method of fabricating an electrical interconnection structure for an integrated circuit module | |
| US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
| US5157589A (en) | Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's | |
| US5386627A (en) | Method of fabricating a multi-layer integrated circuit chip interposer | |
| US7485569B2 (en) | Printed circuit board including embedded chips and method of fabricating the same | |
| US6219253B1 (en) | Molded electronic package, method of preparation using build up technology and method of shielding | |
| US8089777B2 (en) | Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same | |
| US5412539A (en) | Multichip module with a mandrel-produced interconnecting decal | |
| US20020179334A1 (en) | Solid via layer to layer interconnect | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| US6427323B2 (en) | Method for producing conductor interconnect with dendrites | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| EP0521720A1 (en) | Heat-dissipating multi-layer circuit board | |
| JP3158073B2 (ja) | 電子素子のパッケージ方法および電子素子パッケージ | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| US20020048927A1 (en) | Embedded capacitor multi-chip modules | |
| JP2549393B2 (ja) | 回路基板の製造方法 | |
| CN101546740B (zh) | 嵌入式印刷电路板及其制造方法 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| US20040121515A1 (en) | Programmable multi-chip module | |
| JPH03142943A (ja) | 半導体装置とプリント配線板構造の組合せ | |
| JPH0464199B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050222 |