JP3930222B2

JP3930222B2 - 半導体装置の製造方法

Info

Publication number: JP3930222B2
Application number: JP2000086955A
Authority: JP
Inventors: 健一松村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-03-27
Filing date: 2000-03-27
Publication date: 2007-06-13
Anticipated expiration: 2020-03-27
Also published as: JP2001274555A

Description

【０００１】
【発明の属する技術分野】
本発明はプリント配線基板に係り、更に詳細には基板の厚さ方向に複数の配線パターンが埋設された、いわゆる多層板と呼ばれるプリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、多層板上に半導体素子を載置した半導体装置を製造する場合、半導体素子を駆動する電源電圧を安定化させる必要から、電源ラインと半導体素子との間に「バイパスコンデンサ」と呼ばれる受動素子を介して電気的に接続する方法が最も一般的に用いられている。
【０００３】
このバイパスコンデンサは半導体素子に接続された電源ラインの電圧が一時的に低下した場合に電気を補うことにより半導体素子に印加される電圧を一定に保つことにより電源電圧を安定化させるためのものであるため、基板上のできるだけ半導体素子に近い位置に配設する必要がある。そのため、このようなバスパスコンデンサはプリント配線基板上の半導体素子を実装した位置のすぐ近くに配設されるのが一般的である。
【０００４】
【発明が解決しようとする課題】
しかし、電子機器の小型化に伴い、プリント配線基板も小型化することが求められているため、バイパスコンデンサを基板上で半導体素子の近くに配設するスペースが取れないという問題がある。
【０００５】
また、バイパスコンデンサを基板上に配設すると、その分基板上面の空き面積が小さくなり、集積度を向上させる妨げになるという問題がある。
【０００６】
本発明は上記従来の問題を解決するためになされた発明である。即ち、本発明は、小型でしかも半導体素子の近くにバイパスコンデンサなどの受動素子を配設することのできるプリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の一態様で得られるプリント配線基板は、コア絶縁層と、前記コア絶縁層の一方の面に積層された第１の導体層と、前記コア絶縁層の他方の面に積層された第２の導体層と、前記第１の導体層と接続された第１の端子と、前記第２の導体層と接続された第２の端子とを備え、前記コア絶縁層を横切る方向に埋設された受動素子と、前記第１の導体層の上に積層された第１の外側絶縁層と、前記第１の外側絶縁層の上に積層された第１の外側配線層と、前記第１の導体層と前記第１の外側配線層との間を電気的に接続する導通部材と、前記第２の導体層の上に積層された第２の外側絶縁層と、前記第２の外側絶縁層の上に積層された第２の外側配線層と、前記第２の導体層と前記第２の外側配線層との間を電気的に接続する導通部材と、を具備する。
【０００８】
上記プリント配線基板において、前記受動素子の両端部の第１の端子は第２の端子は、それぞれ前記第１の導体層、前記第２の導体層に電気的に接続されている。具体的には物理的に接触しているだけでもよいが、第１の導体層、前記第２の導体層にハンダ付けされていることが好ましい。
【０００９】
上記プリント配線基板において、前記受動素子の例としては、コンデンサや抵抗体等が挙げられる。
【００１０】
また、前記導通部材とは、多層板において層間接続するスルホールメッキや銀ペーストで形成した円錐形の導体バンプを圧入する、いわゆる「Ｂ²ｉｔ」（登録商標）として知られる多層板に用いられるものを使用できる。
【００１１】
本発明の一態様で得られるプリント配線用回路素板は、コア絶縁層と、前記コア絶縁層の一方の面に積層された第１の導体層と、前記コア絶縁層の他方の面に積層された第２の導体層と、前記第１の導体層と接続された第１の端子と、前記第２の導体層と接続された第２の端子とを備え、前記コア絶縁層を横切る方向に埋設された受動素子と、を具備する。
【００１２】
上記プリント配線用回路素板において、前記受動素子の例として、バイパスコンデンサを挙げることができる。
【００１３】
本発明の一態様で得られる半導体装置は、コア絶縁層と、前記コア絶縁層の一方の面に積層された第１の導体層と、前記コア絶縁層の他方の面に積層された第２の導体層と、前記第１の導体層と接続された第１の端子と、前記第２の導体層と接続された第２の端子とを備え、前記コア絶縁層を横切る方向に埋設された受動素子と、前記第１の導体層の上に積層された第１の外側絶縁層と、前記第１の外側絶縁層の上に積層された第１の外側配線層と、前記第１の導体層と前記第１の外側配線層との間を電気的に接続する導通部材と、前記第２の導体層の上に積層された第２の外側絶縁層と、前記第２の外側絶縁層の上に積層された第２の外側配線層と、前記第２の導体層と前記第２の外側配線層との間を電気的に接続する導通部材と、前記第１の導体層上に配設された半導体パッケージと、前記半導体パッケージの電源端子と前記第１の導体層とを電気的に接続する導通部材と、を具備する。
【００１４】
上記半導体装置において、前記受動素子は前記半導体パッケージの真下に配設されていることが好ましい。
【００１５】
また、上記半導体装置において、前記受動素子は複数個配設されていても良い。
【００１６】
本発明の半導体装置の製造方法は、絶縁性素板を積層してコア材を形成する工程と、前記コア材に貫通孔を形成する工程と、前記貫通孔に、両端に第１の端子と第２の端子を有する受動素子を、前記コア材を横切る方向にマウントする工程と、前記コア材の第１の面及び第２の面のそれぞれに、導体板を積層して第１の導体層及び第２の導体層を形成する工程と、前記コア材を加熱下に加圧して前記受動素子の各端子と前記導体板との間を接続する工程と、前記第１の導体層及び第２の導体層をパターニングしてそれぞれ第１のコアパターン層及び第２のコアパターン層を形成する工程と、前記第１のコアパターン層と第２のコアパターン層上にそれぞれ絶縁性基板及び、導体バンプ群を配設した導体板を、順に、かつ前記導体板の導体バンプ群側を前記絶縁性基板側に向けて積層する工程と、前記導体板と導体板との間を押圧して前記導体バンプ群を前記絶縁性基板に貫通させる工程と、前記導体板をパターニングしてそれぞれ第１の外側パターン層及び第２の外側パターン層を形成する工程と、前記第１の外側パターン層と半導体パッケージの電源ラインとを接続する工程と、を具備する。
【００１７】
上記半導体装置の製造方法において、前記受動素子は、第１の端子及び第２の端子上にハンダ層又はハンダペースト層が形成されたものであることが好ましい。
【００１８】
更に、前記導体板には、その表面の少なくとも前記受動素子の端子と対向する部分にハンダペースト層を有していてもよい。
【００１９】
また、前記受動素子に塗布するハンダやハンダペースト、コア絶縁層に積層する導体板に塗布するハンダペーストは、プリプレグをプレスする際の熱で溶けないような、いわゆる高融点型ハンダ或いは高融点型ハンダペーストであることが好ましい。
【００２０】
本発明では、バイパスコンデンサのような半導体素子に近接配置させる必要がある受動素子を半導体素子の真下にあたる位置の基板内部に埋設した構造を採用しているので、部品点数を減らすことができ、電子製品の小型化が可能になる。
【００２１】
また基板表面に受動素子を配設するスペースを確保する必要がなく、プリント配線基板を小型化することができる。
【００２２】
【発明の実施の形態】
本発明の実施形態について以下に説明する。
【００２３】
図１は本発明に係る半導体装置の製造方法のフローを示すフローチャートであり、図２〜図１４は同方法の製造工程の状態を図示した垂直断面図である。
【００２４】
図２に示したように、まず、絶縁材料基板のプリプレグ（以下、単に「プリプレグ」という。）を複数枚、例えば３枚積層し、コア絶縁層として、「コア材」と呼ばれる多層板の核となる基板を形成する（ステップ１）。
【００２５】
このコア材（コア絶縁層）１０は単にプリプレグを重ね、比較的低い温度を加えただけのものであり、プリプレグを構成する樹脂は完全には硬化していない状態のものである。
【００２６】
次に、図３に示すようにこのコア材１０の所定の位置に例えばドリル、打抜きプレス、レーザー光線等を用いて貫通孔１１を形成する（ステップ２）。
【００２７】
次いで図４に示すように、こうして形成した貫通孔１１内に受動素子例えばバイパスコンデンサ１をその両端子がコア材１０の第１の面と第２の面にそれぞれ向くようにコア材を横切る方向、即ち図中縦型にしてマウントする（ステップ３）。
【００２８】
なお、このときバイパスコンデンサ１の両端子１ａ，１ｂは予め高融点型ハンダ３，３´で表面を覆っておく。或いは、両端子１ａ，１ｂ表面に高融点ハンダを含むハンダペーストを塗布しておいてもよい。
【００２９】
次に、図５に示すように、前記コア材１０とは別個に、前記コア材１０と同じ大きさの銅箔などの薄い導体板２，２´を用意し、これらの導体板２，２´を前記コア材１０の各面に１枚ずつ重ねる（ステップ４）。
【００３０】
この状態でこれら導体板２，２´をコア材１０の方向に加熱下にプレスする（ステップ５）。
【００３１】
このプレス時の熱により貫通孔１１内にマウントされたバイパスコンデンサ１両端の端子１ａ，１ｂを覆っているハンダ３，３‘が溶けて導体板２，２´に各端子１ａ，１ｂがハンダ付けされる。
【００３２】
また、プレス時の熱と圧力とによりコア材１０の樹脂が軟化して貫通孔１１内壁とバイパスコンデンサ１との間の隙間を埋めこみ、硬化される。その結果、図６に示したようにコア材１０の厚さ方向にコンデンサ１が埋設され、コア材１０との隙間が樹脂で埋められ、コンデンサ１と導体板２，２´との隙間がハンダ３，３´で埋められてしっかりと内部に固定された回路素板（又は素子内蔵コア材）１０´が形成される。なお、回路素板１０´を製品として得る場合にはこのステップ５で終了する。
【００３３】
一方、この回路素板１０´を用いて更に多層化する場合には、図７に示すように、回路素板１０´両面の導体板２，２´を例えばエッチングなどを用いてパターニングして（ステップ６）第１のパターン層２ａや第２のパターン層２ｂを得る。
【００３４】
回路素板１０´の上に更に多層化する場合には、上記第１のパターン層２ａや第２のパターン層２ｂの上に更に絶縁層と導体層とを形成する。
【００３５】
即ち、図８に示すように、銅箔などの薄い導体板４を用意し、この上に例えば印刷技術により銀ペーストを用いて略円錐形の導体バンプ群５，５，…を形成する（ステップ７）。
【００３６】
同様に薄い導体板４´を用意し、この上に略円錐形の導体バンプ群５´，５´，…を形成する。
【００３７】
しかる後に前記回路素板１０´の両面にプリプレグ６，６´をそれぞれ介して前記導体バンプ群５，５，…や導体バンプ群５´，５´，…を形成した導体板４，４´をそれぞれ積層する（ステップ８）。
【００３８】
この状態で加熱下にプレスすると（ステップ９）、図９に示すように、導体バンプ群５，５，…が絶縁性基板６を貫通し、同様に導体バンプ群５´，５´，…が絶縁性基板６´を貫通して多層化される。
【００３９】
次いで図１０に示すように、最も外側の導体板４，４´をパターニングする（ステップ１０）。
【００４０】
更に同様にして、図１１に示すように、銅箔などの薄い導体板７を用意し、この上に略円錐形の導体バンプ群８，８，…を形成する（ステップ１１）。
【００４１】
同様に薄い導体板７´を用意し、この上に略円錐形の導体バンプ群８´，８´，…を形成する。
【００４２】
しかる後にパターン層４ａ，４ａ´の両面にプリプレグ９，９´をそれぞれ介して前記導体バンプ群８，８，…や導体バンプ群８´，８´，…を形成した導体板７，７´をそれぞれ積層する（ステップ１２）。
【００４３】
この状態で加熱下にプレスすると（ステップ１３）、図１２に示すように、導体バンプ群８，８，…がプリプレグ９を貫通し、同様に導体バンプ群８´，８´，…がプリプレグ９´を貫通し多層化される。
【００４４】
こうして得た多層板中間製品の最外層の導体板７，７´を図１３に示すように、それぞれパターニングして（ステップ１４）配線層７，７ａを得る。
【００４５】
しかる後に図１４に示すように、配線層７の上に半導体パッケージ１２をセットし、この半導体パッケージ１２の端子１３，１３，…を配線層７に例えばハンダ付けして半導体素子の実装を行なう（ステップ１５）。
【００４６】
このハンダ付けの際に半導体パッケージ１２の端子１３，１３，…のうち、電源ラインと接続するものをハンダ付けする際に、前記バイパスコンデンサ１の端子１ａと接続するようにハンダ付けする。こうすることにより、バイパスコンデンサ１を介して電源ラインと半導体パッケージ１２とが適切に接続される。
【００４７】
以上説明したように、本実施形態に係る半導体装置では、コア材１０の内部にバイパスコンデンサ１を埋設し、その上側にあたる基板上に半導体パッケージ１２を載置し、前記バイパスコンデンサ１と前記半導体パッケージ１２の端子１３，１３，…とを接続する際に、電源ラインと端子１３，１３，との間にバイパスコンデンサを介して接続するようにハンダ付けする。
【００４８】
このように、本実施形態に係る半導体装置では、バイパスコンデンサのような半導体素子に近接配置させる必要がある受動素子を半導体素子の真下にあたる位置の基板内部に埋設した構造を採用しているので、部品点数を減らすことができ、電子製品の小型化が可能になる。
【００４９】
また基板表面に受動素子を配設するスペースを確保する必要がなく、プリント配線基板を小型化することができる。
【００５０】
更に電源ライン等のプレーンの間にコンデンサチップを介在させた場合、電源が安定し、半導体装置の信頼性が向上する。
【００５１】
特に現在主流となりつつあるＢＧＡ（ボールグリッドアレイ）やＣＳＰ（チップサイズパッケージ）では、バイパスコンデンサを半導体素子の電源供給パッド近くの基板上に配設することは基板表面のスペース上不可能であるが、本発明のように構成すればバイパスコンデンサを基板内部に埋設するので、半導体素子の電源供給パッド近くに配設することが可能となる。
【００５２】
また、半導体装置を設計する際においても、従来のようにバイパスコンデンサまで太いパターンの配線を形成させる必要がなくなるので、設計の自由度が増して設計し易くなる。
【００５３】
更に、電源供給部分にバイパスコンデンサを配設できるので、半導体装置の特性が大幅に向上する。特にＢＧＡやＣＳＰ等の狭ピッチＳＭＤ（サーフェスマウントデバイス）においては改良効果が顕著である。
【００５４】
また、受動素子と導体板との間をハンダ付けする場合には、単なる機械的な圧力による接触ではなく、溶融したハンダにより広い面積で電気的に接続されているので、確実な接続が形成され、半導体装置の信頼性が向上する。
【００５５】
更に本実施形態で説明した製造方法によれば、従来のプリント配線基板の製造設備を殆どそのまま利用できるので、容易に製造することができる。
【００５６】
また、埋設された受動素子が加熱プレスにより周囲のプリプレグの樹脂が流れてきて受動素子と貫通孔との間の隙間を埋めて固めるため、しっかりと固定され、信頼性が向上する。
【００５７】
更に、本実施形態では、受動素子をコア材の厚さ方向に向けて両端の端子が導体板と対向するようにマウントする。ここで多層板では電源をレイヤで分けることが多いので、その電源間にコンデンサ等の受動素子を埋設することにより電源が安定し、信頼性の高い半導体装置を得ることができる。
【００５８】
同様に、受動素子をコア材の厚さ方向にマウントするので、受動素子両端の各端子を無理無く基板の導体層に接続することができる。また、異なるプレーンへの接続が可能となるので、バイパスコンデンサ等にも非常に有効に適用できるとともに、他の層への接続が部品を介して行なうことができ、チップ抵抗を用いた終端の役割をさせることも可能である。
【００５９】
更に、本実施形態で説明した製造方法によれば、従来法のように抵抗体の印刷部分が形成されていないので、市販の受動素子をそのまま利用でき、あらゆる種類の抵抗やコンデンサ等のチップ部品を基板内部に埋設できる。また、その精度も非常に高い特性を発揮させることができる。
【００６０】
（第２の実施の形態）
以下、本発明に係る第２の実施形態について説明する。本実施形態のうち、上記第１の実施形態と重複する内容については説明を省略する。
【００６１】
本実施形態では、図１６に示すように半導体パッケージ１２の下にあたる位置の基板の内部に複数の受動素子Ｃ１，Ｃ２，Ｒを埋設した。
【００６２】
このように本実施形態では、複数個の受動素子を基板内部に埋設した構造となっているので、半導体装置の集積度をより高くすることができ、半導体装置の小型化に貢献できる。
【００６３】
なお、本発明は上記実施形態の記載内容に限定されるものではない、例えば、上記実施形態では受動素子１の両端子１ａ，１ｂ上に予め適用したハンダ３，３´を利用して導体層２，２´にハンダ付けする構成としたが、導体層２，２´の表面全体或いは受動素子１の両端子１ａ，１ｂと対向する部分の表面にハンダペーストを塗布してから積層、プレスすることによりハンダ付けするようにしてもよいし、単に圧接して物理的に接触させるだけでもよい。
【００６４】
【発明の効果】
本発明によれば、基板の中心にあたるコア材の中にバイパスコンデンサ等の受動素子を埋設しているので、基板表面に配設する部品点数が削減でき、それにより半導体装置、曳いてはこの半導体装置を用いる電子製品を小型化することができる。
【００６５】
また、電源ライン等のプレーンの間にコンデンサチップを介在させた場合、電源が安定し、半導体装置の信頼性が向上する。
【００６６】
特に現在主流となりつつあるＢＧＡやＣＳＰでは、バイパスコンデンサを半導体素子の電源供給パッド近くの基板上に配設することは基板表面のスペース上不可能であるが、本発明のように構成すればバイパスコンデンサを基板内部に埋設するので、半導体素子の電源供給パッド近くに配設することが可能となる。
【００６７】
また、半導体装置を設計する際においても、従来のようにバイパスコンデンサまで太いパターンの配線を形成させる必要がなくなるので、設計の自由度が増して設計し易くなる。
【００６８】
更に、電源供給部分にバイパスコンデンサを配設できるので、半導体装置の特性が大幅に向上する。特にＢＧＡやＣＳＰ等の狭ピッチＳＭＤにおいては改良効果が顕著である。
【００６９】
また、受動素子と導体板との間をハンダ付けする場合には、単なる機械的な圧力による接触ではなく、溶融したハンダにより広い面積で電気的に接続されているので、確実な接続が形成され、半導体装置の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法のフローを示すフローチャートである。
【図２】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図３】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図４】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図５】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図６】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図７】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図８】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図９】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図１０】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図１１】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図１２】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図１３】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図１４】本発明に係る半導体装置の製造方法の各製造工程を図示した垂直断面図である。
【図１５】本発明に係る半導体装置の変形例を図示した垂直断面図である。
【符号の説明】
１０…コア材（コア絶縁層）、
２…導体板、
２´…導体板、
１…バイパスコンデンサ、
６…プリプレグ、
６´…プリプレグ、
４…導体板、
４´…導体板、
５…導体バンプ、
５´…導体バンプ、
７…導体板、
７´…導体板、
８…導体バンプ、
８´…導体バンプ、
９…導体板、
９´…導体板、
１２…半導体パッケージ、
１３…端子。

Claims

絶縁性素板を積層してコア材を形成する工程と、
前記コア材に貫通孔を形成する工程と、
前記貫通孔に、両端に第１の端子と第２の端子を有する受動素子を、前記コア材を横切る方向にマウントする工程と、
前記コア材の第１の面及び第２の面のそれぞれに、導体板を積層して第１の導体層及び第２の導体層を形成する工程と、
前記コア材を加熱下に加圧して前記受動素子の各端子と前記導体板との間を接続する工程と、
前記第１の導体層及び第２の導体層をパターニングしてそれぞれ第１のコアパターン層及び第２のコアパターン層を形成する工程と、
前記第１のコアパターン層と第２のコアパターン層上にそれぞれ絶縁性基板及び、導体バンプ群を配設した導体板を、順に、かつ前記導体板の導体バンプ群側を前記絶縁性基板側に向けて積層する工程と、
前記導体板と導体板との間を押圧して前記導体バンプ群を前記絶縁性基板に貫通させる工程と、
前記導体板をパターニングしてそれぞれ第１の外側パターン層及び第２の外側パターン層を形成する工程と、
前記第１の外側パターン層と半導体パッケージの電源ラインとを接続する工程と、
を具備する半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法であって、前記受動素子が、該受動素子の第１の端子及び第２の端子上にハンダ層又はハンダペースト層が形成されたものであることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法であって、前記導体板が、その表面の少なくとも前記受動素子の端子と対向する部分にハンダペースト層を有するものであることを特徴とする半導体装置の製造方法。