JP2001345559A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP2001345559A
JP2001345559A JP2001032578A JP2001032578A JP2001345559A JP 2001345559 A JP2001345559 A JP 2001345559A JP 2001032578 A JP2001032578 A JP 2001032578A JP 2001032578 A JP2001032578 A JP 2001032578A JP 2001345559 A JP2001345559 A JP 2001345559A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
electronic component
resin
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001032578A
Other languages
English (en)
Other versions
JP4851652B2 (ja
Inventor
Eiji Kodera
英司 小寺
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001032578A priority Critical patent/JP4851652B2/ja
Publication of JP2001345559A publication Critical patent/JP2001345559A/ja
Application granted granted Critical
Publication of JP4851652B2 publication Critical patent/JP4851652B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】内蔵した電子部品の電極と内部の配線層との接
続が容易に行えると共に、上記電極と第1主面上に搭載
するICチップとを導通する配線も短くし得る配線基板
およびその製造方法を提供する。 【解決手段】表・裏面2,3を有し、かかる表・裏面
2,3間を貫通する貫通孔4を備える配線基板本体(コ
ア基板)1と、貫通孔4内に樹脂9を介して内臓され且
つ上・下端に電極8a,8bを有する複数のチップコン
デンサ(電子部品)8と、上記樹脂9中を貫通し且つ電極
8aと導通する接続導体12と、を含む、配線基板4
0。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板本体内に
電子部品を内蔵し且つ第1主面上にICチップなどの電
子部品を搭載する配線基板およびその製造方法に関す
る。尚、本発明の配線基板にはインターポーザ(中継基
板)も含まれる。
【0002】
【従来の技術】近年における配線基板の小型化および配
線基板内における配線の高密度化に対応するため、配線
基板の第1主面上にICチップなどの電子部品を搭載す
るだけでなく、配線基板の内部に電子部品を内蔵するこ
とが行われている。例えば図10(A)に示す配線基板1
20は、絶縁性の基板121に明けた貫通孔122にチ
ップコンデンサ(電子部品)123を挿入し、その両端に
おける一対の電極124をハンダ128を介して、上記
基板121と隣接する絶縁層126との間に形成したラ
ンド127と接続している。そして、貫通孔122内に
樹脂129を充填することにより、上記コンデンサ12
3を基板121に内臓している。尚、上記コンデンサ1
23には、内部電極125が内設されている。
【0003】また、図10(B)に示す配線基板130
は、絶縁性の基板131に形成した貫通孔132の下側
の開口部を、予め図示しない粘着性の仮固定膜により塞
ぎ、この仮固定膜に内部電極135を有するチップコン
デンサ(電子部品)133を貼り付けている。かかる状態
で、貫通孔132内に溶けた樹脂139を充填し固化さ
せた後、上記仮固定膜を除去したものである。図10
(B)に示すように、上記配線基板130では、上記コン
デンサ133の両端に位置する一対の電極134を、予
め上記基板131とこれに隣接する絶縁層136との間
に設けたランド137にハンダ138を介して接続して
いる。
【0004】配線基板の小型化および配線基板内におけ
る配線の高密度化の要請に対応するため、配線基板内に
は複雑な配線が形成される。しかしながら、前記図10
(A),(B)に示した配線基板120,130では、絶縁
性の基板に内蔵した電子部品の電極と配線基板内の配線
層とを接続するには、上記電極にハンダ付けする同一層
のランドを介して行うので、上記電極と接続するための
配線が制約される。このため、上記の要請に応えること
は実際上困難であった。
【0005】また、前記10図(A),(B)に示した配線
基板120,130では、絶縁性の基板に内蔵した電子
部品の電極から真上に配線を接続できないので、上記電
極と第1主面上に搭載するICチップとを接続する配線
を設計上長くせざるを得ない。かかる配線が長くなる
と、当該配線自体の抵抗やインダクタンスが大きくな
り、低抵抗および低インダクタンス化の要請に十分に応
じることができない。このため、一層小型化され且つ内
部配線の高密度化が要請される配線基板に対応するに
は、前記配線基板120,130では困難である、とい
う問題もあった。
【0006】
【発明が解決すべき課題】本発明は、以上に説明した従
来の技術における問題点を解決し、配線基板本体に内蔵
した電子部品の電極と配線基板内の配線層との接続が容
易に行えると共に、上記電子部品の電極と第1主面上に
搭載するICチップ等とを接続する配線も短くし得る配
線基板およびその製造方法を提供すること、を課題とす
る。
【0007】
【課題を解決するための手段】本発明は、上記の課題を
解決するため、配線基板本体の貫通孔または凹部内に樹
脂を介して内蔵した電子部品の電極を、上記樹脂を貫通
する接続導体または当該電極を介して配線基板内の配線
層や第1主面上に搭載したICチップ等とを接続する、
ことに着想して成されたものである。即ち、本発明の第
一の配線基板(請求項1)は、表面および裏面を有し、か
かる表・裏面間を貫通する貫通孔、あるいは表面側また
は裏面側に開口する凹部を備える配線基板本体と、上記
貫通孔または凹部内に樹脂を介して内臓され且つ少なく
とも上端に電極を有する電子部品と、上記樹脂中を貫通
し且つ電子部品上端の電極と導通する接続導体と、を含
む、ことを特徴とする。付言すれば、上記配線基板は、
表面および裏面を有する板状を呈し、かかる表・裏面間を
貫通する貫通孔または表面側に開口する凹部を備える配
線基板本体と、上記貫通孔または凹部内に樹脂を介して
固着され且つ少なくとも上端に電極を有する電子部品
と、上記樹脂中を貫通し且つ電子部品上端の電極と導通
する接続導体とを含む、でもある。
【0008】また、もう一つの第一の配線基板(請求項
2)は、表面および裏面を有し、かかる表・裏面間を貫
通する貫通孔、あるいは表面側または裏面側に開口する
凹部を備える配線基板本体と、上記貫通孔または凹部内
に樹脂を介して内臓され且つ上端および下端の少なくと
も一方に電極を有する電子部品と、上記樹脂中を貫通し
且つ電子部品の上端および下端の少なくとも一方の電極
と導通する接続導体と、を含む、ことを特徴とする。付
言すれば、上記配線基板は、表面および裏面を有する板
状を呈し、かかる表・裏面間を貫通する貫通孔または表
面側に開口する凹部を備える配線基板本体と、上記貫通
孔または凹部内に樹脂を介して固着され且つ上端および
下端の少なくとも一方に電極を有する電子部品と、上記
樹脂中を貫通し且つ電子部品の上端および下端の少なく
とも一方の電極と導通する接続導体とを含む、ものでも
ある。
【0009】これらによれば、貫通孔や凹部内に内臓し
た電子部品の電極を、接続導体を介して、内部の配線層
と容易且つ自在に接続できると共に、上記電極と当該配
線基板の第1主面上に搭載したICチップとの間も複雑
にすることなく短い配線により、確実に導通することが
できる。従って、小型化と配線の高密度化が要請される
配線基板において、例えばチップ状とされた複数の電子
部品を容易に内蔵でき、配線回路中のノイズを低減した
り、電気的特性を安定させることができる。
【0010】更に、前記配線基板本体の表面の上方およ
び裏面の下方の少なくとも一方に前記接続導体と導通す
る配線層が形成されている、配線基板も本発明に含まれ
る。これによれば、上記配線基板本体の表面の上方で且
つ第1主面との間に、任意数の配線層が形成され、ビル
ドアップ構造の配線基板とすることができると共に、こ
れらの配線層を介して内蔵する電子部品と第1主面上に
搭載するICチップなどの電子部品との間を、短い配線
で導通することもできる。あるいは、配線基板本体の裏
面の下方で且つ第2主面との間にも配線層が形成され、
これを介して電子部品とマザーボードなどとの間を短い
配線で確実に導通することもできる。尚、内蔵する電子
部品の電極を、前記接続導体を介して第1主面上に搭載
するICチップの外部端子と直に接続することも可能で
ある。これによる場合、内蔵した電子部品の電極と第1
主面に搭載するICチップとを、極めて近くして接続で
きるため、ノイズを低減したり、電気的特性を安定させ
ることが可能となる。
【0011】本発明の第二の配線基板(請求項4)は、表
面および裏面を有し、かかる表・裏面間を貫通する貫通
孔、あるいは表面側または裏面側に開口する凹部を備え
る配線基板本体と、上記貫通孔または凹部内に樹脂を介
して内臓され且つ上端および下端の少なくとも一方に電
極を有する電子部品と、上記配線基板本体の表面の上方
および裏面の下方の少なくとも一方に形成され且つ上記
電極と導通する配線層と、を含むことを特徴とする。付
言すれば、上記配線基板は、表面及び裏面を有する板状
を呈し、かかる表・裏面間を貫通する貫通孔または表面
側に開口する凹部を備える配線基板本体と、上記貫通孔
または凹部内に樹脂を介して固着され且つ上端および下
端の少なくとも一方に電極を有する電子部品と、上記配
線基板本体の表面の上方および裏面の下方の少なくとも
一方に形成され且つ上記電極と導通する配線層を含む、
ものでもある。これによれば、貫通孔または凹部内に内
臓した電子部品の上端や下端における各電極を介して、
容易且つ自在に内部の配線層と接続できる。しかも、か
かる電極と当該配線基板内の配線層や第1主面上に搭載
したICチップ、あるいはマザーボードとの接続端子と
の間も、配線を複雑にすることなく短い配線により、確
実に導通することができる。
【0012】また、前記電子部品における電極の端面
は、前記配線基板本体の表面および裏面の少なくとも一
方に形成される前記配線層と同一平面内に位置してい
る、配線基板も本発明に含まれる。これによれば、配線
層の形成と同時に電子部品の電極が導通されため、短い
配線で電子部品と配線層およびICチップなどとの導通
が取れる。しかも、内臓される電子部品の電極同士を接
続する配線の引き回しが、同一平面内にあるため、一つ
の電子部品内または複数の電子部品間の電極同士を、短
い距離で導通することも可能となる。従って、配線基板
内に高密度の配線が可能となると共に、例えば抵抗やイ
ンダクタンスを低下させるなどの電気的に安定した特性
を得ることができる。尚、上記同一平面とは、電極の端
面と配線層が形成される面とが共通していること指す。
即ち、電子部品を固着して配線基板本体に内蔵する樹脂
の表面や裏面において、かかる電子部品の電極と配線層
とが接続されていることを示す。
【0013】更に、前記配線基板本体は、単一の絶縁層
または(複数の)絶縁層と配線層とを交互に積層した多層
基板の何れかである、配線基板も本発明に含まれる。こ
れによれば、種々のサイズの電子部品を容易に内臓でき
ると共に、多層基板の形態では、内臓した電子部品の電
極と第1主面に搭載するICチップとを導通する配線を
短くできるため、かかる配線におけるノイズ、ループイ
ンダクタンス、および抵抗を低減できるなどの電気的特
性を安定させることも可能となる。付言すれば、前記電
子部品が複数のチップ状電子部品である、配線基板を本
発明に含めることも可能である。これによる場合、小型
化したチップ状電子部品を貫通孔内などに精度良く配置
でき、各電子部品の電極を個別に内部の配線層や第1主
面上に搭載するICチップと精度良く接続できるため、
高機能で高密度の配線基板とすることが可能となる。
【0014】尚、上記チップ状電子部品には、チップコ
ンデンサ、チップインダクタ、チップフィルタ、チップ
抵抗、またはチップトランジスタなどが含まれる。特
に、チップコンデンサを内臓する場合には、1個のコン
デンサを内臓する場合よりも複数のコンデンサを並列に
接続して内蔵することにより、コンデンサの数で割り算
したインダクタンスとなって、全体のインダクタンスを
下げることが可能となる。更に、1個の大きな電子部品
を樹脂を介して内蔵する場合に比べ、熱応力を緩和する
こともでき、固化した上記樹脂に生じるクラックを効果
的に防止できる。加えて、前記配線基板本体のうち、第
1主面上に搭載されるICチップの位置を厚さ方向に投
影してなるICチップ対応部に、前記電子部品が配置さ
れている、配線基板も本発明に含まれる。これによれ
ば、電子部品とICチップとを最も最短の配線により導
通することが可能となり、基板内部におけるノイズ、抵
抗、およびインダクタンスを低くして安定した電気的特
性を得ることができる。
【0015】一方、本発明における第一の配線基板の製
造方法(請求項8)は、表面および裏面を有し、かかる表
・裏面間を貫通する貫通孔、あるいは表面側または裏面
側に開口する凹部を備える配線基板本体と、かかる貫通
孔または凹部内に樹脂を介して(固着・)内臓され且つ上
端および下端の少なくとも一方に電極を有する電子部品
と、この電子部品の電極と接続する接続配線を含む配線
と、を備える配線基板の製造方法であって、上記貫通孔
または凹部内に電子部品を配置する工程と、上記貫通孔
または凹部内に樹脂を充填し且つ硬化することにより、
上記電子部品を上記配線基板本体に樹脂を介して(固着
・)内臓する工程と、を含む、ことを特徴とする。
【0016】付言すれば、上記製造方法は、表面および
裏面を有する板状を呈し、かかる表・裏面間を貫通する
貫通孔または表面側に開口する凹部を備える配線基板本
体と、かかる貫通孔または凹部に樹脂を介して固着され
且つ上端および下端の少なくとも一方に電極を有する電
子部品と、この電子部品の電極と接続する接続配線を含
む配線と、を備える配線基板の製造方法であって、上記
貫通孔または凹部内に電子部品を配置する工程と、上記
貫通孔または凹部内に樹脂を充填し且つ硬化することに
より、上記電子部品を上記配線基板本体に埋設して固着
する工程と、を含む方法でもある。これによれば、貫通
孔や凹部内に内臓した電子部品の上端や下端における各
電極を介して、容易且つ自在に内部の配線層と接続で
き、かかる電極と第1主面上に搭載したICチップやマ
ザーボードの接続端子との間を、配線を複雑にすること
なく短い配線により、確実に導通する配線基板を容易に
提供できる。
【0017】また、前記電子部品を(固着して)内臓する
工程の後に、前記樹脂の表・裏面の少なくとも一方に露
出する電子部品の前記電極と接続する前記配線基板本体
の表面の上方および裏面の下方の少なくとも一方の配線
層を、メッキにより形成する工程を含む、配線基板の製
造方法も含まれる。付言すれば、上記製造方法は、前記
電子部品を埋設する工程の後に、前記樹脂の表・裏面に
露出する電子部品の前記電極と接続する前記配線基板本
体の表面の上方および裏面の下方の少なくとも一方の配
線層を、メッキにより形成する工程を含む、方法でもあ
る。これによれば、配線層を形成するメッキと同時にか
かる配線層と電子部品の電極とが導通されため、短い配
線で電子部品と配線層およびICチップなどとの導通が
取れる。従って、配線基板内にて高密度の配線が可能と
なる。
【0018】更に、前記配線層をメッキにより形成する
工程において、前記電子部品の電極と前記配線層との接
続配線は、かかる配線層と同時に形成される、配線基板
の製造方法も本発明に含まれる。これによっても、配線
層を形成するメッキと同時にかかる配線層と電子部品の
電極との導通を確実に取ることができる。即ち、ハンダ
により電子部品の電極と配線層とを接続する場合、ハン
ダ実装用のランドを設ける必要がある。しかし、メッキ
により配線層自体の形成、およびかかる配線層と電極と
の接続配線とが同時に形成できるため、上記ランドが不
要となる。これにより、多くの電子部品を高密度に内蔵
することができる。また、メッキにより配線層自体の形
成、およびかかる配線層と電極との接続配線とが同時に
形成でき、ハンダ印刷という工程を省略できるため、工
数とコストを低減することもできる。更に、上記ハンダ
のリフロが不要なため、電子部品の損傷をなくせ、第1
主面上にICチップを実装する際の加熱による断線を予
防することもできる。
【0019】本発明における第二の配線基板の製造方法
(請求項11)は、表面および裏面を有し、かかる表・裏
面間を貫通する貫通孔、あるいは表面側または裏面側に
開口する凹部を備える配線基板本体と、上記貫通孔また
は凹部内に樹脂を介して内臓され且つ上端および下端の
少なくとも一方に電極を有する電子部品と、この電子部
品の電極と接続する接続導体と、を備える配線基板の製
造方法であって、上記貫通孔または凹部内に電子部品を
配置する工程と、上記貫通孔または凹部内に樹脂を充填
し且つ硬化することにより、上記電子部品を上記配線基
板本体に樹脂を介して内臓する工程と、上記硬化した樹
脂の表面および裏面の少なくとも一方に穴明けして、上
記電子部品の電極を穴内で露出させる工程と、この穴内
に導電性物質を充填して、上記電極と導通する接続導体
を形成する工程と、を含む、ことを特徴とする。
【0020】付言すれば、上記製造方法は、表面及び裏
面を有する板状を呈し、かかる表・裏面間を貫通する貫
通孔または表面側に開口する凹部を備える配線基板本体
と、かかる貫通孔または凹部内に挿入して固着され且つ
上端および下端の少なくとも一方に電極を有する電子部
品と、この電子部品の電極と接続する接続導体と、を備
える配線基板の製造方法であって、上記貫通孔または凹
部内に電子部品を配置する工程と、上記貫通孔または凹
部内に樹脂を充填し且つ硬化することにより、上記電子
部品を上記配線基板本体に埋設して固着する工程と、上
記硬化した樹脂の表面および裏面の少なくとも一方に穴
明けして、上記電子部品の電極を穴内で露出させる工程
と、この穴内に導電性物質を充填して、上記電極と導通
する接続導体を形成する工程と、を含む、方法でもあ
る。
【0021】これによれば、貫通孔または凹部内に内臓
した電子部品の電極を接続導体を介して、容易且つ自在
に内部の配線層と接続できると共に、上記電極と配線基
板内の配線層や第1主面上に搭載したICチップとの間
も、配線を複雑にすることなく短い配線により確実に導
通できる。従って、小型化および配線の高密度化の要請
下で、例えばチップ状とされた複数の電子部品を容易に
内蔵でき、配線回路中のノイズを除去し、電気的特性が
安定化した配線基板を確実に提供できる。尚、上記貫通
孔内に電子部品を配置する工程は、貫通孔の一方の開口
部を粘着面を内側にしたテープにより閉塞する工程と、
貫通孔内に挿入した電子部品を上記粘着面に接着して配
置する工程と、からなるとすることもできる。この場
合、例えば複数のチップ状電子部品でも、位置精度を良
くして容易に配置できる。
【0022】また、前記樹脂の表面に穴明けする工程
は、レーザ照射により行われる、配線基板の製造方法も
本発明に含まれる。これによれば、比較的小径の穴を容
易且つ精度良く樹脂に穿設できるので、ファインな配線
を形成することに寄与し得る。特に、複数のチップ状電
子部品を内蔵する場合に、上記穴を位置精度良く穿設で
き、且つ各部品の電極の高さにバラツキがあっても支障
なく穴明けできる。尚、上記レーザには、CO、YA
G、またはエキシマレーザなどが使用される。
【0023】更に、前記穴内に導電性物質を充填して前
記接続導体を形成する工程は、ハンダよりも高融点の金
属または合金によるメッキを施すことにより行われる、
配線基板の製造方法も本発明に含まれる。これによれ
ば、例えば第1主面上にICチップをハンダ付けで搭載
する際、その熱により接続導体が溶出して断線したり、
電子部品を損傷せず、内蔵する電子部品の電極と配線層
との導通を確実に取ることができる。また、配線基板本
体の表・裏面に配線層を形成する際、接続導体を介して
同時に上記電極との接続を行うことも可能となる。尚、
上記メッキに用いる金属には、Cu,Ag,Ni、また
はこれらをベースとする合金が含まれる。
【0024】また、前記電子部品を(固着して)内臓する
工程の後に、前記樹脂の表面および裏面の少なくとも一
方を平坦に整面する工程と、を更に含む、配線基板の製
造方法も本発明に含まれる。付言すれば、この方法は、
前記電子部品を固着する工程の後に、前記樹脂の表面お
よび裏面の少なくとも一方を平坦に整面する工程と、を
含む、ものでもある。これによれば、前記レーザ照射に
よる穴明け工程を、一層容易且つ精度良く行うことが可
能となる。しかも、かかる整面後における樹脂の表面や
裏面は、配線基板本体の表面や裏面とほぼ同一の平面と
なるため、樹脂の表面および裏面上に平坦な配線や絶縁
層を容易に形成できる。尚、上記整面に際しては、バフ
研磨やベルトサンダによる研磨などが用いられる。
【0025】更に、前記接続導体の形成工程と同時に、
前記配線基板本体の表面の上方および裏面の下方の少な
くとも一方に上記接続導体と導通する配線層を形成す
る、配線基板の製造方法も本発明に含まれる。これによ
れば、接続導体の形成と同時に、これと導通する配線層
が形成でき、ビルドアップ構造の配線基板を得ることが
できる。従って、少ない工程で前記配線基板を容易に製
造することが可能となる。尚、内蔵する電子部品の電極
は、前記接続導体を介して第1主面上に搭載するICチ
ップと直に接続することも可能である。
【0026】付言すれば、前記接続導体の形成工程の後
に、前記配線基板本体の表面の上方および裏面の下方の
少なくとも一方に前記接続導体と導通する配線層を形成
する工程を、更に含む、配線基板の製造方法とすること
も可能である。これによる場合、電子部品と配線層とを
接続導体を介して、あるいは直に導通できると共に、ビ
ルドアップ構造の配線層も確実に形成することが可能と
なる。しかも、上記配線層を銅などによる金属メッキで
形成することにより、ハンダ実装用のランドが不要とな
るため、多くの電子部品を高密度に内蔵することができ
ると共に、ハンダのリフロが不必要となるため、電子部
品の損傷や第1主面上にICチップを実装する際の加熱
による断線も確実に防ぐことができる。
【0027】
【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図1(A)は、絶縁材から
なるパネルPの平面図を示し、図中に破線で示す個別の
配線基板(製品単位)となる複数の配線基板本体1と、そ
れらの中央に穿孔した貫通孔4とを含む。かかるパネル
Pにより、多数の配線基板(縦横各約40mm)を同時に
製造することができる。図1(B)は、上記パネルP中に
おける配線基板本体(コア基板)1と、その表面2と裏面
3との間を貫通する貫通孔4との断面を示す。配線基板
本体1は、平面視でほぼ正方形を呈する厚さ約0.8m
mの板状で、例えばガラス−エポキシ樹脂の複合材から
なる単一の絶縁層である。また、配線基板本体1ほぼ中
央をパンチングすることにより、平面視が略正方形で一
辺が約12mmの貫通孔4が予め穿孔されている。
【0028】図1(B)に示すように、先ず貫通孔4にお
ける裏面3側の開口部を、粘着面7を貫通孔4内に向け
たテープ6を裏面3に貼り付けることにより閉塞する。
尚、テープ6は、前記パネルPの貫通孔4全てを同時に
閉塞するため、図1(B)のように、パネルPの下側のほ
ぼ全面を覆うように貼り付けられる。次に、図1(C)に
示すように、例えばチップコンデンサなどの複数の電子
部品8を貫通孔4内に挿入すると共に、上記テープ6の
粘着面7上における所定の位置にそれぞれ配置して接着
する。この作業は例えばチップマウンタなどにより行
う。この際、前記パネルPにおける複数の貫通孔4をテ
ープ6で同時に塞ぐことにより、各貫通孔4内に電子部
品8を同時に配置できるため、効率良く製造することが
可能となり且つコストダウンにもつながる。尚、上記電
子部品8は、その上・下端にCuからなる電極8a,8
bを有すると共に、例えばチタン酸バリウムを主成分と
する誘電体層とNi製の内部電極とを交互に積層したセ
ラミックコンデンサが用いられ、その寸法は約3.2m
m×1.6mm×0.7mmである。
【0029】次いで、図1(D)に示すように、貫通孔4
の表面2側の開口部から、エポキシ樹脂を主成分とする
溶けた樹脂9を貫通孔4内に注入した後、約100℃に
60分間程度保持するキュア処理を行う。この結果、図
示のように、樹脂9が固化することにより、各電子部品
8は貫通孔4内の所定の位置で固着され、下端の電極8
bの端面を除き樹脂9中に埋設され且つ内臓される。ま
た、固化した樹脂9の表面9aはカーブ状に盛り上がる
が、樹脂9の裏面9bは上記テープ6の粘着面7に倣っ
た平坦面となり、且つ各電極8bの端面が追って露出す
る。尚、上記テープ6は、樹脂9用のモールドの底部を
形成し、且つ上記キュア処理に耐え得る程度の耐熱性を
有している。また、上記キュア処理により、樹脂9の内
部における気泡も併せて除去され緻密な組織となる。更
に、この段階で樹脂9中に埋設された電子部品8の配設
位置およびショートの有無などをチェック(検査)する。
【0030】更に、図2(A)に示すように、テープ6を
剥離した後、配線基板本体1を固定し、樹脂9の表面9
aを例えばバフ研磨により整面する。この結果、図2
(A)に示すように、新たに形成される樹脂9の表面9c
は、配線基板本体1の表面2と同一平面となる。次に、
図2(B)に示すように、樹脂9の表面9c側からほぼ垂
直に例えばCO レーザLを照射する。レーザLの照射
位置は、各電子部品8上端の電極8aの真上に設定され
ている。この結果、図示のように、電子部品8上端の電
極8aに対応する位置に穴10が穿設され、各穴10の
底部において各電子部品8上端の電極8aの上端面が露
出する。尚、穴10の内径は、約100μmである。即
ち、レーザLの照射により、小径の穴10を所定の位置
に精度良く形成できる。
【0031】次いで、上記穴10内に予めPd触媒を塗
布した後、無電解銅メッキおよび電解銅メッキをそれぞ
れ施す。この結果、図2(C)に示すように、各穴10内
には銅(導電性物質)からなる円柱形の接続導体12が形
成される。尚、各穴10から表面9c上に突出した接続
導体12の上端部は、バフ研磨などにより除去される。
これにより、接続導体12の上端面は、樹脂9の表面9
cおよび配線基板本体1の表面2と同一平面に形成され
る。従って、配線基板本体1の表面2上や第1主面寄り
に追って形成する絶縁層や配線層は、歪みや段差などの
不具合を伴わずに形成され、且つ第1主面にICチップ
を適正に搭載することも容易となる。
【0032】尚、接続導体12をハンダよりも高融点の
銅で形成することにより、電子部品8の損傷を防いだ
り、追って行う配線間や第1主面上での他の電子部品
(例えばICチップなど)のハンダ付け時の熱による影響
を阻止することができる。また、電極8a,8b、接続導
体12、およびこれと接続される配線層に、同種の導電
性物質(本形態では銅)を用いることより、後述するIC
チップ搭載時のハンダ・リフローなどに伴い生じる熱応
力を更に緩和することができる。更に、前記穴10の深
さが比較的浅い場合には、次述する配線層14と同時に
接続導体12を銅メッキにより形成することもできる。
これにより、製造工程を短縮できる。
【0033】更に、配線基板本体1の表・裏面2,3お
よび樹脂9の表・裏面9c,9bの上に銅メッキを施し
た後、図示しない感光性樹脂を塗布し且つマスクを介し
た露光と現像とを行う。得られたエッチングレジストを
介して銅メッキ層をエッチングした後、上記レジストを
剥離する。この結果、図3(A)に示すように、表面2,
9cと裏面3,9bの上に所定パターンの配線層14,
16(厚さ約15μm)が形成される。配線層14内の配
線14aは、電子部品8上端の電極8aと接続導体12
を介して接続され、配線層16内の配線16aは、電子
部品8下端の電極8bと直に接続される。尚、接続導体
12側を図3(A)の下側(裏面9b側)に形成し、追って
第1主面上に搭載されるICチップと反対側になるよう
にしてから、その後の工程を行っても良い。尚、配線層
14,16は、別途に配線基板本体1に貫通して形成さ
れる図示しないスルーホール導体を介しても互いに導通
される。次に、図3(A)のように、表・裏面2,3およ
び配線層14,16の上/下に感光性のエポキシ樹脂を
塗布して厚さ約30μmの絶縁層18,19を形成す
る。
【0034】次いで、絶縁層18,19における所定の
位置に、マスクを介した露光および現像を施してビアホ
ール(図示せず)を形成する。更に、かかるビアホール内
および絶縁層18,19上に銅メッキを施した後、前記
同様に感光性樹脂を塗布してマスクを介した露光と現像
とを行う。この結果、図3(B)に示すように、絶縁層1
8,19を貫通するビア導体(フィルドビア)20,22
と絶縁層18,19の上/下の配線層24,26とが形
成される。以下同様の方法により、絶縁層18,19お
よび配線層24,26の上に絶縁層28,29を形成
し、これを貫通するビア導体(フィルドビア)30,31
と絶縁層28,29上の配線層32,34とを形成す
る。尚、ビア導体30などの形成前におけるビアホール
の穴明けは、絶縁層28などが感光性材料でない場合、
レーザ(CO,YAG,エキシマ等)照射により行って
も良い。
【0035】更に、図3(B)に示すように、絶縁層2
8,29と配線層32,34の上/下に絶縁層(ソルダ
ーレジスト層)36,37を形成する。配線層32上の
所定の位置にレーザなどで穿設した凹み内にハンダを充
填することにより、第1主面36aよりも高く突出する
ハンダ製のフリップチップバンプ38を複数形成する。
かかるバンプ38は、第1主面36a上に搭載されるI
Cチップ39の底面に形成される図示しない外部端子と
接続される。かかる接続の際に上記バンプ38を加熱し
ても、前記接続導体12には影響を与えない。また、図
3(B)に示すように、ICチップ39が搭載される位置
を厚さ方向に投影するICチップ対応部39aの範囲内
に、各電子部品8が配置されているので、電子部品8と
ICチップ39とを最短の配線により導通できる。これ
により、抵抗やインダクタンスを低くし、安定した電気
的特性を得ることができる。
【0036】更に、図3(B)に示すように、ビア導体2
0,30およびビア導体22,31がフィルドビアから
なり、且つこれらが厚さ方向に連続するスタックトビア
(積み上げビア)を形成するので、電子部品8とICチッ
プ39およびマザーボードとをほぼ直線的に短く接続で
き、これらの経路における電気的特性を良好にすること
ができる。一方、絶縁層37における第2主面37b側
に開口して形成した開口部37a内に露出する配線層3
4内の配線34aは、その表面に薄いNiおよびAuメ
ッキを被覆され、図示しないマザーボードなどと接続す
るための接続端子とされる。これにより、複数の電子部
品8を内蔵し、第1主面36a上にICチップ39のよ
うな電子部品を搭載可能とした第一の配線基板40を得
ることができる。
【0037】以上のような第一の配線基板(請求項1,
2)40とその製造方法(請求項11)によれば、配線基
板本体1の貫通孔4内に精度良く固着して内臓された複
数の電子部品8は、各電子部品8上端の電極8aを接続
導体12を介して、配線層14,24,32などや第1
主面36a上に搭載したICチップ39と配線を複雑に
することなく短い配線により、容易且つ確実に導通する
ことができる。また、レーザLにより穴10を穿設(穴
明け)し且つその内部にハンダよりも高融点の銅メッキ
により接続導体12を形成するので、比較的小径の穴1
0を容易且つ精度良く樹脂9に穿設でき、ファインな配
線回路を形成できる。更に、電子部品8の下端の電極8
bも配線層16,26などと接続される。尚、配線層1
4,16は、スルーホール導体(図示せず)を介しても導
通する。従って、小型化および配線の高密度化が要請さ
れる配線基板において、チップ状とされた複数の電子部
品8を容易に内蔵できると共に、例えば配線回路中のノ
イズを除去したり、あるいは種々の電気的特性を安定化
させることができる。
【0038】図4は、前記配線基板40の変形形態の配
線基板40′とその製造工程に関する。図4(A)は、前
記図2(C)に示した配線基板本体(コア基板)1を、その
表・裏面2,3が上下逆になるようにし、接続導体12
を下側に配置した状態を示す。以下図4においては、配
線基板本体1の表面を表面3とし且つ裏面を裏面2とし
て説明する。かかる状態にて、表面3および樹脂9の裏
面9bの上に配線14aを含む配線層14を、裏面2お
よび樹脂の表面9cの下に配線16aを含む配線層16
を、それぞれ形成した後、これらの上/下に絶縁層1
8,19を形成する。この際、図4(A)に示すように、
電子部品8の電極8bは、上端面が表面3側に露出して
いるため、配線層14を銅メッキで形成すると同時に配
線14aと接続される。また、電子部品8の電極8aは
接続導体12を介して、裏面2側の配線層16の配線1
6aと接続される。尚、図4(A)では、接続導体12と
これに接続する配線層16とが、配線基板本体1の裏面
2側に形成されている。また、接続導体12は、配線層
16を形成する銅メッキと同時に形成することもでき
る。
【0039】図4(B)は、図4(A)の絶縁層18,19
中に前記同様のビア導体20,22を形成し、且つ絶縁
層18,19の上/下に配線層24,32,26,34
および絶縁層28,36,29,37を形成した状態を
示す。更に、図4(B)に示すように、前記同様に配線層
32上に第1主面36a上に突出するフリップチップバ
ンプ38を形成すると共に、絶縁層37に形成した開口
部37a内に露出する配線層34内の配線34aは、N
iおよびAuメッキを被覆され接続端子とされる。これ
により、前記配線基板40の変形形態の配線基板40′
が得られる。配線基板40′は、配線基板本体1に内臓
した電子部品8下端の電極8aが接続導体12を介して
上記本体1の裏面2側の配線層16と導通し、且つ電子
部品8上端の電極8bが直に配線層14と導通する点で
のみ、配線基板40と相違する。但し、配線基板40′
は、配線基板40に比べ、接続導体12の厚み分だけ電
子部品8とICチップ39とを近付けられるため、スイ
ッチングノイズなどを低減でき、内部の電気的特性を向
上させることができる。
【0040】図5は、本発明の第二の配線基板(請求項
4)とこれを得るための製造方法(請求項8)に関する。
図5(A)は、前記図1(D)と同様に、配線基板本体(コア
基板)1の貫通孔4内に、樹脂9を充填し且つ固化する
ことにより、複数の電子部品8を内臓した状態を示す。
各電子部品8は、上端の電極8aが配線基板本体1の表
面2よりも僅かに高い位置にある。前記同様にテープ6
を剥離し、図5(B)に示すように、樹脂9のカーブして
いた表面9aを整面して平坦な表面9cとする。この結
果、新たな表面9cには、各電子部品8の上端におい
て、上端面が研磨された電極8aが露出する。一方、樹
脂9の裏面9bには、各電子部品8における下端の電極
8bが露出している。尚、樹脂9の裏面9bも上記と同
様に整面すると、電極8bを確実に露出させ得る。
【0041】次に、図5(C)に示すように、配線基板本
体1の表・裏面2,3および樹脂9の表・裏面9c,9
bの上/下において、前記同様の方法により所定パター
ンの配線層14,16を銅メッキにより形成する。この
際、配線層14,16の形成と同時に形成され、これと
同一層内に位置する接続配線(引き回し配線)14a,1
6aは、電子部品8の上端の電極8aまたは下端の電極
8bと接続される。即ち、電極8a,8bの端面は、予
め配線層14,16が形成される表・裏面2,3に露出
している、換言すれば配線層14,16が形成される面
と同一平面内に位置している。このため、上記メッキで
配線層14,16を形成すると同時に、電極8a,8b
と接続配線14a,16aとを直に接続することができ
る。
【0042】更に、配線層14,16の上に絶縁層1
8,19を形成する。これ以降は、前記図3(B)や図4
(B)に示したと同様にビア導体20,22などや配線層
24,26などを形成し、且つ配線層24,26などの
上にソルダーレジスト層36,37が形成される。更
に、第1主面36a側にフリップチップバンプ38を、
ソルダーレジスト層37側の開口部37a内に配線(接
続端子)34aを形成する。この結果、前記配線基板4
0,40′と同様な配線基板を得ることができる。以上
のような第二の配線基板とその製造方法によれば、前記
穴10や接続導体12の形成工程を省略できると共に、
電子部品8とICチップ39とを更に短くして導通させ
ることができ、一層安定した電気的特性を得ることが可
能となる。
【0043】図6は、異なる形態の第一の配線基板(請
求項1,2)44とその製造方法(請求項11)に関す
る。尚、以下の形態において、前記形態と同じ部分や要
素には共通の符号を用いるものとする。図6(A)は、前
記と同様に配線基板本体(コア基板)1における貫通孔4
の一方の開口部をテープ6で閉塞し、その粘着面7上に
複数のチップ状電子部品8′を接着して配置した後、貫
通孔4内に樹脂9を充填・硬化して、貫通孔4に上記電
子部品8′を内臓した状態を示す。尚、電子部品8′
は、上端のみに突出する電極8aを有するタイプであ
る。また、図6(A)に示すように、配線基板本体1の左
右には、ドリルによりスルーホール41が表・裏面2,
3間に貫通している。図6(B)に示すように、上記テー
プ6を剥離し、樹脂9の表面9aを研磨して整面し平坦
な表面9cとした後、表面9cにレーザを照射して穴1
0を穿設する。各穴10の底部には、直下の電子部品
8′上端の電極8aの端面が露出する。
【0044】次に、図6(C)に示すように、各穴10の
内部に無電解銅メッキおよび電解銅メッキを施して、接
続導体12を形成する。また、配線基板本体1の表・裏
面2,3および樹脂9の表・裏面9c,9bの上に、前
記同様の方法で配線層14,16を形成する。この際、
同時にスルーホール41内にもスルーホール導体42を
形成し且つその上下端と配線層14,16とを接続す
る。また、図6(C)に示すように、配線層14内の配線
14aは、接続導体12の何れかと接続される。更に、
図6(D)に示すように、配線基板本体1の表・裏面2,
3および配線層14,16の上/下に絶縁層18,19
を前記同様に形成した後、これを貫通するビア導体2
0,22、および上・下の配線層24,26を形成す
る。
【0045】次に、図6(D)に示すように、前記同様に
して配線層24,26上に前記図3(B)で示した絶縁層
28,29またはソルダーレジスト層36,37(図示
せず)を形成すると共に、第1主面36a側にはハンダ
製の前記バンプ38(図示せず)を、上記レジスト層37
側には配線(接続端子)34a(図示せず)を形成する。こ
れにより、第一の配線基板44を得ることができる。か
かる配線基板44とその製造方法によれば、配線基板本
体1の貫通孔4内に内蔵した複数の電子部品8′は、そ
の上端の電極8aと接続する接続導体12を介して配線
層14,24と容易に接続されると共に、第1主面36
a上に搭載されるICチップ39と短い配線で導通でき
る。また、各電子部品8′は、スルーホール導体42を
介して配線基板本体1の裏面3側における配線層16,
26や配線(接続端子)34aとも導通される。従って、
少ない配線により、内蔵した複数の電子部品8′と第1
主面36a上に搭載するICチップ39や配線基板44
自体を搭載する図示しないマザーボードとの導通を確実
に取ることができ、小型化し高密度な配線回路を有する
配線基板にも容易に適用することが可能である。
【0046】図7は、更に異なる形態の第一の配線基板
48とその製造方法に関する。図7(A)に示すように、
配線基板本体(コア基板)1′は、その表面2側に開口
する平面視でほぼ正方形の凹部4aを有する。かかる配
線基板本体1′は、図示しない厚肉で貫通孔(4)を有す
る絶縁板と薄肉の平らな絶縁板とを、接着シートを挟ん
で加熱しつつ圧着して形成したものである。上記凹部4
aの底部4bには、予め所定の位置に充填樹脂46aを
有する複数のスルーホール導体46が貫通している。先
ず、凹部4a内に挿入した複数のチップ状電子部品8の
下端の電極8bと上記導体46とを、ハンダ47を介し
て接続した後、図7(A)に示すように、凹部4a内に樹
脂9を充填し且つ硬化する。次いで、図7(B)に示すよ
うに、固化した樹脂9の表面9aを研磨して整面し平坦
な表面9cとした後、所定の位置にレーザを照射して各
電極8aの真上に穴10を穿設する。その後、各穴10
内に前記同様の銅メッキを施して、図7(C)に示すよう
に、接続導体12を形成する。
【0047】更に、前記と同様の方法により、図7(C)
に示すように、配線基板本体1′の表面2および樹脂9
の表面9c上に、所定パターンを有し且つ何れかの接続
導体12と接続する配線14aを含む配線層14を形成
する。また、配線基板本体1′の裏面3下には、電子部
品8下端の電極8bとスルーホール導体46を介して導
通する配線16aを含む所定パターンの配線層16を形
成する。更に、図7(D)に示すように、前記同様に配線
層14,16の上に絶縁層18,19を形成した後、ビ
ア導体20,22や配線層24,26を形成する。そし
て、前記同様に配線層24,26の上にソルダーレジス
ト層36,37が形成されると共に、第1主面36a側
にフリップチップバンプ38を、ソルダーレジスト層3
7側の開口部37a内に配線(接続端子)26aを形成す
ることにより、図7(D)に示す第一の配線基板48を得
ることができる。
【0048】かかる配線基板48とその製造方法によれ
ば、配線基板本体1′の凹部4aに内蔵した複数の電子
部品8は、上端に設けた各電極8aに接続する接続導体
12を介して配線層14に容易に接続され、且つ第1主
面36a上に搭載するICチップ39とも比較的短い配
線で導通できる。また、各電子部品8下端の電極8b
は、スルーホール導体46を介して配線層16に接続さ
れ、且つ接続端子26aと導通される。更に、図7(D)
に示したように、ICチップ対応部39a内に、各電子
部品8が配置されているので、これらと上記ICチップ
39とを最短の配線で導通できる。従って、配線を複雑
にすることなく、複数のチップ状電子部品8を配線基板
本体1′内に高密度で内蔵でき、内部の配線層24,2
6などや搭載するICチップ39との導通も確実に行え
る。尚、凹部4aの両外側における配線基板本体1′
に、前記スルーホール導体42を形成することで、配線
層14,16を電子部品8を介さず直に接続できること
も明らかである。
【0049】図8は、異なる形態の第二の配線基板(請
求項4)49とその製造方法(請求項8)に関する。図8
(A)に示すように、配線基板本体(コア基板)1′は、そ
の表面2側に開口する凹部4aを有し、凹部4aに隣接
してスルーホール41,41が予め貫通している。先
ず、凹部4a内に、上端のみに一対の電極8aを有する
複数の電子部品8′を、図示しないチップマウンタにて
所定の位置に配置する。この際、各電極8aの上端面
は、配線基板本体1′の表面2よりも僅かに高い位置に
ある。次に、図8(B)に示すように、凹部4a内に樹脂
9を充填し且つ硬化する。この際、各電子部品8′の電
極8aも樹脂9の中に埋設・内臓される。更に、図8
(C)に示すように、固化した樹脂9の表面9aを研磨し
て整面し平坦な表面9cとする。この際、各電子部品
8′の電極8aの上端面も研磨され、新たな表面9cに
露出する。
【0050】また、前記同様の方法により、図8(D)に
示すように、配線基板本体1′の表面2および樹脂9の
表面9c上に、所定パターンを有し且つ各電子部品8′
の上端の電極8aと直かに接続する接続配線(引き回し
配線)14aを含む配線層14を、銅メッキにより形成
する。即ち、電極8aの上端面は、配線層14が形成さ
れる上記本体1′の表面2と同一平面内に露出している
ため、上記メッキによって直ちに電極8aと接続配線1
4aとを接続することができる。同様にして、配線基板
本体1′の裏面3下に配線層16を形成する。尚、スル
ーホール41内には、充填樹脂43を内蔵したスルーホ
ール導体42が形成され予め形成され、その上下端に配
線層14,16が上記メッキにより形成される。
【0051】更に、図8(D)に示すように、前記同様に
配線層14,16の上に絶縁層18,19を形成した
後、ビア導体20,22や配線層24,26を形成する
ことにより、配線基板49が得られる。そして、前記同
様に配線層24,26の上に前記同様のソルダーレジス
ト層を形成すると共に、第1主面側にフリップチップバ
ンプを、底面側の開口部内に接続端子の配線を形成する
ことにより、前記図7(D)に示した配線基板48と同様
な第二の配線基板を得ることができる。
【0052】図9(A)は、更に異なる形態の第二の配線
基板(請求項4)50の主要部の断面を示す。この配線基
板50は、図9(A)に示すように、多層基板の配線基板
本体51と、その表面54a上と裏面55a下とに形成
した配線層66,72,67,73と、絶縁層68,7
4,69,75とを有する。図9(A)に示すように、配
線基板本体51は、ガラス−エポキシ樹脂からなる絶縁
層52と、エポキシ樹脂からなる絶縁層54,55と、
これらの間に形成された銅製の配線層64,65とから
なる多層基板である。この配線基板本体51の表・裏面
54a,55a間を貫通するスルーホール57には、ス
ルーホール導体58およびその内側の充填樹脂59が形
成されている。尚、スルーホール導体58の中間と配線
層64とが接続されると共に、スルーホール導体58の
上下端と配線層66,67とが接続されている。但し、
スルーホール導体58は、配線層65とは接続されず、
かかる配線層65に明けた丸孔65aを貫通している。
【0053】また、配線基板本体51には、その表・裏
面54a,55a間を、平面視がほぼ正方形である貫通
孔56が貫通している。かかる貫通孔56には、複数の
チップ状電子部品(チップコンデンサ)60が、前記同様
の方法により樹脂63を介して内蔵されている。また、
各チップ状電子部品60の上下端の電極61,62は、
樹脂63の表・裏面に露出し、且つ配線基板本体51の
表・裏面54a,55aの配線層66,67内の接続配
線66a,67aと接続されている。更に、図9(A)に
示すように、絶縁層68,69には、配線層66,72
間や配線層67,73間を接続するフィルドビア導体7
0,71が配置され、且つ配線層72の上には、絶縁層
(ソルダーレジスト層)74を貫通し、第1主面76より
も高く突出し且つSn−Agからなるハンダバンプ78
が形成されている。
【0054】そして、図9(A)に示すように、配線層7
3において、最下層の絶縁層(ソルダーレジスト層)75
に設けた開口部77から第2主面75a側に露出する配
線79は、その表面にNiおよびAuメッキが被覆さ
れ、接続端子に用いられいる。以上のような配線基板5
0によれば、配線層66,67の形成と同時に、電子部
品60の電極61,62と接続配線66a,67aとが
導通されるため、電子部品60と接続配線66a,67
aとの導通が短い配線で取れる。しかも、電子部品60
の電極61,61間または電極62,62間を接続する
接続配線66a,67aの引き回しが、配線層66,6
7と同一平面内にあるため、一つの電子部品60内また
は複数の電子部品60,60の電極61,61間または
電極62,62間を、短い距離で導通できる。
【0055】更に、配線基板50によれば、全体の厚み
が前記配線基板40と同じ場合、前記電子部品60の電
極61と第1主面76上に搭載される図示しないICチ
ップとの間は、配線層66,72、ビア導体70,およ
びハンダバンプ78からなる絶縁層54の厚み分だけ短
い導通経路となる。この結果、かかる経路におけるルー
プインダクタンスを低減できるため、スイチッングノイ
ズやクロストークノイズが低下するなどの電気的特性が
向上する。従って、チップ状電子部品60やICチップ
を誤動作なく正常に動作させることが一層容易となる。
【0056】図9(B)は、更に別形態である第二の配線
基板(請求項4)80の主要部の断面を示す。配線基板8
0は、図9(B)に示すように、多層基板の配線基板本体
81と、その表面84a上および裏面85a下に形成し
た銅製の配線層98,104,99,105と、絶縁層
100,106,101,107とを有する。配線基板
本体81は、ガラス−エポキシ樹脂からなる絶縁層8
2,84,85と、これらの間に形成した銅製の配線層
94,95とからなる多層基板である。かかる基板本体
81の表・裏面84a,85a間を貫通するスルーホー
ル87には、スルーホール導体88およびその内側の充
填樹脂89が形成されている。また、図9(B)に示すよ
うに、スルーホール導体88の中間と配線層94とが接
続されると共に、かかるスルーホール導体88の上下端
と配線層98,99とが接続されている。但し、スルー
ホール導体88は、配線層95とは接続されず、かかる
配線層95に明けた丸孔95aを貫通している。
【0057】更に、図9(B)に示すように、配線基板本
体81には、その表面84a側に開口する凹部86がル
ータ加工などにより形成されている。かかる凹部86
は、配線基板本体81のうち、絶縁層82,84をルー
タ加工するか、または予めこれらに貫通孔を穿孔した
後、絶縁層85と積層することにより形成される。図9
(B)に示すように、凹部86中には樹脂93を介して、
複数のチップ状電子部品(チップコンデンサ)90が内蔵
されている。電子部品90は、上下端に電極91,92
を有し、上端の電極91は樹脂93の表面に露出して、
配線基板本体81の表面84aにおける配線層98内の
接続配線98aと接続される。
【0058】また、チップ状電子部品90の下端の電極
92は、凹部86の底面と配線基板本体81の裏面85
aとの間を貫通するスルーホール導体96の上端と予め
接続され、且つこれを介して配線基板本体81の裏面8
5aの配線層99と導通している。尚、スルーホール導
体96の内側には、充填樹脂97が形成されている。図
9(B)に示すように、絶縁層100,101には、配線
層98,104間または配線層99,105間を接続す
るフィルドビア導体102,103が配置され、配線層
104の上には、絶縁層(ソルダーレジスト層)106を
貫通し、第1主面108よりも高く突出するハンダバン
プ110が形成されている。また、配線層105のう
ち、絶縁層(ソルダーレジスト層)107に設けた開口部
109から第2主面113側に露出する配線111は、
その表面にNiおよびAuメッキが被覆され、図示しな
いマザーボードなどとの接続端子として用いられる。
【0059】尚、チップコンデンサ90に替えて、上端
のみに電極を有するチップ状電子部品を用いても良い。
この場合は、凹部86の底面と配線基板本体81の裏面
85aとの間を貫通するスルーホール導体96が省略さ
れる。以上のような配線基板80でも、配線層98の形
成と同時に電子部品90の電極91が導通されため、電
子部品90と接続配線98aとの導通が短い配線で取れ
る。しかも、電子部品90の電極91,91間を接続す
る接続配線98aの引き回しが、配線層98と同一平面
内にあるため、一つの電子部品90内または複数の電子
部品90,90の電極91,91間を、短い距離で導通
できる。
【0060】更に、前記配線基板40と全体の厚みが同
じ場合には、前記電子部品90の電極91と第1主面1
08上に搭載される図示しないICチップとの間は、配
線層98,104、ビア導体102,およびハンダバン
プ110からなる絶縁層84の厚み分だけ短い導通経路
となる。この結果、かかる経路におけるループインダク
タンスを低減できるため、スイチッングノイズやクロス
トークノイズが低下するなどの電気的特性が向上する。
従って、チップ状電子部品90やICチップを誤動作な
く正常に動作させることが一層容易となる。
【0061】本発明は以上に説明した各形態に限定され
るものではない。例えば、貫通孔4,56や凹部4a,
86内に樹脂9,63,93を介して内蔵する電子部品
8,60,90は1つのみでも良い。逆に、配線基板本
体1,1′,51,81の製品単位1(40,40′,
48,50,80)個内に複数の貫通孔4,56や凹部
4a,86を形成しても良い。また、前記配線基板4
0,48などで電子部品の下端の電極は、絶縁層を貫通
する接続導体を介して、何れかの配線層と接続すること
も可能である。更に、複数のチップ状電子部品8,8′
などを互いの側面間で予め接着したユニットとし、これ
を貫通孔4または凹部4内aに挿入し配置することもで
きる。また、チップ状電子部品8,8′,60,90に
は、前記チップコンデンサの他、チップ状にしたインダ
クタ、抵抗、フィルタ(SAWフィルタ、LCフィルタ
など)などの受動部品や、トランジスタ、メモリ、ロー
ノイズアンプ(LNA)などの能動部品も含まれると共
に、半導体素子、FET、アンテナスイッチモジュー
ル、カプラ、ダイプレクサなども含まれ、更に、互いに
異種の電子部品同士を、同じ貫通孔や凹部内に併設して
内蔵することも可能である。
【0062】更に、配線基板本体(コア基板)1,配線基
板本体(多層基板)51の絶縁層52などの材質は、前記
ガラス−エポキシ樹脂複合材料の他、同様の耐熱性、機
械強度、可撓性、加工容易性等を有するガラス織布や、
ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミ
ド樹脂、またはBT樹脂などの樹脂との複合材料である
ガラス繊維−樹脂材料を用いても良い。あるいは、ポリ
イミド繊維などの有機繊維と樹脂との複合材料や、連続
気孔を有するPTFE等3次元網目構造のフッ素系樹脂
にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の
複合材料などを用いることも可能である。また、絶縁層
18,19などの材質は、前記エポキシ樹脂を主成分と
するものの他、同様の耐熱性、パターン成形性等を有す
るポリイミド樹脂、BT樹脂、PPE樹脂、あるいは、
連続気孔を有するPTFE等3次元網目構造のフッ素系
樹脂にエポキシ樹脂等の樹脂を含浸させた樹脂−樹脂系
の複合材料などを用いることもできる。且つ絶縁層の形
成には、絶縁性のフィルムを熱圧着する方法で行っても
良い。
【0063】更に、配線層14,16などの材質は、前
記銅メッキの他、Niや、Ni−Au等にしても良く、
あるいは、金属メッキを用いず、導電性樹脂を塗布する
等の方法によって形成することも可能である。また、I
Cチップ39との接続端子には、前記フリップチップバ
ンプ38やハンダバンプ78などの他、フリップチップ
パッド、ワイヤボンディングパッド、或いはTAB接続
用パッドを形成したもの等を用いても良い。且つ、上記
バンプ38などには、Sn−Agの他、Sn−Pb、S
n−Zn、Sn−Ag−Cu系などのハンダ(低融点合
金のロウ材)を用いても良い。更に、前記電子部品8,
8′,60,90のコンデンサでは、BaTiOを主
成分とする高誘電体セラミックを用いたが、PbTiO
,PbZrO,TiO,SrTiO,CaTi
,MgTiO,KNbO,NaTiO ,KT
aO,PbTaO,(Na1/2Bi1/2)TiO
,Pb(Mg 1/21/2)O,(K1/2Bi
1/2)TiO等を主成分とするものを用いても良
い。
【0064】また、前記電子部品8,8′,60,90
の電極8a,8bなどの材質は、Cuを主成分とした
が、電子部品6との適合性を有するPt,Ag,Ag−
Pt,Ag−Pd,Pd,Au,Ni等を用いることが
できる。更に、ビア導体は、フィルドビア導体に限ら
ず、コンフォーマルビア導体(導体で完全に充填されな
いビア導体)にしても良い。加えて、前記電子部品8等
のコンデンサは、高誘電体セラミックを主成分とする誘
電体層やAg−Pd等からなる電極層と、樹脂やCuメ
ッキ、Niメッキ等からなるビア導体や配線層とを複合
させたコンデンサとしたものとしても良い。尚、前記第
1主面36a,76,108上において複数の搭載エリ
アを形成し、複数のICチップ39を個別に搭載するこ
とも可能である。
【0065】
【発明の効果】以上において説明した本発明の第一の配
線基板(請求項1,2)によれば、前記貫通孔または凹部
内に内臓された電子部品は、その電極を接続導体を介し
て当該配線基板内の配線層や第1主面上に搭載したIC
チップなどと配線を複雑にすることなく短い配線によ
り、容易且つ確実に導通することができる。また、第二
の配線基板(請求項4)によれば、前記貫通孔または凹部
内に固着されて内臓された電子部品は、その上端および
下端の少なくとも一方の電極と配線層やICチップとを
一層短い配線で導通することができる。従って、第一・
二の配線基板によれば、小型化および配線の高密度化が
要請されている配線基板において、例えばチップ状とさ
れた複数の電子部品を容易に内蔵できると共に、例えば
配線回路中のノイズを除去したり、種々の電気的特性を
安定化させることができる。
【0066】また、請求項7の配線基板によれば、第1
主面上に搭載するICチップと内臓した電子部品とを、
最短の配線で導通することができる。一方、本発明の第
一および第二の配線基板の製造方法によれば、上記のよ
うな各配線基板を少ない工数で容易且つ確実に提供する
ことが可能となる。
【0067】また、請求項12の配線基板の製造方法に
よれば、比較的小径な穴を容易且つ精度良く樹脂に穿設
することができ、且つファインな配線回路を形成し得
る。特に、チップ状の複数の電子部品を内蔵する場合に
上記穴を位置精度良く穿設できると共に、各部品の電極
の高さにバラツキがあっても支障なく穴明けできる。更
に、請求項13の配線基板の製造方法によれば、追って
施されるハンダ付け時の熱により、上記接続導体が溶出
して断線したりせず、内蔵する電子部品の電極と配線層
との導通を確実に取ることができる。
【0068】また、請求項14の配線基板の製造方法に
よれば、上記レーザ照射による穴明けが一層容易且つ精
度良く行うことが可能となる。しかも、樹脂の表面およ
び裏面上に平坦な配線や絶縁層を形成することもでき
る。加えて、請求項15の配線基板の製造方法によれ
ば、配線基板本体の表面上に配線層を形成する際、同時
に上記電極との接続を行うことも可能となる。
【図面の簡単な説明】
【図1】(A)は本発明の第一の配線基板を得るためのパ
ネルを示す平面図、(B)〜(D)は本発明の製造方法を示
す各工程の概略断面図。
【図2】(A)乃至(C)は図1(D)に続く本発明の製造方
法を示す各工程の概略断面図。
【図3】(A)は図2(C)に続く工程の概略断面図、(B)
は得られた第一の配線基板を示す概略断面図。
【図4】(A)は図3(B)に示した第一の配線基板の変形
形態を得るための製造方法を示す工程の概略断面図、
(B)は得られた第一の配線基板を示す断面図。
【図5】(A)乃至(C)は第二の配線基板とその製造方法
の各工程を示す概略断面図。
【図6】(A)乃至(C)は第一の配線基板の異なる形態の
製造方法を示す各工程の概略断面図、(D)は得られた第
一の配線基板を示す概略断面図。
【図7】(A)乃至(C)は第一の配線基板の更に異なる形
態の製造方法を示す各工程の概略断面図、(D)は得られ
た第一の配線基板を示す概略断面図。
【図8】(A)乃至(C)は異なる形態の第二の配線基板の
製造方法を示す各工程の概略断面図、(D)は得られた第
二の配線基板を示す概略断面図。
【図9】(A)および(B)は異なる形態の第二の配線基板
における主要部を示す断面図。
【図10】(A)および(B)は共に従来の配線基板及びそ
の製造方法を示す概略断面図。
【符号の説明】
1,1′,51,81………………………………配線基
板本体 2,54a,84a…………………………………表面 3,55a,85a…………………………………裏面 4,56………………………………………………貫通孔 4a,86……………………………………………凹部 8,8′,60,90………………………………電子部
品(チップ状電子部品) 8a,8b,61,62,91,92……………電極 9,63,93………………………………………樹脂 9a……………………………………………………樹脂の
表面 10……………………………………………………穴 12……………………………………………………接続導
体 14,16,24,26,32,34,64,65,66,67,94,95,9
8,99…配線層 14a,16a,66a,67a,98a………接続配
線(引き回し配線) 36a,76,108………………………………第1主
面 39……………………………………………………ICチ
ップ 39a…………………………………………………ICチ
ップ対応部 40,40′,44,48,49,50,80…………配線基
板 52,54,55,82,84,85…………………絶縁層 L………………………………………………………レーザ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA43 AA60 CC04 CC05 CC09 CC10 CC32 CC37 CC38 CC40 DD25 FF45 FF50 GG15 HH01 HH32

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】表面および裏面を有し、かかる表・裏面間
    を貫通する貫通孔、あるいは表面側または裏面側に開口
    する凹部を備える配線基板本体と、 上記貫通孔または凹部内に樹脂を介して内臓され且つ少
    なくとも上端に電極を有する電子部品と、 上記樹脂中を貫通し且つ電子部品上端の電極と導通する
    接続導体と、を含む、ことを特徴とする配線基板。
  2. 【請求項2】表面および裏面を有し、かかる表・裏面間
    を貫通する貫通孔、あるいは表面側または裏面側に開口
    する凹部を備える配線基板本体と、 上記貫通孔または凹部内に樹脂を介して内臓され且つ上
    端および下端の少なくとも一方に電極を有する電子部品
    と、 上記樹脂中を貫通し且つ電子部品の上端および下端の少
    なくとも一方の電極と導通する接続導体と、を含む、こ
    とを特徴とする配線基板。
  3. 【請求項3】前記配線基板本体の表面の上方および裏面
    の下方の少なくとも一方に、前記接続導体と導通する配
    線層が形成されている、 ことを特徴とする請求項1または2に記載の配線基板。
  4. 【請求項4】表面および裏面を有し、かかる表・裏面間
    を貫通する貫通孔、あるいは表面側または裏面側に開口
    する凹部を備える配線基板本体と、 上記貫通孔または凹部内に樹脂を介して内臓され且つ上
    端および下端の少なくとも一方に電極を有する電子部品
    と、 上記基板の表面の上方および裏面の下方の少なくとも一
    方に形成され且つ上記電極と導通する配線層と、を含
    む、ことを特徴とする配線基板。
  5. 【請求項5】前記電子部品における電極の端面は、前記
    配線基板本体の表面および裏面の少なくとも一方に形成
    される前記配線層と同一平面内に位置している、ことを
    特徴とする請求項4に記載の配線基板。
  6. 【請求項6】前記配線基板本体は、単一の絶縁層または
    絶縁層と配線層とを交互に積層した多層基板の何れかで
    ある、 ことを特徴とする請求項1乃至5の何れかに記載の配線
    基板。
  7. 【請求項7】前記配線基板本体のうち、第1主面上に搭
    載されるICチップの位置を厚さ方向に投影してなるI
    Cチップ対応部に、前記電子部品が配置されている、こ
    とを特徴とする請求項1乃至6の何れかに記載の配線基
    板。
  8. 【請求項8】表面および裏面を有し、かかる表・裏面間
    を貫通する貫通孔、あるいは表面側または裏面側に開口
    する凹部を備える配線基板本体と、かかる貫通孔または
    凹部内に樹脂を介して内臓され且つ上端および下端の少
    なくとも一方に電極を有する電子部品と、この電子部品
    の電極と接続する接続配線を含む配線と、を備える配線
    基板の製造方法であって、 上記貫通孔または凹部内に電子部品を配置する工程と、 上記貫通孔または凹部内に樹脂を充填し且つ硬化するこ
    とにより、上記電子部品を上記配線基板本体に樹脂を介
    して内臓する工程と、を含む、 ことを特徴とする配線基板の製造方法。
  9. 【請求項9】前記電子部品を内臓する工程の後に、前記
    樹脂の表・裏面の少なくとも一方に露出する電子部品の
    前記電極と接続する前記配線基板本体の表面の上方およ
    び裏面の下方の少なくとも一方の配線層を、メッキによ
    り形成する工程を含む、ことを特徴とする請求項8に記
    載の配線基板の製造方法。
  10. 【請求項10】前記配線層をメッキにより形成する工程
    において、前記電子部品の電極と前記配線層との接続配
    線は、かかる配線層と同時に形成される、ことを特徴と
    する請求項9に記載の配線基板の製造方法。
  11. 【請求項11】表面および裏面を有し、かかる表・裏面
    間を貫通する貫通孔、あるいは表面側または裏面側に開
    口する凹部を備える配線基板本体と、かかる貫通孔また
    は凹部内に樹脂を介して内臓され且つ上端および下端の
    少なくとも一方に電極を有する電子部品と、この電子部
    品の電極と接続する接続導体と、を備える配線基板の製
    造方法であって、 上記貫通孔または凹部内に電子部品を配置する工程と、 上記貫通孔または凹部内に樹脂を充填し且つ硬化するこ
    とにより、上記電子部品を上記配線基板本体に樹脂を介
    して内臓する工程と、 上記硬化した樹脂の表面および裏面の少なくとも一方に
    穴明けして、上記電子部品の電極を穴内で露出させる工
    程と、 上記穴内に導電性物質を充填して、上記電極と導通する
    接続導体を形成する工程と、を含む、ことを特徴とする
    配線基板の製造方法。
  12. 【請求項12】前記樹脂に穴明けする工程は、レーザ照
    射により行われる、ことを特徴とする請求項11に記載
    の配線基板の製造方法。
  13. 【請求項13】前記穴内に導電性物質を充填して前記接
    続導体を形成する工程は、ハンダよりも高融点の金属ま
    たは合金によるメッキを施すことにより行われる、こと
    を特徴とする請求項11または12に記載の配線基板の
    製造方法。
  14. 【請求項14】前記電子部品を内臓する工程の後に、 前記樹脂の表面および裏面の少なくとも一方を平坦に整
    面する工程と、を含む、ことを特徴とする請求項8乃至
    13の何れかに記載の配線基板の製造方法。
  15. 【請求項15】前記接続導体の形成工程と同時に、 前記配線基板本体の表面の上方および裏面の下方の少な
    くとも一方に上記接続導体と導通する配線層を形成す
    る、 ことを特徴とする請求項11乃至14の何れかに記載の
    配線基板の製造方法。
JP2001032578A 2000-02-09 2001-02-08 配線基板及びその製造方法 Expired - Lifetime JP4851652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001032578A JP4851652B2 (ja) 2000-02-09 2001-02-08 配線基板及びその製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2000038135 2000-02-09
JP2000038135 2000-02-09
JP2000091960 2000-03-29
JP2000-38135 2000-03-29
JP2000091960 2000-03-29
JP2000-91960 2000-03-29
JP2001032578A JP4851652B2 (ja) 2000-02-09 2001-02-08 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001345559A true JP2001345559A (ja) 2001-12-14
JP4851652B2 JP4851652B2 (ja) 2012-01-11

Family

ID=27342383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001032578A Expired - Lifetime JP4851652B2 (ja) 2000-02-09 2001-02-08 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4851652B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP2007214572A (ja) * 2006-02-09 2007-08-23 Samsung Electro-Mechanics Co Ltd ベアチップ内蔵型印刷回路基板及びその製造方法
US7420131B2 (en) 2003-02-28 2008-09-02 Ngk Spark Plug Co., Ltd. Wiring substrate
JP2010050335A (ja) * 2008-08-22 2010-03-04 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法および部品内蔵モジュール
CN104066266A (zh) * 2013-03-19 2014-09-24 太阳诱电株式会社 电子元件内置基板
US8908387B2 (en) 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9420683B2 (en) 2012-12-31 2016-08-16 Samsung Electro-Mechanics Co., Ltd. Substrate embedding passive element
JP2017120934A (ja) * 2017-04-04 2017-07-06 新光電気工業株式会社 配線基板及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6186970A (ja) * 1984-10-03 1986-05-02 Ulvac Corp 有機薄膜の形成法
JPH05343856A (ja) * 1992-06-08 1993-12-24 Cmk Corp 多層プリント配線板およびその製造方法
JPH07263619A (ja) * 1994-03-17 1995-10-13 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6186970A (ja) * 1984-10-03 1986-05-02 Ulvac Corp 有機薄膜の形成法
JPH05343856A (ja) * 1992-06-08 1993-12-24 Cmk Corp 多層プリント配線板およびその製造方法
JPH07263619A (ja) * 1994-03-17 1995-10-13 Toshiba Corp 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US7420131B2 (en) 2003-02-28 2008-09-02 Ngk Spark Plug Co., Ltd. Wiring substrate
JP2007214572A (ja) * 2006-02-09 2007-08-23 Samsung Electro-Mechanics Co Ltd ベアチップ内蔵型印刷回路基板及びその製造方法
US8184448B2 (en) 2006-02-09 2012-05-22 Samsung Electro-Mechanics Co., Ltd. Bare chip embedded PCB
US8929091B2 (en) 2006-02-09 2015-01-06 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a printed circuit board (PCB)
JP2010050335A (ja) * 2008-08-22 2010-03-04 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法および部品内蔵モジュール
US8908387B2 (en) 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9119322B2 (en) 2011-10-31 2015-08-25 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9420683B2 (en) 2012-12-31 2016-08-16 Samsung Electro-Mechanics Co., Ltd. Substrate embedding passive element
CN104066266A (zh) * 2013-03-19 2014-09-24 太阳诱电株式会社 电子元件内置基板
CN104066266B (zh) * 2013-03-19 2018-06-05 太阳诱电株式会社 电子元件内置基板
JP2017120934A (ja) * 2017-04-04 2017-07-06 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP4851652B2 (ja) 2012-01-11

Similar Documents

Publication Publication Date Title
JP3709882B2 (ja) 回路モジュールとその製造方法
TW595296B (en) Wiring substrate
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
US6764931B2 (en) Semiconductor package, method of manufacturing the same, and semiconductor device
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3640560B2 (ja) 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
JP2002151846A (ja) 配線基板およびその製造方法
JP2002016327A (ja) 配線基板およびその製造方法
JP4851652B2 (ja) 配線基板及びその製造方法
JP4685979B2 (ja) 配線基板
JP2002151847A (ja) 配線基板およびその製造方法
JP3930222B2 (ja) 半導体装置の製造方法
JP4778148B2 (ja) 多層配線基板
JP3810296B2 (ja) 配線基板
JP2004056115A (ja) 多層配線基板
JP2004241583A (ja) 配線基板
JP3945764B2 (ja) 配線基板
JP3727260B2 (ja) 配線基板
JP2002084071A (ja) 配線基板
JP4015858B2 (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
JP2003229661A (ja) 配線基板およびその製造方法
JP2002290032A (ja) 配線基板の製造方法
JP3582645B2 (ja) 立体形配線板の製造方法
JP2002319760A (ja) 配線基板の製造方法
JP2001313474A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111021

R150 Certificate of patent or registration of utility model

Ref document number: 4851652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term