CN104066266B - 电子元件内置基板 - Google Patents

Abstract

本发明提供一种电子元件内置基板，其即使在将2个以上的电子元件收装在1个空腔部内的情况下，也能够使配置在空腔部内的各电子元件具有较高的配置自由度，另外，还能够抑制收装在空腔部内的各电子元件的相互干扰。电子元件内置基板具有基层、绝缘层、多个电子元件。基层具有：基层材；空腔部，其形成在基层上，具有绝缘材。绝缘层具有接地线和信号线，在基层上形成。多个电子元件分别具有第1端子和第2端子，且收装在空腔部内，其中，第1端子形成在多个电子元件的一端部上，与接地线相连接，第2端子形成在多个电子元件的另一端部上，与信号线相连接，多个电子元件至少配置为如下配置中的一个：各第1端子相对的配置、各第2端子相对的配置。

Description

电子元件内置基板

技术领域

本发明涉及一种基层的空腔部内收装(内置)有电子元件的电子元件内置基板(封装基板)，尤其是涉及一种1个空腔部内收装有多个电子元件的电子元件内置基板。

背景技术

基层的空腔部内收装有电子元件的电子元件内置基板具有：基层，其具有基层材和贯穿该基层材而形成的空腔部；电子元件，其收装在空腔部内；绝缘材，其被填充在空腔部和电子元件之间的间隙中；绝缘层，其设置在基层上，其中含有接地线、信号线等，收装在空腔部内的电子元件与这些配线相连接。

在现有的电子元件内置基板中，一般在1个空腔部内收装1个电子元件，但是，最近人们尝试着在1个空腔部内收装多个电子元件，以减少安装在电子元件内置基板的表面上的电子元件的数量。

例如，在下述专利文献1中公开有如下内容，即，将多个电容器的外部电极连接在一起使它们形成为一体而构成电容器单元，将该电容器单元收装在基板的空腔部内。但是，在收装前必须预先制作出该电容器单元，因而较为麻烦。而且，当改变空腔部内的电容器单元的配置时，构成该电容器单元的所有的电容器的配置都会发生改变，因此，与分别对电容器元件进行收装的情况相比，配置自由度(位置和朝向的自由度)较低。另外，在下述专利文献2中公开有如下内容，即，将多个有源部件、无源部件或者有源部件和无源部件收装在支承体的凹部内。但是，由于并未考虑到收装部件的朝向和位置，因而相邻部件间可能会出现串扰(cross talk)等相互干扰的情况。

【专利文献1】日本发明专利公开公报特开2009-081183号

【专利文献2】日本发明专利公开公报特开2006-129448号

发明内容

鉴于上述情况，本发明的目的在于，提供一种电子元件内置基板，其即使在将多个电子元件收装在1个空腔部内的情况下，也能够使配置在空腔部内的各电子元件具有较高的配置自由度，另外，还能够抑制收装在空腔部内的各电子元件间的相互干扰。

为达成上述目的，本发明的一个技术方案所涉及的电子元件内置基板具有基层、绝缘层、多个电子元件。

上述基层具有：基层材；空腔部，其形成在上述基层材上，具有绝缘材。

上述绝缘层具有接地线和信号线，该绝缘层形成在上述基层上，

上述多个电子元件收装在上述空腔部内，且分别具有第1端子和第2端子，其中，第1端子形成在该多个电子元件的一端部上，与接地线相连接，第2端子形成在该多个电子元件的另一端部上，与信号线相连接。另外，上述多个电子元件配置为，使得它们的上述第1端子相对配置以及/或者它们的上述第2端子相对配置。

另外，本发明所述的电子元件内置基板具有：基层，其具有空腔部；电子元件，其收装在空腔部内；绝缘材，其被填充到上述空腔部和上述电子元件之间的间隙中；绝缘层，其设置在上述基层的至少厚度方向上的一表面上；配线，其设置在上述绝缘层内，收装在上述空腔部内的电子元件与上述配线相连接。上述电子元件具有：第1端子，其形成在电子元件的相对的两端部中的一方上，作为接地电位侧端子使用；第2端子，其形成在电子元件的相对的两端部中的另一方上，作为信号电位侧端子使用，对于上述空腔部，1个空腔部内收装2个以上的电子元件，收装在1个上述空腔部内的2个以上的电子元件配置为：作为接地电位侧端子的上述第1端子以非接触的方式相对配置，以及/或者，作为信号电位侧端子的上述第2端子以非接触的方式相对配置。

【发明效果】

根据本发明，能够提供一种电子元件内置基板，其即使在将多个电子元件收装在1个空腔部内的情况下，也能够使配置在空腔部内的各电子元件具有较高的配置自由度，另外，还能够抑制收装在空腔部内的各电子元件间的相互干扰。

附图说明

图1是表示本发明的作为第1实施例的电子元件内置基板中的电子元件的配置的横剖视图。

图2是表示具有图1所示配置的电子元件内置基板的结构例的纵剖视图。

图3是表示具有图1所示配置的电子元件内置基板的另一个结构例的纵剖视图。

图4是表示本发明的作为第2实施例的电子元件内置基板中的电子元件的配置的横剖视图。

图5是表示具有图4所示配置的电子元件内置基板的结构例的纵剖视图。

图6是表示具有图4所示配置的电子元件内置基板的另一个结构例的纵剖视图。

图7是表示本发明的作为第3实施例的电子元件内置基板中的电子元件的配置的横剖视图。

图8是表示具有图7所示配置的电子元件内置基板的结构例的纵剖视图。

图9是表示本发明的作为第4实施例的电子元件内置基板中的电子元件的配置的横剖视图。

图10是表示具有图9所示配置的电子元件内置基板的结构例的纵剖视图。

图11是表示本发明的作为第5实施例的电子元件内置基板中的电子元件的配置的横剖视图。

图12是表示具有图11所示配置的电子元件内置基板的结构例的纵剖视图。

图13是表示具有图11所示配置的电子元件内置基板的另一个结构例的纵剖视图。

图14是表示本发明的作为第6实施例的电子元件内置基板中的电子元件的配置的横剖视图。

图15是表示具有图14所示配置的电子元件内置基板的结构例的纵剖视图。

【附图标记说明】

11：基层；11a：空腔部；11b：基层材；P1～P4：电子元件；t1：第1端子；t2：第2端子；t11：第1端子的端面；t12：第1端子的侧表面；t21：第2端子的端面；t22：第2端子的侧表面；12：绝缘材；13：绝缘层；14：信号线；15：接地线；17：绝缘层；18：信号线；19：接地线。

具体实施方式

本发明的一个实施方式所涉及的电子元件内置基板具有：基层、绝缘层、多个电子元件。

上述基层具有：基层材；空腔部，其形成于上述基层材上，具有绝缘材。

上述绝缘层接地线和信号线，在上述基层上形成。

上述多个电子元件分别具有第1端子和第2端子，且收装在上述空腔部内，其中，第1端子形成在该多个电子元件的一端部上，与上述接地线相连接；第2端子形成在该多个电子元件的另一端部上，与上述信号线相连接。另外，上述多个电子元件配置为：使得它们的上述第1端子相对配置以及/或者它们的上述第2端子相对配置。

采用上述电子元件内置基板时，由于多个电子元件分别配置在空腔部内，因而能够提高该多个电子元件的配置的自由度。另外，由于多个电子元件的同种类的端子相对配置，因而与多个电子元件配置为接地电位侧的第1端子和信号电位侧的第2端子相对的情况相比，能够抑制各电子元件间出现串扰等相互干扰的情况。

上述多个电子元件可以配置为：各上述第1端子隔着上述绝缘材相对，各上述第2端子和上述基层材隔着上述绝缘材相对。

根据上述结构，由于接地电位侧的各第1端子相对，因而能够缩短多个电子元件的各第1端子间的距离而配置。从而能够缩短空腔部在这些电子元件相对的方向上的长度，减小空腔部的横截面面积，实现电子元件内置基板的小型化。还有，由于第2端子和基层材隔着绝缘材配置，因而能够防止两者间出现电磁干扰。

在这种情况下，上述基层材由导电体构成，被设定在接地电位，

各上述第2端子和上述基层材之间可以以比上述第1端子间距离大的距离相对。

根据上述结构，即使在电子元件内置基板的制作过程等中各电子元件的位置稍微有些偏移，也能够防止信号电位侧的第2端子和被设定在接地电位的基层材相接触。从而能够防止这两者之间出现电磁干扰，防止多个电子元件出现故障等。还有，由于能够相对缩短各第1端子间的距离，因而不仅能够防止各第1端子间出现电磁干扰，还能够实现电子元件内置基板的小型化。

或者，上述多个电子元件可以配置为：它们的上述多个第2端子间隔着上述绝缘材相对，并且，它们的上述第1端子隔着上述绝缘材与上述基层材相对。

根据上述结构，由于信号电位侧的各第2端子相对，因而与各电子元件配置为接地电位侧的第1端子和信号电位侧的第2端子相对的情况相比，能够抑制各电子元件间出现串扰等相互干扰的情况。

在这种情况下，上述基层材由导电体构成，被设定在接地电位，

各上述第2端子之间可以以比各上述第1端子和上述基层材之间距离大的距离相对。

根据上述结构，即使在电子元件内置基板的制作过程等中各电子元件的位置稍微有些偏移，也能够防止信号电位侧的各第2端子相互接触。从而防止各信号电位侧的各第2端子间出现电磁干扰，防止多个电子元件出现故障等。还有，由于能够相对缩短接地电位侧的各第1端子和被设定在接地电位的基层材间的距离，因而不仅能够防止这两者之间出现电磁干扰，还能够实现电子元件内置基板的小型化。

另外，上述第1端子和上述第2端子分别具有端面和与上述端面相连接的侧表面，

上述多个电子元件可以配置为：它们的上述第1端子的侧表面之间隔着上述绝缘材相对，并且，它们的上述第2端子的侧表面之间隔着上述绝缘材相对，

所述侧表面相对的多个第2端子可以相连接。

根据上述结构，在将多个电子元件并联时，能够使该多个电子元件相邻配置，因而能够减小空腔部的横截面面积，实现电子元件内置基板的小型化。

在这种情况下，上述基层材由导电体构成，被设定在接地电位，

上述多个电子元件配置为：它们的上述第1端子的端面分别与上述基层材相对，并且，它们的上述第2端子的端面分别与上述基层材相对，

上述多个第2端子和上述基层材之间可以以比上述多个第1端子和上述基层材之间距离大的距离相对。

根据上述结构，即使在电子元件内置基板的制作过程等中各电子元件的位置稍微有些偏移，也能够防止信号电位侧的第2端子和上述基层材相接触。从而能够防止这两者之间出现电磁干扰，防止多个电子元件出现故障等。还有，由于能够相对缩短各第1端子间的距离，因而不仅能够防止各第1端子间出现电磁干扰，还能够实现电子元件内置基板的小型化。

或者，上述多个电子元件可以形成多个组，该多个组分别包括上述各第2端子相连接的多个电子元件，

上述多个组可以配置为，使组间的电子元件的上述第1端子的端面相对。

因此，这能够使并联的多个电子元件的各组隔着接地电位侧的第1端子相对，且使这些组相邻配置。因此，即使在1个空腔部内配置有多个电子元件的情况下，也能够减小空腔部的横截面面积，实现电子元件内置基板的小型化。

另外，上述多个电子元件中的2个电子元件在一个坐标轴方向上相对配置，

上述2个电子元件的各上述第1端子和各上述第2端子可以配置在平行于上述一个坐标轴方向的直线上。

根据上述结构，能够缩短空腔部的一个坐标轴方向上的长度。从而能够减小空腔部的横截面面积，实现电子元件内置基板的小型化。

上述多个电子元件中的2个电子元件在一个坐标轴方向上相对配置，

上述2个电子元件的各上述第1端子和各上述第2端子可以配置在沿垂直于上述一个坐标轴方向的直线配置。

根据上述结构，这能够使各第1端子的侧表面在一个坐标轴方向上相对配置，以及使各第2端子的侧表面在一个坐标轴方向上相对配置。从而缩短空腔部的与一个坐标轴方向垂直的方向上的长度，减小该空腔部的横截面的面积，实现电子元件内置基板的小型化。

上述多个电子元件中的1个电子元件的上述第1端子和上述第2端子沿一个坐标轴方向呈直线状配置，

上述多个电子元件中的其他电子元件中的上述第1端子和上述第2端子可以配置在沿垂直于上述一个坐标轴方向的直线配置。

根据上述结构，能够配合构成多个电子元件的轮廓来设定空腔部的形状。从而能够进一步减小空腔部的横截面面积，实现电子元件内置基板的小型化。

下面，参照附图说明本发明的实施方式。

【第1实施方式(图1～图3)】

图1是表示本发明的作为第1实施例的电子元件内置基板中的电子元件的配置的横剖视图，图2是表示具有图1所示配置的电子元件内置基板的结构例的纵剖视图，图3是表示具有图1所示配置的电子元件内置基板的另一个结构例的纵剖视图。另外，图1相当于沿图2和图3的A-A线剖切而成的剖视图。另外，图1～图15中的X轴方向、Y轴方向及Z轴方向表示分别垂直的3个(坐标)轴方向，X轴方向和Y轴方向表示水平方向，Z轴方向表示厚度方向(上下方向)。如图1～图3所示，本实施方式的电子元件内置基板具有：基层11，其具有基层材(构成基层的材料)11b和空腔部11a；绝缘层13、17，其分别形成在基层11上；2个电子元件P1、P2，其收装在空腔部11a内。

绝缘层13中具有信号线14和接地线15，该绝缘层13设置在基层11的上表面上。信号线14和接地线15分别形成为配置在绝缘层13内的一个配线层。在绝缘层13的上表面上设置有与信号线14相连接的接线端(触点)16。

与绝缘层13相同，绝缘层17中具有信号线18和接地线19，该绝缘层17设置在基层11的下表面上。信号线18和接地线19分别形成为配置在绝缘层17内的一个配线层。在绝缘层17的下表面上设置有与信号线18相连接的接线端20。

绝缘层13、17的厚度例如为30～90μm。另外，信号线14、信号线18、接地线15、接地线19、接线端16及接线端20由铜或铜合金等金属构成，各自的厚度例如为5～25μm。

基层材11b由铜或铜合金等导电体构成，其厚度例如为100～400μm。基层材11b与接地线19相连接，其电位设定在接地电位。空腔部11a的横截面形状大致呈矩形，该空腔部11a在Z轴方向(厚度方向)上贯穿基层材11b形成。空腔部11a包括被填充到基层材11b的内侧表面和各电子元件P1、P2之间的间隙中的绝缘材12。绝缘材12和各绝缘层13、17由环氧树脂、聚酰亚胺、双马来酰亚胺三嗪树脂、通过使这些树脂含有由二氧化硅等构成的补强填料而形成的树脂等合成树脂(不仅可以使用热硬化性树脂还可以使用热可塑性树脂)构成。

各电子元件P1、P2大致呈长方体形状，在本实施方式中，其一端部和另一端部位于平行于X轴方向的一条直线上。各电子元件P1、P2分别具有：第1端子t1，其分别形成在电子元件P1、P2的一端部上，与接地线15相连接；第2端子t2，其分别形成在电子元件P1、P2的另一端部上，与信号线14相连接。即，第1端子t1作为接地电位侧端子使用，第2端子t2作为信号电位侧端子使用。电子元件P1、P2例如可以为电容器、电感器、电阻器、滤波器等电子元件，此外，可以为相同种类的电子元件的组合，也可以为不同种类的电子元件的组合。

如图1所示，各第1端子t1分别具有端面t11和侧表面t12。端面t11为各电子元件P1、P2的一端部上的端面，侧表面t12可以为与端面t11相连接且与之大致垂直的面。同样，各第2端子t2也分别具有端面t21和侧表面t22。端面t21为各电子元件P1、P2的一端部上的端面，侧表面t22可以为与端面t21相连接且与之大致垂直的面。

如图1所示，2个电子元件P1、P2配置为：两个第1端子t1在X轴方向(一个坐标轴方向)上相对，第1端子t1和第2端子t2配置在平行于X轴方向的一条直线上。即，2个电子元件P1、P2的第1端子t1的端面t11之间隔着绝缘材12以距离CL1相对。另外，2个电子元件P1、P2的第2端子t2的端面t21隔着绝缘材12以大于距离CL1的距离CL2与基层材11b(空腔部11a的内壁)相对。还有，第1端子t1和第2端子t2的各侧表面t12、t22隔着绝缘材12以大于距离CL1的距离(无附图标记表示)与基层材11b(空腔部11a的内壁)相对。另外，在下面的记载中，“与基层材11b相对”是指与基层材11b的内侧表面相对。

在图2所示的结构例中，各电子元件P1、P2的第1端子t1分别通过导通孔(throughhole，金属化孔)15a与共用的接地线15相连接。另外，电子元件P1的第2端子t2通过导通孔14a与一个信号线14(图2中的纸面左侧的)相连接，电子元件P2的第2端子t2通过导通孔14a与另一个信号线14(图2中的纸面右侧的信号线)相连接。各信号线14分别通过导通孔16a与各自相对应的接线端16相连接。

即，在图2所示的结构例中，2个电子元件P1、P2的第1端子t1的电位设定在接地电位(例如0V)。另外，可以从各自相对应的接线端16分别向2个电子元件P1、P2的第2端子t2输入信号。具体来讲，除可以向各电子元件P1、P2的第2端子t2输入不同电位(例如+3V、+5V或-3V)的信号外，还可以输入相同电位(例如+3V、+5V或-3V)的信号。这里所说的信号包括模拟信号和数字信号。

作为另一个结构例，如图3所示，各电子元件P1、P2的第1端子t1分别通过导通孔15a与共用的接地线15相连接。另外，电子元件P1的第2端子t2通过导通孔14a与一个信号线14(图3中纸面左侧的)相连接，电子元件P2的第2端子t2通过导通孔14a与另一个信号线14(图3中纸面右侧的)相连接。还有，各信号线14分别通过导通孔16a与共用的接线端16相连接。

即，在图3所示的结构例中，2个电子元件P1、P2的作为接地电位侧端子的第1端子t1的电位为接地电位(例如0V)，从共用的接线端16可以向2个电子元件P1、P2的第2端子t2输入信号。具体来讲，可以向各电子元件P1、P2的第2端子t2中输入相同电位(例如+3V、+5V或-3V)的信号。这里的信号包括模拟信号和数字信号。

采用本实施方式中的电子元件内置基板能够得到如下效果。

(a1)由于2个电子元件P1、P2分别(独立地)被收装在1个空腔部11a内，因而能够使配置在空腔部11a内的各电子元件P1、P2具有较高的配置自由度(位置和朝向的自由度)。另外，收装在空腔部11a内的2个电子元件P1、P2配置为，使作为接地电位侧端子的两个第1端子t1以非接触的方式相对。因此，与各电子元件P1、P2配置为使作为接地电位侧端子的第1端子t1和作为信号电位侧端子的第2端子t2相对的情况相比，能够抑制电子元件P1、P2间出现串扰等相互干扰的情况。

(a2)由于2个电子元件P1、P2的作为接地电位侧端子的第1端子t1相对，因而能够极大地缩短第1端子t1间的距离CL1，能够缩短腔部11a在X轴方向上的空长度。从而减小空腔部11a的横截面的面积。实现电子元件内置基板的小型化。

(a3)由于2个电子元件P1、P2的作为信号电位侧端子的各第2端子t2分别以大于上述距离CL1的距离CL2等与基层材11b(空腔部11a的内壁)相对，所以，即使在电子元件内置基板的制作过程中各电子元件P1、P2的位置稍微有些偏移，也能够避免各电子元件P1、P2的第2端子t2与处于接地电位的基层材11b相接触。因此，能够防止因第2端子t2和基层材11b的接触而引起的电磁干扰，能够防止电子元件P1、P2出现故障等。还有，即使第1端子t1之间相接触或者相接近，由于第1端子t1都是处于接地电位的，因而它们之间也不会产生电磁干扰。从而能够防止电子元件P1、P2出现故障等。

(a4)连接各电子元件P1、P2的第1端子t1和第2端子t2的直线与X轴方向平行，该电子元件P1、P2沿X轴方向大致呈直线配置，因而能够缩短空腔部11a的Y轴方向上的长度。从而能够进一步减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

(a5)在图2所示的结构例中具有如下配线结构：在与各电子元件P1、P2的第2端子t2相连接的2个信号线14之间配置有接地线15。因此，在相同结构例中，能够抑制在向各第2端子t2分别输入不同电位或相同电位的信号时，这2个信号线14间产生噪音以及干扰。

【第2实施方式(图4～图6)】

图4是表示本发明的作为第2实施例的电子元件内置基板中的电子元件的配置的横剖视图，图5是表示具有图4所示配置的电子元件内置基板的结构例的纵剖视图，图6是表示具有图4所示配置的电子元件内置基板的另一个结构例的纵剖视图。另外，图4相当于沿图5和图6中的B-B线剖切而成的剖视图。

如图4～图6所示，本实施方式的电子元件内置基板具有：基层11，其具有基层材11b和空腔部11a；绝缘层13、17，其分别形成在基层11上；2个电子元件P1、P2，其收装在空腔部11a内。

绝缘层13中具有信号线14和接地线15，该绝缘层13设置在基层11的上表面上。信号线14和接地线15分别形成为配置在绝缘层13内的一个配线层。在绝缘层13的上表面设置有与信号线14相连接的接线端16。

与绝缘层13相同，绝缘层17中具有信号线18和接地线19，该绝缘层17设置在基层11的下表面上。信号线18和接地线19分别形成为配置在绝缘层17内的一个配线层。在绝缘层17的下表面上设置有与信号线18相连接的接线端20。

绝缘层13和绝缘层17的厚度例如为30～90μm。另外，信号线14、信号线18、接地线15、接地线19、接线端16及接线端20由铜或铜合金等金属构成，各自的厚度例如为5～25μm。

基层材11b由铜或铜合金等导电体构成，其厚度例如为100～400μm。基层材11b与接地线19相连接，被设定在接地电位。空腔部11a的横截面大致呈矩形，该空腔部11a在Z轴方向(厚度方向)上贯穿基层材11b而形成。空腔部11a包括被填充到基层材11b的内侧表面和各电子元件P1、P2之间的间隙中的绝缘材12。绝缘材12和各绝缘层13、17由环氧树脂、聚酰亚胺、双马来酰亚胺三嗪树脂、通过使这些树脂含有由二氧化硅等构成的补强填料而形成的树脂等合成树脂(不仅可以使用热硬化性树脂还可以使用热可塑性树脂)构成。

各电子元件P1、P2大致呈长方体形状，在本实施方式中，其一端部和另一端部位于平行于X轴方向的一条直线上。各电子元件P1、P2具有：第1端子t1，其分别形成在电子元件P1、P2的一端部上，与接地线15相连接；第2端子t2，其分别形成在电子元件P1、P2的另一端部上，与信号线14相连接。即，第1端子t1作为接地电位侧端子使用，第2端子t2作为信号电位侧端子使用。各电子元件P1、P2例如可以为电容器、电感器、电阻器、滤波器等电子元件，另外，可以为相同种类的电子元件的组合，也可以为不同种类的电子元件的组合。

如图4所示，各第1端子t1分别具有端面t11和侧表面t12。端面t11为各电子元件P1、P2的一端部上的端面，侧表面t12可以为与端面t11相连接且与之大致垂直的面。同样，各第2端子t2也分别具有端面t21和侧表面t22。端面t21为各电子元件P1、P2的一端部上的端面，侧表面t22可以为与端面t21相连接且与之大致垂直的面。

如图4所示，2个电子元件P1、P2配置为：两个第2端子t2在X轴方向(一个坐标轴方向)上相对，第1端子t1和第2端子t2沿着平行于X轴方向的一条直线配置。即，各第1端子t1的端面t11隔着绝缘材12以距离CL3与基层材11b(空腔部11a的内壁)相对。另外，两个第2端子t2的端面t21之间隔着绝缘材12以大于距离CL3的距离CL4相对。还有，第1端子t1和第2端子t2的各侧表面t12、t22隔着绝缘材12以大于距离CL3的距离(无附图标记表示)与基层材11b(空腔部11a的内壁)相对。

在图5所示的结构例中，电子元件P1的第1端子t1通过导通孔15a与一个接地线15(图5中纸面左侧的)相连接，电子元件P2的第1端子t1通过导通孔15a与另一个接地线15(图5中纸面右侧的)相连接。另外，电子元件P1的第2端子t2通过导通孔14a与一个信号线14(图5中纸面的左侧)相连接，电子元件P2的第2端子t2通过导通孔14a与另一个信号线14(图5中纸面右侧的)相连接。还有，各信号线14分别通过导通孔16a与各自相对应的接线端16相连接。

即，在图5所示的结构例中，2个电子元件P1、P2的各第1端子t1为接地电位(例如0V)，从各自相对应的接线端16可以独立地向2个电子元件P1、P2的第2端子t2输入信号。具体来讲，除可以向各电子元件P1、P2的第2端子t2输入不同电位(例如+3V、+5V或-3V)的信号外，还可以输入相同电位(例如+3V、+5V或-3V)的信号。这里所说的信号包括模拟信号和数字信号。

在另一个结构例中，如图6所示，电子元件P1的第1端子t1通过导通孔15a与一个接地线15(图6中纸面左侧的)连接，电子元件P2的第1端子t1通过导通孔15a与另一个接地线15(图6中纸面右侧的)相连接。另外，电子元件P1的第2端子t2通过导通孔14a与一个信号线14(图6中纸面左侧的)相连接，电子元件P2的第2端子t2通过导通孔14a与另一个信号线14(图6中纸面右侧的)相连接。还有，各信号线14分别通过导通孔16a与一个共用的接线端16相连接。

即，在图6所示的结构例中，2个电子元件P1、P2的各第1端子t1为接地电位(例如0V)，从共用的接线端16向2个电子元件P1、P2的第2端子t2输入信号。具体来讲，向各电子元件P1、P2的第2端子t2输入相同电位(例如+3V、+5V或-3V)的信号。这里所说的信号可以是模拟信号也可以是数字信号。

采用本实施方式的电子元件内置基板能够得到如下效果。

(b1)由于2个电子元件P1、P2分别收装在1个空腔部11a内，因而能够使配置在空腔部11a内的各电子元件P1、P2具有较高的配置自由度(位置和朝向的自由度)。另外，收装在空腔部11a内的2个电子元件P1、P2配置为，使作为信号电位侧端子的第2端子t2以非接触的方式相对。因此，与各电子元件P1、P2配置为使作为接地电位侧端子的第1端子t1和作为信号电位侧端子的第2端子t2相对的情况相比，能够抑制电子元件P1、P2间出现串扰等相互干扰的情况。

(b2)由于2个电子元件P1、P2的接地电位侧的各第1端子t1与基层材11b(空腔部11a的内壁)相对，因而能够极大地缩短第1端子t1和基层材11b(外表面)之间的距离CL3，能够缩短空腔部11a在X轴方向上的长度。从而减小空腔部11a的横截面的面积。实现电子元件内置基板的小型化。

(b3)2个电子元件P1、P2的第2端子t2之间以大于上述距离CL3的距离CL4等相对。所以，即使在电子元件内置基板的制作过程中各电子元件P1、P2的位置稍微有些偏移，也能够避免各电子元件P1、P2的各第2端子t2之间相接触，以及避免各第2端子t2与基层材11b相接触。因此，能够防止因各第2端子t2和基层材11b的接触而引起的电磁干扰，能够防止电子元件P1、P2出现故障等。还有，由于第1端子t1被设定在接地电位，因此，即使使该第1端子t1与同样被设定在接地电位的基层材11b(空腔部11a的内壁)相接触或相接近，也不会产生电磁干扰。从而也能够防止电子元件P1、P2出现故障等。

(b4)连接各电子元件P1、P2的第1端子t1和第2端子t2的直线方向与X轴方向平行，该电子元件P1、P2沿X轴方向大致呈直线配置，因此，能够缩短空腔部11a的Y轴方向上的长度。从而能够进一步减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

(b5)在2个电子元件P1、P2中，由于能够缩短各第1端子t1与基层材11b之间的距离CL3，因而能够进一步扩大第2端子间的距离CL4。因此，如图5中的结构例所示，向各电子元件P1、P2的各第2端子t2分别输入不同或相同电位的信号时，由于能够极大地扩大与各第2端子t2相连接的2个信号线14间的距离，从而能够抑制这2个信号线14间产生噪音干扰。

【第3实施方式(图7和图8)】

图7是表示本发明的作为第3实施例的电子元件内置基板中的电子元件的配置的横剖视图，图8是表示具有图7所示配置的电子元件内置基板的结构例的纵剖视图。另外，图7相当于沿图8中的C-C线剖切而成的剖视图。

如图7和图8所示，本实施方式的电子元件内置基板具有：基层11，其具有基层材11b和空腔部11a；绝缘层13、17，其分别形成在基层11上；2个电子元件P1、P2，其收装在空腔部11a内。

绝缘层13中具有信号线14和接地线15，绝缘层设置在基层11的上表面上。信号线14和接地线15分别形成为配置在绝缘层13内的一个配线层。在绝缘层13的上表面上设置有与信号线14相连接的接线端16。

与绝缘层13相同，绝缘层17具有信号线18和接地线19，绝缘层17设置在基层11的下表面上。信号线18和接地线19分别形成为配置在绝缘层17内的一个配线层。在绝缘层17的下表面上设置有与信号线18相连接的接线端20。

绝缘层13、17的厚度例如为30～90μm。另外，信号线14、信号线18、接地线15、接地线19、接线端16及接线端20由铜或铜合金等金属构成，各自的厚度例如为5～25μm。

基层材11b由铜或铜合金等导电体构成，其厚度例如为100～400μm。基层材11b与接地线19相连接，被设定在接地电位。空腔部11a的横截面大致呈矩形，该空腔部11a在Z轴方向(厚度方向)上贯穿基层材11b而形成。空腔部11a包括被填充到基层材11b的内侧表面和各电子元件P1、P2之间的间隙中的绝缘材12。绝缘材12和各绝缘层13、17由环氧树脂、聚酰亚胺、双马来酰亚胺三嗪树脂、通过使这些树脂含有由二氧化硅等构成的补强填料而形成的树脂等合成树脂(不仅可以使用热硬化性树脂还可以使用热可塑性树脂)构成。

各电子元件P1、P2大致呈长方体形状，在本实施方式中，其一端部和另一端部位于平行于X轴方向的一条直线上。各电子元件P1、P2具有：第1端子t1，其分别形成在电子元件P1、P2的一端部上，与接地线15相连接；第2端子t2，其分别形成在电子元件P1、P2的另一端部上，与信号线14相连接。即，第1端子t1作为接地电位侧端子使用，第2端子t2作为信号电位侧端子使用。电子元件P1、P2例如可以为电容器、电感器、电阻器、滤波器等电子元件，另外，可以为相同种类的电子元件的组合，也可以为不同种类的电子元件的组合。

如图7所示，各第1端子t1分别具有端面t11和侧表面t12。端面t11为各电子元件P1、P2的一端部的端面，侧表面t12可以为与端面t11相连接且与之大致垂直的面。同样，各第2端子t2也分别具有端面t21和侧表面t22。端面t21为各电子元件P1、P2的一端部的端面，侧表面t22可以为与端面t21相连接且与之大致垂直的面。

如图7所示，2个电子元件P1、P2配置为：二者的第1端子t1在Y轴方向(一个坐标轴方向)上相对，并且，二者的第2端子t2也在Y轴方向上相对。即，2个电子元件P1、P2在Y轴方向上相对配置，各电子元件P1、P2的第1端子t1和第2端子t2配置在平行于X轴方向(与一个坐标轴方向垂直的方向)的一条直线上。另外，各第1端子t1的两个侧表面t12之间隔着绝缘材12相对，各第1端子t1的端面t11分别隔着绝缘材12以大于距离CL5的距离CL6与基层材11b(空腔部11a的内壁)相对。还有，第1端子t1和第2端子t2的各侧表面t12、t22中、不相对的侧表面t12、t22隔着绝缘材12以大于距离CL5的距离(无附图标记表示)与基层材11b(空腔部11a的内壁)相对。

在图8所示的结构例中，电子元件P1、P2的作为接地电位侧端子的(下面有时仅称为“接地电位侧”)第1端子t1通过导通孔15a与共用的接地线15相连接。另外，电子元件P1的第2端子t2通过导通孔14a与一个信号线14相连接，电子元件P2的第2端子t2通过导通孔14a与另一个信号线14(图8中未表示)相连接。这样，侧表面t22在Y轴方向上相对的电子元件P1、P2的各第2端子t2相互连接，使电子元件P1、P2并连。

即，在图8所示的结构例中，2个电子元件P1、P2的第1端子t1为接地电位(例如0V)，从共用的接线端16可以向2个电子元件P1、P2的第2端子t2输入信号。具体来讲，可以向各电子元件P1、P2的第2端子t2中输入相同电位(例如+3V、+5V或-3V)的信号。这里的信号没有模拟和数字的分别。

另外，作为另一个结构(参考图8)的例子，可以使电子元件P1、P2的各第2端子t2分别与不同的接线端16相连接，各接线端16通过未图示的配线等相连接等，从而使这些第2端子t2相连接。因而能够向各电子元件P1、P2的第2端子t2输入相同电位的信号。

这样，在将2个电子元件P1、P2并联起来作为一个功能电路使用时，由于在2个电子元件P1、P2间不会产生串扰等相互干扰的问题，因而可以使信号电位侧的第2端子t2相邻接。另外，“并联”是指多个电子元件的第1端子t1间相连接且这些电子元件的第2端子t2之间相连接的情况等。另外，关于具体的连接方法并没有特别限定，通过接线端16或其他配线等使各第1端子t1间和各第2端子t2间电连接，可以实际形成并联电路即可。

采用本实施方式的电子元件内置基板能够得到如下效果。

(c1)由于2个电子元件P1、P2分别被收装在1个空腔部11a内，因而能够使配置在空腔部11a内的各电子元件P1、P2具有较高的配置自由度(位置和朝向的自由度)。另外，2个电子元件P1、P2配置为，使接地电位侧的第1端子t1以非接触方式相对以及使信号电位侧的第2端子t2以非接触方式相对。扩大2个电子元件P1、P2的信号电位侧的各第2端子t2和基层材11b(空腔部11a的内壁)间的距离CL6能够抑制该第2端子t2和接地电位相互干扰(第2端子t2对基层材11b的接地电位造成干扰等)。

(c2)由于是2个电子元件P1、P2的接地电位侧的各第1端子t1与基层材11b相对，因而能够极大地缩短各第1端子t1和基层材11b(空腔部11a的内壁)之间的距离CL5，缩短空腔部11a的X轴方向上的长度。从而能够减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

(c3)2个电子元件P1、P2的信号电位侧的各第2端子t2以大于上述距离CL5的距离CL6等与基层材11b(空腔部11a的内壁)相对。因此，即使在电子元件内置基板的制作过程中各电子元件P1、P2的位置稍微有些偏移，也能够避免各电子元件P1、P2的信号电位侧的第2端子t2与被设定在接地电位的基层材11b相接触。因此，这不仅能够防止因各第2端子t2和基层材11b的接触而引起的电磁干扰，还能够防止电子元件P1、P2出现故障等。还有，由于第1端子被设定在接地电位，因此，即使使该第1端子t1与同样被设定在接地电位的基层材11b(空腔部11a的内壁)相接触或相接近，也不会产生电磁干扰。从而也能够防止电子元件P1、P2出现故障等。

(c4)配置电子元件P1、P2时，使连接电子元件P1的第1端子t1和第2端子t2的直线与连接电子元件P2的第1端子t1和第2端子t2的直线大致平行，因此，能够缩短空腔部11a的Y轴方向上的长度。从而进一步减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

【第4实施方式(图9和图10)】

图9是表示本发明的作为第4实施例的电子元件内置基板中电子元件的配置的横剖视图，图10是表示具有图9所示配置的电子元件内置基板的结构例的纵剖视图。另外，图9相当于沿图10中的D-D线剖切而成的剖视图。

如图9和图10所示，本实施方式的电子元件内置基板具有：基层11，其具有基层材11b和空腔部11a；绝缘层13、17，其分别形成在基层11上；2个电子元件P1、P2，其收装在空腔部11a内。

绝缘层13中具有信号线14和接地线15，绝缘层13设置在基层11的上表面上。信号线14和接地线15分别形成为配置在绝缘层13内的一个配线层。在绝缘层13的上表面上设置有与信号线14相连接的接线端16。

与绝缘层13相同，绝缘层17中具有信号线18和接地线19，绝缘层17设置在基层11的下表面上。信号线18和接地线19分别形成为配置在绝缘层17内的一个配线层。在绝缘层17的下表面上设置有与信号线18相连接的接线端(端子)20。

绝缘层13、17的厚度例如为30～90μm。另外，信号线14、信号线18、接地线15、接地线19、接线端16及接线端20由铜或铜合金等金属构成，各自的厚度例如为5～25μm。

基层材11b由铜或铜合金等导电体构成，其厚度例如为100～400μm。基层材11b与接地线19相连接，被设定在接地电位。空腔部11a的横截面大致呈矩形，该空腔部11a在Z轴方向(厚度方向)上贯穿基层材11b而形成。空腔部11a包括被填充到基层材11b的内侧表面和各电子元件P1、P2之间的间隙中的绝缘材12。绝缘材12和各绝缘层13、17由环氧树脂、聚酰亚胺、双马来酰亚胺三嗪树脂、通过使这些树脂含有由二氧化硅等构成的补强填料而形成的树脂等合成树脂(不仅可以使用热硬化性树脂还可以使用热可塑性树脂)构成。

各电子元件P1、P2大致呈长方体形状，电子元件P1的一端部和另一端部位于平行于X轴方向的一条直线上，电子元件P2的一端部和另一端部位于平行于Y轴方向的一条直线上。各电子元件P1、P2分别具有：第1端子t1，其分别形成在各电子元件P1、P2的一端部上，与接地线15相连接；第2端子t2，其分别形成在各电子元件P1、P2的另一端部上，与信号线14相连接。电子元件P1、P2例如可以为电容器、电感器、电阻器、滤波器等电子元件，另外，可以为相同种类的电子元件的组合，也可以为不同种类的电子元件的组合。

如图9所示，各第1端子t1分别具有端面t11和侧表面t12。端面t11为各电子元件P1、P2的一端部上的端面，侧表面t12可以为与端面t11相连接且与之大致垂直的面。同样，各第2端子t2也分别具有端面t21和侧表面t22。端面t21为各电子元件P1、P2的一端部上的端面，侧表面t22可以为与端面t21相连接且与之大致垂直的面。

如图9所示，2个电子元件P1、P2配置为：二者的第1端子t1在Y轴方向上相对，连接电子元件P1的第1端子t1和第2端子t2的直线与连接电子元件P2的第1端子t1和第2端子t2的直线大致呈直角。即，电子元件P1的第1端子t1和第2端子t2配置在平行于X轴(一个坐标轴方向)的一条直线上，电子元件P2的第1端子t1和第2端子t2配置在平行于Y轴(与一个坐标轴方向垂直的方向)的一条直线上。另外，电子元件P1的第1端子t1的侧表面t12隔着绝缘材12以距离CL7与电子元件P2的第1端子t1的端面t11相对。电子元件P1的第2端子t2的侧表面t22隔着绝缘材12以大于距离CL7的距离CL8与基层材11b(空腔部11a的内壁)相对，而且，电子元件P2的第2端子t2的端面t21隔着绝缘材12以大于距离CL8与基层材11b(空腔部11a的内壁)相对。还有，电子元件P1的第2端子t2的端面t21和电子元件P2的第2端子t2的侧表面t22隔着绝缘材12以大于距离CL7的距离(无附图标记表示)与基层材11b(空腔部11a的内壁)相对。

在图10所示的结构例中，各电子元件P1、P2的各第1端子t1通过导通孔15a与共用的接地线15相连接。另外，电子元件P1的第2端子t2通过导通孔14a与一个信号线14相连接，电子元件P2的第2端子t2通过导通孔14a与另一个信号线14(图10中未表示)相连接。还有，各信号线14通过导通孔16a分别与各自相对应的接线端16相连接。

即，在图10所示的结构例中，2个电子元件P1、P2的第1端子t1被设定在接地电位(例如0V)。另外，从各自相对应的接线端16可以独立地向2个电子元件P1、P2的第2端子t2输入信号。具体来讲，除可以向各2个电子元件P1、P2的第2端子t2输入不同电位(例如+3V、+5V或-3V)的信号外，还可以输入相同电位(例如+3V、+5V或-3V)的信号。这里的信号包括模拟和数字。

作为另一个结构例(引用图10)，各电子元件P1、P2的各第1端子t1通过导通孔15a与共用的接地线15相连接。另外，电子元件P1的第2端子t2通过导通孔14a与一个信号线14相连接，电子元件P2的第2端子t2通过导通孔14a与另一个信号线14(图10中未表示)相连接。还有，各信号线14分别通过导通孔16a与接线端16相连接。

即，在该结构例中，收装在空腔部11a内的2个电子元件P1、P2的各第1端子t1为接地电位(例如0V)，从共用的接线端16可以向2个电子元件P1、P2的各第2端子t2输入信号。具体来讲，可以向各电子元件P1、P2的各第2端子t2输入相同电位(例如+3V、+5V或-3V)的信号。这里所说的信号包括模拟和数字。

采用本实施方式的电子元件内置基板能够得到如下效果。

(d1)由于2个电子元件P1、P2独立地收装在1个空腔部11a内，因而能够使配置在空腔部11a内的各电子元件P1、P2具有较高的配置自由度(位置和朝向的自由度)。另外，收装在1个空腔部11a内的2个电子元件P1、P2配置为，使接地电位侧的各第1端子t1以非接触方式相对，因此，与各电子元件P1、P2配置为接地电位侧的第1端子t1和信号电位侧的第2端子t2相对的情况相比，能够抑制各电子元件P1、P2间出现串扰等相互干扰的情况。

(d2)由于2个电子元件P1、P2的接地电位侧的各第1端子t1相对，因而这不仅能够极大地缩短第1端子t1间的距离CL7,还能够缩短空腔部11a的Y轴方向上的长度。从而减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

(d3)2个电子元件P1、P2的信号电位侧的各第2端子t2以大于上述距离CL7的距离CL8等与基层材11b(空腔部11a的内壁)相对。因此，即使在电子元件内置基板的制作过程中各电子元件P1、P2的位置稍微有些偏移，也能够避免各电子元件P1、P2的信号电位侧的第2端子t2与被设定在接地电位的基层材11b相接触。因此，这不仅能够防止因各第2端子t2和基层材11b的接触而引起的电磁干扰，还能够防止电子元件P1、P2出现故障等。还有，即使被设定在接地电位的第1端子t1相接触或相接近，也不会产生电磁干扰。因而也能够防止电子元件P1、P2出现故障等。

(d4)由于连接电子元件P1的第1端子t1和第2端子t2的直线与连接电子元件P2的第1端子t1和第2端子t2的直线大致呈直角，因而，可以配合构成2个电子元件P1、P2的轮廓来设定空腔部11a的形状。从而能够进一步减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

【第5实施方式(图11～图13)】

图11是表示本发明的作为第5实施例的电子元件内置基板中的电子元件的配置的横剖视图，图12是表示具有图11所示配置的电子元件内置基板的结构例的纵剖视图，图13是表示具有图11所示配置的电子元件内置基板的另一个结构例的纵剖视图。另外，图11相当于沿图12和图13的E-E线剖切而成的剖视图。

如图11～图13所示，本实施方式的电子元件内置基板具有：基层11，其具有基层材11b和空腔部11a；绝缘层13、17，其分别形成在基层11上；4个电子元件P1～P4，其收装在空腔部11a内。

绝缘层13中具有信号线14和接地线15，且设置在基层11的上表面上。信号线14和接地线15分别形成为配置在绝缘层13内的一个配线层。在绝缘层13的上表面上设置有与信号线14相连接的接线端16。

与绝缘层13相同，绝缘层17具有信号线18和接地线19，且设置在基层11的下表面上。信号线18和接地线19分别形成为配置在绝缘层17内的一个配线层。在绝缘层17的下表面上设置有与信号线18相连接的接线端20。

绝缘层13、17的厚度例如为30～90μm。另外，信号线14、信号线18、接地线15、接地线19、接线端16及接线端20由铜或铜合金等金属构成，各厚度例如为5～25μm。

基层材11b由铜或铜合金等导电体构成，其厚度例如为100～400μm。基层材11b与接地线19相连接，被设定在接地电位。空腔部11a的横截面形状大致呈矩形，该空腔部11a在Z轴方向(厚度方向)上贯穿基层材11b形成。空腔部11a包括被填充到基层材11b的内侧表面和各电子元件P1～P4之间的间隙中的绝缘材12。绝缘材12和各绝缘层13、17由环氧树脂、聚酰亚胺、双马来酰亚胺三嗪树脂、通过使这些树脂含有由二氧化硅等构成的补强填料而形成的树脂等合成树脂(不仅可以使用热硬化性树脂还可以使用热可塑性树脂)构成。

各电子元件P1～P4大致呈长方体形状，在本实施方式中，其一端部和另一端部配置在平行于X轴方向的一条直线上。各电子元件P1～P4分别具有：第1端子t1，其分别形成在各电子元件P1～P4的一端部上，与接地线15相连接；第2端子t2，其分别形成在各电子元件P1～P4的另一端部上，与信号线14相连接。即，第1端子t1作为接地电位侧端子(有时也仅称为“接地电位侧”)使用，第2端子t2作为信号电位侧端子(有时也仅称为“信号电位侧”)使用。电子元件P1～P4例如可以为电容器、电感器、电阻器、滤波器等电子元件，另外，可以为相同种类的电子元件的组合，可以为不同种类的电子元件的组合。

如图11所示，各第1端子t1分别具有端面t11和侧表面t12。端面t11为各电子元件P1～P4的一端部上的端面，侧表面t12可以为与端面t11相连接且与之大致垂直的面。同样，各第2端子t2也分别具有端面t21和侧表面t22。端面t21为各电子元件P1～P4的一端部上的端面，侧表面t22可以为与端面t21相连接且与之大致垂直的面。

如图11所示，4个电子元件P1～P4配置为：它们的第1端子t1在X轴方向(一个坐标轴方向)上两两相对配置，它们各自的第1端子t1和第2端子t2配置在平行于X轴方向的一条直线上。另外，在本实施方式中，4个电子元件P1～P4分别形成组G1和组G2，该组G1包括第2端子t2相连接的电子元件P1和P3，该组G2包括第2端子t2相连接的电子元件P2和P4。组G1中的电子元件P1和P3配置为：二者的第1端子t1的侧表面t12之间隔着绝缘材12相对，二者的第2端子t2的侧表面t22之间隔着绝缘材12相对。同样，组G2中的电子元件P2和P4配置为：二者的第1端子t1的侧表面t12之间隔着绝缘材12相对，二者的第2端子t2的侧表面t22之间隔着绝缘材12相对。

在G1和G2这2个组中，包含在组G1中的电子元件P1和P3的各第1端子t1的端面t11与包含在组G2中的电子元件P2和P4的各第1端子t1的端面t11在X轴方向上相对。即，电子元件P1的第1端子t1的端面t11和电子元件P2的第1端子t1的端面t11以距离CL9相对配置，电子元件P3的第1端子t1的端面t11和电子元件P4的第1端子t1的端面t11以距离CL9相对配置。另外，各第2端子t2的端面t21隔着绝缘材12以大于距离CL9的距离CL10与基层材11b(空腔部11a的内壁)相对配置。还有，第1端子t1和第2端子t2的各侧表面t12、t22中、不相对一侧的侧表面t12、t22隔着绝缘材12以大于距离CL9的距离(无符号表示)与基层材11b(空腔部11a的内壁)相对。

在图12所示的结构例中，电子元件P1和P3的各第1端子t1通过导通孔15a与共用的接地线15(图12中的纸面左侧)相连接，电子元件P2和P4的各第1端子t1通过导通孔15a与共用的接地线15(图12中的纸面右侧)相连接。电子元件P1的第2端子t2通过导通孔14a与第1信号线14(图12中纸面左侧的)相连接，电子元件P2的第2端子t2通过导通孔14a与第2信号线14(图12中纸面右侧的)相连接，还有，电子元件P3的第2端子t2通过导通孔14a与第3信号线14(图12中未表示)相连接，电子元件P4的第2端子t2通过导通孔14a与第4信号线14(图12中未表示)相连接。另外，电子元件P1所连接的第1信号线14和电子元件P2所连接的第2信号线14分别通过各自相对应的导通孔16a与共用的接线端16相连接。另外，电子元件P3所连接的第3信号线14和电子元件P4所连接的第4信号线14通过各自相对应的导通孔16a与一个共用的接线端16相连接。

这样，侧表面t22在Y轴方向上相对的电子元件P1、P3的第2端子t2相连接，侧表面t22在Y轴方向上相对的电子元件P2、P4的第2端子t2相连接。因此，在本结构例中，使得电子元件P1、P3并联，电子元件P2、P4并联。

即，在图12所示的结构例中，收装在空腔部11a内的4个电子元件P1～P4的各第1端子t1被设定在接地电位(例如0V)。另外，从共用的接线端16可以向在Y轴方向上相对的电子元件P1、P3的各第2端子t2输入信号。同样，从共用的接线端16也可以向在Y轴方向上相对的电子元件P2、P4的各第2端子t2输入信号。具体来讲，可以向电子元件P1、P3的各第2端子t2输入相同电位(例如+3V、+5V或-3V)的信号，另外，可以向电子元件P2、P4的各第2端子t2输入相同电位的信号。这里所说的信号包括模拟和数字信号。

作为另一个结构例，如图13所示，电子元件P1～P4的接地电位侧的第1端子t1通过导通孔15a与共用的接地线15相连接。另外，电子元件P1的第2端子t2通过导通孔14a与第1信号线14(图13中纸面左侧的)相连接，电子元件P2的第2端子t2通过导通孔14a与第2信号线14(图13中纸面右侧的)相连接，电子元件P3的第2端子t2通过导通孔14a与第3信号线14(图13中未表示)相连接，电子元件P4的第2端子t2通过导通孔14a与第4信号线14(图13中未表示)相连接。还有，各信号线14分别通过导通孔16a与共用的接线端16相连接。

这样，在图13所示的结构例中，侧表面t22在Y轴方向上相对的电子元件P1、P3和侧表面t22在Y轴方向上相对的电子元件P2、P4这4个电子元件的第2端子t2相连接在一起。因此，在本结构例中，4个电子元件P1～P4并联。

即，在图13所示的结构例中，4个电子元件P1～P4的各第1端子t1为接地电位(例如0V)，从共用的接线端16可以向4个电子元件P1～P4等的第2端子t2输入信号。具体来讲，可以向各电子元件P1～P4的第2端子t2输入相同电位(例如+3V、+5V或-3V)的信号。这里所说的信号包括模拟信号和数字信号。

另外，作为另一个结构例(引用参考图12)，电子元件P1～P4的各第2端子t2可以分别与不同的接线端16相连接。在这种情况下，电子元件P1、P3所连接的各接线端16通过未图示的共用的配线等相连接以及电子元件P2、P4所连接的各接线端16通过未图示的共用的配线等相连接等，可以使这些电子元件的第2端子t2分别相连接。因此，可以与图12所示的结构例相同，可以向电子元件P1、P3的第2端子t2输入相同电位的信号，而且可以向电子元件P2、P4的第2端子t2输入相同电位的信号。或者，在电子元件P1～P4的各第2端子t2分别于不同的接线端16相连接的情况下，电子元件P1～P4的各接线端16通过未图示的共用的配线等相连接等，可以使这些电子元件的第2端子t2相连接。因此，与图13所示的结构例相同，可以向各电子元件P1～P4的第2端子t2输入相同电位的信号。

这样，在本实施方式中，包含在组G1、G2中的电子元件被并联在一起而作为功能电路使用。因此，在组G1、G2内，不会出现串扰等相互干扰的问题，因而可以使信号电位侧的第2端子t2相邻接。另外，在组G1和组G2之间以及各电子元件P1～P4和基层材11b之间，有可能会出现串扰等相互干扰的问题。因此，在本实施方式中，通过像上面那样配置电子元件P1～P4，从而能够抑制这些部件间的相互干扰。

采用本实施方式的电子元件内置基板能够得到如下效果。

(e1)由于4个电子元件P1～P4独立地收装在1个空腔部11a内，因而能够使配置在空腔部11a内的各电子元件P1～P4具有较高的配置自由度(位置和朝向的自由度)。另外，收装在空腔部11a内的4个电子元件P1～P4配置为：接地电位侧的第1端子t1以非接触方式相对。因此，与各电子元件P1～P4配置为接地电位侧的第1端子t1和信号电位侧的第2端子t2相对的情况相比，能够抑制组G1和组G2之间出现串扰等相互干扰的情况。

(e2)由于4个电子元件P1～P4的接地电位侧的第1端子t1相对，因而不仅能够极大地缩短各第1端子t1间的距离CL9，还能够缩短空腔部11a的X轴方向上的长度。从而减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

(e3)4个电子元件P1～P4的信号电位侧的各第2端子t2以大于CL9的距离CL10等与基层材11b(空腔部11a的内壁)相对。因此，即使在制作电子元件内置基板的过程中各电子元件P1～P4的位置稍微有些偏移，也能够避免各电子元件P1～P4的第2端子t2与被设定在接地电位的基层材11b相接触。因此，不仅能够防止因接触而产生的电磁干扰，还能够防止电子元件P1～P4出现故障等。还有，即使被设定在接地电位的第1端子t1相接触或相接近，也不会产生电磁干扰。从而也能够防止电子元件P1～P4出现故障等。

(e4)4个电子元件P1～P4配置为：电子元件P1的第1端子t1和第2端子t2与电子元件P2的第1端子t1和第2端子t2大致呈直线配置，电子元件P3的第1端子t1和第2端子t2与电子元件P4的第1端子t1和第2端子t2大致呈直线配置，而且，连接电子元件P1、P2的第1端子t1和第2端子t2的直线与连接电子元件P3、P4的第1端子t1和第2端子t2的直线大致平行，因而能够缩短空腔部11a的Y轴方向上的长度。从而进一步减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

(e5)在图12所示的结构例中，在与各电子元件P1～P4的第2端子t2相连接的4条信号线14之间配置有接地线15。因此，能够抑制在分别向各电子元件P1～P4的第2端子t2输入不同或相同电位的信号时，这4条信号线14之间产生噪音干扰。

【第6实施方式(图14～图15)】

图14是表示本发明的作为第6实施例的电子元件内置基板中的电子元件的配置的横剖视图，图15是表示具有图14所示配置的电子元件内置基板的结构例的纵剖视图。另外，图14相当于沿图15的F-F线剖切而成的剖视图。

如图14～图15所示，本实施方式的电子元件内置基板具有：基层11，其具有基层材11b和空腔部11a；绝缘层13、17，其分别形成在基层11上；4个电子元件P1～P4，其收装在空腔部11a内。

绝缘层13具有信号线14和接地线15，且设置在基层11的上表面上。信号线14和接地线15分别形成为配置在绝缘层13内的一个配线层。在绝缘层13的上表面上设置有与信号线14相连接的接线端16。

与绝缘层13相同，绝缘层17具有信号线18和接地线19，且设置在基层11的下表面上。信号线18和接地线19分别形成为配置在绝缘层17内的配线层。在绝缘层17的下表面上设置有与信号线18相连接的接线端20。

绝缘层13、17的厚度例如为30～90μm。另外，信号线14、信号线18、接地线15、接地线19、接线端16及接线端20由铜或铜合金等金属构成，各厚度例如为5～25μm。

基层材11b由铜或铜合金等导电体构成，其厚度例如为100～400μm。基层材11b与接地线19相连接，被设定在接地电位。空腔部11a的横截面形状大致呈矩形，该空腔部11a在Z轴方向(厚度方向)上贯穿基层材11b形成。空腔部11a包括被填充到基层材11b的内侧表面和各电子元件P1～P4之间的间隙中的绝缘材12。绝缘材12和各绝缘层13、17由环氧树脂、聚酰亚胺、双马来酰亚胺三嗪树脂以及通过这些树脂含有二氧化硅等而形成的树脂构成。

各电子元件P1～P4大致呈长方体形状，在本实施方式中，其一端部和另一端部配置在平行于X轴方向的一条直线上。各电子元件P1～P4分别具有：第1端子t1，其分别形成在各电子元件P1～P4的一端部上，与接地线15相连接；第2端子t2，其分别形成在各电子元件P1～P4的另一端部上，与信号线14相连接。即，第1端子t1作为接地电位侧使用，第2端子t2作为信号电位侧使用。电子元件P1～P4例如可以为电容器、电感器、电阻器、滤波器等电子元件，另外，可以为相同种类的电子元件的组合，也可以为不同种类的电子元件的组合。

如图14所示，各第1端子t1分别具有端面t11和侧表面t12。端面t11为各电子元件P1～P4的一端部上的端面，侧表面t12可以为与端面t11相连接且与之大致垂直的面。同样，各第2端子t2也分别具有端面t21和侧表面t22。端面t21为各电子元件P1～P4的一端部上的端面，侧表面t22可以为与端面t21相连接且与之大致垂直的面。

如图14所示，4个电子元件P1～P4配置为：它们的第2端子t2在X轴方向(一个坐标轴方向)上两两相对配置，它们各自的第1端子t1和第2端子t2分别配置在平行于X轴方向的一条直线上。另外，4个电子元件P1～P4分别形成组G1和组G2，该组G1包括第2端子t2相连接的电子元件P1和P3，该组G2包括第2端子t2相连接的电子元件P2和P4。组G1中的电子元件P1和P3配置为：二者的第1端子t1的侧表面t12隔着绝缘材12相对，二者的第2端子t2的侧表面t22隔着绝缘材12相对。同样，组G2中的电子元件P2和P4配置为：二者的第1端子t1的侧表面t12隔着绝缘材12相对，二者的第2端子t2的侧表面t22隔着绝缘材12相对。

在G1和G2这2个组中，包含在组G1中的电子元件P1和P3的第2端子t2的端面t21分别与包含在组G2中的电子元件P2和P4的第2端子t2的端面t21在X轴方向上相对。即，电子元件P1的第2端子t2的端面t21和电子元件P2的第2端子t2的端面t21以距离CL12相对，电子元件P3的第2端子t2的端面t21和电子元件P4的第2端子t2的端面t21以距离CL12相对。另外，各第1端子t1的端面t11隔着绝缘材12以小于距离CL12的距离CL11与基层材11b(空腔部11a的内壁)相对配置。还有，第1端子t1和第2端子t2的各侧表面t12、t22中、不相对一侧的侧表面t12、t22隔着绝缘材12以大于距离CL11的距离(无符号表示)与基层材11b(空腔部11a的内壁)相对。

在图15所示的结构例中，2个电子元件P1、P3的第1端子t1通过导通孔15a与一个接地线15(图15中纸面左侧的)相连接，2电子元件P2、P4的第1端子t1通过导通孔15a与另一个接地线15(图15中纸面右侧的)相连接。另外，电子元件P1的第2端子t2通过导通孔14a与第1配线14(图15中纸面左侧的配线)相连接，电子元件P2的第2端子t2导通孔14a与第2配线14(图15中纸面右侧的)相连接，电子元件P3的第2端子t2导通孔14a与第3配线14(图15中未表示)相连接，电子元件P4的第2端子t2导通孔14a与第4配线14(图15中未表示)相连接。另外，电子元件P1所连接的第1信号线14和电子元件P3所连接的第3信号线14分别通过各自相对应的导通孔16a与共用的接线端16相连接。另外，电子元件P2所连接的第2信号线14和电子元件P4所连接的第4信号线14分别通过各自相对应的导通孔16a与通用的接线端16相连接。

这样，侧表面t22在Y轴方向上相对的电子元件P1、P3的各第2端子t2相连接，侧表面t22在Y轴方向上相对的电子元件P2、P4的各第2端子t2相连接。因此，在本结构例中，使得电子元件P1、P3并联，电子元件P2、P4并联。

即，在图15所示的结构例中，4个电子元件P1～P4的各第1端子t1被设定在接地电位(例如0V)。另外，可以从共用的接线端16向在Y轴方向上相对的电子元件P1、P3的第2端子t2输入信号。同样，可以从共用的接线端16向在Y轴方向上相对的电子元件P2、P4的第2端子t2输入信号。具体来讲，可以向电子元件P1、P3的第2端子t2输入相同电位(例如+3V、+5V或-3V)的信号，可以向电子元件P2、P4的第2端子t2输入相同电位(例如+3V、+5V或-3V)的信号。这里所说的信号不论是模拟信号还是数字信号都可以。

这样，在本实施方式中，包含在组G1、G2中的电子元件被并联在一起而作为功能电路使用。因此，在组G1、G2内，不会出现串扰等相互干扰的问题，因而可以使信号电位侧的第2端子t2相邻接。另外，在组G1和组G2之间，各电子元件P1～P4和基层材11b之间，有可能会出现串扰等相互干扰的问题。因此，在本实施方式中，通过像上面那样配置电子元件P1～P4，从而能够抑制这些部件间的相互干扰。

采用本实施方式的电子元件内置基板能够得到如下效果。

(f1)由于4个电子元件P1～P4分别独立地收装在1个空腔部内11a内,因而能够使配置在空腔部11a内的各电子元件P1～P4得到较高的配置自由度(位置和朝向的自由度)。另外，收装在空腔部11a内的4个电子元件P1～P4配置为信号电位侧的第2端子t2以非接触方式相对。因此，与各电子元件P1～P4配置为接地电位侧的第1端子t1和信号电位侧的第2端子t2相对的情况相比，能够抑制收装在空腔部11a内的组G1和组G2这2个组之间出现串扰等相互干扰的情况。

(f2)由于4个电子元件P1～P4的接地电位侧的各第1端子t1与基层材11b相对，因而不仅能够极大地缩短各第1端子t1和基层材11b(空腔部11a的内壁)的距离CL11，还能够缩短空腔部11a在X轴方向上的长度。从而减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

(f3)4个电子元件P1～P4的信号电位侧的第2端子t2以大于上述距离CL11的距离CL12相对，且以大于上述距离CL11的距离与基层材11b相对。因此，即使在电子元件内置基板的制作过程中各电子元件P1～P4的位置稍微出现偏移，也能够避免各电子元件P1～P4的第2端子t2相接触，以及避免第2端子t2与被设定在接地电位的基层材11b相接触。因此，不仅能够防止因接触而产生的电磁干扰，还能够防止电子元件P1～P4出现故障等。还有，由于第1端子t1被设定在接地电位，因此，即使第1端子与同样被设定在接地电位的基层材11b相接触或相接近，也能够防止电子元件P1～P4出现故障等。

(f4)4个电子元件P1～P4配置为：电子元件P1的第1端子t1和第2端子t2与电子元件P2的第1端子t1和第2端子t2大致呈直线配置，电子元件P3的第1端子t1和第2端子t2与电子元件P4的第1端子t1和第2端子t2大致呈直线配置，而且，连接电子元件P1、P2的第1端子t1和第2端子t2的直线与连接电子元件P3、P4的第1端子t1和第2端子t2的直线大致平行，因而能够缩短空腔部11a的Y轴方向上的长度。从而进一步减小空腔部11a的横截面的面积，实现电子元件内置基板的小型化。

(f5)在4个电子元件P1～P4中，缩短各第1端子t1和基层材11b的距离CL11便能够使第2端子t2间的距离CL12得到扩大。因此，在图14所示的结构例中，即使在分别向各电子元件P1～P4的第2端子t2输入不同或相同电位的信号的情况下，也能够极大地扩大与各电子元件P1～P4的各第2端子t2相连接的4条信号线14间的距离，从而能够抑制该4条信号线14间产生噪音干扰。

【其他实施方式(无附图表示)】

(1)在第1～第6实施方式中，表示了空腔部11a在Z轴方向(厚度方向)上贯穿基层材11b而形成的情况，但是，即使在该空腔部11a由在Z轴方向(厚度方向)上不贯穿基层材11b的凹部构成的情况下，也能够得到与上述效果a1～a5、b1～b5、c1～c4、d1～d4、e1～e5、f1～f5相同的效果。

(2)在第1～第6实施方式中，表示了如下情况：在配置在基层11的上表面侧的绝缘层13内的配线层中设置信号线14和接地线15，而且，在配置在基层11的下表面侧的绝缘层17内的配线层中设置信号线18和接地线19，但是，即使在如下情况下：将其他的信号线和接地线与信号线14和接地线15隔开而配置在绝缘层13内、将其他的信号线和接地线与信号线18和接地线19隔开而配置在绝缘层17内、从基层11的下表面侧的绝缘层17内除去信号线18和接地线19，也能够得到与上述效果a1～a5、b1～b5、c1～c4、d1～d4、e1～e5、f1～f5相同的效果。

(3)在在第1～第6实施方式中，表示了基层材11b由铜或铜合金构等金属构成，且与接地线19相连接的情况，但是，该基层材11b也可以由上述金属以外的导电体构成。另外，在该基层材11b由金属以外的材料，例如陶瓷或合成树脂构成的情况下，也能够得到与上述效果a1和a2、b1和b2、c1和c2、d1和d2、e1和e2、f1和f2相同的效果。

(4)另外，即使2个电子元件在与各第1端子t1和各第2端子t2所配置的方向垂直的方向上相对，也可以(参照图7、图11)，并不局限于各第1端子t1的侧表面t11相对及各第2端子t2的侧表面t22相对的结构。例如，这些电子元件可以向各第1端子t1和各第2端子t2所配置方向(X轴方向)偏离配置，或者，这些电子元件可以为如下结构：2个电子元件的大小不同，仅使任意一方的端子间相对。

Claims (11)

1.一种电子元件内置基板，具有基层、绝缘层、多个电子元件，

所述基层具有：基层材；空腔部，其形成在所述基层材上，包含绝缘材，

所述绝缘层中具有信号线和接地线，所述绝缘层形成在所述基层上，

所述多个电子元件收装在所述空腔部内，分别具有第1端子和第2端子，其中，所述第1端子形成在电子元件的一端部上，与所述接地线相连接，所述第2端子形成在电子元件的另一端部上，与信号线相连接，

所述多个电子元件配置为：使得它们的所述第1端子相对配置以及/或者它们的所述第2端子相对配置。

2.根据权利要求1所述的电子元件内置基板，其特征在于，

所述多个电子元件配置为：它们的所述第1端子间隔着所述绝缘材相对，并且，它们的所述第2端子隔着所述绝缘材与所述基层材相对。

3.根据权利要求2所述的电子元件内置基板，其特征在于，

所述基层材由导电体构成，其电位为接地电位，

各所述第2端子和所述基层材之间以比所述第1端子间的距离大的距离相对。

4.根据权利要求1所述的电子元件内置基板，其特征在于，

所述多个电子元件配置为：它们的所述多个第2端子间隔着所述绝缘材相对，并且，它们的所述第1端子隔着所述绝缘材与所述基层材相对。

5.根据权利要求4所述的电子元件内置基板，其特征在于，

所述基层材由导电体构成，其电位为接地电位，

所述第2端子之间以比各所述第1端子和所述基层材之间的距离大的距离相对。

6.根据权利要求1所述的电子元件内置基板，其特征在于，

所述第1端子和所述第2端子分别具有端面和与所述端面相连接的侧表面，

所述多个电子元件配置为：它们的所述第1端子的侧表面之间隔着所述绝缘材相对，并且，它们的所述第2端子的侧表面之间隔着所述绝缘材相对，

所述侧表面相对的多个第2端子相连接。

7.根据权利要求6所述的电子元件内置基板，其特征在于，

所述基层材由导电体构成，其电位为接地电位，

所述多个电子元件配置为：它们的所述第1端子的端面分别与所述基层材相对，并且，它们的所述第2端子的端面分别与所述基层材相对，

所述第2端子和所述基层材之间以比各所述第1端子和所述基层材之间距离大的距离相对。

8.根据权利要求6所述的电子元件内置基板，其特征在于，

所述多个电子元件形成多个组，该多个组分别包括所述第2端子相连接的多个电子元件，

所述多个组配置为，使组间的电子元件的所述第1端子的端面相对。

9.根据权利要求1～5中任意一项所述的电子元件内置基板，其特征在于，

所述多个电子元件中的2个电子元件在一个坐标轴方向上相对配置，

所述2个电子元件的所述第1端子和所述第2端子配置在平行于所述一个坐标轴方向的一条直线上。

10.根据权利要求1、6或7所述的电子元件内置基板，其特征在于，

所述多个电子元件中的2个电子元件在一个坐标轴方向上相对配置，

所述2个电子元件的所述第1端子和所述第2端子配置在垂直于所述一个坐标轴方向的一条直线上。

11.根据权利要求1、2或3所述的电子元件内置基板，其特征在于，

所述多个电子元件中的1个电子元件的所述第1端子和所述第2端子配置在平行于一个坐标轴方向的一条直线上，

所述多个电子元件中的其他电子元件各自的所述第1端子和所述第2端子沿着垂直于所述一个坐标轴方向的直线配置。