JP4015858B2 - チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 - Google Patents
チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 Download PDFInfo
- Publication number
- JP4015858B2 JP4015858B2 JP2002029167A JP2002029167A JP4015858B2 JP 4015858 B2 JP4015858 B2 JP 4015858B2 JP 2002029167 A JP2002029167 A JP 2002029167A JP 2002029167 A JP2002029167 A JP 2002029167A JP 4015858 B2 JP4015858 B2 JP 4015858B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- interlayer insulating
- resistor
- chip
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、内層に抵抗体を備えた多層プリント配線板の製造方法に関する。
【０００２】
【従来の技術】
携帯型の情報端末機器においては小型・高密度化が益々進み、これによりプリント配線板に搭載される部品点数は増加の一途を辿り、その反面、小型・薄型化が要求されていることから、部品をプリント配線板の表面に実装するだけでは、対応できなくなってきた。
【０００３】
このような状況を回避する方法として、多層プリント配線板の内部に、印刷法、蒸着法等によって抵抗体を形成するという方法が既に知られている。
しかし、形成された抵抗体は、所定の抵抗値になるようにトリミング調整が必要であり、大変手間のかかるものであった。また、トリミングで初期抵抗値をある程度の範囲に納めることができたとしても、経時変化により抵抗値が安定し難いという問題を有していた。
【０００４】
従って、安定した抵抗値を有する抵抗体を形成するためには、製品として規格化されたチップ型抵抗体を多層プリント配線板の内部に実装する方法が考えられる。
しかし、部品を実装した後、層間絶縁層を部品とほぼ等しい収納領域を形成して設けた場合、積層の際に部品に負荷がかかり、部品が割れてしまうという問題が発生する。
【０００５】
更に、携帯端末機器に使用される多層プリント配線板は、小型でかつ薄型のものが要求され、絶縁層の厚みは数十μｍ程度であり、部品の厚みが数百μｍのチップ型抵抗体を多層プリント配線板の内部に埋設することは不可能であった。
【０００６】
【発明が解決しようとする課題】
そこで、本発明者は、チップ型抵抗体の構造が、その厚さの大部分を占めるセラミックス等の支持体上に抵抗体が形成されていることに着目し、本発明を完成するに至った。
【０００７】
本発明の目的は、トリミング等による抵抗値調整を行うことなく、また、経時変化の少ない安定した抵抗値を有する抵抗体を内蔵した多層プリント配線板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、チップ型抵抗体を、その支持体を上側に位置せしめると共に、その抵抗体をランド側にして内層基板に実装する工程と；前記実装後の内層基板に層間絶縁層を積層する工程と；前記積層後の積層板を研磨する工程と；前記研磨後の積層板に絶縁層を介在せしめて導体層を形成する工程とを有することを特徴とするチップ型抵抗体を内蔵した多層プリント配線板の製造方法により上記目的を達成したものである。
【０００９】
また、本発明は、特に前記層間絶縁層につき、チップ型抵抗体が実装された部分を開口せしめ、かつ層間絶縁層の高さを実装されたチップ型抵抗体よりも高くすることにより上記目的を達成したものである。斯かる構成により積層工程でのプレスの圧力が直接チップ型抵抗体にかからず実装したチップ型抵抗体が割れることがない。
【００１０】
また、本発明は、特に前記層間絶縁層の積層につき、部品実装部分に開口部の設けられた少なくとも２枚以上の色調の異なる絶縁層を積層すると共に、当該層間絶縁層と開口部を覆う絶縁層を更に積層することにより上記目的を達成したものである。
【００１１】
また、本発明は、特に前記層間絶縁層を積層後、色調の異なる層間絶縁層の界面まで実装されたチップ型抵抗体も含め研磨し薄くすることにより上記目的を達成したものである。
【００１２】
色調の異なる層間絶縁層を積層し、当該色調の異なる絶縁層の界面まで実装したチップ型抵抗体を含め厚みが薄くなるまで研磨することによって、プリント配線板のトータルの厚みを薄くすることができ、また、色調の異なる層間絶縁層を使用することで研磨する厚みが精度よく加工することが可能になる。
【００１３】
【発明の実施の形態】
本発明の実施の形態を図１乃至図２を用いて説明する。
図１は、チップ型抵抗体の実装構造を説明する断面図で、（ａ）は従来の実装構造を示し、（ｂ）は本発明における実装構造を示している。
【００１４】
チップ型抵抗体４は、セラミックス基材等からなる支持体１５、当該支持体１５上に離間して形成された導体１６、当該離間した導体１６の間を接続するように形成された抵抗体５、当該抵抗体５を保護するための保護層１８、側面に形成された側面電極１７からなり、通常は図１（ａ）のように支持体１５を抵抗体５の下側、すなわちランド側にして、実装ランド２ａと側面電極１７とはんだ６で接続し、当該チップ型抵抗体４を実装していた。
【００１５】
本発明は、図１（ｂ）のように、チップ型抵抗体４を通常の実装構造と逆に、すなわち、支持体１５を上側に位置せしめると共に、抵抗体５をランド側にして実装した後、支持体１５を研磨して薄くすることによって、当該チップ型抵抗体４の薄型化を計ることでよりチップ型抵抗体を多層プリント配線板に内蔵し易くしたものである。
【００１６】
また、チップ型抵抗体４を実装後、部品実装部分に開口部を設けた層間絶縁層を積層する際、実装した当該チップ型抵抗体４より層間絶縁層の高さが高い方が、積層プレスで圧着する際、直接チップ型抵抗体４に圧力がかからないため、実装したチップ型抵抗体４が破損することがないため有効である。
【００１７】
更に、チップ型抵抗体を実装した後、部品実装部分に開口部を設けた２枚以上の色調の異なる層間絶縁層を重ね、次いで絶縁層で全体を覆い積層し、色調の異なる絶縁層の界面まで実装部品を含め研磨することで薄型化及び厚みを揃えるうえでは有効である。
【００１８】
図２は本発明の実施の形態を示したものである。
まず、図２（ａ）に示したように、絶縁層１ａの表裏に配線回路２及び実装ランド２ａが形成された内層基板１を、サブトラクティブ法等の常法の加工により得る。絶縁層１ａとしては、ガラス織布、あるいは不織布にエポキシ樹脂、ポリイミド樹脂、ＢＴ（ビスマレイイミド−トリアジン）樹脂、オレフィン樹脂等を含浸したものが挙げられ、配線回路２及び実装ランド２ａとしては、一般的な銅等の金属が好ましい。次いで、実装ランド２ａを除いた所望のパターンのソルダーレジスト３を形成した後、はんだペーストを実装ランド２ａに印刷する。次いで、当該実装ランド２ａにチップ型抵抗体４を図１（ｂ）のように通常とは逆向きに、すなわち、支持体１５を上側に位置せしめると共に、抵抗体５をランド側にして配置した後、リフロー工程により当該実装ランド２ａとチップ型抵抗体４の側面電極１７とをはんだ６で接続する。これにより、図２（ａ）チップ型抵抗体４が両面に実装された内層基板１を得る。
【００１９】
次に、図２（ａ）の内層基板１の両面に、７ａ、７ｂ、７ｃの３層構造とした層間絶縁層７を図２（ｂ）のように配置する。層間絶縁層７ａは、後にチップ型抵抗体４を薄型化する際の指標となる厚さを有する層であり、当該チップ型抵抗体４の位置に対応する部位に開口部８を有するものである。層間絶縁層７ｂは、当該層間絶縁層７ａと色調が異なり、研磨可能領域を示す機能を有する層で、層間絶縁層７ａと同様の開口部８を有するものである。層間絶縁層７ｃは、当該層間絶縁層７ｂとは色調が異なり（層間絶縁層７ａと同色でも構わない）、当該開口部８の形成によりできた間隙を埋めると共に、層間絶縁層７ａから７ｃを積層した際に、チップ型抵抗体４が埋まる程度の厚さを有するものである。確実にチップ型抵抗体４を層間絶縁層で埋めることで、積層の際の圧力が直接当該チップ型抵抗体４にかからないため破損することがなくなり歩留まりが向上する。ここで絶縁層７ｃの色調を絶縁層７ｂと異なる色調にした理由は、各層間絶縁層を積層する際、当該絶縁層７ａの開口部内に僅かに層間絶縁層７ｃの樹脂が流れ込んだ場合、層間絶縁層７ｃと７ｂとが同色であると研磨可能領域の境界線が不鮮明となるためである。当該層間絶縁層７ａから７ｃの種類としては、内層基板１の絶縁層１ａと同様なものが挙げられ、層間絶縁層７ａは、開口部８を樹脂で埋める必要があるため、Ｂステージ（半硬化状態）のものを使用し、層間絶縁層７ｂは、層間絶縁層７ａの開口部に層間絶縁層７ｂの樹脂が入らないようにＣステージ（硬化済）のものを使用し、層間絶縁層７ｃは、層間絶縁層７ａと同様のものを用いることができる。また、層間絶縁層７ａ及び７ｂの開口部８は、金型によるパンチング、ＮＣドリル、レーザ加工等により形成できる。以上の層間絶縁層７ａから７ｃの層間絶縁層をプレスプレート９により積層プレスすることによって、図２（ｃ）の状態の積層板を得る。
【００２０】
次に、図２（ｃ）の積層板をバフ研磨、平面研磨、マシニングセンター、ベルト研磨等の手段によって、層間絶縁層７ａの層が露出するまで研磨を行う。これにより、研磨で薄くなった層間絶縁層７（ａ）と並行で、且つ所望の厚さに研磨されたチップ型抵抗体４が形成された図２（ｄ）の状態の積層板を得る。
【００２１】
次に、図２（ｄ）の積層板に第二絶縁層１０及び導体箔１１、あるいは両者は予め積層した樹脂付き銅箔を積層することによって、図２（ｅ）の積層体を得る。次いで当該導体箔１１に回路形成を施し、図２（ａ）から図２（ｅ）の工程を繰り返すことによって、図２（ｆ）に示すようなチップ型抵抗体４が内蔵された多層プリント配線板１２を得る。表裏の導通及び各層間の導通は、貫通スルーホールを設けたり、各層間をＩＶＨ、ＢＶＨで接続し各層の導通を得ても構わない（図示せず）。
【００２２】
斯かる本発明の実施の形態によれば、層間絶縁層７の厚みを実装したチップ型抵抗体よりも高くすることで、積層時のプレス圧力が直接チップ型抵抗体にかかることを防ぎ、更に色調の異なった層間絶縁層を研磨領域として設けているため、チップ型抵抗体４が破損することなく、精度よく薄型化できる。
【００２３】
【発明の効果】
本発明によれば、トリミング等による抵抗値調整を行うことなく、また、経時変化の少ない安定した抵抗値を有するチップ型抵抗体を内蔵した多層プリント配線板を得ることができる。
【図面の簡単な説明】
【図１】チップ型抵抗体の実装構造を説明するための概略断面図。
【図２】本発明の実施の形態を説明するための概略断面工程図。
【符号の説明】
１：内層基板
２：配線回路
３：ソルダーレジスト
４：チップ型抵抗体
５：抵抗体
６：はんだ
７：層間絶縁層
７ａ、７ｂ、７ｃ：層間絶縁層
８：開口部
９：プレスプレート
10：第二の絶縁層
11：導体箔
12：多層プリント配線板
【発明の属する技術分野】
本発明は、内層に抵抗体を備えた多層プリント配線板の製造方法に関する。
【０００２】
【従来の技術】
携帯型の情報端末機器においては小型・高密度化が益々進み、これによりプリント配線板に搭載される部品点数は増加の一途を辿り、その反面、小型・薄型化が要求されていることから、部品をプリント配線板の表面に実装するだけでは、対応できなくなってきた。
【０００３】
このような状況を回避する方法として、多層プリント配線板の内部に、印刷法、蒸着法等によって抵抗体を形成するという方法が既に知られている。
しかし、形成された抵抗体は、所定の抵抗値になるようにトリミング調整が必要であり、大変手間のかかるものであった。また、トリミングで初期抵抗値をある程度の範囲に納めることができたとしても、経時変化により抵抗値が安定し難いという問題を有していた。
【０００４】
従って、安定した抵抗値を有する抵抗体を形成するためには、製品として規格化されたチップ型抵抗体を多層プリント配線板の内部に実装する方法が考えられる。
しかし、部品を実装した後、層間絶縁層を部品とほぼ等しい収納領域を形成して設けた場合、積層の際に部品に負荷がかかり、部品が割れてしまうという問題が発生する。
【０００５】
更に、携帯端末機器に使用される多層プリント配線板は、小型でかつ薄型のものが要求され、絶縁層の厚みは数十μｍ程度であり、部品の厚みが数百μｍのチップ型抵抗体を多層プリント配線板の内部に埋設することは不可能であった。
【０００６】
【発明が解決しようとする課題】
そこで、本発明者は、チップ型抵抗体の構造が、その厚さの大部分を占めるセラミックス等の支持体上に抵抗体が形成されていることに着目し、本発明を完成するに至った。
【０００７】
本発明の目的は、トリミング等による抵抗値調整を行うことなく、また、経時変化の少ない安定した抵抗値を有する抵抗体を内蔵した多層プリント配線板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、チップ型抵抗体を、その支持体を上側に位置せしめると共に、その抵抗体をランド側にして内層基板に実装する工程と；前記実装後の内層基板に層間絶縁層を積層する工程と；前記積層後の積層板を研磨する工程と；前記研磨後の積層板に絶縁層を介在せしめて導体層を形成する工程とを有することを特徴とするチップ型抵抗体を内蔵した多層プリント配線板の製造方法により上記目的を達成したものである。
【０００９】
また、本発明は、特に前記層間絶縁層につき、チップ型抵抗体が実装された部分を開口せしめ、かつ層間絶縁層の高さを実装されたチップ型抵抗体よりも高くすることにより上記目的を達成したものである。斯かる構成により積層工程でのプレスの圧力が直接チップ型抵抗体にかからず実装したチップ型抵抗体が割れることがない。
【００１０】
また、本発明は、特に前記層間絶縁層の積層につき、部品実装部分に開口部の設けられた少なくとも２枚以上の色調の異なる絶縁層を積層すると共に、当該層間絶縁層と開口部を覆う絶縁層を更に積層することにより上記目的を達成したものである。
【００１１】
また、本発明は、特に前記層間絶縁層を積層後、色調の異なる層間絶縁層の界面まで実装されたチップ型抵抗体も含め研磨し薄くすることにより上記目的を達成したものである。
【００１２】
色調の異なる層間絶縁層を積層し、当該色調の異なる絶縁層の界面まで実装したチップ型抵抗体を含め厚みが薄くなるまで研磨することによって、プリント配線板のトータルの厚みを薄くすることができ、また、色調の異なる層間絶縁層を使用することで研磨する厚みが精度よく加工することが可能になる。
【００１３】
【発明の実施の形態】
本発明の実施の形態を図１乃至図２を用いて説明する。
図１は、チップ型抵抗体の実装構造を説明する断面図で、（ａ）は従来の実装構造を示し、（ｂ）は本発明における実装構造を示している。
【００１４】
チップ型抵抗体４は、セラミックス基材等からなる支持体１５、当該支持体１５上に離間して形成された導体１６、当該離間した導体１６の間を接続するように形成された抵抗体５、当該抵抗体５を保護するための保護層１８、側面に形成された側面電極１７からなり、通常は図１（ａ）のように支持体１５を抵抗体５の下側、すなわちランド側にして、実装ランド２ａと側面電極１７とはんだ６で接続し、当該チップ型抵抗体４を実装していた。
【００１５】
本発明は、図１（ｂ）のように、チップ型抵抗体４を通常の実装構造と逆に、すなわち、支持体１５を上側に位置せしめると共に、抵抗体５をランド側にして実装した後、支持体１５を研磨して薄くすることによって、当該チップ型抵抗体４の薄型化を計ることでよりチップ型抵抗体を多層プリント配線板に内蔵し易くしたものである。
【００１６】
また、チップ型抵抗体４を実装後、部品実装部分に開口部を設けた層間絶縁層を積層する際、実装した当該チップ型抵抗体４より層間絶縁層の高さが高い方が、積層プレスで圧着する際、直接チップ型抵抗体４に圧力がかからないため、実装したチップ型抵抗体４が破損することがないため有効である。
【００１７】
更に、チップ型抵抗体を実装した後、部品実装部分に開口部を設けた２枚以上の色調の異なる層間絶縁層を重ね、次いで絶縁層で全体を覆い積層し、色調の異なる絶縁層の界面まで実装部品を含め研磨することで薄型化及び厚みを揃えるうえでは有効である。
【００１８】
図２は本発明の実施の形態を示したものである。
まず、図２（ａ）に示したように、絶縁層１ａの表裏に配線回路２及び実装ランド２ａが形成された内層基板１を、サブトラクティブ法等の常法の加工により得る。絶縁層１ａとしては、ガラス織布、あるいは不織布にエポキシ樹脂、ポリイミド樹脂、ＢＴ（ビスマレイイミド−トリアジン）樹脂、オレフィン樹脂等を含浸したものが挙げられ、配線回路２及び実装ランド２ａとしては、一般的な銅等の金属が好ましい。次いで、実装ランド２ａを除いた所望のパターンのソルダーレジスト３を形成した後、はんだペーストを実装ランド２ａに印刷する。次いで、当該実装ランド２ａにチップ型抵抗体４を図１（ｂ）のように通常とは逆向きに、すなわち、支持体１５を上側に位置せしめると共に、抵抗体５をランド側にして配置した後、リフロー工程により当該実装ランド２ａとチップ型抵抗体４の側面電極１７とをはんだ６で接続する。これにより、図２（ａ）チップ型抵抗体４が両面に実装された内層基板１を得る。
【００１９】
次に、図２（ａ）の内層基板１の両面に、７ａ、７ｂ、７ｃの３層構造とした層間絶縁層７を図２（ｂ）のように配置する。層間絶縁層７ａは、後にチップ型抵抗体４を薄型化する際の指標となる厚さを有する層であり、当該チップ型抵抗体４の位置に対応する部位に開口部８を有するものである。層間絶縁層７ｂは、当該層間絶縁層７ａと色調が異なり、研磨可能領域を示す機能を有する層で、層間絶縁層７ａと同様の開口部８を有するものである。層間絶縁層７ｃは、当該層間絶縁層７ｂとは色調が異なり（層間絶縁層７ａと同色でも構わない）、当該開口部８の形成によりできた間隙を埋めると共に、層間絶縁層７ａから７ｃを積層した際に、チップ型抵抗体４が埋まる程度の厚さを有するものである。確実にチップ型抵抗体４を層間絶縁層で埋めることで、積層の際の圧力が直接当該チップ型抵抗体４にかからないため破損することがなくなり歩留まりが向上する。ここで絶縁層７ｃの色調を絶縁層７ｂと異なる色調にした理由は、各層間絶縁層を積層する際、当該絶縁層７ａの開口部内に僅かに層間絶縁層７ｃの樹脂が流れ込んだ場合、層間絶縁層７ｃと７ｂとが同色であると研磨可能領域の境界線が不鮮明となるためである。当該層間絶縁層７ａから７ｃの種類としては、内層基板１の絶縁層１ａと同様なものが挙げられ、層間絶縁層７ａは、開口部８を樹脂で埋める必要があるため、Ｂステージ（半硬化状態）のものを使用し、層間絶縁層７ｂは、層間絶縁層７ａの開口部に層間絶縁層７ｂの樹脂が入らないようにＣステージ（硬化済）のものを使用し、層間絶縁層７ｃは、層間絶縁層７ａと同様のものを用いることができる。また、層間絶縁層７ａ及び７ｂの開口部８は、金型によるパンチング、ＮＣドリル、レーザ加工等により形成できる。以上の層間絶縁層７ａから７ｃの層間絶縁層をプレスプレート９により積層プレスすることによって、図２（ｃ）の状態の積層板を得る。
【００２０】
次に、図２（ｃ）の積層板をバフ研磨、平面研磨、マシニングセンター、ベルト研磨等の手段によって、層間絶縁層７ａの層が露出するまで研磨を行う。これにより、研磨で薄くなった層間絶縁層７（ａ）と並行で、且つ所望の厚さに研磨されたチップ型抵抗体４が形成された図２（ｄ）の状態の積層板を得る。
【００２１】
次に、図２（ｄ）の積層板に第二絶縁層１０及び導体箔１１、あるいは両者は予め積層した樹脂付き銅箔を積層することによって、図２（ｅ）の積層体を得る。次いで当該導体箔１１に回路形成を施し、図２（ａ）から図２（ｅ）の工程を繰り返すことによって、図２（ｆ）に示すようなチップ型抵抗体４が内蔵された多層プリント配線板１２を得る。表裏の導通及び各層間の導通は、貫通スルーホールを設けたり、各層間をＩＶＨ、ＢＶＨで接続し各層の導通を得ても構わない（図示せず）。
【００２２】
斯かる本発明の実施の形態によれば、層間絶縁層７の厚みを実装したチップ型抵抗体よりも高くすることで、積層時のプレス圧力が直接チップ型抵抗体にかかることを防ぎ、更に色調の異なった層間絶縁層を研磨領域として設けているため、チップ型抵抗体４が破損することなく、精度よく薄型化できる。
【００２３】
【発明の効果】
本発明によれば、トリミング等による抵抗値調整を行うことなく、また、経時変化の少ない安定した抵抗値を有するチップ型抵抗体を内蔵した多層プリント配線板を得ることができる。
【図面の簡単な説明】
【図１】チップ型抵抗体の実装構造を説明するための概略断面図。
【図２】本発明の実施の形態を説明するための概略断面工程図。
【符号の説明】
１：内層基板
２：配線回路
３：ソルダーレジスト
４：チップ型抵抗体
５：抵抗体
６：はんだ
７：層間絶縁層
７ａ、７ｂ、７ｃ：層間絶縁層
８：開口部
９：プレスプレート
10：第二の絶縁層
11：導体箔
12：多層プリント配線板
Claims (4)
- チップ型抵抗体を、その支持体を上側に位置せしめると共に、その抵抗体をランド側にして内層基板に実装する工程と；前記実装後の内層基板に層間絶縁層を積層する工程と；前記積層後の積層板を研磨する工程と；前記研磨後の積層板に絶縁層を介在せしめて導体層を形成する工程とを有することを特徴とするチップ型抵抗体を内蔵した多層プリント配線板の製造方法。
- 前記記載の層間絶縁層は、チップ型抵抗体が実装された部分が開口され、かつ層間絶縁層の高さが実装されたチップ型抵抗体よりも高いことを特徴とする請求項１記載のチップ型抵抗体を内蔵した多層プリント配線板の製造方法。
- 前記記載の層間絶縁層の積層は、部品実装部分に開口部の設けられた少なくとも２枚以上の色調の異なる絶縁層を積層すると共に、当該層間絶縁層と開口部を覆う絶縁層を更に積層することを特徴とする請求項２記載のチップ型抵抗体を内蔵した多層プリント配線板の製造方法。
- 前記記載の研磨は、色調の異なる層間絶縁層の界面まで実装されたチップ型抵抗体も含め研磨し薄くすることを特徴とする請求項３記載のチップ型抵抗体を内蔵したプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002029167A JP4015858B2 (ja) | 2002-02-06 | 2002-02-06 | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002029167A JP4015858B2 (ja) | 2002-02-06 | 2002-02-06 | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234579A JP2003234579A (ja) | 2003-08-22 |
| JP4015858B2 true JP4015858B2 (ja) | 2007-11-28 |
Family
ID=27773587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002029167A Expired - Lifetime JP4015858B2 (ja) | 2002-02-06 | 2002-02-06 | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4015858B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093493A (ja) * | 2004-09-27 | 2006-04-06 | Cmk Corp | 部品内蔵型プリント配線板及びその製造方法 |
| JP5261974B2 (ja) * | 2007-05-08 | 2013-08-14 | 日本電気株式会社 | 部品内蔵実装基板 |
| JP2009283689A (ja) * | 2008-05-22 | 2009-12-03 | Dainippon Printing Co Ltd | 部品内蔵配線板の製造方法、部品内蔵配線板 |
| JP5354078B2 (ja) * | 2012-09-18 | 2013-11-27 | 大日本印刷株式会社 | 部品内蔵配線板の製造方法、部品内蔵配線板 |
-
2002
- 2002-02-06 JP JP2002029167A patent/JP4015858B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234579A (ja) | 2003-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6764931B2 (en) | Semiconductor package, method of manufacturing the same, and semiconductor device | |
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
| JP3726985B2 (ja) | 電子部品の製造方法 | |
| JP4208631B2 (ja) | 半導体装置の製造方法 | |
| JP3744383B2 (ja) | 複合配線基板及びその製造方法 | |
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| US20130220686A1 (en) | Multilayered printed wiring board and method for manufacturing the same | |
| US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
| US20110258850A1 (en) | Wiring substrate and method of manufacturing the same | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP4143609B2 (ja) | 配線基板の製造方法 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP4015858B2 (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
| JP4851652B2 (ja) | 配線基板及びその製造方法 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JP2004228397A (ja) | 積層チップコンデンサを内蔵した多層プリント配線板の製造方法 | |
| JP2001298274A (ja) | 電子回路構成体 | |
| TWI293236B (en) | Method for manufacturing a substrate embedded with an electronic component and device from the same | |
| JP2002176232A (ja) | アライメントマーク | |
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 | |
| JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
| JP4081718B2 (ja) | ブラインドビアを有する多層基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070914 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |