JP4143609B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4143609B2 JP4143609B2 JP2004572126A JP2004572126A JP4143609B2 JP 4143609 B2 JP4143609 B2 JP 4143609B2 JP 2004572126 A JP2004572126 A JP 2004572126A JP 2004572126 A JP2004572126 A JP 2004572126A JP 4143609 B2 JP4143609 B2 JP 4143609B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- core substrate
- substrate
- build
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims description 161
- 239000000758 substrate Substances 0.000 claims description 106
- 239000002184 metal Substances 0.000 claims description 95
- 229910052751 metal Inorganic materials 0.000 claims description 95
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 244000062793 Sorghum vulgare Species 0.000 claims 1
- 235000019713 millet Nutrition 0.000 claims 1
- 239000011888 foil Substances 0.000 description 35
- 238000000034 method Methods 0.000 description 29
- 239000004065 semiconductor Substances 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 238000007747 plating Methods 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000011889 copper foil Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000002313 adhesive film Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- 238000001179 sorption measurement Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000004308 accommodation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0391—Using different types of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/085—Using vacuum or low pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
本発明は配線基板の製造方法に関し、より詳細には高密度、低熱膨張、高剛性を備えた配線基板の製造方法に関する。
【背景技術】
【0002】
図12、13はコア基板の両面にビルドアップ法により配線パターンを形成した配線基板の一般的な製造方法を示す。
【0003】
図12は、両面に配線パターンが形成されるコア基板22の製造工程を示す。図12Aは、銅張り積層板からなる基板10を示す。この基板10は、ガラスクロス入りのエポキシ樹脂からなる基材10aの両面に銅箔11を被着したものである。図12Bは、基板10にドリル加工を施し、貫通孔12を形成した状態を示す。図12Cは、基板10の表裏面に形成される配線パターンの電気的導通をとるために、スルーホールめっき(銅めっき)を施した状態を示す。14がスルーホールめっきによって形成された銅めっき層である。
【0004】
図12Dは、貫通孔12を孔埋め用の樹脂16によって充填した状態を示す。図12Eは、次に、蓋めっきとして銅めっきを基板10の表面に施した状態を示す。この蓋めっきにより、樹脂16の端面を含む基板10の両面の全面が銅めっき層18によって被覆される。図12Fは、基板10の両面に被着している銅めっき層18、14および銅箔11をエッチングして基板10の両面に配線パターン20を形成し、コア基板22を形成した状態を示す。
【0005】
図13は、コア基板22の両面に配線パターンを形成して配線基板を製造するまでの製造工程を示す。図13Aは、コア基板22の両面にビルドアップ法によって配線パターン24を形成した状態を示す。26が絶縁層、28が層間で配線パターン24を電気的に接続するビアである。図13Bは、ビルドアップ層の表面に感光性のソルダーレジスト30を塗布し、露光および現像した状態を示す。図13Cは、配線パターン24の表面に、表面処理として無電解ニッケルめっきと無電解金めっきを施し、配線パターン24の露出面を保護めっき32によって被覆した状態を示す。図13Dは、配線パターン24の電極にはんだバンプ34を形成し、コア基板22の両面に配線パターン24が積層して形成された配線基板36を得た状態を示す。
【0006】
こうして得られた配線基板36は、基板10の基材に剛性の高いガラスクロス入りの樹脂材を使用しているから、高剛性に形成することが可能である。しかしながら、コア基板22を支持体としてビルドアップ法によって配線パターン24を形成する方法では、コア基板22に形成する貫通孔12を一定間隔以下に配置することができないため、配線基板の高密度化が制約される。
【0007】
また、配線基板を薄型に形成すると配線基板の電気的特性を改善することが可能であることから、最近は配線基板を薄型に形成することが求められている。しかしながら、配線基板を薄型にするためにコア基板を薄くしたとすると、薄いコア基板を搬送するために特殊な製造ラインが必要になるといった問題、コア基板を薄くすると基板全体としての剛性が低下するから、絶縁層や配線パターンを形成する加工工程で発生する応力によって基板の収縮やうねりといった変形が生じやすくなり、配線パターンを高密度に形成することが難しくなるという問題がある。また、コア基板を薄くすると、基板全体としての熱膨張係数が半導体チップの熱膨張係数からさらに隔たるようになり、配線基板に搭載された半導体チップとの間で熱応力が大きくあらわれるようになるという問題がある。配線基板の熱膨張係数を半導体チップの熱膨張係数に近づけるため、コア基板として半導体チップの熱膨張係数に近い低熱膨張係数の金属コアを使用することも考えられるが、この場合は、コア基板とビルドアップ層との間で熱応力が作用してビルドアップ層にクラックが生じるといった問題が生じる。
【0008】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、半導体チップの高密度化、高集積化に対応して高密度に配線パターンを形成することができ、また基板の低熱膨張化を図ること、あるいは基板の高剛性化を図ることによって、半導体チップとの間での熱応力を抑制しあるいは熱応力に耐えることができる配線基板の製造方法を提供するにある。
【発明の開示】
【0009】
本発明は、絶縁層を介して配線パターンが積層して形成されるビルドアップ層と、コア基板とを各々別個に作成し、これらビルドアップ層とコア基板とを組み合わせて配線基板を作成する配線基板の製造方法であって、平板状に形成された支持体上に、支持体から分離可能にビルドアップ層を形成し、前記コア基板を、前記ビルドアップ層に形成された配線パターンと電気的に接続して、前記支持体上に形成されたビルドアップ層に接合した後、前記ビルドアップ層を前記支持体から分離することによりコア基板にビルドアップ層が接合された基板を形成して、配線基板とすることを特徴とする。
【0010】
本発明によれば、ビルドアップ層とコア基板とを別個に作成することから、ビルドアップ層はコア基板に形成される貫通孔の寸法精度等に制約されずに、高密度に配線パターンを形成することができる。また、コア基板は適宜材料および製造方法を選択して高剛性に形成することができる。ビルドアップ層とコア基板の各々の特性を効果的に生かすことによって、高密度、低熱膨張、高剛性を備えた配線基板を実現することができる。
【発明を実施するための最良の形態】
【0011】
(実施形態1)
図1〜4は、本発明に係る配線基板の製造方法を示す説明図である。図1Aは、本発明方法において特徴的な製造工程であり、支持体100の両面に接着フィルム40を介して、第1の金属層41と第2の金属層42を積層して被覆する工程を示す。
【0012】
支持体100はビルドアップ法によって配線パターンを形成するための支持材として使用するもので、ビルドアップ層を形成した際に収縮や反りといった変形が生じない十分な強度を備えている材料によって形成する。本実施形態では、支持体100の基材100aとして0.3〜0.4mmの厚さのガラスクロス入りエポキシ樹脂基板を使用し、この樹脂基板の両面に厚さ9μmの銅箔11を被着したものを支持体100とした。この支持体100は配線基板を多数個取りするため大判の平板状に形成したものを使用する。
【0013】
接着フィルム40は第1の金属層41を支持体100の表面に接着して固定する作用をなすとともに、第2の金属層42の外周縁部を支持体100に接着する作用をなす。このため、接着フィルム40は支持体100の両面を各々全面にわたって被覆するように設けるとともに、第1の金属層41の外周縁の位置が第2の金属層42の外周縁の位置よりも若干内側に位置するように、第1の金属層41と第2の金属層42の外形寸法を設定して接着する。
【0014】
本実施形態においては、第1の金属層41には厚さ18μmからなる銅箔を使用し、第2の金属層42にはCr、Ti、Ni等の銅をエッチングするエッチング液によって侵されない金属を中間バリア層として厚さ18μmの銅箔を貼り合わせたものを使用している。
【0015】
図1Bは、支持体100の両面で、接着フィルム40を介して第1の金属層41と第2の金属層42を真空熱プレスした状態を示す。真空熱プレスとは、図1Aに示すワーク全体を真空吸引しながら、接着フィルム40を介して第1の金属層41と第2の金属層42を重ねて加熱および加圧する操作である。この真空熱プレスにより、第1の金属層41は接着層40aを介して支持体100の銅箔11の表面に接着され、第2の金属層42はその外周縁部で接着層40aを介して銅箔110に接着される。また、このときに、第1の金属層41と第2の金属層42とは互いに真空吸着する。真空吸着とは、第1の金属層41と第2の金属層42の真空吸着部分の真空が破れた場合に、第1の金属層41と第2の金属層42が剥離する吸着状態にあるということである。
【0016】
図1Cは、第2の金属層42の表面側の銅箔をエッチングして配線パターン43を形成した状態を示す。第2の金属層42には銅のエッチング液によっては侵されない中間バリア層42aが設けられているから、サブトラクト法によって銅箔をエッチングすることによって、容易に配線パターン43を形成することができる。
【0017】
図1Dは、次に、配線パターン43が形成されている支持体100の両面にビルドアップ法によって配線パターン44を形成した状態を示す。46が絶縁層、48がビアである。本実施形態では、図のようにビア48をフィルドビアとし、鉛直方向に柱状にビア48が連なるように形成している。
【0018】
図2は、支持体100の両面にビルドアップ層60が形成された積層体120の両面に、図12に示した方法によって形成したコア基板22を接合する工程を示す。前述したように、コア基板22は基板10にドリル加工等によって貫通孔を形成し、スルーホールめっきを施し、基板10の両面に配線パターン20を形成したものである。
【0019】
50は積層体120の両面にコア基板22を接合するために使用するプリプレグである。プリプレグ50にはビルドアップ層60とコア基板22とを電気的に接続するための導電性ペースト52を収容する収容孔が形成され、この収容孔に導電性ペースト52が充填されている。なお、プリプレグ50にかえて熱可塑性樹脂等からなる接着性を有する接着用フィルムを使用することができ、導電性ペースト52にかえてはんだ等の導電材を使用することも可能である。
【0020】
積層体120の両面にプリプレグ50とコア基板22とを位置合わせし(図2A)、プリプレグ50を介して積層体120とコア基板22とを接合する(図2B)。この接合操作により、導電性ペースト52を介して積層体120の配線パターン44とコア基板22の配線パターン20とが電気的に接続された状態になる。
【0021】
図3は、積層体120とコア基板22とを接合した接合体から、コア基板22の片面にビルドアップ層60が接合された基板130を分離する工程を示す。図3Aは、積層体120とコア基板22との接合体に対して、積層体120のコア部分である支持体100の外周縁部を切断して、コア基板22とビルドアップ層60とを積層体120から分離した状態を示す。第1の金属層41の外形線位置よりも若干内側に入った位置で接合体を切断することにより、第1の金属層41と第2の金属層42との間の真空吸着が破られ、第1の金属層41と第2の金属層42がその当接面から簡単に分離させることができる。ビルドアップ層60はプリプレグ50によってコア基板22に接合しているから、図3Bに示すように、コア基板22にビルドアップ層60が接合された基板130が得られる。
【0022】
次に、基板130の表面に露出している第2の金属層42の銅箔42bをエッチングによりすべて除去し(図3C)、銅箔42bを除去することによって露出した中間バリア層42aもすべて除去する(図3D)。中間バリア層42aには銅のエッチング液によって侵されない金属を使用しているから、銅箔42bあるいは中間バリア層42aは、各々選択的にエッチングして除去することができる。
【0023】
図4は、コア基板22に接合されたビルドアップ層60の外面に接続電極を形成して配線基板を形成する工程を示す。図4Aは、ビルドアップ層60の外表面に感光性のソルダーレジスト54を塗布し、露光および現像して接続電極を形成するためのランド部56およびコア基板22の下面の配線パターン20を露出させた状態を示す。図4Bは、ランド部56およびコア基板22の下面の配線パターン20の表面に無電解ニッケルめっきおよび無電解金めっきによる保護めっき58を形成した状態、図4Cは、ランド部56にはんだを印刷し、はんだリフローにより接続電極としてのはんだバンプ59を形成した状態を示す。
【0024】
図4Cは大判の基板の状態のものであり、この大判の基板を切断することによって個片の配線基板が得られる。
【0025】
本実施形態の配線基板の製造方法は、配線基板の配線層となるビルドアップ層60と配線基板のコアとなるコア基板22とを別個に製作し、後工程でビルドアップ層60とコア基板22とを組み合わせて配線基板を形成するものである。このようにビルドアップ層60とコア基板22とを各々別個に独立した工程で作成する方法であれば、ビルドアップ層60を形成する際には、コア基板22の制約を受けることなく配線パターン44を形成することが可能であり、高密度配線が可能なビルドアップ法の特徴を生かして配線パターン44を形成することができる。一方、コア基板22についても、基材として所要の剛性を備える素材や厚さを選択することができる。すなわち、本実施形態の配線基板の製造方法によれば、半導体チップを搭載する配線基板に求められる高密度化と高剛性化をともに満足する配線基板を確実に製造することが可能になる。
【0026】
なお、上記実施形態においてはコア基板22にスルーホールと配線パターン20を形成したが、コア基板22はスルーホールと配線パターンがないものであってもよい。したがって、プリプレグ50に導電性ペースト52等の導電材を設けなくてもよい。
【0027】
図5は、上述した方法によって形成した配線基板70に半導体チップ72を搭載した半導体装置の例を示す。この半導体装置は、半導体チップ72の搭載位置に合わせて素子搭載孔10bを設けたコア基板22を使用し、半導体チップ72を搭載した直下に回路部品74を搭載可能としたものである。コア基板22にこのような素子搭載孔10bを形成しておけば、キャパシター等の回路部品74はビルドアップ層60のみを介して半導体チップ72と電気的に接続されることになり、この素子搭載孔10bが形成された部分では配線基板は実質的に薄く形成されたこととなり、半導体チップ72と回路部品74とを接続する配線長を短くすることができ、高周波特性の優れた半導体装置として提供することが可能になる。
【0028】
(実施形態2)
本実施形態は、図12に示す方法によってコア基板10を形成した後、低熱膨張係数を有する金属箔をビルドアップ層に組み込むことによって、半導体チップの熱膨張係数に近づけた配線基板を製造する方法に関するものである。
【0029】
図6Aは、コア基板22の両面にビルドアップ層60を形成した状態を示す。44が配線パターン、46が絶縁層、48がビアである。
【0030】
図6Bは、42合金等の銅よりも小さな熱膨張係数を有する金属箔80の片面に接着剤層82が被着された接着剤付金属箔84に、ドリル加工、レーザ加工、エッチング加工等により孔84aを形成した状態を示す。孔84aは接着剤付金属箔84をビルドアップ層60に接着した際に、ビルドアップ層60に形成されている配線パターン44と干渉しないように設ける。
【0031】
図6Cは、コア基板22に接着剤付金属箔84を位置合わせした状態、図6Dは、コア基板22に接着剤付金属箔84を熱圧着して貼り付けた状態を示す。
【0032】
図7Aは、ビルドアップ層60の表面に感光性のソルダーレジスト54を塗布し、露光および現像してランド部56を露出させた状態を示す。金属箔80はソルダーレジスト54に被覆されてビルドアップ層60に組み込まれる。図7Bは、ランド部56およびコア基板22の下面の配線パターン44の露出面を保護めっき58によって被覆した状態を示す。図7Cは、ランド部56にはんだを印刷し、はんだリフローによってはんだバンプ59を形成して配線基板とした状態を示す。
【0033】
本実施形態の配線基板は、コア基板22の両面に形成されたビルドアップ層60に低熱膨張係数を有する金属箔80が組み込まれていることによって、ビルドアップ層60の熱膨張係数を引き下げるとともに、配線基板全体としての熱膨張係数を半導体チップの熱膨張係数に近づけたものである。本実施形態ではビルドアップ層60の最外層に、低熱膨張係数を有する金属箔80を配置する構成としている。金属箔80を1層のみビルドアップ層60に組み込む場合は、このようにビルドアップ層60の最外層に組み込む方法が効果的である。
【0034】
図8〜10は、ビルドアップ層60の中間層に低熱膨張係数を有する金属箔80を組み込んだ配線基板を製造する方法を示す。
【0035】
図8Aは、コア基板22の両面にビルドアップ層60を中途層まで形成した状態を示す。低熱膨張係数を有する金属箔80を備えた接着剤付金属箔84を、ビルドアップ層60を形成したコア基板22の両面に位置合わせし(図8B)、コア基板22の両面に接着剤付金属箔84を貼り付ける(図8C)。接着剤付金属箔84を貼り付ける際に、接着剤層82を既設のビルドアップ層60に向けて貼り付けることによって、接着剤層82を介して金属箔80が接着される。
【0036】
図9Aは、フォトリソグラフィー法によって最外面の金属箔80をエッチングして所定のパターンに形成した状態を示す。80aがパターニングされた金属箔である。図9Bは、金属箔80aが形成されている層の表面を絶縁樹脂によって被覆して絶縁層46を形成した状態を示す。金属箔80aと絶縁層46aとの密着性を良好にするため、金属箔80aの表面に粗化処理を施してもよい。図9Cは、ビルドアップ法により下層の配線パターン44と電気的に接続するように上層の配線パターン44を形成した状態を示す。この工程では、接着剤層82と絶縁層46aが配線層間に設けられた絶縁層になる。金属箔80aは層間で配線パターン44を電気的に接続するビア48の配置を妨げないようなパターンに形成されている。
【0037】
図10Aは、ビルドアップ層60の表面に感光性のソルダーレジスト54を塗布し、露光および現像してランド部56を露出させた工程、図10Bは、ランド部56および配線パターン44の露出部に保護めっき58を設ける工程、図10Cは、ランド部56にはんだを印刷し、はんだリフローによってはんだバンプ59を形成して配線基板を形成する工程を示す。
【0038】
本実施形態の配線基板の製造方法によれば、ビルドアップ層60の中間層に低熱膨張係数を有する金属箔80aが組み込まれた配線基板を製造することができる。このように、ビルドアップ層60の中間層に金属箔80aを組み込むことによっても、配線基板全体としての熱膨張係数を半導体チップの熱膨張係数に近づけることが可能である。なお、ビルドアップ層60に組み込む金属箔80は1層に限らず、複数層に設けることができる。
【0039】
これらの配線基板の製造方法では、コア基板22の両面にビルドアップ層60を形成する際に、ビルドアップ法と同様な方法によって低熱膨張係数を有する金属箔80を埋設させることができ、ビルドアップによって配線パターンを形成する工程に金属箔80を組み込む工程を組み入れて配線基板を製造することができるという利点がある。
【0040】
図11は、低熱膨張係数を有する金属箔80を組み込んだ配線基板に半導体チップ72を搭載した半導体装置の例を示す。図示した配線基板はビルドアップ層60の最外層に金属箔80を組み込んだものである。低熱膨張係数の金属箔80を組み込むことによって配線基板の熱膨張係数を半導体チップの熱膨張係数に近づけることができ、半導体チップと配線基板との間で生じる熱応力を抑えることができ、信頼性の高い半導体装置として提供することが可能となる。
【図面の簡単な説明】
【0041】
図1A−Dは支持体の両面にビルドアップ層を形成する工程を示す説明図であり、図2A、Bは支持体とビルドアップ層との積層体とコア基板とを接合する工程を示す説明図であり、図3A−Dは積層体からコア基板とビルドアップ層との接合体を分離する工程を示す説明図であり、図4A−Cはコア基板とビルドアップ層とからなる配線基板を形成する工程を示す説明図であり、図5は配線基板に半導体チップを搭載した半導体装置の構成を示す断面図であり、図6A−Dは低熱膨張係数の金属箔をビルドアップ層に組み込む工程を示す説明図であり、図7A−Cは金属箔を組み込んだ配線基板を形成する工程を示す説明図であり、図8A−Cはビルドアップ層に金属箔を組み込む他の方法を示す説明図であり、図9A−Cは金属箔を組み込んでビルドアップ層を形成する工程を示す説明図であり、図10A−Cは金属箔を組み込んだ配線基板を形成する工程を示す説明図であり、図11は配線基板に半導体チップを搭載した半導体装置の構成を示す断面図であり、図12A−Fはコア基板を形成する従来方法を示す説明図であり、図13A−Dはコア基板の両面にビルドアップ層を形成した配線基板の製造工程を示す説明図である。
Claims (3)
- 絶縁層を介して配線パターンが積層して形成されるビルドアップ層と、コア基板とを各々別個に作成し、これらビルドアップ層とコア基板とを組み合わせて配線基板を作成する配線基板の製造方法であって、
平板状に形成された支持体上に金属層を真空吸着して該金属層の上にビルドアップ層を形成し、
前記コア基板を、前記ビルドアップ層に形成された配線パターンと電気的に接続して、前記ビルドアップ層に接合した後、
前記金属層と支持体との真空を破ることにより、前記支持体から前記金属層とともにコア基板にビルドアップ層が接合された基板を分離することによりコア基板にビルドアップ層が接合された基板を形成して、配線基板とすることを特徴とする配線基板の製造方法。 - 絶縁層を介して配線パターンが積層して形成されるビルドアップ層と、コア基板とを各々別個に作成し、これらビルドアップ層とコア基板とを組み合わせて配線基板を作成する配線基板の製造方法であって、
平板状に形成された支持体上に接着層を介して第1の金属層を接着し、該第1の金属層に第2の金属層を真空吸着し、該第2の金属層の上にビルドアップ層を形成し、
前記コア基板を、前記ビルドアップ層に形成された配線パターンと電気的に接続して、前記ビルドアップ層に接合した後、
前記第1の金属層と第2の金属層との間の真空を破ることにより、前記第1の金属層から前記第2の金属層とともにコア基板にビルドアップ層が接合された基板を分離することによりコア基板にビルドアップ層が接合された基板を形成して、配線基板とすることを特徴とする配線基板の製造方法。 - 第1の金属層よりも大判に形成された第2の金属層を使用し、第1の金属層に第2の金属層を真空吸着するとともに、第2の金属層の外周縁部を接着層を介して支持板に接着し、
前記第2の金属層の上にビルドアップ層を形成し、
コア基板をビルドアップ層に接合して積層体を形成した後、
前記第1の金属層の外周縁よりも内側位置で前記積層体を切断して、前記第1の金属層と第2の金属層との間の真空を破ることにより、前記第1の金属層から前記第2の金属層とともにコア基板にビルドアップ層が接合された基板を分離することを特徴とする請求項2記載の配線基板の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/006492 WO2004105454A1 (ja) | 2003-05-23 | 2003-05-23 | 配線基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008127142A Division JP4610633B2 (ja) | 2008-05-14 | 2008-05-14 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004105454A1 JPWO2004105454A1 (ja) | 2006-07-20 |
JP4143609B2 true JP4143609B2 (ja) | 2008-09-03 |
Family
ID=33463165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004572126A Expired - Fee Related JP4143609B2 (ja) | 2003-05-23 | 2003-05-23 | 配線基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7377030B2 (ja) |
JP (1) | JP4143609B2 (ja) |
CN (2) | CN100475004C (ja) |
WO (1) | WO2004105454A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4844391B2 (ja) * | 2004-05-21 | 2011-12-28 | 日本電気株式会社 | 半導体装置並びに配線基板及びその製造方法 |
JP2007027255A (ja) * | 2005-07-13 | 2007-02-01 | Fujitsu Ltd | 半導体実装基板及びその製造方法 |
JP4072176B2 (ja) | 2005-08-29 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
JP4897281B2 (ja) * | 2005-12-07 | 2012-03-14 | 新光電気工業株式会社 | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007335698A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 配線基板の製造方法 |
JP2007335700A (ja) * | 2006-06-16 | 2007-12-27 | Fujitsu Ltd | 配線基板の製造方法 |
KR100969412B1 (ko) * | 2008-03-18 | 2010-07-14 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
JP5284155B2 (ja) * | 2008-03-24 | 2013-09-11 | 日本特殊陶業株式会社 | 部品内蔵配線基板 |
US9230899B2 (en) | 2011-09-30 | 2016-01-05 | Unimicron Technology Corporation | Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure |
CN103066048B (zh) * | 2011-10-21 | 2015-11-25 | 欣兴电子股份有限公司 | 具有支撑体的封装基板、封装结构及其制法 |
JP5413693B2 (ja) * | 2012-02-06 | 2014-02-12 | 日立化成株式会社 | 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法 |
JP6054080B2 (ja) * | 2012-07-20 | 2016-12-27 | 新光電気工業株式会社 | 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体 |
JP2014086651A (ja) * | 2012-10-26 | 2014-05-12 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
US20140376195A1 (en) * | 2013-06-25 | 2014-12-25 | Qinglei Zhang | Methods of forming dual sided coreless package structures with land side capacitor |
JP2015035496A (ja) * | 2013-08-09 | 2015-02-19 | イビデン株式会社 | 電子部品内蔵配線板の製造方法 |
US9558790B1 (en) | 2016-03-24 | 2017-01-31 | HGST Netherlands B.V. | Hermetic sealing with high-speed transmission for hard disk drive |
WO2018123480A1 (ja) * | 2016-12-28 | 2018-07-05 | タツタ電線株式会社 | 放熱基板、放熱回路構成体、及びその製造方法 |
US10626646B1 (en) | 2019-05-21 | 2020-04-21 | Ford Global Technologies, Llc | Self-contained door hinge release |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6433945A (en) | 1987-07-29 | 1989-02-03 | Hitachi Chemical Co Ltd | Wiring board for mounting semiconductor element |
JPH0614594B2 (ja) * | 1988-08-31 | 1994-02-23 | 三井金属鉱業株式会社 | リジッドフレキシブルプリント配線板の製造方法 |
JPH0382193A (ja) * | 1989-08-25 | 1991-04-08 | Hitachi Chem Co Ltd | マルチワイヤー配線板の製造方法 |
JPH07106769A (ja) * | 1993-10-08 | 1995-04-21 | Ibiden Co Ltd | 電子部品搭載用多層基板の製造方法 |
USRE43509E1 (en) * | 1996-12-19 | 2012-07-17 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
US5798563A (en) * | 1997-01-28 | 1998-08-25 | International Business Machines Corporation | Polytetrafluoroethylene thin film chip carrier |
JP3724954B2 (ja) * | 1997-08-29 | 2005-12-07 | 株式会社東芝 | 電子装置および半導体パッケージ |
US7059049B2 (en) * | 1999-07-02 | 2006-06-13 | International Business Machines Corporation | Electronic package with optimized lamination process |
JP2001026747A (ja) | 1999-07-13 | 2001-01-30 | Kansai Paint Co Ltd | 有機溶剤系塗料組成物及びその塗膜を形成する方法 |
JP2001237512A (ja) * | 1999-12-14 | 2001-08-31 | Nitto Denko Corp | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 |
US6497943B1 (en) * | 2000-02-14 | 2002-12-24 | International Business Machines Corporation | Surface metal balancing to reduce chip carrier flexing |
JP2001267747A (ja) * | 2000-03-22 | 2001-09-28 | Nitto Denko Corp | 多層回路基板の製造方法 |
JP2002043500A (ja) | 2000-05-17 | 2002-02-08 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2002185139A (ja) * | 2000-12-15 | 2002-06-28 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP4863557B2 (ja) | 2001-03-07 | 2012-01-25 | イビデン株式会社 | 多層プリント配線板の製造方法 |
TW564533B (en) * | 2002-10-08 | 2003-12-01 | Siliconware Precision Industries Co Ltd | Warpage-preventing substrate |
JP3811680B2 (ja) * | 2003-01-29 | 2006-08-23 | 富士通株式会社 | 配線基板の製造方法 |
-
2003
- 2003-05-23 JP JP2004572126A patent/JP4143609B2/ja not_active Expired - Fee Related
- 2003-05-23 CN CNB03826515XA patent/CN100475004C/zh not_active Expired - Fee Related
- 2003-05-23 CN CN2008101782975A patent/CN101409239B/zh not_active Expired - Fee Related
- 2003-05-23 WO PCT/JP2003/006492 patent/WO2004105454A1/ja active Application Filing
-
2005
- 2005-11-04 US US11/266,480 patent/US7377030B2/en not_active Expired - Fee Related
-
2008
- 2008-02-14 US US12/068,992 patent/US7935891B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7935891B2 (en) | 2011-05-03 |
US7377030B2 (en) | 2008-05-27 |
US20080142256A1 (en) | 2008-06-19 |
WO2004105454A1 (ja) | 2004-12-02 |
US20060112544A1 (en) | 2006-06-01 |
JPWO2004105454A1 (ja) | 2006-07-20 |
CN101409239A (zh) | 2009-04-15 |
CN1771770A (zh) | 2006-05-10 |
CN101409239B (zh) | 2011-10-05 |
CN100475004C (zh) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4143609B2 (ja) | 配線基板の製造方法 | |
JP3811680B2 (ja) | 配線基板の製造方法 | |
JP3615727B2 (ja) | 半導体装置用パッケージ | |
JP4208631B2 (ja) | 半導体装置の製造方法 | |
TWI222201B (en) | Method of producing multilayered circuit board for semiconductor device | |
TWI507096B (zh) | 多層電路板及其製作方法 | |
JP4332162B2 (ja) | 配線基板の製造方法 | |
TWI413475B (zh) | 電氣結構製程及電氣結構 | |
JP2012191204A (ja) | プリント配線板の製造方法 | |
JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ | |
JP2009088469A (ja) | 印刷回路基板及びその製造方法 | |
JP2011199077A (ja) | 多層配線基板の製造方法 | |
JP4460341B2 (ja) | 配線基板およびその製造方法 | |
KR20070068268A (ko) | 배선 기판의 제조 방법 | |
JP3299679B2 (ja) | 多層配線基板及びその製造方法 | |
JP3981227B2 (ja) | 多層配線基板とその製造方法 | |
JP4266717B2 (ja) | 半導体装置の製造方法 | |
JP4597561B2 (ja) | 配線基板およびその製造方法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP4610633B2 (ja) | 配線基板の製造方法 | |
JP2019121766A (ja) | プリント配線板およびその製造方法 | |
KR100782956B1 (ko) | 배선 기판의 제조 방법 | |
JP2005072085A (ja) | 配線基板の製造方法、及び配線基板 | |
KR100801949B1 (ko) | 배선 기판의 제조 방법 | |
JP2006049536A (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4143609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |