WO2004105454A1 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
WO2004105454A1
WO2004105454A1 PCT/JP2003/006492 JP0306492W WO2004105454A1 WO 2004105454 A1 WO2004105454 A1 WO 2004105454A1 JP 0306492 W JP0306492 W JP 0306492W WO 2004105454 A1 WO2004105454 A1 WO 2004105454A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
build
metal layer
core substrate
wiring board
Prior art date
Application number
PCT/JP2003/006492
Other languages
English (en)
French (fr)
Inventor
Takashi Shuto
Kenji Takano
Kenji Iida
Kenichirou Abe
Keiji Arai
Kiyotaka Seyama
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to CN2008101782975A priority Critical patent/CN101409239B/zh
Priority to JP2004572126A priority patent/JP4143609B2/ja
Priority to PCT/JP2003/006492 priority patent/WO2004105454A1/ja
Priority to CNB03826515XA priority patent/CN100475004C/zh
Publication of WO2004105454A1 publication Critical patent/WO2004105454A1/ja
Priority to US11/266,480 priority patent/US7377030B2/en
Priority to US12/068,992 priority patent/US7935891B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Definitions

  • FIG. 1A shows a characteristic manufacturing step in the method of the present invention, in which a first metal layer 41 and a second metal layer 42 are provided on both surfaces of a support 100 with an adhesive film 40 interposed therebetween. The process of laminating and covering is shown.
  • 3A shows that, with respect to the bonded body of the laminated body 120 and the core substrate 22, the outer peripheral edge of the support body 100, which is the core part of the laminated body 120, is cut.
  • 2 shows a state in which the buildup layer 60 and the buildup layer 60 are separated from the laminate 120.
  • vacuum suction between the first metal layer 41 and the second metal layer 42 is reduced.
  • the first metal layer 41 and the second metal layer 42 can be easily separated from the contact surface by being broken. Since the pill-up layer 60 is bonded to the core substrate 22 by the pre-predator 50, a substrate 130 in which the pill-up layer 60 is bonded to the core substrate 22 is obtained as shown in FIG. 3B.
  • FIG. 8 to 10 show a method of manufacturing a wiring board in which a metal foil 80 having a low coefficient of thermal expansion is incorporated in an intermediate layer of the build-up layer 60.
  • FIG. 8A shows a state in which the build-up layers 60 are formed on both surfaces of the core substrate 22 up to an intermediate layer.
  • the metal foil with adhesive 84 provided with the metal foil 80 having a low coefficient of thermal expansion is positioned on both sides of the core substrate 22 on which the build-up layer 60 is formed (FIG. 8B). Adhere the metal foil with adhesive 84 on both sides (Fig. 8C).
  • the metal foil 80 is adhered via the adhesive layer 82 by attaching the adhesive layer 82 toward the existing pill-up layer 60. .
  • FIG. 9A shows a state in which a metal foil 80 on the outermost surface is etched into a predetermined pattern by a lithography method.
  • 80a is a patterned metal foil.
  • FIG. 9B shows a state in which the surface of the layer on which the metal foil 80a is formed is covered with an insulating resin to form an insulating layer 46.
  • the surface of the metal foil 80a may be subjected to a roughening treatment.
  • FIG. 9C shows a state in which the upper wiring pattern 44 is formed so as to be electrically connected to the lower wiring pattern 44 by the build-up method. In this step, the adhesive layer 82 and the insulating layer 46a become insulating layers provided between the wiring layers.
  • the metal foil 80a is formed in a pattern that does not hinder the arrangement of the vias 48 that electrically connect the wiring patterns 44 between the layers.
  • FIG. 10A shows a process in which a photosensitive solder resist 54 is coated on the surface of the build-up layer 60, and is exposed and developed to expose the land portion 56.
  • FIG. 10B is a process in which the land portion 5 is exposed.
  • Figure 10C is a process of printing solder on the land portion 56 and forming solder bumps 59 with one solder riff opening. Is shown.
  • a metal foil 80a having a low heat J3 Pang-zhang coefficient is incorporated in an intermediate layer of the build-up layer 60.
  • a metal foil 80a having a low heat J3 Pang-zhang coefficient is incorporated in an intermediate layer of the build-up layer 60.
  • the metal foil 80 incorporated in the build-up layer 60 is not limited to one layer, but may be provided in a plurality of layers.
  • a metal having a low thermal expansion coefficient is formed by a method similar to the pill-up method.
  • the metal foil 80 can be embedded, and there is an advantage that a wiring board can be manufactured by incorporating a step of incorporating the metal foil 80 into a step of forming a wiring pattern by build-up.

Abstract

　本発明は、絶縁層を介して配線パターンが積層して形成されるビルドアップ層と、コア基板とを各々別個に作成し、これらビルドアップ層とコア基板とを組み合わせて配線基板を作成する配線基板の製造方法であって、平板状に形成された支持体上に、支持体から分離可能にビルドアップ層を形成し、前記コア基板を、前記ビルドアップ層に形成された配線パターンと電気的に接続して、前記支持体上に形成されたビルドアップ層に接合した後、前記ビルドアップ層を前記支持体から分離することによりコア基板にビルドアップ層が接合された基板を形成して、配線基板とする。ビルドアップ層とコア基板とを別個に作成することによってビルドアップ層とコア基板の各々の特性を効果的に生かした配線基板として得られる。

Description

明 細 書
配線基板の製造方法 技術分野
本発明は配線基板の製造方法に関し、 より詳細には高密度、 低熱膨張、 高剛性 · を備えた配線基板の製造方法に関する。 背景技術
図 1 2、 1 3·はコア基板の両面にビルドアップ法により配線パターンを形成し た配線基板の一般的な製造方法を示す。
図 1 2は、 両面に配線パターンが形成されるコア基板 2 2の製造工程を示す。 図 1 2 Aは、 銅張り積層板からなる基板 1 0を示す。 この基板 1 0は、 ガラスク ロス入りのエポキシ樹脂からなる基材 1 0 aの両面に銅箔 1 1を被着したもので ある。 図 1 2 Bは、 基板 1 0にドリル加工を施し、 貫通孔 1 2を形成した状態を 示す。 図 1 2 Cは、 基板 1 0の表裏面に形成される配線パターンの電気的導通を とるために、 スルーホールめつき (銅めつき) を施した状態を示す。 1 4がスル —ホールめつきによって形成された銅めつき層である。
図 1 2 Dは、 貫通孔 1 2を孔埋め用の樹脂 1 6によって充填した状態を示す。 図 1 2 Eは、 次に、 蓋めつきとして銅めつきを基板 1 0の表面に施した状態を示 す。 この蓋めつきにより、 樹脂 1 6の端面を含む基板 1 0の両面の全面が銅めつ き層 1 8によって被覆される。 図 1 2 Fは、 基板 1 0の両面に被着している銅め つき層 1 8、 1 4および銅箔 1 1をエッチングして基板 1 0の両面に配線パター ン 2 0を形成し、 コア基板 2 2を形成した状態を示す。
図 1 3は、 コア基板 2 2の両面に配線パターンを形成して配線基板を製造する までの製造工程を示す。 図 1 3 Aは、 コア基板 2 2の両面にピルドアップ法によ つて配線パターン 2 4を形成した状態を示す。 2 6が絶縁層、 2 8が層間で配線 パターン 2 4を電気的に接続するビアである。 図 1 3 Bは、 ビルドアップ層の表 面に感光性のソルダーレジスト 3 0を塗布し、 露光および現像した状態を示す。 図 1 3 Cは、 配線パターン 2 4の表面に、 表面処理として無電解ニッケルめっき と無電解金めつきを施し、 配線パターン 2 4の露出面を保護めつき 3 2によって 被覆した状態を示す。 図 1 3 Dは、 配線パターン 2 4の電極にはんだバンプ 3 4 を形成し、 コア基板 2 2の両面に配線パターン 2 4が積層して形成された配線基 板 3 6を得た状態を示す。
こうして得られた配線基板 3 6は、 基板 1 0の基材に剛性の高いガラスクロス 入りの樹脂材を使用しているから、 高剛性に形成することが可能である。 しかし ながら、 コア基板 2 2を支持体としてビルドアップ法によって配線パターン 2 4 を形成する方法では、 コア基板 2 2に形成する貫通孔 1 2を一定間隔以下に配置 することができないため、 配線基板の高密度化が制約される。 · '
また、 配線基板を薄型に形成すると配線基板の電気的特性を改善することが可 能であることから、 最近は配線基板を薄型に形成することが求められている。 し かしながら、 配線基板を薄型にするためにコア基板を薄くしたとすると、 薄いコ ァ基板を搬送するために特殊な製造ラインが必要になるといった問題、 コア基板 を薄くする'と基板全体としての剛性が低下するから、 絶縁層や配線バタ一ンを形 成する加工工程で発生する応力によつて基板の収縮やうねりといつた変形が生じ やすくなり、 配線パターンを高密度に形成することが難しくなるという問題があ る。 また、 コア基板を薄くすると、 基板全体としての熱膨張係数が半導体チップ ,の熱膨張係数からさらに隔たるようになり、 配線基板に搭載された半導体チップ との間で熱応力が大きくあらわれるようになるという問題がある。 配線基板の熱 膨張係数を半導体チップの熱膨張係数に近づけるため、 コア基板として半導体チ ップの熱膨張係数に近い低熱膨張係数の金属コアを使用することも考えられるが、 この場合は、 コァ基板とビルドァップ層との間で熱応力が作用してビルドァップ 層にクラックが生じるといつた問題が生じる。
そこで、 本発明はこれらの課題を解決すべくなされたものであり、 その目的と するところは、 半導体チップの高密度化、 髙集積化に対応して高密度に配線パ夕 ーンを形成することができ、 また基板の低熱膨張化を図ること、 あるいは基板の 高剛性化を図ることによって、 半導体チップとの間での熱応力を抑制しあるいは 熱応力に耐えることができる配線基板の製造方法を提供するにある。 発明の開示
本発明は、 絶縁層を介して配線パ夕一ンが積層して形成されるビルドァップ層 と、 コア基板とを各々別個に作成し、 これらピルドアップ層とコア基板とを組み 合わせて配線基板を作成する配線基板の製造方法であって、 平板状に形成された 支持体上に、 支持体から分離可能にビルドアップ層を形成し、 前記コア基板を、 前記ビルドァップ層に形成された配線パターンと電気的に接続して、 前記支持体 上に形成されたビルドアップ層に接合した後、 前記ピ レドアツプ層を前記支持体 から分離することによりコァ基板にビルドアツプ層が接合された基板を形成して、 配線基板とすることを特徴とする。 '
本発明によれば、 ピルドアップ層とコア基板とを別個に作成することから、 ピ ルドアップ層はコア基板に形成される貫通孔の寸法精度等に制約されずに、 高密 度に配線パターンを形成することができる。 また、 コア基板は適宜材料および製 造方法を選択して高剛性に形成することができる。 ビルドアツプ層とコァ基板の 各々の特性を効果的に生かすことによって、 高密度、 低熱膨張、 高剛性を備えた 配線基板を実現することができる。
また、 コア基板の両面にビルドアップ層を形成してなる配線基板の製造方法に おいて、 前記ビルドアップ層を形成する際に、 銅よりも小さな熱膨張係数を有す る金属箔を、 ビルドァップ層に形成される配線パターンと干渉しない配置でピリレ ドアップ層に組み込むことを特徴とする。 この方法によれば、 ビルドアップ層に 低熱膨張係数の金属箔を組み込むことによって、 配線基板の熱膨張係数を下げる ことができ、半導体チップとの間で発生する熱応力を抑えた配線基板が得られる。 図面の簡単な説明
図 1 A— Dは支持体の両面にビルドァップ層を形成する工程を示す説明図であ り、 図 2 A、 Bは支持体とピルドアップ層との積層体とコア基板とを接合するェ 程を示す説明図であり、 図 3 A— Dは積層体からコァ基板とビルドアツプ層との 接合体を分離する工程を示す説明図であり、 図 4 A— Cはコァ基板とピルドアツ プ層とからなる配線基板を形成する工程を示す説明図であり、 図 5は配線基板に 半導体チップを搭載した半導体装置の構成を示す断面図であり、 図 6 A— Dは低 熱膨張係数の金属箔をピルドアツプ層に組み込む工程を示す説明図であり、 図 7 Λ— Cは金属箔を組み込んだ配線基板を形成する工程を示す説明図であり、 図 8 A— Cはビルドアツプ層に金属箔を組み込む他の方法を示す説明図であり、 図 9 A— Cは金属箔を組み込んでビルドアップ層を形成する工程を示す説明図であり、 図 1 O A— Cは金属箔を組み込んだ配線基板を形成する工程を示す説明図であり、 図 1 1は配線基板に半導体チップを搭載した半導体装置の構成を示す断面図であ り、 図 1 2 A— Fはコア基板を形成する従来方法を示す説明図であり、 図 1 3 A 一 Dはコァ基板の両面にビルドァップ層を形成した配線基板の製造工程を示す説 明図である。 発明を実施するための最良の形態
(実施形態 1 )
図 1〜 4は、本発明に係る配線基板の製造方法を示す説明図である。図 1 Aは、 本発明方法において特徴的な製造工程であり、 支持体 1 0 0の両面に接着フィル ム 4 0を介して、 第 1の金属層 4 1と第2の金属層 4 2を積層して被覆する工程 を示す。
支持体 1 0 0はビルドアップ法によって配線パターンを形成するための支持材 として使用.するもので、 ビルドァップ層を形成した際に収縮や反りといった変形 が生じない十分な強度を備えている材料によって形成する。 本実施形態では、 支 持体 1 0 0の基材 1 0 0 aとして 0 . 3〜0 . 4 mmの厚さのガラスクロス入り エポキシ樹脂基板を使用し、' この樹脂基板の両面に厚さ の銅箔 1 1を被着 しこものを支持体 1 0 0とした。 この支持体 1 0 0は配線基板を多数個取りする ため大判の平栎状に形成したものを使用する。 ―
接着フィルム 4 0は第 1の金属層 4 1を支持体 1 0 0の表面に接着して固定す る作用をなすとともに、 第 2の金属層 4 2の外周縁部を支持体 1 0 0に接着する 作用をなす。 このため、 接着フィルム 4 0は支持体 1 0 0の両面を各々全面にわ たって被覆するように設けるとともに、 第 1の金属層 4 1の外周縁の位置が第 2 の金属層 4 2の外周縁の位置よりも若干内側に位置するように、 第 1の金属層 4 1と第 2の金属層 4 2の外形寸法を設定して接着する。 本実施形態においては、 第 1の金属層 4 1には厚さ 1 8 mからなる銅箔を使 用し、 第 2の金属層 4 2には C r、 T〖、 N i等の銅をエッチングするエツチン グ液によって侵されない金属を中間バリア層として厚さ 1 8 mの銅箔を貼り合 わせたものを使用している。
図 1 Bは、 支持体 1 0 0の両面で、 接着フィルム 4 0を介して第 1の金属層 4 1と第 2の金属層 4 2を真空熱プレスした状態を示す。 真空熱プレスとは、 図 1 Aに示すワーク全体を真空吸引しながら、 接着フィルム 4 0を介して第 1の金属 層 4 1と第 2の金属層 4 2を重ねて加熱および加圧する操作である。 この真空熱 プレスにより、 第 1の金属層 4 1は接着層 4 0 aを介して支持体 1 0 0の銅箔 1 . 1の表面に接着され、 第 2の金属層 4 2はその外周縁部で接着層 4 0 aを介して 銅箔 1 1 0に接着される。 また、 このときに、 第 1の金属層 4 1と第 2の金属層 4 2とは互いに真空吸着する。 真空吸着とは、 第 1の金属層 4 1と第 2の金属層 4 2の真空吸着部分の真空が破れた場合に、 第 1の金属層 4 1と第 2の金属層 4 2が剥離する吸着状態にあるということである。
図 1 Cは、 第 2の金属層 4 2の表面側の銅箔をエッチングして配線パターン 4 3を形成した状態を示す。 第 2の金属層 4 2には銅のエッチング液によっては侵 されない中間バリア層 4 2 aが設けられているから、 サブトラクト法によって銅 箔をエッチングすることによって、 容易に配線パターン 4 3を形成することがで きる。
図 1 Dは、 次に、 配線パターン 4 3が形成されている支持体 1 0 0の両面にビ ルド'アップ法によって配線パターン 4 4を形成した状態を示す。 4 6が絶縁層、 4 8がビアである。 本実施形態では、 図のようにピア 4 8をフィルドビアとし、 鉛直方向に柱状にビア 4 8が連なるように形成している。
図 2は、 支持体 1 0 0の両面にピルドァップ層 6 0が形成された積層体 1 2 0 の両面に、 図 1 2に示した方法によって形成したコア基板 2 2を接合する工程を 示す。 前述したように、 コア基板 2 2は基板 1 0にドリル加工等によって貫通孔 を形成し、.スルーホールめつきを施し、 基板 1 0の両面に配線パターン 2 0を形 成したものである。
5 0は積層体 1 2 0の両面にコア基板 2 2を接合するために使用するプリプレ グである。 プリプレダ 5 0にはピルドアップ層 6 0とコア基板 2 2とを電気的に 接続するための導電性ペースト 5 2を収容する収容孔が形成され、 この収容孔に 導電性ペースト 5 2が充填されている。 なお、 プリプレダ 5 0にかえて熱可塑性 樹脂等からなる接着性を有する接着用フィルムを使用することができ、 導電性べ 一スト 5 2にかえてはんだ等の導電材を使用することも可能である。
積層体 1 2 0の両面にプリプレダ 5 0とコア基板 2 2とを位置合わせし （図 2 A)、プリプレダ 5 0を介して積層体 1 2 0とコア基板 2 2とを接合する（図 2 B)。 この接合操作により、 導電性ペース卜 5 2を介して積層体 1 2 0の配線パターン 4 4とコア基板 2 2の配線パターン 2 0とが電気的に接続された状態になる。 図 3は、 積層体 1 2 0とコア基板 2 2とを接合した接合体から、 コア基板 2 2 の片面にピルドアップ層 6 0が接合された基板 1 3 0を分離する工程を示す。 図 3 Aは、 積層体 1 2 0とコア基板 2 2との接合体に対して、 積層体 1 2 0のコア 部分である支持体 1 0 0の外周縁部を切断して、 コア基板 2 2とビルドアップ層 6 0とを積層体 1 2 0から分離した状態を示す。 第 1の金属層 4 1の外形線位置 よりも若干内側に入った位置で接合体を切断することにより、 第 1の金属層 4 1 と第 2の金属層 4 2との間の真空吸着が破られ、 第 1の金属層 4 1と第 2の金属 屬 4 2がその当接面から簡単に分離させることができる。 ピルドアップ層 6 0は プリプレダ 5 0によってコア基板 2 2に接合しているから、図 3 Bに示すように、 コァ基板 2 2にピルドァップ層 6 0が接合された基板 1 3 0が得られる。
次に、 基板 1 3 0の表面に露出している第 2の金属層 4 2の銅箔 4 2 bをエツ チングによりすベて除去し（図 3 C)、銅箔 4 2 bを除去することによって露出し た中間バリア層 4 2 aもすベて除去する（図 3 D)。中間バリア層 4 2 aには銅の エッチング液によって侵されない金属を使用しているから、 銅箔 4 2 bあるいは 中間バリア層 4 2 aは、 各々選択的にエッチングして除去することができる。 図 4は、 コア基板 2 2に接合されたピルドアップ層 6 0の外面に接続電極を形 成して配線基板を形成する工程を示す。 図 4 Aは、 ビルドアップ層 6 0の外表面 に感光性のソルダーレジスト 5 4を塗布し、 露光および現像して接続電極を形成 するためのランド部 5 6およびコア基板 2 2の下面の配線パターン 2 0を露出さ せた状態を示す。 図 4 Bは、 ランド部 5 6およびコァ基板 2 2の下面の配線パ夕 —ン 2 0の表面に無電解二ッケルめっきおよび無電解金めっきによる保護めつき
5 8を形成した状態、 図 4 Cは、 ランド部 5 6にはんだを印刷し、 はんだリフロ —により接続電極としてのはんだバンプ 5 9を形成した状態を示す。
図 4 Cは大判の基板の状態のものであり、 この大判の基板を切断することによ つて個片の配線基板が得られる。
本実施形態の配線基板の製造方法は、 配線基板の配線層となるビルドアツプ層
6 0と配線基板のコァとなるコア基板 2 2とを別個に製作し、 後工程でピルドァ ップ層 6 0とコア基板 2 2とを組み合わせて配線基板を形成するものである。 こ のようにピルドアップ層 6 0とコア基板 2 2とを各々別個に独立した工程で作成 する方法であれば、 ビルドァップ層ら 0を形成する際には、 コァ基板 2 2の制約 を受けることなく配線パターン 4 4を形成することが可能であり、 高密度配線が 可能なピルドァップ法の特徴を生かして配線パターン 4 4を形成することができ る。 一方、 コア基板 2 '2についても、 基材として所要の剛性を備える素材や厚さ
'を選択することができる。すなわち、本実施形態の配線基板の製造方法によれば、 半導体チップを搭載する配線基板に求められる高密度ィヒと高剛性化をともに満足 する配線基板を確実に製造することが可能になる。
なお、 上記実施形態においてはコア基†反 2 2にスル一ホールと配線パターン 2 0を形成したが、 コア基板 2 2はスルーホールと配線パターンがないものであつ てもよい。 したがって、 プリプレダ 5 0に導電性ペースト 5 2等の導電材を設け なくてもよい。
図 5は、 上述した方法によって形成した配線基板 7 0に半導体チップ 7 2を搭 載した半導体装置の例を示す。 この半導体装置は、 半導体チップ 7 2の搭載位置 に合わせて素子搭載孔 1 0 bを設けたコア基板 2 2を使用し、 半導体チップ 7 2 を搭載した直下に回路部品 7 4を搭載可能としたものである。 コア基板 2 2にこ のような素子搭載孔 1 0 bを形成しておけば、 キャパシター等の回路部品 7 4は ビルドアツプ層 6 0のみを介して半導体チップ 7 2と電気的に接続されることに なり、 この素子搭載孔 1 0 bが形成された部分では配線基板は実質的に薄く形成 されたこととなり、 半導体チップ 7 2と回路部品 7 4とを接続する配線長を短く することができ、 高周波特性の優れた半導体装置として提供することが可能にな る。
(実施形態 2 )
本実施形態は、 図 1 2に示す方法によってコア基板 1 0を形成した後、 低熱膨 張係数を有する金属箔をビルドァップ層に組み込むことによって、 半導体チップ の熱膨張係数に近づけた配線基板を製造する方法に関するものである。
図 6 Aは、 コア基板 2 2の両面にビルドアップ層 6 0を形成した状態を示す。 4 4が配線パターン、 4 6が絶縁層、 4 8がビアである。
図 6 Bは、 4 2合金等の銅よりも小さな熱膨張係数を有する金属箔 8 0の片面 に接着剤層 8 2が被着された接着剤付金属箔 8 4に、 ドリ.ル加ェ、 レーザ加工、 · エッチング加工等により孔 8 4 aを形成した状態を示す。'孔 8 4 aは接着剤付金 属箔 8 4をビルドアツプ層 6 0に接着した際に、 ビルドアツプ層 6 0に形成され ている配線パターン 4 4と干渉しないように設ける。
図 6 Cは、 コァ基板 2 2に接着剤付金属箔 8 4を位置合わせした状態、 図 6 D は、 コア基板 2 2に接着剤付金属箔 8 4を熱圧着して貼り付けた状態を示す。 図 7 Aは、 ビルドアツプ層 6 0の表面に感光性のソルダーレジスト 5 4を塗布 し、 露光および現像してランド部 5 6を露出させた状態を示す。 金属箔 8 0はソ ルダーレジスト 5 4に被覆されてピルドアップ層 6 0に組み込まれる。図 7 Bは、 ランド部 5 6およびコア基板 2 2の下面の配線パターン 4 4の露出面を保護めつ 'き 5 8によって被覆した状態を示す。図 7 Cは、ランド部 ·5 6にはんだを印刷し、 はんだリフ口一によってはんだバンプ 5 9を形成して配線基板とした状態を示す。 本実施形態の配線基板は、 コア基板 2 2の両面に形成されたビルドアップ層 6 0に低熱膨張係数を有する金属箔 8 0が組み込まれていることによって、 ビルド アップ層 6 0の熱膨張係数を引き下げるとともに、 配線基板全体としての熱膨張 係数を半導体チップの熱膨張係数に近づけたものである。 本実施形態ではビルド ァップ層 6 0の最外層に、 低熱膨張係数を有する金属箔 8 0を配置する構成とし ている。 金属箔 8 0を 1層のみビルドアップ層 6 0に組み込む場合は、 このよう にビルドァップ層 6 0の最外層に組み込む方法が効果的である。
図 8〜 1 0は、 ビルドァップ層 6 0の中間層に低熱膨張係数を有する金属箔 8 0を組み込んだ配線基板を製造する方法を示す。 図 8 Λは、 コア基板 2 2の両面にビルドアップ層 6 0を中途層まで形成した状 態を示す。 低熱膨張係数を有する金属箔 8 0を備えた接着剤付金属箔 8 4を、 ビ ルドアップ層 6 0を形成したコア基板 2 2の両面に位置合わせし（図 8 B )、コア 基板 2 2の両面に接着剤付金属箔 8 4を貼り付ける（図 8 C)。接着剤付金属箔 8 4を貼り付ける際に、 接着剤層 8 2を既設のピルドアップ層 6 0に向けて貼り付 けることによって、 接着剤層 8 2を介して金属箔 8 0が接着される。
図 9 Aは、 フォ 1、リソグラフィ一法によって最外面の金属箔 8 0をエッチング して所定のパターンに形成した状態を示す。 8 0 aがパターニングされた金属箔 である。 図 9 Bは、 金属箔 ·8 0 aが形成されている層の表面を絶縁樹脂によって 被覆して絶縁層 4 6を形成した状態を示す。 金属箔 8 0 aと絶縁層 4 6 aとの密 着生を良好にするため、 金属箔 8 0 aの表面に粗化処理を施してもよい。 図 9 C は、 ビルドアップ法により下層の配線パターン 4 4と電気的に接続するように上 層の配線パターン 4 4を形成した状態を示す。 この工程では、 接着剤層 8 2と絶 縁層 4 6 aが配線層間に設けられた絶縁層になる。 金属箔 8 0 aは層間で配線パ ターン 4 4を電気的に接続するビア 4 8の配置を妨げないようなパターンに形成 されている。
図 1 0 Aは、 ビルドアツプ層 6 0の表面に感光性のソルダ一レジスト 5 4を塗 布し、 露光および現像してランド部 5 6を露出させた工程、 図 1 0 Bは、 ランド 部 5 6および配線パターン 4 4の露出部に保護めつき 5 8を設ける工程、 図 1 0 Cは、 ランド部 5 6にはんだを印刷し、 はんだリフ口一によってはんだバンプ 5 9を形成して配線基板を形成する工程を示す。
本実施形態の配線基板の製造方法によれば、 ビルドアツプ層 6 0の中間層に低 熱 J3彭張係数を有する金属箔 8 0 aが組み込まれた配線基板を製造することができ る。 このように、 ピルドアップ層 6 0の中間層に金属箔 8 0 aを組み込むことに よっても、 配線基板全体としての熱膨張係数を半導体チップの熱膨張係数に近づ けることが可能である。 なお、 ビルドアツプ層 6 0に組み込む金属箔 8 0は 1層 に限らず、 複数層に設けることができる。 ·
これらの配線基板の製造方法では、 コア基板 2 2の両面にビルドアップ層 6 0 を形成する際に、 ピルドアップ法と同様な方法によつて低熱膨張係数を有する金 属箔 8 0を埋設させることができ、 ビルドアップによって配線パターンを形成す る工程に金属箔 8 0を組み込む工程を組み入れて配線基板を製造することができ るという利点がある。
図 1 1は、 低熱膨張係数を有する金属箔 8 0を組み込んだ配線基板に半導体チ ップ 7 2を搭載した半導体装置の例を示す。 図示した配線基板はビルドアップ層 6 0の最外層に金属箔 8 0を組み込んだものである。 低熱膨張係数の金属箔 8 0 を組み込むことによつて配線基板の熱膨張係数を半導体チップの熱膨張係数に近 づけることができ、 半導体チップと配線基板との間で生じる熱応力を抑えること ができ、 信頼性の高い半導体装置として提供することが可能となる。 .

Claims

請 求 の 範 囲
1 . 絶縁層を介して配線パ夕一ンが積層して形成されるピルドアップ層と、 コ ァ基板とを各々別個に作成し、 これらピルドアップ層とコア基板とを組み合わせ て配線基板を作成する配線基板の製造方法であって、
平板状に形成された支持体上に、 支持体から分離可能にビルドァップ層を形成 し、
前記コア基板を、 前記ビルドアップ層に形成された配線パターンと電気的に接 続して、 前記支持体上に形成されたビルドアツプ層に接合した後、
前記ビルドァップ層を前記支持体から分離することによりコア基板にビルドァ ップ層が接合された基板を形成して、 配線基板とすることを特徴とする配線基板 の製造方法。
2 . 支持体上に金属層を真空吸着して該金属層の上にビルドアップ層を形成し、 コァ基板を前記ビルドアツプ層に接合した後、 前記金属層と支持体との真空を 破ることにより、 前記支持体から前記金属層とともにコァ基板にビルドァップ層 が接合された基板を分離することを特徴とする請求項 1記載の配線基板の製造方 法。
3 . 支持体上に接着層を介して第 1の金属屬を接着し、 該第 1の金属層に第 2 の金属層を真空吸着し、
該第 2の金属層の上にビルドァップ層を形成し、
コア基板をビルドアップ層に接合した後、 前記第 1の金属層と第 2の金属層と の間の真空を破ることにより、 前記第 1の金属層から前記第 2の金属層とともに コァ基板にビルドアツプ層が接合された基板を分離することを特徴とする請求項 1記載の配線基板の製造方法。
4. 第 1の金属層よりも大判に形成された第 2の金属層を使用し、 第 1の金属 層に第 2の金属層を真空吸着するとともに、 第 2の金属層の外周縁部を接着層を 介して支持板に接着し、
前記第 2の金属層の上にビルドアツプ層を形成し、
コァ基板をビルドアツプ層に接合して積層体を形成した後、
前記第 1の金属層の外周縁よりも内側位置で前記積層体を切断して、 前記第 1 の金属層と第 2の金属層との間の真空を破ることにより、 前記第 1の金属層から 前記第 2の金属層とともにコア基板にビルドァップ層が接合された基板を分離す ることを特徴とする請求項 3記載の配線基板の製造方法。
5 . —電気的絶縁性を有するフィルムに貫通孔が設けられ、 該貫通孔に導電材が 充填された接着用フィルムを用いて、 前記コア基板を前記支持体上に形成された ビルドアップ層に接合することにより、
前記コア基板と前記ビルドアップ層とを電気的に接続して接合することを特徴 とする請求項 1記載の配線基板の製造方法。
6 . ピルドアップ層を挟んで半導体チップの搭載位置に対向する位置に回路部 品を搭載する素子搭載孔が設けられたコァ基板を用いることを特徴とする請求項. 1記載の配線基板の製造方法。
7 . コア基板の両面にビルドアップ層を形成してなる配線基板の製造方法にお いて、
前記ビルドアップ層を形成する際に、 銅よりも小さな熱膨張係数を有する金属 箔を、 ビルドァップ層に形成される配線パターンと干渉しない配置でビルドァッ プ層に組み込むことを特徴とする配線基板の製造方法。 -
8 . 金属箔の片面に接着剤層が被着された接着剤付金属箔をビルドァップ層に 積層することにより、 ビルドアップ層に金属箔を組み込むことを特徴とする請求 項 7記載の配線基板の製造方法。
PCT/JP2003/006492 2003-05-23 2003-05-23 配線基板の製造方法 WO2004105454A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN2008101782975A CN101409239B (zh) 2003-05-23 2003-05-23 布线板制造方法
JP2004572126A JP4143609B2 (ja) 2003-05-23 2003-05-23 配線基板の製造方法
PCT/JP2003/006492 WO2004105454A1 (ja) 2003-05-23 2003-05-23 配線基板の製造方法
CNB03826515XA CN100475004C (zh) 2003-05-23 2003-05-23 布线板制造方法
US11/266,480 US7377030B2 (en) 2003-05-23 2005-11-04 Wiring board manufacturing method
US12/068,992 US7935891B2 (en) 2003-05-23 2008-02-14 Wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/006492 WO2004105454A1 (ja) 2003-05-23 2003-05-23 配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/266,480 Continuation US7377030B2 (en) 2003-05-23 2005-11-04 Wiring board manufacturing method

Publications (1)

Publication Number Publication Date
WO2004105454A1 true WO2004105454A1 (ja) 2004-12-02

Family

ID=33463165

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/006492 WO2004105454A1 (ja) 2003-05-23 2003-05-23 配線基板の製造方法

Country Status (4)

Country Link
US (2) US7377030B2 (ja)
JP (1) JP4143609B2 (ja)
CN (2) CN100475004C (ja)
WO (1) WO2004105454A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027255A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体実装基板及びその製造方法
JP2007158150A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP2012099857A (ja) * 2012-02-06 2012-05-24 Hitachi Chem Co Ltd 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
KR101319358B1 (ko) * 2005-08-29 2013-10-16 신꼬오덴기 고교 가부시키가이샤 다층 배선 기판 및 그 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844391B2 (ja) * 2004-05-21 2011-12-28 日本電気株式会社 半導体装置並びに配線基板及びその製造方法
JP2007335700A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US9230899B2 (en) 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
CN103066048B (zh) * 2011-10-21 2015-11-25 欣兴电子股份有限公司 具有支撑体的封装基板、封装结构及其制法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US20140376195A1 (en) * 2013-06-25 2014-12-25 Qinglei Zhang Methods of forming dual sided coreless package structures with land side capacitor
JP2015035496A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板の製造方法
US9558790B1 (en) 2016-03-24 2017-01-31 HGST Netherlands B.V. Hermetic sealing with high-speed transmission for hard disk drive
CN110088895B (zh) * 2016-12-28 2023-05-23 拓自达电线株式会社 散热基材、散热电路结构体及其制造方法
US10626646B1 (en) 2019-05-21 2020-04-21 Ford Global Technologies, Llc Self-contained door hinge release

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265198A (ja) * 1988-08-31 1990-03-05 Mitsui Mining & Smelting Co Ltd リジッドフレキシブルプリント配線板の製造方法
JPH0382193A (ja) * 1989-08-25 1991-04-08 Hitachi Chem Co Ltd マルチワイヤー配線板の製造方法
JPH07106769A (ja) * 1993-10-08 1995-04-21 Ibiden Co Ltd 電子部品搭載用多層基板の製造方法
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2002185139A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd プリント配線板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433945A (en) 1987-07-29 1989-02-03 Hitachi Chemical Co Ltd Wiring board for mounting semiconductor element
KR20000057687A (ko) * 1996-12-19 2000-09-25 엔도 마사루 프린트 배선판 및 그 제조방법
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JP3724954B2 (ja) * 1997-08-29 2005-12-07 株式会社東芝 電子装置および半導体パッケージ
US7059049B2 (en) * 1999-07-02 2006-06-13 International Business Machines Corporation Electronic package with optimized lamination process
JP2001026747A (ja) 1999-07-13 2001-01-30 Kansai Paint Co Ltd 有機溶剤系塗料組成物及びその塗膜を形成する方法
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP2002043500A (ja) 2000-05-17 2002-02-08 Ngk Spark Plug Co Ltd 配線基板
JP4863557B2 (ja) 2001-03-07 2012-01-25 イビデン株式会社 多層プリント配線板の製造方法
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265198A (ja) * 1988-08-31 1990-03-05 Mitsui Mining & Smelting Co Ltd リジッドフレキシブルプリント配線板の製造方法
JPH0382193A (ja) * 1989-08-25 1991-04-08 Hitachi Chem Co Ltd マルチワイヤー配線板の製造方法
JPH07106769A (ja) * 1993-10-08 1995-04-21 Ibiden Co Ltd 電子部品搭載用多層基板の製造方法
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2002185139A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd プリント配線板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027255A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体実装基板及びその製造方法
KR101319358B1 (ko) * 2005-08-29 2013-10-16 신꼬오덴기 고교 가부시키가이샤 다층 배선 기판 및 그 제조 방법
US9040836B2 (en) 2005-08-29 2015-05-26 Shinko Electric Industries Co., Ltd. Multilayered wiring board and method for fabricating the same
JP2007158150A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007335698A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 配線基板の製造方法
JP2012099857A (ja) * 2012-02-06 2012-05-24 Hitachi Chem Co Ltd 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法

Also Published As

Publication number Publication date
US7935891B2 (en) 2011-05-03
CN101409239A (zh) 2009-04-15
US7377030B2 (en) 2008-05-27
JPWO2004105454A1 (ja) 2006-07-20
CN100475004C (zh) 2009-04-01
CN101409239B (zh) 2011-10-05
CN1771770A (zh) 2006-05-10
US20080142256A1 (en) 2008-06-19
JP4143609B2 (ja) 2008-09-03
US20060112544A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
US7935891B2 (en) Wiring board manufacturing method
JP3811680B2 (ja) 配線基板の製造方法
JP3615727B2 (ja) 半導体装置用パッケージ
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ
TWI475932B (zh) 帶有補強材之配線基板
JP4332162B2 (ja) 配線基板の製造方法
TWI413475B (zh) 電氣結構製程及電氣結構
JP2012191204A (ja) プリント配線板の製造方法
TW201349957A (zh) 多層電路板及其製作方法
JP2011199077A (ja) 多層配線基板の製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
US8487192B2 (en) Printed wiring board and method for manufacturing the same
JP4460341B2 (ja) 配線基板およびその製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4597561B2 (ja) 配線基板およびその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP4610633B2 (ja) 配線基板の製造方法
KR100782956B1 (ko) 배선 기판의 제조 방법
KR100796981B1 (ko) 인쇄회로기판 제조방법
KR100801949B1 (ko) 배선 기판의 제조 방법
JP6387226B2 (ja) 複合基板
JP2004214273A (ja) 片面積層配線基板の製造方法
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2005079108A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

WWE Wipo information: entry into national phase

Ref document number: 2004572126

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11266480

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057021973

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003826515X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057021973

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 11266480

Country of ref document: US