JP2007158150A - 配線基板の製造方法及び電子部品実装構造体の製造方法 - Google Patents

配線基板の製造方法及び電子部品実装構造体の製造方法 Download PDF

Info

Publication number
JP2007158150A
JP2007158150A JP2005353142A JP2005353142A JP2007158150A JP 2007158150 A JP2007158150 A JP 2007158150A JP 2005353142 A JP2005353142 A JP 2005353142A JP 2005353142 A JP2005353142 A JP 2005353142A JP 2007158150 A JP2007158150 A JP 2007158150A
Authority
JP
Japan
Prior art keywords
wiring
metal foil
wiring layer
temporary substrate
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005353142A
Other languages
English (en)
Other versions
JP4897281B2 (ja
Inventor
Junichi Nakamura
順一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005353142A priority Critical patent/JP4897281B2/ja
Priority to KR1020060108201A priority patent/KR20070059945A/ko
Priority to TW095141489A priority patent/TWI399153B/zh
Priority to US11/595,916 priority patent/US7543374B2/en
Priority to CNA2006101467609A priority patent/CN1980542A/zh
Publication of JP2007158150A publication Critical patent/JP2007158150A/ja
Application granted granted Critical
Publication of JP4897281B2 publication Critical patent/JP4897281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0522—Using an adhesive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

【課題】仮基板の上に剥離できる状態でビルドアップ配線層を形成する配線基板の製造方法において、何ら不具合が発生することなく、信頼性よく低コストで製造できる方法を提供する。
【解決手段】ガラス不織布に樹脂を含侵させた仮基板１０の配線形成領域Ａの外周部に金属箔１２の周縁側を接着層１４で選択的に接着することにより、仮基板１０上に金属箔１２を仮固定し、その後に、金属箔の上にビルドアップ配線層を形成し、その構造体の接着層１４より内側部分を切断することにより、金属箔１２を仮基板１０から分離して、金属箔の上にビルドアップ配線層が形成された配線部材を得る。
【選択図】図４

Description

本発明は配線基板の製造方法及び電子部品実装構造体の製造方法に係り、さらに詳しくは、電子部品の実装基板に適用できる配線基板及びその配線基板に電子部品を実装するための電子部品実装構造体の製造方法に関する。
従来、電子部品が実装される配線基板として、仮基板の上に剥離できる状態で所要の配線層を形成した後に、配線層を仮基板から分離して配線基板を得る方法がある。特許文献１には、樹脂基板の上に銅箔をその周縁側のみを接着層で接着して形成し、その上にビルドアップ配線層を形成した後に、配線基板の接着層の内側部分を切断することにより、銅箔及びビルドアップ配線層を樹脂基板から分離して配線基板を得る方法が記載されている。
また、特許文献２には、キャリア板の上に、それより小さな剥型フィルムとキャリア板と同じ大きさのメタルベースを接着層で貼着し、メタルベースの上に金属パッドを形成した後に、配線基板の剥型フィルムの周縁部分を切断することによりメタルベースを剥型フィルム及びキャリア板から分離する方法が記載されている。
また、特許文献３には、コア基板の上に、第１の金属層の外周縁の位置が第２の金属層の外周縁の位置よりも内側になるように積層して両者を接着フィルムで接着し、第２の金属層の上にビルドアップ配線層を形成した後に、配線基板の第１の金属層の周縁部分を切断することにより第２の金属層及びビルドアップ配線層を第１の金属層及びコア基板から分離する方法が記載されている。
さらには、特許文献４には、上側に下地誘電体シートが設けられた基板の上に、第１誘誘電体シートとそれをくるむように配置される第２誘電体シートを形成し、それらの上に配線層を形成した後に、配線基板の第１誘電体シートの外周部分を切断することにより第１誘電体シートを下地誘電体シートが設けられた基板から分離する方法が記載されている。
特開２００５−２３６２４４号公報 特開２００４−８７７０１号公報 特開２００４−２３５３２３号公報 特開２００５−６３９８７号公報
しかしながら、上記した従来の製造方法では、仮基板の上に剥離できる状態でビルドアップ配線層を形成する一連の工程において、その構造内での熱膨張係数の違いにより製造時に熱がかかる際に熱応力によってビルドアップ配線層にしわが発生する場合があり、信頼性に関しては必ずしも十分とはいえない。
本発明は以上の課題を鑑みて創作されたものであり、仮基板の上に剥離できる状態でビルドアップ配線層を形成する配線基板の製造方法において、何ら不具合が発生することなく、信頼性よく低コストで製造できる配線基板の製造方法及びその配線基板に電子部品を容易に実装するための電子部品実装構造体の製造方法を提供することを目的とする。
上記課題を解決するため、本発明は配線基板の製造方法に係り、ガラス不織布に樹脂を含侵させた仮基板を用意する工程と、前記仮基板上の配線形成領域の外周部に金属箔の周縁側を接着層で選択的に接着することにより、前記仮基板の少なくとも片面に前記金属箔を仮固定する工程と、前記金属箔の上にビルドアップ配線層を形成する工程と、前記仮基板上に前記金属箔及びビルドアップ配線層が形成された構造体の前記接着層より内側部分を切断することにより、前記金属箔を前記仮基板から分離して、前記金属箔の上に前記ビルドアップ配線層が形成された配線部材を得る工程とを有することを特徴とする。
本発明では、仮基板としてガラス不織布に樹脂を含侵させたものを使用し、仮基板の配線形成領域の外周部に金属箔の周縁側を接着層で選択的に接着して金属箔を仮固定し、その上に所要のビルドアップ配線層を形成する。その後に、接着層が設けられた部分より内側部を切断することにより、金属箔及びビルドアップ配線層を仮基板から分離して配線部材を得る。
仮基板上に金属箔が部分的に接着されて仮固定される場合、金属箔上にビルドアップ配線層を形成する際に、仮基板とビルドアップ配線層との間で熱膨張係数が異なるとビルドアップ配線層にしわが発生しやすい。
本願発明者は、鋭意研究した結果、仮基板として、ビルドアップ配線層の熱膨張係数と近似するガラス不織布エポキシ樹脂基板を使用することにより、製造時に熱がかかるとしても、仮基板とビルドアップ配線層との熱膨張が同程度となりビルドアップ配線層にしわが発生する問題が解消されることを見出した。
本発明の一つの好適な形態では、配線部材を得た後に、金属箔が除去されてビルドアップ配線層の最下の配線層が露出する。そして、ビルドアップ配線層の最下又は最上の配線層が電子部品を実装するための内部接続パッドとなり、その反対側に露出する配線層が外部接続パッドとなる。
また、本発明の配線基板に電子部品を実装する場合は、金属箔及びビルドアップ配線層を仮基板から分離して配線部材を得た後に、下面側に金属箔を残した状態で配線部材の上面側に電子部品を実装し、その後に配線部材から金属箔を除去して最下の配線層を露出させて外部接続パッドとする。金属箔は補強材として機能するので、金属箔を除去した後に電子部品を実装する場合よりも、反りの影響を受けなくなって搬送や取り扱いが容易になるので、電子部品を信頼性よく実装することができる。
あるいは、仮基板上の金属箔の上にビルドアップ配線層を形成した後に、電子部品を実装し、その後に構造体を切断して仮基板と金属箔とを分離してもよい。この態様の場合も仮基板が存在する状態で電子部品が実装されるので、同様に反りの影響を受けることなく電子部品を信頼性よく実装することができる。
以上説明したように、本発明では、何ら不具合が発生することなくコア基板をもたない配線基板を製造することができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１〜図４は本発明の第１実施形態の配線基板の製造方法を順に示す断面図である。
図１（ａ）に示すように、まず、ガラス不織布にエポキシ樹脂を含侵させて構成されるガラス不織布エポキシ樹脂よりなる仮基板１０を用意する。本実施形態の特徴の一つは仮基板１０の熱膨張係数をその上方に形成されるビルドアップ配線層の熱膨張係数に近似させることにある。このため、上記したような材料からなる仮基板１０が採用され、その熱膨張係数は３０〜５０ｐｐｍ／℃である。また、仮基板１０の両面側には配線基板を得るための配線形成領域Ａがそれぞれ画定されている。配線形成領域Ａは、仮基板１０の両面側において一つずつ区画されてもよいし、複数で区画されていてもよい。
その後に、図１（ｂ）に示すように、厚みが１２〜１８μｍの銅箔１２（金属箔）を用意し、仮基板１０の配線形成領域Ａの外周部に銅箔１２の周縁側を接着層１４で選択的に接着することにより、仮基板１０の両面側全体に銅箔１２をそれぞれ仮固定する。このとき、銅箔１２は真空雰囲気で仮基板１０上に貼着され、銅箔１２の中央主要部には接着層１４が設けられていないので、その中央主要部では銅箔１２が仮基板１０の上に単に接触した状態となっている。このため、銅箔１２の中央主要部と仮基板１０とは、後に容易に分離できるようになっている。なお、銅箔１２の他に、アルミニウム箔などの薄膜金属材を使用することができる。
次いで、図１（ｃ）に示すように、仮基板１０の両面側に、所要部に開口部１６ｘが設けられためっきレジスト膜１６を形成する。さらに、銅箔１２をめっき給電層に利用する電解めっきにより、めっきレジスト膜１６の開口部１６ｘに金（Ａｕ）、ニッケル（Ｎｉ）、又はすず（Ｓｎ）などからなる第１配線層１８を形成する。その後に、図１（ｄ）に示すように、めっきレジスト膜１６が除去される。第１配線層１８は後に説明するように内部接続パッドＣ１として機能する。
続いて、図２（ａ）に示すように、仮基板１０の両面側に第１配線層１８を被覆する第１絶縁層２０をそれぞれ形成する。第１絶縁層２０の材料としては、エポキシ系樹脂、ポリイミド系樹脂などが使用される。第１絶縁層２０の形成方法の一例としては、仮基板１０の両面側に樹脂フィルムをそれぞれラミネートした後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより第１絶縁層２０を得る。
次いで、同じく図２（ａ）に示すように、仮基板１０の両面側の第１配線層１８が露出するように第１絶縁層２０をレーザなどで加工して第１ビアホール２０ｘをそれぞれ形成する。
なお、第１絶縁層２０は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、あるいは、スクリーン印刷により開口部が設けられた樹脂膜をパターニングしてもよい。
続いて、図２（ｂ）に示すように、仮基板１０の両面側に、第１ビアホール２０ｘを介して第１配線層１８に接続される銅（Ｃｕ）などからなる第２配線層１８ａを第１絶縁層２０上にそれぞれ形成する。第２配線層１８ａは、例えばセミアディティブ法により形成される。詳しく説明すると、まず、無電解めっき又はスパッタ法により、第１ビアホール２０ｘ内及び第１絶縁層２０の上にＣｕシード層（不図示）を形成した後に、第２配線層１８ａに対応する開口部を備えたレジスト膜（不図示）を形成する。次いで、Ｃｕシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にＣｕ層パターン（不図示）を形成する。続いて、レジスト膜を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、第２配線層１８ａを得る。
第２配線層１８ａの形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。
次いで、図２（ｃ）に示すように、同様な工程を繰り返すことにより、仮基板１０の両面側に、第２配線層１８ａを被覆する第２絶縁層２０ａをそれぞれ形成した後に、第２配線層１８ａ上の第２絶縁層２０ａの部分に第２ビアホール２０ｙをそれぞれ形成する。さらに、第２ビアホール２０ｙを介して第２配線層１８ａに接続される第３配線層１８ｂを仮基板１０の両面側の第２絶縁層２０ａ上にそれぞれ形成する。
続いて、図３（ａ）に示すように、仮基板１０の両面側に、第３配線層１８ｂ上に開口部２２ｘが設けられたソルダレジスト膜２２をそれぞれ形成する。これにより、ソルダレジスト膜２２の開口部２２ｘ内に露出する第３配線層１８ｂが外部接続パッドＣ２となる。なお、必要に応じてソルダレジスト膜２２の開口部２２ｘ内の第３配線層１８ｂにＮｉ／Ａｕめっき層などのコンタクト層を形成してもよい。
このようにして、仮基板１０上の銅箔１２の上に所要のビルドアップ配線層が形成される。上記した例では、３層のビルドアップ配線層（第１〜第３配線層１８〜１８ｂ）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。また、仮基板１０の片面のみにビルドアップ配線層を形成してもよい。
前述したように、本実施形態では、銅箔１２の周縁側が接着層１４で選択的に接着された状態で銅箔１２が仮基板１０上に仮固定されており、銅箔１２の中央主要部は仮基板１０に単に接触している状態となっている。このため、銅箔１２の上にビルドアップ配線層を形成するとき、仮基板１０とビルドアップ配線層の各熱膨張係数が大きく異なる場合、両者において熱膨張する度合が異なることからビルドアップ配線層にしわが発生しやすい。例えば、本実施形態と違って仮基板１０としてガラスクロス（織布）を含む樹脂基板を採用する場合、その熱膨張係数は１５〜１７ｐｐｍ／℃であり、ビルドアップ配線層の熱膨張係数（２０〜５０ｐｐｍ／℃）に比べてかなり小さい。このため、製造工程で熱がかかる際に、ビルドアップ配線層の方が大きく膨張することにより、ビルドアップ配線層にしわが発生しやすい。
しかしながら、本実施形態では、仮基板１０としてガラス不織布エポキシ樹脂基板を採用するので、その熱膨張係数は３０〜５０ｐｐｍ／℃であり、ビルドアップ配線層の平均の熱膨張係数（２０〜５０ｐｐｍ／℃）に近似させることができる。ビルドアップ配線層の配線層（Ｃｕ）の熱膨張係数は１８ｐｐｍ／℃程度であり、絶縁層（樹脂）の熱膨張係数は５０〜６０ｐｐｍ／℃である。このため、製造工程で熱がかかるとしても仮基板１０とビルドアップ配線層とが同程度で熱膨張するので、ビルドアップ配線層にしわが発生することが防止される。これにより、ビルドアップ配線層の製造歩留りや信頼性を向上させることができる。
次いで、図３（ｂ）に示すように、図３（ａ）の構造体の接着層１４より内側部分を切断することにより、接着層１４から外側部を廃棄する。これにより、図４（ａ）に示すように、仮基板１０と銅箔１２とが単に接触する配線形成領域Ａが得られ、銅箔１２及びその上に形成されたビルドアップ配線層を仮基板１０から分離することができる。このようにして、仮基板１０の両面側から銅箔１２とその上に形成されたビルドアップ配線層とからなる配線部材３０がそれぞれ得られる。
その後に、図４（ｂ）に示すように、配線部材３０の銅箔１２を第１配線層１８及び第１絶縁層２０に対して選択的に除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、第１配線層１８（Ａｕなど）及び第１絶縁層２０に対して銅箔１２を選択的にエッチングして除去することができる。
これにより、第１配線層１８の下面が露出して内部接続パッドＣ１が得られる。以上により、第１実施形態のコア基板をもたない配線基板１が製造される。なお、銅箔１２を除去せずにパターニングして第１配線層１８に接続される電極を形成してもよい。
本実施形態の好適な例では、図５（ａ）に示すように、仮基板１０上には複数の配線形成領域Ａが画定され、複数の配線形成領域Ａからなるブロック領域の外周部に接着層１４が設けられて銅箔１２が仮固定される。そして、接着層１４の内側部分を切断して銅箔１２を仮基板１０から分離し、銅箔１２を除去した後に回路部材３０を分割して個々の配線基板を得る。
あるいは、図５（ｂ）に示すように、仮基板１０の各配線形成領域Ａの外周部ごとに接着層１４を設けて銅箔１２を仮固定してもよい。この形態の場合は、各配線形成領域Ａの接着層１４の内側部分でそれぞれ切断し、銅箔１２を仮基板１０から分離して個々の回路部材３０を得た後に、銅箔１２が除去される。
また、本実施形態の配線基板１の好適な例では、内部接続パッドＣ１（第１配線層１８）に半導体チップが電気的に接続されて実装され、外部接続パッドＣ２（第３配線層１８ｂ）に外部接続端子が設けられる。
以上説明したように、本実施形態の配線基板の製造方法では、仮基板１０としてガラス不織布エポキシ樹脂基板を使用し、その上に銅箔１２の周縁側を接着層１４で接着して銅箔１２を仮固定し、その上に所要のビルドアップ配線層を形成する。その後に、接着層１４が設けられた部分より内側部を切断することにより、銅箔１２及びビルドアップ配線層を仮基板１０から分離して配線部材３０を得る。
前述したように、ガラス不織布エポキシ樹脂基板の熱膨張係数はビルドアップ配線層の熱膨張係数に近似しているので、製造時に熱がかかるとしても、仮基板１０とビルドアップ配線層との熱膨張が同程度となりビルドアップ配線層にしわが発生する問題が解消される。
（第２の実施の形態）
図６及び図７は本発明の第２実施形態の電子部品実装構造体の製造方法を示す断面図である。第２実施形態では、本発明の配線基板の製造方法の技術思想に基づいて、配線基板上に電子部品を実装する好適な方法について説明する。
図６（ａ）に示すように、まず、第１実施形態と同様に、ガラス不織布エポキシ樹脂よりなる仮基板１０を用意し、仮基板１０の配線形成領域Ａの外周部に銅箔１２の周縁側を接着層１４で選択的に接着することにより、銅箔１２を仮基板１０の両面側にそれぞれ仮固定する。さらに、仮基板１０の両面側の銅箔上に、開口部２２ｙが設けられたソルダレジスト膜２２ａを形成した後に、その開口部２２ｙに電解めっきによって第１配線層２８を形成する。第２実施形態では、第１実施形態の内部接続パッドＣ１と外部接続パッドＣ２が上下反転して配置され、第１配線層２８が外部接続パッドＣ２として機能する。
次いで、図６（ｂ）に示すように、第１実施形態と同様な方法により、仮基板１０の両面側において、第１配線層２８を被覆する第１絶縁層２０を形成した後に、第１絶縁層２０に設けた第１ビアホール２０ｘを介して第１配線層２８に接続される第２配線層２８ａを第１絶縁層２０の上にそれぞれ形成する。
続いて、図６（ｃ）に示すように、仮基板１０の両面側に、第２配線層２８ａを被覆する第２絶縁層２０ａを形成した後に、第２配線層２８ａ上の第２絶縁層２０ａの部分に第２ビアホール２０ｙをそれぞれ形成する。さらに、第２ビアホール２０ｙを介して第２配線層２８ａに接続される第３配線層２８ｂを仮基板１０の両面側の第２絶縁層２０ａの上にそれぞれ形成する。
次いで、図７（ａ）に示すように、第３配線層２８ｂ上に開口部２２ｚが設けられたソルダレジスト膜２２ｂを形成する。そして、第２実施形態では、第３配線層２８ｂの露出部が内部接続パッドＣ１となる。
次いで、同じく図７（ａ）に示すように、第１実施形態と同様に、図７（ａ）の構造体の接着層１４より内側部分を切断する．これにより、図７（ｂ）に示すように、銅箔１２の上にビルドアップ配線が形成された構造の配線部材３０を得る。さらに、バンプ４０ａを備えた半導体チップ４０（電子部品）を用意し、配線部材３０の上側の内部接続パッドＣ１（第３配線層２８ｂ）に半導体チップ４０のバンプ４０ａをフリップチップ接続する。さらに、半導体チップ４０の下側の隙間にアンダーフィル樹脂３９を充填する。
なお、電子部品として半導体チップ４０を例示したが、キャパシタ部品などの各種の電子部品を実装することができる。また、電子部品の実装方法は、フリップチップ実装の他にワイヤボンディング法などの各種の実装方法を採用してもよい。
本実施形態では、半導体チップ４０を実装する際に、配線部材３０には補強材として機能する銅箔１２が残っているので、反りの発生が防止されて搬送や取り扱いが容易となり、半導体チップ４０を信頼性よく実装することができる。
その後に、図７（ｃ）に示すように、配線部材３０から銅箔１２を除去することにより、下側に外部接続パッドＣ２（第１配線層２８）を露出させる。なお、搬送や取り扱いが問題にならない場合は、銅箔１２を除去した後に、半導体チップ４０を実装してもよい。
以上により、第２実施形態の電子部品実装構造体２（半導体装置）が得られる。
図８及び図９には、第２実施形態の変形例の電子部品実装構造体の製造方法が示されている。図８（ａ）に示すように、前述した図７（ａ）においてその構造体を切断する前に、半導体チップ４０のバンプ４０ａを両面側の内部接続パッドＣ１（第３配線層２８ｂ）にそれぞれフリップチップ接続してもよい。
その後に、図８（ｂ）に示すように、図８（ａ）の構造体の接着層１４より内側部分を切断する。これにより、図９（ａ）に示すように、銅箔１２が仮基板１０から分離され、銅箔１２とその上に形成されたビルドアップ配線層によって構成される配線部材３０に半導体チップ４０が実装された構造体が仮基板１０の両面側から得られる。さらに、図９（ｂ）に示すように、配線部材３０から銅箔１２を除去することにより、外部接続パッドＣ２（第１配線層２８）を露出させる。
変形例においても、仮基板１０上に設けられた配線部材３０に半導体チップを実装するので、反りなどの影響を受けることなく、半導体チップを信頼性よく実装することができる。
図７（ｃ）や図９（ｂ）では、外部接続方式をＬＧＡ（Land Grid Array）型として使用する例が示されており、外部接続パッドＣ２がランドとして使用される。ＢＧＡ（Ball Grid Array）型として使用する場合は、外部接続パッドＣ２にはんだボールなどが搭載されて外部接続端子が設けられる。また、ＰＧＡ（Pin Grid Array）型として使用する場合は、外部接続パッドＣ２にリードピンが設けられる。
図１（ａ）〜（ｄ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その１）である。 図２（ａ）〜（ｃ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その２）である。 図３（ａ）及び（ｂ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その３）である。 図４（ａ）及び（ｂ）は本発明の第１実施形態の配線基板の製造方法を示す断面図（その４）である。 図５（ａ）及び（ｂ）は本発明の第１実施形態の配線基板の製造方法に係る複数の配線形成領域と接着層を設ける領域の関係を示す平面図である。 図６（ａ）〜（ｃ）は本発明の第２実施形態の電子部品実装構造体の製造方法を示す断面図（その１）である。 図７（ａ）〜（ｃ）は本発明の第２実施形態の電子部品実装構造体の製造方法を示す断面図（その２）である。 図８（ａ）及び（ｂ）は本発明の第２実施形態の変形例の電子部品実装構造体の製造方法を示す断面図（その１）である。 図９（ａ）及び（ｂ）は本発明の第２実施形態の変形例の電子部品実装構造体の製造方法を示す断面図（その２）である。
符号の説明
１…配線基板、２…電子部品実装構造体、１０…仮基板、１２…銅箔、１４…接着層、１６…めっきレジスト膜、１６ｘ、２０ｚ，２２ｘ、２２ｙ,２２ｚ…開口部、１８，２８…第１配線層、１８ａ，２８ａ…第２配線層、１８ｂ，２８ｂ…第３配線層、２０…第１絶縁層、２０ａ…第２絶縁層、２０ｂ…第３絶縁層、２０ｘ，２０ｙ…ビアホール、２２，２２ａ，２２ｂ…ソルダレジスト膜、３０…配線部材、３９…アンダーフィル樹脂、Ａ…配線形成領域、Ｃ１…内部接続パッド、Ｃ２…外部接続パッド。

Claims (10)

  1. ガラス不織布に樹脂を含侵させた仮基板を用意する工程と、
    前記仮基板上の配線形成領域の外周部に金属箔の周縁側を接着層で選択的に接着することにより、前記仮基板の少なくとも片面に前記金属箔を仮固定する工程と、
    前記金属箔の上にビルドアップ配線層を形成する工程と、
    前記仮基板上に前記金属箔及びビルドアップ配線層が形成された構造体の前記接着層より内側部分を切断することにより、前記金属箔を前記仮基板から分離して、前記金属箔の上に前記ビルドアップ配線層が形成された配線部材を得る工程とを有することを特徴とする配線基板の製造方法。
  2. 前記配線部材を得る工程の後に、前記金属箔を除去する工程をさらに有することを特徴とする請求項１に記載の配線基板の製造方法。
  3. 前記仮基板の熱膨張係数は３０乃至５０ｐｐｍ／℃であり、前記ビルドアップ配線層の熱膨張係数は２０乃至５０ｐｐｍ／℃であることを特徴とする請求項１又は２に記載の配線基板の製造方法。
  4. 前記金属箔を除去する工程で露出する前記ビルドアップ配線層の最下の配線層が電子部品を実装するための内部接続パッドとなり、前記ビルドアップ配線層の最上の配線層が外部接続パッドとなることを特徴とする請求項２に記載の配線基板の製造方法。
  5. 前記金属箔を除去する工程で露出する前記ビルドアップ配線層の最下の配線層が外部接続パッドとなり、前記ビルドアップ配線層の最上の配線層が電子部品を実装するための内部接続パッドとなることを特徴とする請求項２に記載の配線基板の製造方法。
  6. 前記仮基板の両面側に、前記金属箔及び前記ビルドアップ配線層が形成され、前記仮基板の両面側から前記配線部材がそれぞれ得られることを特徴とする請求項１又は２に記載の配線基板の製造方法。
  7. 前記金属箔及び前記ビルドアップ配線層の配線層は銅からなり、前記ビルドアップ配線層の絶縁層は樹脂からなることを特徴とする請求項３に記載の配線基板の製造方法。
  8. ガラス不織布に樹脂を含侵させた仮基板を用意する工程と、
    前記仮基板上の配線形成領域の外周部に金属箔の周縁側を接着層で選択的に接着することにより、前記仮基板の少なくとも片面に前記金属箔を仮固定する工程と、
    前記金属箔の上にビルドアップ配線層を形成する工程と、
    前記仮基板上に前記金属箔及びビルドアップ配線層が形成された構造体の前記接着層より内側部分を切断することにより、前記金属箔を前記仮基板から分離して、前記金属箔の上に前記ビルドアップ配線層が形成された配線部材を得る工程と、
    前記配線部材の最上の前記配線層に電子部品を電気的に接続して実装する工程と、
    前記配線部材から前記金属箔を除去する工程とを有することを特徴とする電子部品実装構造体の製造方法。
  9. ガラス不織布に樹脂を含侵させた仮基板を用意する工程と、
    前記仮基板上の配線形成領域の外周部に金属箔の周縁側を接着層で選択的に接着することにより、前記仮基板の少なくとも片面に前記金属箔を仮固定する工程と、
    前記金属箔の上にビルドアップ配線層を形成する工程と、
    前記ビルドアップ配線層の最上の配線層に電気的に接続される電子部品を実装する工程と、
    前記仮基板上に前記金属箔及びビルドアップ配線層が形成された構造体の前記接着層より内側部分を切断することにより、前記金属箔を前記仮基板から分離して、前記金属箔上に形成された前記ビルドアップ配線層に前記電子部品が実装された配線部材を得る工程と、
    前記配線部材から前記金属箔を除去する工程とを有することを特徴とする電子部品実装構造体の製造方法。
  10. 前記仮基板の両面側に、前記金属箔及び前記ビルドアップ配線層が形成され、前記仮基板の両面側から前記配線部材がそれぞれ得られることを特徴とする請求項８又は９に記載の電子部品実装構造体の製造方法。
JP2005353142A 2005-12-07 2005-12-07 配線基板の製造方法及び電子部品実装構造体の製造方法 Active JP4897281B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005353142A JP4897281B2 (ja) 2005-12-07 2005-12-07 配線基板の製造方法及び電子部品実装構造体の製造方法
KR1020060108201A KR20070059945A (ko) 2005-12-07 2006-11-03 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법
TW095141489A TWI399153B (zh) 2005-12-07 2006-11-09 配線基板的製造方法及電子組件安裝結構的製造方法（一）
US11/595,916 US7543374B2 (en) 2005-12-07 2006-11-13 Method of manufacturing wiring substrate
CNA2006101467609A CN1980542A (zh) 2005-12-07 2006-11-22 制造布线基板的方法和制造电子元件安装结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005353142A JP4897281B2 (ja) 2005-12-07 2005-12-07 配線基板の製造方法及び電子部品実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2007158150A true JP2007158150A (ja) 2007-06-21
JP4897281B2 JP4897281B2 (ja) 2012-03-14

Family

ID=38129197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005353142A Active JP4897281B2 (ja) 2005-12-07 2005-12-07 配線基板の製造方法及び電子部品実装構造体の製造方法

Country Status (5)

Country Link
US (1) US7543374B2 (ja)
JP (1) JP4897281B2 (ja)
KR (1) KR20070059945A (ja)
CN (1) CN1980542A (ja)
TW (1) TWI399153B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040702A (ja) * 2009-08-18 2011-02-24 Kinko Denshi Kofun Yugenkoshi コアレスパッケージ基板及びその製造方法
JP2013535093A (ja) * 2010-05-20 2013-09-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー チップスタックを製造するための方法及びその方法を実施するためのキャリア
WO2014050662A1 (ja) * 2012-09-28 2014-04-03 日東電工株式会社 半導体装置の製造方法、及び、接着シート
JPWO2014119178A1 (ja) * 2013-01-30 2017-01-26 京セラ株式会社 実装構造体の製造方法
JP7474608B2 (ja) 2020-03-09 2024-04-25 アオイ電子株式会社 半導体装置の製造方法、および半導体封止体

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969412B1 (ko) * 2008-03-18 2010-07-14 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
US8104171B2 (en) 2008-08-27 2012-01-31 Advanced Semiconductor Engineering, Inc. Method of fabricating multi-layered substrate
TWI425900B (zh) * 2008-11-28 2014-02-01 Nan Ya Printed Circuit Board 無核心基板之製造方法及電路薄板之製造方法
TWI388018B (zh) * 2009-10-22 2013-03-01 Unimicron Technology Corp 封裝結構之製法
TWI416636B (zh) * 2009-10-22 2013-11-21 Unimicron Technology Corp 封裝結構之製法
CN102054714B (zh) * 2009-11-06 2012-10-03 欣兴电子股份有限公司 封装结构的制法
KR101067157B1 (ko) * 2009-11-13 2011-09-22 삼성전기주식회사 인쇄회로기판의 제조방법
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
TWI404482B (zh) * 2010-03-22 2013-08-01 Nan Ya Printed Circuit Board 電路板及其形成方法
TWI396491B (zh) * 2010-07-06 2013-05-11 Unimicron Technology Corp 線路板的製造方法
CN102339760B (zh) * 2010-07-14 2013-05-29 欣兴电子股份有限公司 封装结构的制作方法
TWI413475B (zh) 2011-03-09 2013-10-21 Subtron Technology Co Ltd 電氣結構製程及電氣結構
JP5861262B2 (ja) 2011-03-26 2016-02-16 富士通株式会社 回路基板の製造方法及び電子装置の製造方法
US8945329B2 (en) * 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
TWI417002B (zh) * 2011-09-19 2013-11-21 Unimicron Technology Corp 線路板及其製作方法
TWI423739B (zh) * 2011-09-23 2014-01-11 Au Optronics Corp 可撓式基板結構之製造方法
KR101234933B1 (ko) * 2012-03-28 2013-02-19 삼성전기주식회사 Ｌεｄ 모듈용 기판의 제조 방법 및 이에 따라 제조된 ｌεｄ 모듈용 기판
CN203151864U (zh) * 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9171739B1 (en) * 2014-06-24 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
US9502267B1 (en) 2014-06-26 2016-11-22 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9412624B1 (en) 2014-06-26 2016-08-09 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
TWI576025B (zh) * 2014-10-29 2017-03-21 矽品精密工業股份有限公司 基板結構及其製法
TWI567891B (zh) * 2015-01-30 2017-01-21 矽品精密工業股份有限公司 封裝基板之整版面結構
US9899239B2 (en) * 2015-11-06 2018-02-20 Apple Inc. Carrier ultra thin substrate
TWI582903B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI582921B (zh) * 2015-12-02 2017-05-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
EP3255665B1 (en) 2016-06-08 2022-01-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with component carrier and method for producing it
EP3302006A1 (en) 2016-09-30 2018-04-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising at least one heat pipe and method for producing said component carrier
CN108022897A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
CN108022896A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN109243980A (zh) * 2017-07-10 2019-01-18 华为技术有限公司 一种封装基板的制作方法及封装基板
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
WO2020121652A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04131228A (ja) * 1990-09-25 1992-05-01 Shin Kobe Electric Mach Co Ltd 複合積層板
JP2004128481A (ja) * 2002-07-31 2004-04-22 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
WO2004105454A1 (ja) * 2003-05-23 2004-12-02 Fujitsu Limited 配線基板の製造方法
JP2005166902A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005236244A (ja) * 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd 回路基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
KR100891269B1 (ko) * 2001-01-31 2009-04-06 소니 가부시끼 가이샤 반도체 장치 및 그 제조 방법
JP2004087701A (ja) 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
JP2005063987A (ja) 2003-08-08 2005-03-10 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04131228A (ja) * 1990-09-25 1992-05-01 Shin Kobe Electric Mach Co Ltd 複合積層板
JP2004128481A (ja) * 2002-07-31 2004-04-22 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
WO2004105454A1 (ja) * 2003-05-23 2004-12-02 Fujitsu Limited 配線基板の製造方法
JP2005166902A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005236244A (ja) * 2004-01-19 2005-09-02 Shinko Electric Ind Co Ltd 回路基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040702A (ja) * 2009-08-18 2011-02-24 Kinko Denshi Kofun Yugenkoshi コアレスパッケージ基板及びその製造方法
JP2013535093A (ja) * 2010-05-20 2013-09-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー チップスタックを製造するための方法及びその方法を実施するためのキャリア
WO2014050662A1 (ja) * 2012-09-28 2014-04-03 日東電工株式会社 半導体装置の製造方法、及び、接着シート
JPWO2014119178A1 (ja) * 2013-01-30 2017-01-26 京セラ株式会社 実装構造体の製造方法
JP7474608B2 (ja) 2020-03-09 2024-04-25 アオイ電子株式会社 半導体装置の製造方法、および半導体封止体

Also Published As

Publication number Publication date
US7543374B2 (en) 2009-06-09
TW200730064A (en) 2007-08-01
JP4897281B2 (ja) 2012-03-14
US20070124925A1 (en) 2007-06-07
TWI399153B (zh) 2013-06-11
CN1980542A (zh) 2007-06-13
KR20070059945A (ko) 2007-06-12

Similar Documents

Publication Publication Date Title
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US8093503B2 (en) Multilayer wiring board
JP2006278929A (ja) フレキシブル回路基板の製造方法
JP4213191B1 (ja) 配線基板の製造方法
JP5280032B2 (ja) 配線基板
JP2009152282A (ja) 集合配線基板及び半導体パッケージ
JP2019145673A (ja) 配線基板及びその製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
JP5734624B2 (ja) 半導体パッケージの製造方法
CN108257875B (zh) 芯片封装基板、芯片封装结构及二者的制作方法
KR100639737B1 (ko) 회로 장치의 제조 방법
JP4266717B2 (ja) 半導体装置の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP4696140B2 (ja) 配線基板の製造方法
JP2005123493A (ja) 配線基板及び素子実装基板
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JP2012114110A (ja) 多層配線基板の製造方法
JP5250055B2 (ja) 配線基板
JP2019016683A (ja) 配線基板及びその製造方法、半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111222

R150 Certificate of patent or registration of utility model

Ref document number: 4897281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3