JP5432354B2 - 配線基板製造用の仮基板及びその製造方法 - Google Patents

配線基板製造用の仮基板及びその製造方法 Download PDF

Info

Publication number
JP5432354B2
JP5432354B2 JP2012236242A JP2012236242A JP5432354B2 JP 5432354 B2 JP5432354 B2 JP 5432354B2 JP 2012236242 A JP2012236242 A JP 2012236242A JP 2012236242 A JP2012236242 A JP 2012236242A JP 5432354 B2 JP5432354 B2 JP 5432354B2
Authority
JP
Japan
Prior art keywords
metal foil
temporary substrate
layer
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012236242A
Other languages
English (en)
Other versions
JP2013030808A (ja
Inventor
一宏 大島
章夫 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012236242A priority Critical patent/JP5432354B2/ja
Publication of JP2013030808A publication Critical patent/JP2013030808A/ja
Application granted granted Critical
Publication of JP5432354B2 publication Critical patent/JP5432354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板製造用の仮基板及びその製造方法に関する。
従来、電子部品が実装される配線基板として、仮基板の上に剥離できる状態で所要のビルドアップ配線層を形成した後に、ビルドアップ配線層を仮基板から分離してコア基板をもたないコアレスタイプの配線基板を得る方法がある。
特許文献1には、樹脂基板の上に2枚の銅箔が剥離層で接着された構造のキャリア付銅箔を介してビルドアップ配線層を形成した後に、キャリア付銅箔の界面から剥離することにより、上側の銅箔及びビルドアップ配線層を樹脂基板から分離して配線基板を得る方法が記載されている。
また、特許文献2には、コア基板の上に、第1の金属層の外周縁の位置が第2の金属層の外周縁の位置よりも内側になるように積層して配置して両者を接着フィルムで接着し、第2の金属層の上にビルドアップ配線層を形成した後に、配線基板の第1の金属層の周縁部分を切断することにより第2の金属層及びビルドアップ配線層を第1の金属層及びコア基板から分離する方法が記載されている。
また、特許文献3には、プリプレグの上に下地層を介してそれより大きな金属箔を配置し、加熱・加圧してプリプレグから仮基板を得ると同時に仮基板上の周縁側に金属箔を接着し、金属箔の上にビルドアップ配線層を形成した後に、仮基板の周縁側を切断することにより、ビルドアップ配線層が形成された配線部材を得ることが記載されている。
特開2005−236244号公報 特開2004−235323号公報 特開2007−158174号公報
近年では、上記した配線基板の製造方法において、配線基板の両面側に微細な配線層(例えばライン:スペース=20:20μm)を形成し、両面側に配線層の接続部が露出するようにソルダレジストを形成する要求がある。
上記した特許文献1(図7〜図12)には、基板からビルドアップ配線層を分離した後に、ビルドアップ配線層の基板との分離面側に残された銅箔をパターニングして配線層を追加で形成する方法が記載されている。しかしながら、取り扱いを容易にするため比較的厚い(10〜40μm)厚みの銅箔を使用する必要があり、それをウェットエッチングによってパターン化するので、微細な配線層を形成することは困難である。
また、上記した特許文献2及び3では、基板からビルドアップ配線層を分離した後に、ビルドアップ配線層の下に残された銅箔を除去するようにしており、ビルドアップ配線層の基板との分離面側に微細な配線層を形成することに関しては考慮されていない。
本発明は以上の課題を鑑みて創作されたものであり、仮基板からビルドアップ配線層を分離して配線基板を得る製造方法で使用される新規な配線基板製造用の仮基板及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は配線基板製造用の仮基板に係り、仮基板本体と、前記仮基板本体の上に積層された下地層と、前記下地層の上に積層され、第1金属箔上に第2金属箔が仮接着された2層構造からなる剥離性積層金属箔とを有し、前記剥離性積層金属箔の大きさが前記下地層より一回り大きく、前記剥離性積層金属箔は、前記第1金属箔を前記下地層側に向けて積層され、かつ、第2金属箔の厚みは第1金属箔の厚みより厚く設定され、前記仮基板本体の表面に前記下地層と前記第1金属箔の周縁部とが接着されており、前記仮基板を使用して配線基板を製造する際に、前記剥離性積層金属箔から前記第2金属箔が除去され、表面に前記第1金属箔が露出した状態にすることを特徴とする。
本発明の一つの好適な態様では、仮基板の材料として半硬化状態のプリプレグが使用される。プリプレグの配線形成領域に下地層(金属箔、離型フィルム又は離型剤)が配置され、下地層より大きさが一回り大きな剥離性積層金属箔がプリプレグの配線形成領域の外側の外周部に接するように、剥離性積層金属箔が下地層を介してプリプレグ上に配置される。
剥離性積層金属箔は、仮基板側に配置される第1金属箔とそれより厚みが厚い第2金属箔とが剥離できる状態で仮接着されて構成され、両者の界面で剥離できるようになっている。
その後に、プリプレグ、下地層及び剥離性積層金属箔を加熱・加圧することにより、プリプレグを硬化させて仮基板を得ると同時に、仮基板上に下地層及び剥離性積層金属箔の周縁部を接着させる。このとき、下地層が金属箔の場合は、金属箔同士が重なる領域では、両者が単に密着した状態となっている。あるいは、仮基板としてプリプレグを使用しない場合は、リジッド基板の上に接着層によって下地層及び剥離性積層金属箔を同様に接着してもよい。
次いで、剥離性積層金属箔の外面側の第2金属箔を剥離することにより、仮基板に薄膜の第1金属箔を残す。続いて、第1金属箔の上にそれに接続される所要のビルドアップ配線層を形成する。さらに、仮基板上に下地層、第1金属箔及びビルドアップ配線層が形成された構造体の下地層の周縁に対応する部分を切断する。
これにより、下地層と第1金属箔とが重なる領域が得られ、下地層と第1金属箔とを容易に分離することができる。このようにして、仮基板から第1金属箔を分離することによって第1金属箔の上にビルドアップ配線層が形成された配線部材が得られる。
その後に、配線部材の第1金属箔(シード層)をめっき給電経路に利用するセミアディティブ法によってビルドアップ配線層に接続される配線層を形成する。このようにして、コア基板をもたないコアレスタイプの配線基板が製造される。
セミアディティブ法では、シード層をエッチングする際のエッチングシフトが配線層の出来上がりの線幅に大きく影響する。本発明では、薄膜(例えば1〜3μm)の第1金属箔をシード層として利用できるようにしたので、エッチングシフトを極力抑えることができ、ビルドアップ配線層に接続される微細な配線層(例えば、線幅が10〜20μm)を容易に形成することができる。
これによって、配線基板の仮基板との分離面側にも微細な配線層を形成することができるので、狭小ピッチの電極パッドを備えた高性能な電子部品の配線基板として利用できる。
また、本発明の配線基板では、両面側に銅からなる微細な配線層を形成できるので、両面側にソルダレジストを安定して形成できる利点もある。
これによって、フレキシブルタイプの配線基板の反りの発生を防止できると共に、一般的な方法(はんだ印刷など)によってソルダレジストの開口部内に接続端子を設けることができる。
本発明の配線基板では、最上及び最下のいずれかの配線層に電子部品(半導体チップ)が接続されて実装され、反対側の配線層に接続端子が設けられて電子部品装置となる。
電子部品を実装するタイミングは、配線基板を得た後であってもよいし、仮基板上にビルドアップ配線層が形成された後であってもよい。あるいは、第1金属箔上にビルドアップ配線層が形成された配線部材を仮基板から分離した後に電子部品を実装してもよい。
以上説明したように、本発明では、ビルドアップ配線層の仮基板との分離面側に微細な配線層を形成できるので、高性能な電子部品の配線基板として利用できる。
図1(a)〜(c)は本発明の実施形態の配線基板の製造方法を示す断面図(一部平面図)(その1)である。 図2は仮基板に下地層及び剥離性積層銅箔を接着する別の方法を示す断面図(一部平面図)である。 図3(a)〜(d)は本発明の実施形態の配線基板の製造方法を示す断面図(その2)である。 図4(a)〜(b)は本発明の実施形態の配線基板の製造方法を示す断面図(その3)である。 図5(a)及び(b)は本発明の実施形態の配線基板の製造方法を示す断面図(その4)である。 図6(a)及び(b)は本発明の実施形態の配線基板の製造方法を示す断面図(その5)である。 図7(a)及び(b)は本発明の実施形態の配線基板の製造方法を示す断面図(その6)である。 図8(a)〜(c)は本発明の実施形態の配線基板の製造方法を示す断面図(その7)である。 図9(a)及び(b)は本発明の実施形態の配線基板の製造方法を示す断面図(その8)である。 図10は本発明の実施形態の電子部品装置を示す断面図である。 図11は本発明の実施形態の電子部品装置の製造方法における電子部品の実装のタイミングを示す断面図(その1)である。 図12は本発明の実施形態の電子部品装置の製造方法における電子部品の実装のタイミングを示す断面図(その2)である。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図1〜図9は本発明の実施形態の配線基板の製造方法を示す断面図、図10は同じく電子部品装置を示す断面図である。
本実施形態の配線基板の製造方法では、図1(a)に示すように、まず、ガラスクロス(織布)、ガラス不織布、アラミド繊維又はアラミド不織布などにエポキシ樹脂やポリイミド樹脂などを含侵させて構成されるプリプレグ(prepreg)10aを用意する。プリプレグ10aはB−ステージ(半硬化状態)のものが使用される。
プリプレグ10aの両面側には、配線形成領域Aとその外側の外周部Bとがそれぞれ画定されている。配線形成領域Aは、プリプレグ10aの両面側において一つずつ区画されてもよいし、複数で区画されていてもよい。
その後に、図1(b)に示すように、下地層20と剥離性積層銅箔30(剥離性積層金属箔)とを用意する。下地層20としては、銅箔などの金属箔、離型フィルム又は離型剤が使用される。
離型フィルムとしては、ポリエステル又はPET(ポリエチレンテレフタレート)のフィルムに薄いフッ素樹脂(ETFE)層を積層したもの、若しくは、ポリエステル又はPETのフィルムの表面にシリコーン離型処理を施したものが使用される。また、離型剤としては、シリコーン系離型剤やフッ素系離型剤が使用される。
剥離性積層銅箔30は、薄膜の第1銅箔32の上にそれより厚みの厚い第2銅箔34が圧着されて構成される。第1銅箔32の厚みは1〜3μmに設定され、第2銅箔34の厚みは5〜20μmに設定される。剥離性積層銅箔30では、第1銅箔32及び第2銅箔34が仮接着された状態となっており、両者の界面から容易に剥離できるようになっている。
第2銅箔34は、薄膜の第1銅箔32の取り扱いを容易にするキャリアとして機能する。
なお、キャリアとして機能する第2銅箔34は、アルミニウム板などの各種の金属板(箔)を代替として使用することができる。
下地層20はプリプレグ10aの配線形成領域Aと同等な大きさに設定される。また、剥離性積層銅箔30はプリプレグ10aの配線形成領域A及び外周部Bを覆う大きさであり、下地層20よりも一回り大きな大きさに設定される。
そして、プリプレグ10aの両面側に下から順に下地層20と剥離性積層銅箔30をそれぞれ配置する。剥離性積層銅箔30は、その第1銅箔32がプリプレグ10a側になって配置される。
下地層20はプリプレグ10a上の配線形成領域Aに対応して配置され、剥離性積層銅箔30は下地層20の上に重なると共に、その周縁部がプリプレグ10aの外周部Bに接した状態で配置される。さらに、プリプレグ10a、下地層20及び剥離性積層銅箔30を両面側から真空雰囲気で190〜200℃の温度で加熱・加圧する。
これにより、図1(c)に示すように、プリプレグ10aが硬化してガラスエポキシ樹脂などからなる仮基板10が得られると共に、プリプレグ10aの硬化する際の接着機能よって仮基板10の両面に下地層20及び剥離性積層銅箔30がそれぞれ接着される。
下地層20はその全体が仮基板10の配線形成領域Aに接着し、剥離性積層銅箔30はその周縁部が仮基板10の外周部Bに部分的に接着する。下地層20と剥離性積層銅箔30とが重なる領域では、両者が単に密着した状態となっており、後述するようにその領域では下地層20と剥離性積層銅箔30とを容易に分離できるようになっている。
なお、下地層20として離型剤を使用する場合は、剥離性積層銅箔30の下面側の下地層20が配置される領域に上記したような離型剤を塗布や噴射によって形成し、離型剤を介して剥離性積層銅箔30をプリプレグ10a上に配置し、加熱・加圧して接着する。これにより、離型剤(下地層20)が設けられた部分の剥離性積層銅箔30と仮基板10とが容易に分離できるようになる。
上記した形態では、仮基板10としてプリプレグ10aを使用するので、接着層を使用することなく、プリプレグ10aを硬化させることにより、仮基板10上に下地層20及び剥離性積層銅箔30が接着された構造を得ることができる。
あるいは、接着層を使用しても差し支えない場合は、図2に示すように、仮基板10の両面側に接着層12を介して下地層20及び剥離性積層銅箔30の周縁部をそれぞれ接着してもよい。
この場合は、仮基板10としてプリプレグを使用する必要はなく、硬化樹脂や金属板などのリジッドタイプの仮基板を使用できる。図2の構造においても、図1(c)と同様に、下地層20と剥離性積層銅箔30とが重なる領域では、両者が単に密着した状態となって容易に分離できるようになっている。
次いで、図3(a)に示すように、仮基板10の両面側において、剥離性銅箔30の第第1、2銅箔32,34の界面から第2銅箔34を剥離して第1銅箔32をそれぞれ露出させる。
これにより、図3(b)に示すように、仮基板10の両面側から第2銅箔34が除去されて薄膜の第1銅箔32が両面側に残された状態となる。後述するように、第1銅箔32はセミアディティブ法で配線層を形成する際の薄膜のシード層として利用される。
このように、本実施形態では、剥離性積層銅箔30を使用することにより、単層では取り扱いが困難な薄膜の第1銅箔32を第2銅箔34(キャリア)で支持しておき、上記した方法によって仮基板10上に薄膜の第1銅箔32を形成することができる。
続いて、図3(c)に示すように、仮基板10の両面側の第1銅箔32の上に、開口部14xが設けられためっきレジスト14をそれぞれ形成する。めっきレジスト14は、ドライフィルムレジスト又は液状レジストを第1銅箔32の上に形成した後に、露光・現像を行うことによって得られる。
さらに、図3(d)に示すように、仮基板10の両面側において、第1銅箔32をめっき給電経路に利用する電解めっきにより、めっきレジスト14の開口部14xにパッド状の銅(Cu)電極を形成して第1配線層40をそれぞれ得る。第1配線層40の厚みは5〜15μm、好適には5〜10μmに設定され、その一例としては10μmである。
その後に、図4(a)に示すように、レジスト14が除去される。このようにして、仮基板10の両面側において、第1銅箔32の上にそれに接続される第1配線層40がそれぞれ形成される。
なお、第1配線層40として、Cu電極の代わりに、ニッケル(Ni)層、金(Au)層及びパラジウム(Pd)層から選択される単層又は積層の電極を形成してもよい。例えば、下から順に、ニッケル(Ni)層/金(Au)層/パラジウム(Pd)層からなる電極が使用される。
次いで、図4(b)に示すように、仮基板10の両面側の第1配線層40の上にエポキシやポリイミドなどの樹脂フィルムを貼着するなどして第1層間絶縁層50をそれぞれ形成する。
さらに、図4(c)に示すように、仮基板10の両面側の第1層間絶縁層50をレーザやドライエッチングによって加工することにより、第1配線層40に到達する第1ビアホールVH1をそれぞれ形成する。第1ビアホールVH1は、第1配線層40側を底面として第1層間絶縁層50の表面に開口するように形成される。
第1配線層40は、第1ビアホールVH1を形成する際のレーザやドライエッチングのストップ層(ビアパッド)として機能し、薄膜の第1銅箔32がそれらの処理から保護される。
なお、第1銅箔32の保護が不要な場合は、第1配線層40を省略してもよい。
次いで、図5(a)に示すように、仮基板10の両面側の第1層間絶縁層50の上に、第1ビアホールVH1を介して第1配線層40に接続される第2配線層42をそれぞれ形成する。
第2配線層42は例えばセミアディティブ法により形成される。詳しく説明すると、第1ビアホールVH1内及び第1層間絶縁層50上に無電解めっきなどによりシード層(不図示)を形成した後に、第2配線層42が形成される領域に開口部が設けられためっきレジスト(不図示)を形成する。
続いて、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部内に金属めっき層(不図示)を形成する。さらに、めっきレジストを剥離した後に、金属めっき層をマスクにしてシード層をエッチングすることにより銅などからなる第2配線層42を得る。
なお、本実施形態の各配線層の形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。
次いで、図5(b)に示すように、同様な工程を繰り返すことにより、仮基板10の両面側に、第2配線層42の上に第2ビアホールVH2が設けられた第2層間絶縁層52をそれぞれ形成し、第2ビアホールVH2を介して第2配線層42に接続される第3配線層44を第2層間絶縁層52の上にそれぞれ形成する。
さらに、同様な工程を繰り返すことにより、仮基板10の両面側に、第3配線層44の上に第3ビアホールVH3が設けられた第3層間絶縁層54をそれぞれ形成し、第3ビアホールVH3を介して第3配線層44に接続される第4配線層46を第3層間絶縁層54の上にそれぞれ形成する。
その後に、図6(a)に示すように、仮基板10の両面側の第3層間絶縁層54の上に、第4配線層46の接続部上に開口部59xが設けられたソルダレジスト59を印刷によってそれぞれ形成する。あるいは、フィルム状のレジストを貼着し、それをパターニングすることによりソルダレジスト59を形成してもよい。
このようにして、仮基板10上の両面側に、4層のビルドアップ配線層(第1〜第4配線層40,42,44,46と第1〜第3層間絶縁層50,52、54)がそれぞれ形成される。ビルドアップ配線層の層数は、n層(nは1以上の整数)で任意に形成することができる。また、仮基板10の片面のみにビルドアップ配線層を形成してもよい。
次いで、図6(b)に示すように、図6(a)の構造体の下地層20の周縁に対応する部分を切断することにより、第1銅箔32の周縁部を含む外周部Bを廃棄する。これにより、図7(a)に示すように、下地層20と第1銅箔32とが単に密着した配線形成領域Aが得られ、下地層20と第1銅箔32とを容易に分離することができる。
このようにして、下地層20と第1銅箔32とを分離することにより、仮基板10の両面側から第1銅箔32とその上に形成されたビルドアップ配線層とからなる配線部材60がそれぞれ得られる。
本実施形態では、配線部材60は、仮基板10との分離面側に第1配線層40に接続された薄膜の第1銅箔32を備えているので、それを利用してセミアディティブ法によって第1配線層40に接続される微細な第5配線層を形成することができる。すなわち、図7(b)に示すように、配線部材60の第1銅箔32の上に、第5配線層が形成される領域に開口部24xが設けられためっきレジスト24をパターニングする。
その後に、図8(a)に示すように、第1銅箔32をめっき給電経路に利用する電解めっきにより、めっきレジスト24の開口部24xに銅などからなる金属めっき層48aを形成する。金属めっき層48aの厚みは、5〜15μm、好適には5〜10μmに設定され、その一例としては10μmである。
続いて、図8(b)に示すように、めっきレジスト24を除去した後に、金属めっき層48aをマスクにして第1銅箔32をウェットエッチングすることにより、第1銅箔32と金属めっき層48aとにより構成される第5配線層48を得る。
本実施形態では、薄膜(1〜3μm)の第1銅箔32をシード層として利用するセミアディティブ法によって第5配線層48を形成することから、第1銅箔32をウェットエッチングする際のエッチングシフトを極力抑えることができるので、ライン:スペースが20:20μm〜10:10μmの微細な第5配線層48を形成することができる。
第5配線層48の下側には、第1配線層40を介して同様なセミアディティブ法によって形成された微細な第2〜第4配線層46が設けられており、これによって配線基板の両面側に微細な第4配線層46と第5配線層48がそれぞれ内蔵される。
なお、さらにセミアディティブ法を含むビルドアップ配線層を形成するための一連の工程を繰り返すことにより、配線基板の仮基板10との分離面側に第5配線層48に接続されるn層(nは1以上の整数)の配線層を積層することも可能である。
その後に、図8(c)に示すように、第5配線層48の接続部上に開口部69xが設けられたソルダレジスト69を第1層間絶縁層50の上に形成する。ソルダレジスト69は、液状のソルダレジストを塗布し、露光・現像を行った後に、キュアによって硬化させることによって形成される。あるいは、フィルム状のレジストを貼着し、それをパターニングすることによりソルダレジスト59を形成してもよい。
ここで、関連技術として第1銅箔32を除去して第1配線層40を露出させて接続電極として利用する方法を挙げて本実施形態と比較してみる。この関連技術では、第1銅箔32をウェットエッチングよって除去する際に第1配線層40がエッチングで腐食されないように第1配線層40の最下にNi層などのエッチングストップ層を形成しておく必要がある。この場合、Ni層の接続部上に開口部が設けられたソルダレジストを形成する際に、Ni層上のソルダレジストが剥がれるなどして上手く形成できない場合がある。
しかしながら、本実施形態では、ソルダレジスト69を形成する際に不具合が発生しない材料(銅など)から第5配線層48を形成できるので、ソルダレジストを安定して形成できるという利点もある。これにより、配線基板の両面側にソルダレジストを形成できるので、フレキシブルタイプの配線基板の反りの発生を抑えることができ、信頼性を向上させることができる。
続いて、図9(a)に示すように、上面側のソルダレジスト69の開口部69x内の第5配線層48の上に、無電解めっきで下から順にNi層及びAu層を形成することによって第1接続部C1を設ける。
さらに、下面側のソルダレジスト59の開口部59x内の第4配線層46の上(図9では下)にも同様な第2接続部C2が設けられる。なお、Ni/Auめっき層を形成する代わりに、OSP(有機系半田付け性保護被膜)を形成して接続部C1,C2としてもよい。
続いて、図9(b)に示すように、上側の第5配線層48の第1接続部C1に、はんだを印刷したりはんだボールを搭載するなどして第1接続端子62を設ける。さらに、下側の第4配線層46の第2接続部C2に同様な第2接続端子64を設ける。
以上により、本実施形態のコア基板をもたないコアレスタイプの配線基板1が得られる。
本実施形態の好適な態様では、仮基板10の両面側に複数の配線形成領域Aがそれぞれ画定され、複数の配線形成領域Aからなるブロック領域に下地層20が一体的に配置された状態でその最外周部に剥離性積層銅箔30の周縁側が部分的に接着される。
そして、それらの各配線形成領域Aにビルドアップ配線層がそれぞれ形成される。その後に、その構造体の下地層20の周縁に対応する部分を切断して得られる配線部材60に第5配線層48を形成する。その後に、その配線部材60を分割して個々の配線基板1が得られる。
以上説明したように、本実施形態の配線基板の製造方法では、まず、仮基板10の配線形成領域Aに下地層20が接着され、下地層20の大きさより大きな剥離性積層銅箔30が下地層20の上に積層されて配線形成領域Aの外周部Bに部分的に接着された構造を得る。剥離性積層銅箔30は、仮基板10側に配置される薄膜の第1銅箔32とそれより厚みが厚い第2銅箔34とが剥離できる状態で仮接着されて構成される。
次いで、第1銅箔32と第2銅箔34の界面から第2銅箔34を剥離することにより、薄膜の第1銅箔32を仮基板10に残す。本実施形態では、単層では取り扱いが困難な薄膜の第1銅箔32を厚膜の第2銅箔34で支持した状態で仮基板10上の下地層20の上に配置し、第2銅箔34を剥離することにより、薄膜の第1銅箔32のみを仮基板10の上に容易に残すことができる。
次いで、第1銅箔32の上にそれに電気的に接続される所要のビルドアップ配線層を形成する。さらに、仮基板10上に下地層20、第1銅箔32及びビルドアップ配線層が形成された構造体の下地層20の周縁に対応する部分を切断することにより、仮基板10から第1銅箔32を分離して、第1銅箔32の上にビルドアップ配線層が形成された配線部材60を得る。
その後に、薄膜の第1銅箔32をシード層として利用するセミアディティブ法によってビルドアップ配線層に接続される第5配線層48を形成する。セミアディティブ法では、シード層をエッチングする際のエッチングシフトが配線層の出来上がりの線幅に大きく影響する。本実施形態では、薄膜(1〜3μm)の第1銅箔32をシード層として利用できるようにしたので、エッチングシフトを極力抑えることができ、微細な第5配線層48(線幅:10〜20μm)を容易に形成することができる。
図9(b)に示すように、そのような製造方法で得られる配線基板1では、仮基板10上に形成された4層のビルドアップ配線層(第1〜第4配線層40,42,44,46)が仮基板10から分離されて上下反転した状態で配置されている。そして、配線基板1の仮基板10との分離面側(上側)にも、第1配線層40に直接接続されてセミアディティブ法で形成された第5配線層48が形成されている。
つまり、ビルドアップ配線層側だけではなく、配線基板1の仮基板10との分離面側においても、微細な配線層を自由に配置することができる。しかも、前述したように第1銅箔32を除去する場合と違って、第5配線層48の第1接続部C1上に開口部69xが設けられたソルダレジスト69を安定して形成することができる。
従って、配線基板1の仮基板10との分離面側にも、一般的な方法(はんだ印刷など)によって汎用性のある第1接続端子62を設けることが可能になる。
本実施形態の配線基板1では、図9(a)及び(b)に示すように、配線層(第1〜第5配線層40,42,44,46,48)と絶縁層(第1〜第3層間絶縁層50,52,54)とが複数積層されている。両面側の最表層の配線層(第4、第5配線層46,48)は好適にはパッドであり、その主要部には接続部C2,C1がそれぞれ設けられている。
配線基板の一方の面側の最表層の第5配線層48は、第1層間絶縁層50の上に形成された第1銅箔32とその上に形成された金属めっき層48aとから構成されている。
さらに、複数の配線層(第1〜第4配線層40,42,44,46)を接続するビア(ビアホールVH1〜VH3とそれに設けられた配線層)が各層間絶縁層50,52,54にそれぞれ設けられている。そして、ビアの底面(図9(b)では上面)が第1配線層40を介して第5配線層48の第1銅箔32に接続されている。第1配線層40はビアパッドとして機能する。なお、第1配線層40を省略する場合は、ビアの底面が第1銅箔32に直接接続される。
次に、本実施形態の配線基板1に電子部品を実装する方法について説明する。図10には本実施形態の電子部品装置2が示されている、図10に示すように、図9(b)の配線基板1の上側の第1接続端子62に半導体チップ70(電子部品)のバンプ70aがフリップチップ接続される。
さらに、半導体チップ70と配線基板1との間にアンダーフィル樹脂72が充填されて、本実施形態の電子部品装置2が構成される。そして、電子部品装置2の下側の第2接続端子64が実装基板(マザーボードなど)の接続パッドに接続される。
図10では、外部接続方式をBGA(Ball Grid Array)型として使用する使用する例を示すが、第2接続端子64を省略してLGA(Land Grid Array)型としてもよい。あるいは、PGA(Pin Grid Array)型として使用する場合は、第2接続端子64としてリードピンが設けられる。
また、本実施形態の配線基板1では、両面側の第1、第2接続端子62,64を同一スペック(ピッチや構造)で形成できるので、図10とは逆に、下側の第2接続端子64に半導体チップ70を実装し、上側の第1接続端子62を実装基板に接続してもよい。
あるいは、両面側に半導体チップを実装し、下側の半導体チップの周囲に設けられた接続端子を実装基板に接続してもよい。電子部品として半導体チップ70を例示するが、各種の電子デバイスを実装することができる。
本実施形態の配線基板1では、両面側に微細な第4、第5配線層46,48が設けられているので、狭小ピッチの接続パッドを備えた高性能な半導体チップの配線基板として利用することができる。
半導体チップ70を実装するタイミングは、配線部材60に第5配線層48を形成した後であってもよいし、第5配線層48を形成する前であってもよい。
第5配線層48を形成した後に半導体チップ70を実装する場合は、前述した図9(b)の配線基板1において複数の配線形成領域にビルドアップ配線層が作り込まれており、各ビルドアップ配線層に接続された第1接続端子62に半導体チップ70をそれぞれ実装した後に、個々の電子部品装置2が得られるように配線基板1を分割する。
あるいは、第5配線層48を形成する前に半導体チップ70を実装する場合は、図11に示すように、前述した図6(a)の工程(配線部材60を仮基板10から分離する前)で、両面側の第4配線層46に第2接続部C2及び第2接続端子64をそれぞれ形成した後に、半導体チップ70を両面側の第2接続端子64にそれぞれ実装し、その下側にアンダーフィル樹脂72を充填する。
次いで、その構造体の下地層20の周縁に対応する部分を切断し、その後に同様な方法で第1銅箔32を利用して第5配線層48を形成する。
仮基板10が存在する状態で半導体チップ70を実装する場合、反りの影響を受けにくくなって搬送や取り扱いが容易になるので、半導体チップ70を信頼性よく実装できる利点がある。
あるいは、図12に示すように、前述した図7(a)の工程(配線部材60を仮基板10から分離した後)で、第4配線層46に第2接続部C2及び第2接続端子64を形成し、次いで半導体チップ70を第2接続端子64に実装し、その下側にアンダーフィル樹脂72を充填する。その後に、同様な方法で第1銅箔32を利用して第5配線層48を形成する。
1…配線基板、2…電子部品装置、10…仮基板、10a…プリプレグ、12…接着層、14,24…めっきレジスト、14x,24x,59x、69x…開口部、20…下地層、30…剥離性積層銅箔、32…第1銅箔、34…第2銅箔、40…第1配線層、42…第2配線層、44…第3配線層、46…第4配線層、48…第5配線層、48a…金属めっき層、50…第1層間絶縁層、52…第2層間絶縁層、54…第3層間絶縁層、59,69…ソルダレジスト、60…配線部材、62…第1接続端子、64…第2接続端子、70…半導体チップ、70a…バンプ、A…配線形成領域、B…外周部、C1…第1接続部、C2…第2接続部、VH1,VH2,VH3…ビアホール。

Claims (11)

  1. 仮基板本体と、
    前記仮基板本体の上に積層された下地層と、
    前記下地層の上に積層され、第1金属箔上に第2金属箔が仮接着された2層構造からなる剥離性積層金属箔とを有し、
    前記剥離性積層金属箔の大きさが前記下地層より一回り大きく、
    前記剥離性積層金属箔は、前記第1金属箔を前記下地層側に向けて積層され、かつ、第2金属箔の厚みは第1金属箔の厚みより厚く設定され、
    前記仮基板本体の表面に前記下地層と前記第1金属箔の周縁部とが接着されており、
    前記仮基板本体を使用して配線基板を製造する際に、前記剥離性積層金属箔から前記第2金属箔が除去され、表面に前記第1金属箔が露出した状態にすることを特徴とする配線基板製造用の仮基板。
  2. 前記仮基板本体が織布又は不織布に樹脂を含浸させてなり、
    前記樹脂により、前記仮基板本体の表面に前記下地層と前記剥離性積層金属箔の周縁部とが接着されていることを特徴とする請求項1に記載の配線基板製造用の仮基板。
  3. 前記仮基板本体の表面に、接着層を介して前記下地層と前記剥離性積層金属箔の周縁部とが接着されていることを特徴とする請求項1に記載の配線基板製造用の仮基板。
  4. 前記下地層は、金属箔、離型フィルム又は離型剤から形成されることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板製造用の仮基板。
  5. 前記仮基板本体の表面及び裏面に前記下地層と前記剥離性積層金属箔とがそれぞれ積層されていることを特徴とする請求項1乃至4のいずれか一項に記載の配線基板製造用の仮基板。
  6. 前記下地層が前記仮基板本体の表面に埋設されていることを特徴とする請求項1乃至5のいずれか一項に配線基板製造用の仮基板。
  7. 仮基板本体の上に、下地層と、前記下地層より一回り大きい、第1金属箔上に第2金属箔が仮接着された2層構造からなる剥離性積層金属箔とを順に積層する工程と、
    前記仮基板本体、前記下地層、及び前記剥離性積層金属箔を加熱、加圧して、前記仮基板本体の表面に、前記下地層と前記第1金属箔の周縁部とを接着する工程と、
    前記剥離性積層金属箔から前記第2金属箔を除去して、表面に前記第1金属箔が露出した状態とする工程とを有し、
    前記第2金属箔の厚みは第1金属箔の厚みより厚く設定されることを特徴とする配線基板製造用の仮基板の製造方法。
  8. 前記積層する工程において、
    前記仮基板本体が織布又は不織布に樹脂を含浸させてなる半硬化状態のプリプレグから形成され、
    前記接着する工程において、
    加圧、加熱により前記プリプレグを硬化させて前記仮基板本体を得ると共に、前記樹脂により前記仮基板本体の表面に前記下地層と前記第1金属箔の周縁部とを接着することを特徴とする請求項7に記載の配線基板製造用の仮基板の製造方法。
  9. 前記積層する工程において、
    前記仮基板本体の表面に接着層が設けられ、
    前記接着する工程において、
    前記接着層により前記仮基板本体の表面に前記下地層と前記第1金属箔の周縁部とを接着することを特徴とする請求項7に記載の配線基板製造用の仮基板の製造方法。
  10. 前記下地層は、金属箔、離型フィルム又は離型剤から形成されることを特徴とする請求項7乃至9のいずれか一項に記載の配線基板製造用の仮基板の製造方法。
  11. 前記積層する工程において、
    前記仮基板本体の表面及び裏面に前記下地層と前記剥離性積層金属箔とをそれぞれ積層することを特徴とする請求項7乃至10のいずれか一項に記載の配線基板製造用の仮基板の製造方法。
JP2012236242A 2012-10-26 2012-10-26 配線基板製造用の仮基板及びその製造方法 Active JP5432354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012236242A JP5432354B2 (ja) 2012-10-26 2012-10-26 配線基板製造用の仮基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012236242A JP5432354B2 (ja) 2012-10-26 2012-10-26 配線基板製造用の仮基板及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007195674A Division JP5410660B2 (ja) 2007-07-27 2007-07-27 配線基板及びその製造方法と電子部品装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013030808A JP2013030808A (ja) 2013-02-07
JP5432354B2 true JP5432354B2 (ja) 2014-03-05

Family

ID=47787486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012236242A Active JP5432354B2 (ja) 2012-10-26 2012-10-26 配線基板製造用の仮基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5432354B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6201610B2 (ja) * 2013-10-08 2017-09-27 富士通株式会社 電子装置の製造方法及び回路基板
JP2015204379A (ja) * 2014-04-14 2015-11-16 イビデン株式会社 プリント配線板
KR102253474B1 (ko) * 2014-11-21 2021-05-18 삼성전기주식회사 디태치 코어기판, 그 제조 방법 및 회로기판 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP4378949B2 (ja) * 2002-12-20 2009-12-09 日立化成工業株式会社 多層配線板の製造方法
JP2006049660A (ja) * 2004-08-06 2006-02-16 Cmk Corp プリント配線板の製造方法
JP2007013048A (ja) * 2005-07-04 2007-01-18 Daiwa Kogyo:Kk 多層配線基板の製造方法

Also Published As

Publication number Publication date
JP2013030808A (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US9763332B2 (en) Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5902931B2 (ja) 配線基板の製造方法、及び、配線基板製造用の支持体
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP4073945B1 (ja) 多層配線基板の製造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
TW201438537A (zh) 配線基板的製造方法
JP2018026437A (ja) 配線基板及びその製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP5385699B2 (ja) 積層配線基板の製造方法
JP6682963B2 (ja) 多層配線基板の製造方法及び剥離用積層基板
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP6387226B2 (ja) 複合基板
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
JP2015211146A (ja) 配線基板の製造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5053003B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131205

R150 Certificate of patent or registration of utility model

Ref document number: 5432354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150