JP2015211146A - 配線基板の製造方法 - Google Patents

Abstract

【課題】半導体素子を安定的に作動させることが可能な配線基板の製造方法を提供することを課題とする。
【解決手段】平板状の支持基板８上面に剥離可能な状態に金属箔１０ｂを被着させる工程と、金属箔１０ｂ上に半導体素子接続パッド６を含む導体パターン用のめっきレジストＲを形成して導体パターン用のめっき金属層２ａを析出させる工程と、めっきレジストＲおよびめっき金属層２ａ上に絶縁層１と配線導体層２とを交互に積層してめっき金属層２ａと絶縁層１と配線導体層２とから成るビルドアップ部１２を形成する工程と、金属箔１０ｂを支持基板８から剥離して金属箔１０ｂ上にめっきレジスト層Ｒおよびビルドアップ部１２が被着した積層体１３を分離する工程と、積層体１３の金属箔１０ｂを除去した後、めっきレジストＲを除去して半導体素子接続パッド６を含む最表層の配線導体層２をビルドアップ部１２の最下層の絶縁層１表面から突出する状態に形成する。
【選択図】図３

Description

本発明は、半導体集積回路素子などの半導体素子を搭載するために用いられる配線基板の製造方法に関するものである。

近年、携帯型のゲーム機や通信機器に代表される電子機器の高機能化、薄型化が進む中、それらに使用される配線基板として、ビルドアップ絶縁層およびビルドアップ導体層のみを積層して形成されたコアレス基板と呼ばれる薄型で高密度な配線基板が使用されるようになってきている。
コアレス基板に搭載される半導体素子の電極は、電子機器の高機能化に伴い、小径で多数の電極が狭ピッチで形成されている。このため、半導体素子の電極と接続するためにコアレス基板の上面に設けられる半導体素子接続パッドも、小径で多数のパッドが狭ピッチで形成されている。
そして、これらの半導体素子の電極と半導体素子接続パッドとは互いに対向した状態で半田を介してフリップチップ接続される。
さらに半導体素子とコアレス基板との間には、アンダーフィルと呼ばれる封止樹脂が充填されてフリップチップ接続部が保護される。
なお、このようなコアレス基板においては、半導体素子の電極と半導体素子接続パッドとをフリップチップ接続により良好に接続するために、半導体素子が搭載される面の平坦性、すなわち半導体素子接続パッド表面の高さばらつきが小さいことが要求される。
また、半導体素子とコアレス基板との間への封止樹脂の充填を良好なものとするために、半導体素子接続パッドを基板の表面から突出させることにより、フリップチップ接続された半導体素子とコアレス基板との間の隙間を大きくする場合もある。

このような半導体素子接続パッドを有するコアレス基板は、例えば特許第３６３７９６９号公報（特許文献１）に開示された製造方法で形成することができる。この引用文献１の製造方法は、厚さが０．３ｍｍ程度の平坦な銅板の表面に半導体素子接続パッドを形成するとともに当該パッドを露出させる開口部を有する絶縁層を形成し、引き続き配線層と絶縁層とを交互に形成する工程を必要回数実施した後、銅板をエッチング除去することによりコアレス基板を形成するものである。この製造方法によると、半導体素子接続パッド表面の高さばらつきが小さな基板が得られる。また、銅板の表面に開口部を有する絶縁層を形成した後、その開口部の底面に露出する銅板の部分に凹部を形成し、当該凹部に半田層を形成した後、導体配線を設けることにより半導体素子接続パッドを基板の表面から突出させることも可能である。
しかしながら、この引用文献１に開示された製造方法では、製造途中のコアレス基板の平坦性を確保するために、厚さ０．３ｍｍ程度の銅板上に半導体素子接続パッドや絶縁性樹脂層を形成した後、この銅板をエッチング除去することで半導体素子接続パッドが形成される。このため、厚い銅板をエッチング除去するのに時間を要することから効率良くコアレス基板を製造することができない。

そこで、エッチング除去に要する時間を短縮する観点から、例えば特開２０１１−１１９５０１号公報（特許文献２）に示すような製造方法が提案されている。この製造方法では、まず、ガラス−エポキシから成る支持基板上に、キャリア銅箔と極薄銅箔とから成るピーラブル銅箔を極薄銅箔を上側にして被着させておき、極薄銅箔上に配線パターンと層間絶縁樹脂層とを交互に積層して多層構造を形成する。次に、キャリア銅箔と極薄銅箔との界面から分離することで、多層構造を支持基板から分離する。そして、多層構造に被着した極薄銅箔をエッチング除去することでコアレス基板が形成される。この製造方法で用いられる極薄銅箔は、厚みが３〜５μｍ程度の薄いものなので、エッチング除去に要する時間が短縮されて効率良くコアレス基板を製造することができる。また例えば極薄銅箔側の配線パターンを半導体素子接続パッドとすることで、半導体素子接続パッド表面の高さばらつきの小さな基板を得ることができる。

しかしながら、引用文献２の製造方法では、極薄銅箔の厚みが３〜５μｍ程度と薄いことから、例えば引用文献１のように極薄銅箔に凹部を形成し、その凹部に半田層と導体配線を設けることにより極薄銅箔側の半導体素子接続パッドを基板の表面から突出させるということが極めて困難である。
なお、引用文献２の多層基板における極薄銅箔側と反対側の面の配線パターンを半導体素子接続パッドとすることで、半導体素子接続パッドを基板の表面から突出した状態とすることは可能である。しかしながら、この場合、極薄導体側から順次積み重ねられた配線パターンと層間絶縁樹脂層との厚みばらつきにより半導体素子接続パッドの高さばらつきが大きなものとなる。

特許第３６３７９６９号公報 特開２０１１−１１９５０１号公報

本発明は、半導体素子接続パッドの高さを均一に形成することで、半導体素子の電極と半導体素子接続パッドとの接続を確実に行い半導体素子を安定的に作動させることが可能であるとともに、半導体素子接続パッドを最表層の絶縁層から突出させることで、フリップチップ接続された半導体素子と配線基板との間に大きな隙間を形成して、その隙間に封止樹脂を良好に充填することが可能な配線基板の製造方法を提供することを課題とする。

本発明における配線基板の製造方法は、平板状の支持基板を準備する工程と、支持基板上面に支持基板から剥離可能な状態に金属箔を被着させる工程と、金属箔上に複数の半導体素子接続パッドを含む所定の導体パターンに対応する開口部を有するめっきレジストを形成する工程と、開口部に露出する金属箔上に導体パターン用のめっき金属層を析出させる工程と、めっきレジストおよびめっき金属層上に絶縁層と配線導体層とを交互に複数積層固着して、めっき金属層と絶縁層と配線導体層とから成るビルドアップ部を形成する工程と、金属箔を支持基板から剥離することで、金属箔上にめっきレジストおよびビルドアップ部が被着した積層体を分離する工程と、積層体の金属箔をエッチング除去してめっき金属層およびめっきレジストを露出する工程と、めっきレジストを除去することで、半導体素子接続パッドを含む導体パターンから成る最表層の配線導体層を、ビルドアップ部の最下層の絶縁層表面から突出した状態となるように形成する工程とを含むことを特徴とするものである。

本発明の配線基板の製造方法によれば、まず、平板状の支持基板上面に剥離可能な状態に被着させた金属箔上に複数の半導体素子接続パッドを含む所定の導体パターンに対応する開口部を有するめっきレジストを形成する。次に開口部に露出する金属箔上にめっき金属層を析出させる。そしてその上に、めっき金属層と絶縁層と配線導体層とから成るビルドアップ部を形成した後に金属箔を支持基板から剥離することで、金属箔上にめっきレジストおよびビルドアップ部が被着した積層体を分離する。そして、積層体の金属箔をエッチング除去した後でめっきレジストを除去することで、半導体素子接続パッドを含む最表層の配線導体層を絶縁層表面から突出した状態になるように形成する。このように、金属箔側の最表層の配線導体層の上面は、平板状の支持基板上面の金属箔を起点として析出されためっき金属層から成るため、半導体素子接続パッドの高さを略均一とすることができる。したがって、半導体素子の電極と半導体素子接続パッドとの接続を確実に行い半導体素子を安定的に作動させることが可能な配線基板を提供することができる。
また、本発明の配線基板の製造方法によれば、半導体素子接続パッドが最表層の絶縁層表面から突出した状態になることから、フリップチップ接続された半導体素子とコアレス基板との間の隙間を大きくして両者間への封止樹脂の充填を良好なものとすることができる。

図１は、本発明の製造方法により製造される配線基板の一例を示す概略断面図である。 図２（ａ）〜（ｄ）は、本発明の配線基板の製造方法における工程毎の実施形態の一例を説明するための概略断面図である。 図３（ｅ）〜（ｈ）は、本発明の配線基板の製造方法における工程毎の実施形態の一例を説明するための概略断面図である。 図４（ｉ）〜（ｋ）は、本発明の配線基板の製造方法における工程毎の実施形態の一例を説明するための概略断面図である。

まず、本発明の配線基板の製造方法により製造される配線基板の一例を、図１を基にして説明する。

図１に示すように、本発明の製造方法により製造される配線基板Ａは、例えば４層の絶縁層１が積層されるとともに各絶縁層１の間および最表層の絶縁層１の上下面に配線導体層２が形成されている。さらに最下層の絶縁層１および配線導体層２の表面にはソルダーレジスト層３が形成されている。

それぞれの絶縁層１には、ビアホール４が複数形成されている。ビアホール４の内部には、配線導体層２と一体的に形成されたビア導体５が被着されている。ビア導体５は、各絶縁層１に形成された配線導体層２同士の導通をとっている。最上層の配線導体層２の一部は、半導体素子接続パッド６を形成しており、最上層の絶縁層１から突出している。半導体素子接続パッド６には、半導体集積回路素子等の半導体素子の電極が半田を介してフリップチップ接続される。最下層に形成された配線導体層２の一部は、回路基板接続パッド７を形成している。回路基板接続パッド７には、この配線基板Ａが搭載される回路基板の配線導体が半田を介して接続される。回路基板接続パッド７は、ソルダーレジスト層３に設けられた開口部３ａ内に露出している。
そして、半導体素子と回路基板との間で配線導体層２を介して電気信号の伝送をすることで半導体素子が作動する。

次に、本発明の配線基板の製造方法における実施形態の一例を図２〜図４を基にして説明する。なお、図１と同一の個所は同一の符号を付して詳細な説明は省略する。

まず、図２（ａ）に示すように、２枚のプリプレグ８Ｐと、２枚の分離フィルム９と、２枚の分離可能金属箔１０とを準備する。

プリプレグ８Ｐは、配線基板Ａを製造する際に、製造途中の配線基板Ａを必要な平坦度を維持して支持するための支持基板８を形成するためのものである。プリプレグ８Ｐの一方の主面は製品形成用主面Ｆとなり、他方の主面は分離用主面Ｇとなる。また、それぞれのプリプレグ８Ｐは、中央部に製品形成用領域Ｘと、外周部に捨て代領域Ｙとを有している。製品形成用領域Ｘは、四角形状の領域であり、この製品形成用領域Ｘ上に配線基板Ａが形成される。なお本例では、簡便のため、一つの配線基板Ａに対応する製品形成用領域Ｘのみを示しているが、実際には数十〜数千の配線基板Ａに対応する面積を有している。捨て代領域Ｙは、製品形成用領域Ｘを取り囲む四角枠状の領域である。
プリプレグ８Ｐは、厚みが０．１〜０．２ｍｍ程度であり、縦横の寸法が４００〜１０００ｍｍ程度の略四角形である。プリプレグ８Ｐには、例えばガラス繊維にエポキシ樹脂等の熱硬化性樹脂を含浸させて半硬化状態とした板状のものが用いられる。

分離フィルム９は、２枚のプリプレグ８Ｐ間に介挿されてプリプレグ８Ｐを硬化させた２枚の支持基板８同士を容易に分離させるためのものである。分離フィルム９は、厚みが１〜３５μｍ程度であり、縦横の寸法が４００〜１０００ｍｍ程度である。分離フィルム９の縦横の寸法は、捨て代領域Ｙにはみ出す大きさで、プリプレグ８Ｐの寸法に比べて、縦横の寸法が１０〜２０ｍｍ程度小さいものであることが好ましい。
分離フィルム９は、例えば銅箔等の金属箔や、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の耐熱フィルム等から成るのが好ましい。

分離可能金属箔１０は、第１の金属箔１０ａと第２の金属箔１０ｂとが、間に接着層（不図示）を介して互いに分離可能に保持されたものである。
第１の金属箔１０ａは、厚みが１０〜３０μｍ程度であり、製品形成用領域Ｘよりも大きく、かつ第２の金属箔１０ｂよりも小さな寸法をしている。第２の金属箔１０ｂは、厚みが１〜７μｍ程度であり、第１の金属箔１０ａよりも縦横がそれぞれ１０〜２０ｍｍ程度大きな寸法をしている。第１の金属箔１０ａおよび第２の金属箔１０ｂは、例えば銅等の良導電性金属から成るのが好ましい。
また、接着層は配線基板Ａの形成中にかかる熱負荷に耐え得る上で、例えばシリコン樹脂系、アクリル樹脂系等の耐熱性粘着材、あるいはニッケル系の金属層から成るのが好ましい。このような接着層は、後述するビルドアップ部１２を支持基板８から分離するときに、第１の金属箔１０ａと第２の金属箔１０ｂとの間で相互に剥がれ残りなく分離する上で、粘着力が１〜１０Ｎ／ｍ程度であるのが好ましい。

次に、図２（ｂ）に示すように、２枚のプリプレグ８Ｐの間に２枚の分離フィルム９を重ねて挟持するとともに、それぞれのプリプレグ８Ｐの製品形成用主面Ｆ上の中央部に分離可能金属箔１０を第１の金属箔１０ａを製品形成用主面Ｆ側にして配置する。
このとき、各プリプレグ８Ｐの外周部が分離フィルム９により被覆されないように配置することが好ましい。

次に、図２（ｂ）の状態に積層したものを上下から加圧しながら加熱する。このような加圧加熱により、図２（ｃ）に示すように、プリプレグ８Ｐが硬化された２枚の支持基板８が、間に２枚の分離フィルム９を挟持して互いに接合されるとともに、それぞれの支持基板８の製品形成用主面Ｆに分離可能金属箔１０が固着された配線基板形成用土台１１が形成される。
なお、プリプレグ８Ｐの外周部には分離フィルム９で被覆されない領域が残されているので、この領域のプリプレグ８Ｐ同士が接合されることで２枚の支持基板８同士が固定される。また、製品形成用領域Ｘでは、分離フィルム９同士は、互いに接着せずに重なりあったままの状態である。

次に、図２（ｄ）に示すように、第２の金属箔１０ｂ上面に所定の導体パターンに対応する開口部を有するめっきレジストＲを形成する。

次に、図３（ｅ）に示すように、開口部に露出する第２の金属箔１０ｂ上に、めっき金属層２ａを析出させる。

次に、図３（ｆ）に示すように、めっきレジストＲおよびめっき金属層２ａ上に絶縁層１と配線導体層２とを交互に複数積層するとともに、最表層の絶縁層１および配線導体層２の上にソルダーレジスト層３を被着させることで、めっき金属層２ａと絶縁層１と配線導体層２とから成る配線基板用のビルドアップ部１２が形成される。

絶縁層１は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。絶縁層１の形成は、エポキシ樹脂やビスマレイミドトリアジン樹脂組成物の未硬化物に無機絶縁性フィラーを分散して形成されたフィルムを、めっき金属層２ａおよびめっきレジストＲ上や、下層の絶縁層１上に、真空状態で被覆した状態で熱圧着することで行われる。また、絶縁層１には層間の導通をとるためのビア導体５が充填されるビアホール４が、例えばレーザー加工により複数形成されている。

配線導体層２は、第２の金属箔１０ｂおよび絶縁層１の表面およびビアホール４の内面に、無電解めっきおよび電解めっきから成る導体パターンを、例えば周知のセミアディティブ法により被着させることにより形成される。セミアディティブ法により用いられる無電解めっきおよび電解めっきには、例えば無電解銅めっきおよび電解銅めっき等の良導電性材料が好適に用いられる。

ソルダーレジスト層３は、例えばアクリル変性エポキシ樹脂にシリカ等の無機フィラーを分散させたペーストを、最表層の絶縁層１および配線導体層２の上にスクリーン印刷等で塗布した後、フォトリソグラフィー技術により所定のパターンに露光、現像したものを熱硬化することで形成される。ソルダーレジスト層３から露出する最表層の配線導体層２の一部は、回路基板接続パッド７として機能する。

次に、図３（ｇ）に示すように、配線基板形成用土台１１およびビルドアップ部１２を製品形成用領域Ｘと捨て代領域Ｙとの境界上で切断することで、製品形成用領域Ｘの配線基板形成用土台１１およびビルドアップ部１２を切り出す。切断には、例えばダイシング装置を用いればよい。

次に、図３（ｈ）に示すように、切り出されたビルドアップ部１２が形成された配線基板形成用土台１１を分離フィルム９の間から分離する。この分離の際には、分離フィルム９同士が加圧加熱により密着しているだけなので、容易に分離することができる。

次に、図４（ｉ）に示すように、ビルドアップ部１２を第１の金属箔１０ａから分離する。これにより、ビルドアップ部１２の下面に第２の金属箔１０ｂが固着した配線基板用の積層体１３が形成される。この分離の際には、第１の金属箔１０ａ上に第２の金属箔１０ｂが接着層を介して分離可能に保持されているだけなので、第１の金属箔１０ａと第２の金属箔１０ｂとの間を引き剥がすだけで積層体１３を破損することなく、容易に分離することができる。

次に、図４（ｊ）に示すように、第２の金属箔１０ｂを全てエッチング除去する。この際、第２の金属箔１０ｂの厚みが１〜７μｍ程度と薄いため容易にエッチング除去することができる。

最後に、図４（ｋ）に示すように、めっきレジストＲを除去することで、最表層の絶縁層１から、半導体素子接続パッド６が突出した配線基板Ａが形成される。

ところで、本発明の配線基板の製造方法によれば、まず、平板状の支持基板８上面に剥離可能な状態に被着させた第２の金属箔１０ｂ上に複数の半導体素子接続パッド６を含む所定の導体パターンに対応する開口部を有するめっきレジストＲを形成する。次に開口部に露出する第２の金属箔１０ｂ上にめっき金属層２ａを析出させる。そして、その上にめっき金属層２ａと絶縁層１と配線導体層２とから成るビルドアップ部１２を形成した後に第２の金属箔１０ｂを支持基板８から剥離することで、第２の金属箔１０ｂ上にめっきレジスト層Ｒおよびビルドアップ部１２が被着した積層体１３を分離する。そして、積層体１３の第２の金属箔１０ｂをエッチング除去した後でめっきレジストＲを除去することで、半導体素子接続パッド６を含む最表層の配線導体層２を絶縁層１表面から突出した状態になるように形成する。このように、第２の金属箔１０ｂ側の最表層の配線導体層２の上面は、平板状の支持基板８上面の第２の金属箔１０ｂを起点として析出されためっき金属層２ａから成るため、半導体素子接続パッド６の高さを略均一とすることができる。したがって、半導体素子の電極と半導体素子接続パッド６との接続を確実に行い半導体素子を安定的に作動させることが可能な配線基板Ａを提供することができる。
また、本発明の配線基板の製造方法によれば、半導体素子接続パッド６が、最表層の絶縁層１表面から突出した状態になることから、フリップチップ接続された半導体素子と配線基板Ａとの間の隙間を大きくして両者間への封止樹脂の充填を良好なものとすることができる。

１ 絶縁層
２ 配線導体層
２ａ めっき金属層
６ 半導体素子接続パッド
８ 支持基板
１０ｂ （第２の）金属箔
１２ ビルドアップ部
１３ 積層体
Ａ 配線基板
Ｒ めっきレジスト

Claims (1)

1. 平板状の支持基板を準備する工程と、
   前記支持基板上面に該支持基板から剥離可能な状態に金属箔を被着させる工程と、
   前記金属箔上に複数の半導体素子接続パッドを含む所定の導体パターンに対応する開口部を有するめっきレジストを形成する工程と、
   前記開口部に露出する前記金属箔上に前記導体パターン用のめっき金属層を析出させる工程と、
   前記めっきレジストおよびめっき金属層上に絶縁層と配線導体層とを交互に複数積層固着して、前記めっき金属層と絶縁層と配線導体層とから成るビルドアップ部を形成する工程と、
   前記金属箔を前記支持基板から剥離することで、前記金属箔上に前記めっきレジストおよび前記ビルドアップ部が被着した積層体を分離する工程と、
   前記積層体の前記金属箔をエッチング除去して前記めっき金属層および前記めっきレジストを露出する工程と、
   前記めっきレジストを除去することで、前記半導体素子接続パッドを含む前記導体パターンから成る最表層の配線導体層を、前記ビルドアップ部の最下層の前記絶縁層表面から突出した状態となるように形成する工程と、を含むことを特徴とする配線基板の製造方法。

Images