JP2004119729A - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP2004119729A
JP2004119729A JP2002281888A JP2002281888A JP2004119729A JP 2004119729 A JP2004119729 A JP 2004119729A JP 2002281888 A JP2002281888 A JP 2002281888A JP 2002281888 A JP2002281888 A JP 2002281888A JP 2004119729 A JP2004119729 A JP 2004119729A
Authority
JP
Japan
Prior art keywords
conductive film
conductive
wiring layer
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002281888A
Other languages
English (en)
Inventor
Yuusuke Igarashi
五十嵐　優助
Noriaki Sakamoto
坂本　則明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2002281888A priority Critical patent/JP2004119729A/ja
Priority to TW092122326A priority patent/TWI234259B/zh
Priority to KR1020030064689A priority patent/KR100658022B1/ko
Priority to US10/667,771 priority patent/US20040106288A1/en
Priority to CNB031603378A priority patent/CN1254856C/zh
Publication of JP2004119729A publication Critical patent/JP2004119729A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48178—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

【課題】従来、導電パターンを持ったフレキシブルシートを支持基板として採用し、この上に半導体素子を実装し、全体をモールドした半導体装置が開発されている。この場合多層配線構造が形成できない問題や製造工程での絶縁樹脂シートの反りが顕著である問題を発生させる。
【解決手段】薄い第１の導電膜１１と厚い第２の導電膜１２が第３の導電膜１３を介して積層された積層板１０を用いる。第１の導電膜１１をエッチングすることにより第１の導電配線層１１Ａを形成する工程では、第３の導電膜１３でエッチングがストップすることにより、エッチングの深さを制御することができる。従って、第１の導電膜１１を薄く形成することにより、第１の導電配線層１１Ａを微細なパターンとすることが可能となる。また、第１の絶縁層１５を介して第２の導電配線層１４Ａを形成するので、多層配線を実現することができる。
【選択図】　図４

Description

【０００１】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特にエッチングの工程に於いてバリヤ層となる第３の導電膜を介して積層された２枚の導電膜を用いた、多層配線構造を有する、薄型の回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のＩＣパッケージとその実装概念が大きく変わろうとしている。従来の半導体装置に関する技術として、絶縁樹脂シートの一例としてフレキシブルシートであるポリイミド樹脂シートを採用した半導体装置がある（例えば、特許文献１参照）。
【０００３】
図１９〜図２１は、フレキシブルシート５０をインターポーザー基板として採用するものである。尚、各図の上に示す図面は、平面図、下に示す図面は、Ａ−Ａ線の断面図である。
【０００４】
まず図１９に示すフレキシブルシート５０の上には、接着剤を介して銅箔パターン５１が貼り合わされて用意されている。この銅箔パターン５１は、実装される半導体素子がトランジスタ、ＩＣにより、そのパターンが異なるが、一般には、ボンディングパッド５１Ａ、アイランド５１Ｂが形成されている。また符号５２は、フレキシブルシート５０の裏面から電極を取り出すための開口部であり、前記銅箔パターン５１が露出している。
【０００５】
続いて、このフレキシブルシート５０は、ダイボンダーに搬送され、図２０の如く、半導体素子５３が実装される。その後、このフレキシブルシート５０は、ワイヤーボンダーに搬送され、ボンディングパッド５１Ａと半導体素子５３のパッドが金属細線５４で電気的に接続されている。
【０００６】
最後に、図２１（Ａ）の如く、フレキシブルシート５０の表面に封止樹脂５５が設けられて封止される。ここでは、ボンディングパッド５１Ａ、アイランド５１Ｂ、半導体素子５３および金属細線５４を被覆するようにトランスファーモールドされる。
【０００７】
その後、図２１（Ｂ）に示すように、半田や半田ボール等の接続手段５６が設けられ、半田リフロー炉を通過することで開口部５２を介してボンディングパッド５１Ａと融着した球状の半田５６が形成される。しかもフレキシブルシート５０には、半導体素子５３がマトリックス状に形成されるため、図２０の様にダイシングされ、個々に分離される。
【０００８】
また図２１（Ｃ）に示す断面図は、フレキシブルシート５０の両面に電極として５１Ａと５１Ｄが形成されているものである。このフレキシブルシート５０は、一般に、両面がパターニングされてメーカーから供給されている。
【０００９】
【特許文献１】
特開２０００−１３３６７８号公報（第５頁、第２図）
【００１０】
【発明が解決しようとする課題】
上述したフレキシブルシート５０を用いた半導体装置は周知の金属フレームを用いないので、極めて小型で薄型のパッケージ構造を実現できる利点を有するが、実質的にフレキシブルシート５０の表面に設けた１層の銅箔パターン５１のみで配線を行うものである。これはフレキシブルシートが柔らかいために導電膜のパターン形成前後で歪みが発生し、積層する層間の位置ズレが大きく多層配線構造には適さない問題点があった。
【００１１】
多層配線構造を実現するにはシートの歪みを抑えるための支持強度が必要となるため、フレキシブルシート５０を約２００μｍと十分に厚くする必要があり、薄型化に逆行することになる。
【００１２】
更に製造方法においては、前述した製造装置、例えばダイボンター、ワイヤーボンダー、トランスファーモールド装置、リフロー炉等に於いて、フレキシブルシート５０が搬送されて、ステージまたはテーブルと言われる部分に装着される。
【００１３】
しかしフレキシブルシート５０のベースとなる絶縁樹脂の厚みは５０μｍ程度と薄くすると、表面に形成される銅箔パターン５１の厚みも９〜３５μｍと薄い場合、図２２に示すように反ったりして搬送性が非常に悪く、また前述したステージやテーブルへの装着性が悪い欠点があった。これは、絶縁樹脂自身が非常に薄いために依る反り、銅箔パターン５１と絶縁樹脂との熱膨張係数との差による反りが考えられる。
【００１４】
また開口部５２の部分は、モールドの際に上から加圧されるため、ボンディングパッド５１Ａの周辺を上に反らせる力が働き、ボンディングパッド５１Ａの接着性を悪化させることもあった。
【００１５】
またフレキシブルシート５０を構成する樹脂材料自身にフレキシブル性が無かったり、熱伝導性を高めるためにフィラーを混入すると、堅くなる。この状態でワイヤーボンダーでボンディングするとボンディング部分にクラックが入る場合がある。またトランスファーモールドの際も、金型が当接する部分でクラックが入る場合がある。これは図２２に示すように反りがあるとより顕著に現れる。
【００１６】
今まで説明したフレキシブルシート５０は、裏面に電極が形成されないものであったが、図２１（Ｃ）に示すように、フレキシブルシート５０の裏面にも電極５１Ｄが形成される場合もある。この時、電極５１Ｄが前記製造装置と当接したり、この製造装置間の搬送手段の搬送面と当接するため、電極５１Ｄの裏面に損傷が発生する問題があった。この損傷が入ったままで電極として成るため、後に熱が加わったりすることにより電極５１Ｄ自身にクラックが入る問題点やマザーボードへの半田接続時に半田濡れ性が低下する問題点もあった。
【００１７】
またフレキシブルシート５０の裏面に電極５１Ｄが設けられると、トランスファーモールドの際、ステージに面接触できない問題点が発生する。この場合、前述したようにフレキシブルシート５０が堅い材料で成ると、電極５１Ｄが支点となり、電極５１Ｄの周囲が下方に加圧されるため、フレキシブルシート５０にクラックを発生させる問題点があった。
【００１８】
本発明者は斯かる問題点を解決するために、薄い第１の導電膜と厚い第２の導電膜を、第３の導電膜を介して積層させた積層板を用いることを提案した。
【００１９】
【課題を解決するための手段】
本発明は、第１に、第１の導電膜と第２の導電膜が第３の導電膜を介して積層された積層板を準備する工程と、前記第１の導電膜を所望のパターンにエッチングすることにより第１の導電配線層を形成する工程と、前記第１の導電配線層をマスクとして用いて前記第３の導電膜を選択的に除去する工程と、第４の導電膜に第１の絶縁層が付着された絶縁シートを、前記第１の絶縁層が、前記第３の導電膜を除去することで露出した第２の導電膜表面部、前記第１の導電配線層および第３の導電膜端面とを被覆するように積層させる工程と、前記第４の導電膜を所望のパターンにエッチングすることにより第２の導電配線層を形成する工程と、多層接続手段を形成し、前記第１の導電配線層と前記第２の導電配線層とを電気的に接続する工程と、前記第２の導電配線層を第２の絶縁層で被覆する工程と、前記第２の絶縁層を部分的に除去することにより前記第２の導電配線層を選択的に露出させて露出部を形成する工程と、前記第２の絶縁層上に半導体素子を固着して前記半導体素子と前記第２の導電配線層とを電気的に接続する工程と、前記半導体素子を封止樹脂層で被覆する工程と、前記第２の導電膜を除去して前記第３の導電膜を裏面に露出させる工程と、前記第３の導電膜の所望個所に外部電極を形成する工程とを具備することを特徴とする。
【００２０】
本発明は、第２に、前記第３の導電膜までエッチングすることにより、前記導電配線層が微細に形成されることを特徴とする。
【００２１】
本発明は、第３に、前記第１の導電膜のみをエッチングする溶液を用いることを特徴とする。
【００２２】
本発明は、第４に、前記エッチングを行う前記溶液として、塩化第２銅または塩化第２鉄が含まれた溶液を使用することを特徴とする。
【００２３】
本発明は、第５に、前記第３の導電膜は、電界剥離により除去されることを特徴とする。
【００２４】
本発明は、第６に、前記第３の導電膜のみをエッチングする溶液を用いたエッチングで前記第３の導電膜を除去することを特徴とする。
【００２５】
本発明は、第７に、前記溶液は、ヨウ素系の溶液であることを特徴とする。
【００２６】
本発明は、第８に、前記第２の導電膜を全面エッチングすることを特徴とする。
【００２７】
本発明は、第９に、前記第２の導電膜が、前記第１の導電膜よりも厚く形成されることを特徴とする。
【００２８】
本発明は、第１０に、前記絶縁層は熱可塑性樹脂、熱硬化性樹脂又は感光性樹脂であることを特徴とする。
【００２９】
本発明は、第１１に、前記第１の導電膜および前記第２の導電膜は銅を主材料とした金属であり、前記第３の導電膜は銀を主材料とした金属であることを特徴とする。
【００３０】
本発明は、第１２に、前記第２の導電膜をベースとして、前記第３の導電膜と前記第１の導電膜とを電気メッキで積層することにより前記積層板を製造することを特徴とする。
【００３１】
本発明は、第１３に、前記積層板は、圧延接合で形成されることを特徴とする。
【００３２】
本発明は、第１４に、前記露出させメッキした第１の導電膜部分と半導体素子以外の電子部品を電気的に接続させることを特徴とする。
【００３３】
本発明は、第１５に、前記絶縁シートは、真空プレスまたは真空ラミネートにより形成することを特徴とする。
【００３４】
本発明は、第１６に、レーザー加工により、前記絶縁層を部分的に除去することを特徴とする。
【００３５】
本発明は、第１７に、リソグラフィ工程により、前記絶縁層を部分的に除去することを特徴とする。
【００３６】
本発明は、第１８に、前記第２の導電層を電極として用いた電界メッキにより、前記第１の絶縁層を部分的に除去した貫通孔にメッキで銅を主とした金属を積み上げ、前記第１の導電配線層と前記第２の導電配線層を接続することを特徴とする。
【００３７】
【発明の実施の形態】
本発明の回路装置の製造方法について、図１〜図１８を参照して説明する。
【００３８】
本発明の回路装置の製造方法は、第１の導電膜と第２の導電膜が第３の導電膜を介して積層された積層板を準備する工程と、前記第１の導電膜を所望のパターンにエッチングすることにより第１の導電配線層を形成する工程と、前記第１の導電配線層をマスクとして用いて前記第３の導電膜を選択的に除去する工程と、第４の導電膜に第１の絶縁層が付着された絶縁シートを、前記第１の絶縁層が、前記第３の導電膜を除去することで露出した第２の導電膜表面部、前記第１の導電配線層および第３の導電膜端面とを被覆するように積層させる工程と、前記第４の導電膜を所望のパターンにエッチングすることにより第２の導電配線層を形成する工程と、多層接続手段を形成し、前記第１の導電配線層と前記第２の導電配線層とを電気的に接続する工程と、前記第２の導電配線層を第２の絶縁層で被覆する工程と、前記第２の絶縁層を部分的に除去することにより前記第２の導電配線層を選択的に露出させて露出部を形成する工程と、前記第２の絶縁層上に半導体素子を固着して前記半導体素子と前記第２の導電配線層とを電気的に接続する工程と、前記半導体素子を封止樹脂層で被覆する工程と、前記第２の導電膜を除去して前記第３の導電膜を裏面に露出させる工程と、前記第３の導電膜の所望個所に外部電極を形成する工程とから構成されている。このような各工程を以下にて説明する。
【００３９】
本発明の第１の工程は、図１に示すように、薄い第１の導電膜１１と厚い第２の導電膜１２が第３の導電膜１３を介して積層された積層板１０を準備することにある。
【００４０】
積層板１０の表面は、実質全域に第１の導電膜１１が形成され、第３の導電膜１３を介して、裏面にも実質全域に第２の導電膜１２が形成されるものである。また、第１の導電膜１１および第２の導電膜１２は、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料から成る。第１の導電膜１１、第２の導電膜１２および第３の導電膜１３は、メッキ法、蒸着法またはスパッタ法で形成されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。なお、第１の導電膜１１および第２の導電膜１２としてはＡｌ、Ｆｅ、Ｆｅ−Ｎｉ、公知のリードフレーム材等でも良い。
【００４１】
第３の導電膜１３の材料は、第１の導電膜１１および第２の導電膜１２を除去する際に使用されるエッチング液に、エッチングされない材料が採用される。また、第３の導電膜１３裏面には半田等から成る外部電極２４が形成されるので、外部電極２４の付着性も考慮される。具体的に、第３の導電膜１３の材料としては金、銀、パラジュームから成る導電材料を採用することができる。
【００４２】
第１の導電膜の厚さは、微細なパターンを形成するために薄く形成され、その厚さは５〜３５μｍ程度である。第２の導電パターンは、全体を機械的に支持するために厚く形成され、その厚さは７０〜２００μｍ程度である。第３の導電膜１３は、第１の導電膜１１および第２の導電膜１２をエッチングする際にバリヤ層として機能し、その厚さは１〜１０μｍ程度に形成される。
【００４３】
本発明の特徴とする点は、第２の導電膜１２を第１の導電膜１１よりも厚く形成するところにある。第１の導電膜は厚さが５〜３５μｍ程度に形成され、できるだけ薄くしてファインパターンが形成できるように配慮される。第２の導電膜１２は厚さが７０〜２００μｍ程度で良く、支持強度を持たせる点が重視される。
【００４４】
従って、第２の導電膜１２を厚く形成することにより、積層板１０の平坦性を維持でき、後の工程の作業性を向上させることができる。
【００４５】
更には、第２の導電膜１２は、色々な工程を経るために傷が入ってしまう。しかし厚い第２の導電膜１２は後の工程で除去するため、完成品である回路装置に傷が残ってしまうのを防止することができる。また平坦性を維持しながら封止樹脂を硬化できるので、パッケージの裏面も平坦にでき、積層板１０の裏面に形成される外部電極もフラットに配置できる。よって、実装基板上の電極と積層板１０裏面の電極とを当接でき、半田不良を防止することができる。
【００４６】
次に上記した積層板１０の具体的な製造方法について述べる。積層板１０は、電気メッキによる積層または圧延接合により製造することができる。電気メッキにより積層板１０を製造する場合は、先ず第２の導電膜１２を用意する。そして、第２の導電膜１２の裏面に電極を設けて、電界メッキ法により第３の導電膜を積層させる。その後に同じく電界メッキ法により、第３の導電膜上に第１の導電膜を積層させる。圧延により積層板を製造する場合は、板状に用意された第１の導電膜１１、第２の導電膜１２および第３の導電膜１３を、ロール等により熱と圧力を加えて接合させる。
【００４７】
本発明の第２の工程は、図２および図３に示す如く、第１の導電膜１１を所望のパターンにエッチングして第１の導電配線層１１Ａを形成することにある。
【００４８】
第１の導電膜１１上に所望のパターンのホトレジストＰＲで被覆し、ボンディングパッドや配線を形成する導電配線層１１Ａをケミカルエッチングにより形成する。第１の導電膜１１はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。第１の導電膜１１をエッチングすることにより、第３の導電膜１３もエッチング液に接触するが、第３の導電膜１３の材料は塩化第２鉄および塩化第２銅にエッチングされないものであるので、第３の導電膜１３の表面でエッチングはストップする。このことから、第１の導電膜１１は厚さが５〜３５μｍ程度に形成されているので、第１の導電配線層１１Ａは５０μｍ以下のファインパターンに形成できる。また、図３に示すように、レジストＰＲは、第１の導電配線層１１Ａを形成した後に除去される。
【００４９】
本発明の特徴は、第１の導電膜１１をエッチングする工程に於いて、第３の導電膜１３でエッチングをストップさせることにある。本工程でエッチングされる第１の導電膜１１は主にＣｕから形成されており、Ｃｕを部分的に除去するエッチング液としては、塩化第２鉄または塩化第２銅が使用される。それに対して、第３の導電膜１３は塩化第２鉄および塩化第２銅にエッチングされない導電性材料から形成されているので、エッチングは第３の導電膜１３の表面でストップする。第３の導電膜１３の材料としては、金、銀およびパラジュームを採用することができる。
【００５０】
本発明の第３の工程は、図４に示す如く、第１の導電配線層１１Ａをマスクとして用いて第３の導電膜１３を除去することにある。
【００５１】
前工程で形成された第１の導電膜１１より成る第１の導電配線層１１Ａをマスクとして用いて、第３の導電膜１３を選択的に除去する。第３の導電膜１３を選択的に除去する方法としては２つの方法を採用することができる。第１の方法は、第３の導電膜１３のみを除去する液を用いてエッチングする方法である。第２の方法は、電界剥離により第３の導電膜１３のみを除去する方法である。
【００５２】
第１の方法であるエッチングにより第３の導電膜１３を部分的に除去する方法を説明する。この方法で使用するエッチング液は、第３の導電膜１３をエッチングし且つ第１の導電配線層１１Ａおよび第２の導電膜１２にはエッチングされないものが使用される。例えば、第１の導電配線層１１Ａおよび第２の導電膜１２がＣｕを主体とする材料から形成され、第３の導電膜１３がＡｇ膜である場合は、ヨウ素系のエッチング液を使用することにより第３の導電膜１３のみを除去することができる。第３の導電膜１３がエッチングされることにより、第２の導電膜１２はヨウ素系のエッチング液に接触するが、例えばＣｕから成る第２の導電膜１２はヨウ素系のエッチング液にはエッチングされない。従って、ここでのエッチングは、第２の導電膜１２の表面でストップする。ここで、図２のレジストＰＲは、この工程の後に除去するのでも構わない。
【００５３】
第２の方法である電界剥離により第３の導電膜１３のみを除去する方法を説明する。先ず、金属イオンを含む溶液と第３の導電膜１３を接触させる。そして溶液の方にプラスの電極を設け、積層板１０にマイナスの電極を設けて直流電流を流す。このことにより、電界法によるメッキ膜形成と逆の原理で第３の導電膜１３のみが除去される。ここで使用する溶液は、第３の導電膜１３を構成する材料をメッキ処理する際に用いるものである。従って、この方法では、第３の導電膜１３のみが剥離される。
【００５４】
本発明の第４の工程は、図５を参照して、第４の導電膜１４に第１の絶縁層１５が付着された絶縁シート９を、第１の絶縁層１５が第１の導電配線層１１Ａおよび第３の導電膜１３を被覆するように積層させることにある。
【００５５】
図５を参照して、第３の導電膜１３、第１の導電配線層１１Ａおよび部分的に露出した第２の導電膜１２表面は第１の絶縁層１５で被覆される。具体的には、部分的に除去された第３の導電膜１３の側面および第１の導電配線層１１Ａの上面および側面（端面）が、第１の絶縁層１５で被覆されている。また、部分的に露出した第２の導電膜１２の表面も第１の絶縁層１５で被覆されている。本工程の絶縁シート９による被覆は、真空プレスまたはラミネートによる方法で行うことができる。真空プレスは、絶縁シート９を積層板１０に重ねて真空でプレスする方法であり、複数枚の積層板１０を一括して処理することができる。ラミネートによる方法は、ローラーを用いて絶縁シート９を積層させる方法である。ラミネートによる方法では、アフターキュアの工程はバッチ処理により別工程で行うが、厚みを精度良くコントロールできるメリットを有する。また第１の絶縁層１５のみを上記方法で形成した後に第４の導電膜１４を無電界メッキ及び電界メッキで形成しても良い。
【００５６】
本発明の第５の工程は、図６および図７を参照して、第４の導電膜１４を所望のパターンにエッチングすることにより第２の導電配線層１４Ａを形成することにある。
【００５７】
図６を参照して、第４の導電膜１４をエッチング工程で部分的に除去することにより、第２の導電配線層１４Ａを形成する。第４の導電膜１４は薄く形成されており、エッチングは第１の絶縁層でストップするので、第２の導電配線層１４Ａを微細に形成することができる。ここでは、第４の導電膜１４は厚さが５〜３５μｍ程度に形成されているので、第２の導電配線層１４Ａは５０μｍ以下のファインパターンに形成できる。
【００５８】
次に、図７を参照して、貫通孔１６を形成することにより、第１の導電配線層１１Ａを部分的に露出する。この貫通孔１６を形成する部分は第２の導電配線層１４Ａを形成するときに同時に第４の導電膜１４をエッチングで除去しておく。第２の導電配線層１４ＡはＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いてケミカルエッチングを行う。貫通孔１６の開口径は、ホトリソグラフィーの解像度により変化するが、ここでは５０〜１００μｍ程度である。またこのエッチングの際に、第２の導電膜４は接着性のシート等でカバーしてエッチング液から保護する。しかし第２の導電膜４自体が十分に厚く、エッチング後にも平坦性が維持できる膜厚であれば、少々エッチングされても構わない。なお、第２の導電配線層１４ＡとしてはＡｌ、Ｆｅ、Ｆｅ−Ｎｉ、公知のリードフレーム材等でも良い。
【００５９】
続いて、ホトレジストを取り除いた後、第２の導電配線層１４Ａをマスクにして、レーザーにより貫通孔１６真下の第１の絶縁層１５を取り除き、貫通孔１６の底に第１の導電配線層１１Ａの表面を露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【００６０】
なお、本工程では第２の導電配線層１４Ａが１０μｍ以下と薄い場合は、ホトレジストで貫通孔１６以外を被覆した後に炭酸ガスレーザーで第２の導電配線層１４Ａおよび第１の絶縁層１５を一括して貫通孔１６を形成できる。この場合には予め第２の導電配線層１４Ａの表面を粗化する黒化処理工程が必要である。
【００６１】
本発明の第６の工程は、図８を参照して、多層接続手段１７を形成し、第１の導電配線層１１Ａと第２の導電配線層１４Ａとを電気的に接続することにある。
【００６２】
貫通孔１６を含む第１の導電配線層１１Ａ全面に第２の導電配線層１４Ａと第１の導電配線層１１Ａの電気的接続を行う多層接続手段１７であるメッキ膜を形成する。このメッキ膜は無電解メッキと電解メッキの両方で形成することが可能であり、ここでは、第２の導電膜１２を電極として用いた電界メッキにより、第２の導電配線層１４Ａとメッキ上面が接続して平坦な状態になるまでメッキ膜を形成する。このとき第２の導電膜１２およびメッキ電極取り出し部以外の裏面にメッキが付着しないようレジストで保護する。このレジストは表面メッキ部を治具で囲う部分治具メッキでは不要である。これにより貫通孔１６はＣｕで埋め込まれ、多層接続手段１７が形成される。またメッキ膜は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。
【００６３】
本発明の第７の工程は、図９を参照して、第２の導電配線層１４Ａを第２の絶縁層１８で被覆することにある。
【００６４】
図９を参照して、第２の絶縁層１８による被覆は、樹脂シートを真空プレスまたはラミネートによる方法で行うか、液状樹脂を印刷またはロールコーターまたはディップコーターで塗布することができる。真空プレスは、熱硬化性樹脂から成るプリプレグシートを重ねて真空でプレスする方法であり、複数枚の積層板１０を一括して処理することができる。ラミネートによる方法は、積層板１０を１枚ずつローラーを用いて、熱硬化性樹脂シートを接着する。この方法では、アフターキュアの工程はバッチ処理により別工程で行うが、厚みを精度良くコントロールできるメリットを有する。また液状樹脂は各方法で塗布後に乾燥処理を行う。
【００６５】
本発明の第８の工程は、図１０を参照して、第２の絶縁層１８を部分的に除去することにより第２の導電配線層１４Ａを選択的に露出させて露出部を形成することにある。
【００６６】
図１０を参照して、第２の絶縁層１８上に載置予定の半導体素子１９との電気的接続を行うために、第２の絶縁層１８を部分的に除去して第２の導電配線層１４Ａを露出させる。露出する第２の導電配線層１４Ａはボンディングパッドとなる部分である。第２の絶縁層１８が感光性の材料から成る場合は、公知のリソグラフィ工程にて、第２の絶縁層１８を部分的に除去することができる。また、レーザーにより第２の絶縁層１８を部分的に除去することもできる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで第２の絶縁層１８を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【００６７】
次に、露出してボンディングパッドとなる第２の導電配線層１４Ａの表面にメッキ層２１を形成する。メッキ層２１の形成は無電界メッキ法または電界メッキ法で金または銀を付着させることにより行うことができる。本件では無電界メッキ法でＡｕ膜を形成している。
【００６８】
本発明の第９の工程は、図１１を参照して、第２の絶縁層１８上に半導体素子１９を固着して半導体素子１９と第２の導電配線層１４Ａとを電気的に接続することにある。
【００６９】
半導体素子１９はベアチップのまま第２の絶縁層１８上に絶縁性接着樹脂でダイボンドされる。半導体素子１９とその下の第２の導電配線層１４Ａとは第２の絶縁層１８で電気的に絶縁されるので。第２の導電配線層１４Ａは半導体素子１９の下でも自由に配線でき、多層配線構造を実現できる。
【００７０】
また、半導体素子１９の各電極パッドは周辺に設けた第２の導電配線層１４Ａの一部であるボンデイングパッドにボンディングワイヤー２０で接続されている。半導体素子１９はフェイスダウンで実装されても良い。この場合、半導体素子１９の各電極パッド表面に半田ボールやバンプが設けられ、積層板１０の表面には半田ボールの位置に対応した部分に第２の導電配線層１４Ａから成るボンディングパッドと同様の電極が設けられる。
【００７１】
ワイヤーボンデインクの時の積層板１０を用いるメリットについて述べる。一般にＡｕ線のワイヤーボンディングの際は、１２０℃〜３００℃に加熱される。この時、第２の導電膜１２が薄いと、積層板１０が反り、この状態でボンディングヘッドを介して積層板１０が加圧されると、積層板１０に傷が発生する可能性がある。しかし、第２の導電膜１２自体が厚く形成されることでこれらの問題を解決することができる。
【００７２】
本発明の第１０の工程は、図１２を参照して、半導体素子１９を封止樹脂層２２で被覆することにある。
【００７３】
積層板１０は、モールド装置にセットされて樹脂モールドを行う。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。しかし、量産性を考慮すると、トランスファーモールド、インジェクションモールドが適している。
【００７４】
本工程では、モールドキャビティーの下金型に積層板１０はフラットで当接される必要があるが、厚い第２の導電膜１２がこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂層１３の収縮が完全に完了するまで、第２の導電膜１２によってパッケージの平坦性を維持している。すなわち、本工程までの積層板１０の機械的支持の役割は第２の導電膜１２により担われている。
【００７５】
本発明の第１１の工程は、図１３を参照して、第２の導電膜１２を除去して第３の導電膜１３を裏面に露出させることにある。
【００７６】
第２の導電膜１２をマスクなしで全面が除去されるようにエッチングする。このエッチングは、塩化第２鉄または塩化第２銅を用いたケミカルエッチングで良く、第２の導電膜１２は全面的に除去される。このように第２の導電膜１２は全面的に除去することにより第３の導電膜１３は絶縁層１５から露出する。上述したように、第３の導電膜１３は第２の導電膜１２をエッチングする溶液にはエッチングされない材料から形成されているので、本工程に於いては第３の導電膜１３はエッチングされない。
【００７７】
本発明の特徴は、第２の導電膜１２をエッチングにより除去する工程に於いて、第３の導電膜１３がバリヤ層となることで、絶縁層１７および第３の導電膜１３から成る裏面が平坦に形成されることにある。第２の導電膜１２はエッチングにより全面的に除去されるので、エッチングの最終段階では、第３の導電膜１３もエッチング液に接触する。上述したように、第３の導電膜１３は、Ｃｕから成る第２の導電膜１２をエッチングする塩化第２鉄および塩化第２銅にはエッチングされない材料から成る。従って、第３の導電膜の下面でエッチングはストップするので、第３の導電膜１３はエッチングのバリヤ層として機能している。なお、本工程以後では、封止樹脂層２２により全体が機械的に支持されている。
【００７８】
本発明の第１２の工程は、図１４から図１６を参照して、第３の導電膜１３の所望個所に外部電極２４を形成することにある。
【００７９】
この時Ａｇのマイグレーションが問題視される環境で使用されるような場合には、絶縁シート９での被覆を行う前に、第３の導電膜１３を選択エッチングして除去した方が良い。先ず図１４を参照して、第３の導電膜１３は外部電極２４を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂２３で大部分を被覆する。前記オーバーコート樹脂２３が感光性の材料から成る場合は、外部電極２４を形成する部分は公知のリソグラフィ工程にて前記オーバーコート樹脂２３を部分的に除去することができる。次に、図１５を参照して、半田のリフローあるいは半田クリームのスクリーン印刷によりこの露出部分に外部電極２４を同時に形成する。
【００８０】
最後に、図１６を参照して、積層板１０には回路装置が多数マトリックス状に形成されているので、封止樹脂層２２およびオーバーコート樹脂２３をダイシングしてそれらを個々の回路装置に分離する。
【００８１】
本工程に於いては、裏面に露出した第３の導電膜１３が、外部電極２４を形成する際のメッキ層となるので、第３の導電膜１３が外部電極２４のみの場合は新たにメッキ層を形成する工程を省略することができる。また、Ｃｕ部をダイシングせずに封止樹脂層２２およびオーバーコート樹脂２３のみをダイシングすることにより、個々の回路装置に分離できるので、ダイシングを行うダイサーの摩耗を減少させることができる。
【００８２】
図１７を参照して、具体化された本発明の製造方法による回路装置１を説明する。まず、実線で示すパターンは第２の導電配線層１４Ａであり、点線で示すパターンは第１の導電配線層１１Ａである。第２の導電配線層１４Ａは半導体素子１９を取り巻くようにボンディングパッドが周辺に設けられ、一部では２段に配置されて多パッドを有する半導体素子１９に対応している。第２の導電配線層１４Ａより成るボンディングパッドは半導体素子１９の対応する電極パッドとボンディングワイヤー２０で接続され、ボンディングパッドからファインパターンの第２の導電配線層１４Ａが半導体素子１９の下に多数延在されて、黒丸で示す多層接続手段１７で第１の導電配線層１１Ａと接続されている。また第１の導電配線層１１Ａもファインパターンが形成でき、更に多くの外部電極２４を形成できる。
【００８３】
斯かる構造であれば、２００以上パッドを有する半導体素子でも、第２の導電配線層１４Ａのファインパターンを利用してファインパターン化された所望の第１の導電配線層１１Ａまで多層配線構造で延在でき、第３の導電膜１３に設けられた外部電極２４から外部回路への接続が行える。
【００８４】
図１８を参照して、具体化された他の形態の回路装置１Ａを説明する。ここでは、回路装置１Ａは、点線で示す第２の導電配線層１４Ａが形成され、第２の導電配線層１４Ａ上に、半導体素子１９、チップ部品２５およびベアのトランジスタ２６が実装されている。チップ部品２５としては、抵抗、コンデンサ、ダイオード、コイル等の受動部品・能動部品を全般的に採用することができる。また、内蔵される部品同士は、第１の導電配線層１１Ａまたはボンディングワイヤ２０を介して電気的に接続されている。更に、半導体素子１９に対応する箇所には、第１の導電配線層１１Ａが形成されており、第３の導電膜１３に設けられた外部電極２４から外部回路への接続が行える。
【００８５】
【発明の効果】
本発明によれば、薄く形成された第１の導電膜１１をエッチングして第１の導電配線層１１Ａを形成する工程に於いて、バリヤ層として第３の導電膜１３を設けることにより、所定の深さでエッチングをストップさせることができる。従って、第１の導電膜１１を薄く形成することにより、第１の導電配線層１１Ａを微細に形成することができる利点を有する。更に、第１の絶縁層１５を介して、第２の導電配線層１４Ａも微細に形成されるので、多層配線を実現することができる。
【００８６】
更に、第２の導電膜１２を裏面からのエッチングにより全面的に除去する工程に於いて、第３の導電膜１３がバリヤ層として機能することにより、絶縁層１５とそこから露出する第３の導電膜とから成る裏面を平坦に形成することができる利点を有する。このことから完成品である回路装置の裏面の平坦性を向上させることができるので、その品質を向上させることができる。
【図面の簡単な説明】
【図１】本発明の回路装置の製造方法を説明する断面図である。
【図２】本発明の回路装置の製造方法を説明する断面図である。
【図３】本発明の回路装置の製造方法を説明する断面図である。
【図４】本発明の回路装置の製造方法を説明する断面図である。
【図５】本発明の回路装置の製造方法を説明する断面図である。
【図６】本発明の回路装置の製造方法を説明する断面図である。
【図７】本発明の回路装置の製造方法を説明する断面図である。
【図８】本発明の回路装置の製造方法を説明する断面図である。
【図９】本発明の回路装置の製造方法を説明する断面図である。
【図１０】本発明の回路装置の製造方法を説明する断面図である。
【図１１】本発明の回路装置の製造方法を説明する断面図である。
【図１２】本発明の回路装置の製造方法を説明する断面図である。
【図１３】本発明の回路装置の製造方法を説明する断面図である。
【図１４】本発明の回路装置の製造方法を説明する断面図である。
【図１５】本発明の回路装置の製造方法を説明する断面図である。
【図１６】本発明の回路装置の製造方法を説明する断面図である。
【図１７】本発明により製造された回路装置を説明する平面図である。
【図１８】本発明により製造された回路装置を説明する平面図である。
【図１９】従来の半導体装置の製造方法を説明する図である。
【図２０】従来の半導体装置の製造方法を説明する図である。
【図２１】従来の半導体装置の製造方法を説明する図である。
【図２２】従来のフレキシブルシートを説明する図である。
【符号の説明】
１０　　　　　　　　　　積層板
１１　　　　　　　　　　第１の導電膜
１１Ａ　　　　　　　　　第１の導電配線層
１２　　　　　　　　　　第２の導電膜
１３　　　　　　　　　　第３の導電膜
１４　　　　　　　　　　第４の導電膜
１４Ａ　　　　　　　　　第２の導電配線層
１５　　　　　　　　　　第１の絶縁層
１６　　　　　　　　　　貫通孔
１７　　　　　　　　　　多層接続手段
１８　　　　　　　　　　第２の絶縁層
１９　　　　　　　　　　半導体素子
２０　　　　　　　　　　ボンディングワイヤ
２１　　　　　　　　　　メッキ層
２２　　　　　　　　　　封止樹脂層
２３　　　　　　　　　　オーバーコート樹脂
２４　　　　　　　　　　外部電極

Claims (18)

  1. 第１の導電膜と第２の導電膜が第３の導電膜を介して積層された積層板を準備する工程と、
    前記第１の導電膜を所望のパターンにエッチングすることにより第１の導電配線層を形成する工程と、
    前記第１の導電配線層をマスクとして用いて前記第３の導電膜を選択的に除去する工程と、
    第４の導電膜に第１の絶縁層が付着された絶縁シートを、前記第１の絶縁層が、前記第３の導電膜を除去することで露出した第２の導電膜表面部、前記第１の導電配線層および第３の導電膜端面とを被覆するように積層させる工程と、
    前記第４の導電膜を所望のパターンにエッチングすることにより第２の導電配線層を形成する工程と、
    多層接続手段を形成し、前記第１の導電配線層と前記第２の導電配線層とを電気的に接続する工程と、
    前記第２の導電配線層を第２の絶縁層で被覆する工程と、
    前記第２の絶縁層を部分的に除去することにより前記第２の導電配線層を選択的に露出させて露出部を形成する工程と、
    前記第２の絶縁層上に半導体素子を固着して前記半導体素子と前記第２の導電配線層とを電気的に接続する工程と、
    前記半導体素子を封止樹脂層で被覆する工程と、
    前記第２の導電膜を除去して前記第３の導電膜を裏面に露出させる工程と、
    前記第３の導電膜の所望個所に外部電極を形成する工程とを具備することを特徴とする回路装置の製造方法。
  2. 前記第３の導電膜までエッチングすることにより、前記導電配線層が微細に形成されることを特徴とする請求項１記載の回路装置の製造方法。
  3. 前記第１の導電膜のみをエッチングする溶液を用いることを特徴とする請求項１記載の回路装置の製造方法。
  4. 前記エッチングを行う前記溶液として、塩化第２銅または塩化第２鉄が含まれた溶液を使用することを特徴とする請求項３記載の回路装置の製造方法。
  5. 前記第３の導電膜は、電界剥離により除去されることを特徴とする請求項１記載の回路装置の製造方法。
  6. 前記第３の導電膜のみをエッチングする溶液を用いたエッチングで前記第３の導電膜を除去することを特徴とする請求項１記載の回路装置の製造方法。
  7. 前記溶液は、ヨウ素系の溶液であることを特徴とする請求項６記載の回路装置の製造方法。
  8. 前記第２の導電膜を全面エッチングすることを特徴とする請求項１記載の回路装置の製造方法。
  9. 前記第２の導電膜が、前記第１の導電膜よりも厚く形成されることを特徴とする請求項１記載の回路装置の製造方法。
  10. 前記絶縁層は熱可塑性樹脂、熱硬化性樹脂又は感光性樹脂であることを特徴とする請求項１記載の回路装置の製造方法。
  11. 前記第１の導電膜および前記第２の導電膜は銅を主材料とした金属であり、前記第３の導電膜は銀を主材料とした金属であることを特徴とする請求項１記載の回路装置の製造方法。
  12. 前記第２の導電膜をベースとして、前記第３の導電膜と前記第１の導電膜とを電気メッキで積層することにより前記積層板を製造することを特徴とする請求項１記載の回路装置の製造方法。
  13. 前記積層板は、圧延接合で形成されることを特徴とする請求項１記載の回路装置の製造方法。
  14. 前記露出させメッキした第１の導電膜部分と半導体素子以外の電子部品を電気的に接続させることを特徴とする請求項１記載の回路装置の製造方法。
  15. 前記絶縁シートは、真空プレスまたは真空ラミネートにより形成することを特徴とする請求項１記載の回路装置の製造方法。
  16. レーザー加工により、前記絶縁層を部分的に除去することを特徴とする請求項１記載の回路装置の製造方法。
  17. リソグラフィ工程により、前記絶縁層を部分的に除去することを特徴とする請求項１記載の回路装置の製造方法。
  18. 前記第２の導電層を電極として用いた電界メッキにより、前記第１の絶縁層を部分的に除去した貫通孔にメッキで銅を主とした金属を積み上げ、前記第１の導電配線層と前記第２の導電配線層を接続することを特徴とする請求項１記載の回路装置の製造方法。
JP2002281888A 2002-09-26 2002-09-26 回路装置の製造方法 Pending JP2004119729A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002281888A JP2004119729A (ja) 2002-09-26 2002-09-26 回路装置の製造方法
TW092122326A TWI234259B (en) 2002-09-26 2003-08-14 Method for making an electric circuit device
KR1020030064689A KR100658022B1 (ko) 2002-09-26 2003-09-18 회로 장치의 제조 방법
US10/667,771 US20040106288A1 (en) 2002-09-26 2003-09-22 Method for manufacturing circuit devices
CNB031603378A CN1254856C (zh) 2002-09-26 2003-09-26 电路装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002281888A JP2004119729A (ja) 2002-09-26 2002-09-26 回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004119729A true JP2004119729A (ja) 2004-04-15

Family

ID=32276218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002281888A Pending JP2004119729A (ja) 2002-09-26 2002-09-26 回路装置の製造方法

Country Status (5)

Country Link
US (1) US20040106288A1 (ja)
JP (1) JP2004119729A (ja)
KR (1) KR100658022B1 (ja)
CN (1) CN1254856C (ja)
TW (1) TWI234259B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4086607B2 (ja) 2002-09-26 2008-05-14 三洋電機株式会社 回路装置の製造方法
JP2004119727A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP4115228B2 (ja) * 2002-09-27 2008-07-09 三洋電機株式会社 回路装置の製造方法
TWM323107U (en) * 2007-04-03 2007-12-01 Jin-Chiuan Bai Thin type semiconductor chip package substrate
US7473586B1 (en) * 2007-09-03 2009-01-06 Freescale Semiconductor, Inc. Method of forming flip-chip bump carrier type package
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
JP5629969B2 (ja) 2008-09-29 2014-11-26 凸版印刷株式会社 リードフレーム型基板の製造方法と半導体装置の製造方法
US7830024B2 (en) * 2008-10-02 2010-11-09 Advanced Semiconductor Engineering, Inc. Package and fabricating method thereof
KR101030356B1 (ko) * 2008-12-08 2011-04-20 삼성전기주식회사 반도체 패키지의 제조 방법
KR101010739B1 (ko) * 2009-02-17 2011-01-25 이원배 열접촉 패드를 구비한 전기가열보온장치
KR20140108865A (ko) * 2013-03-04 2014-09-15 삼성전자주식회사 패키지 기판, 패키지 기판의 제조 방법 및 패키지 기판을 포함하는 반도체 패키지
TWI572261B (zh) * 2014-10-29 2017-02-21 健鼎科技股份有限公司 線路結構及線路結構的製作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720209A (en) * 1968-03-11 1973-03-13 Medical Plastics Inc Plate electrode
EP0751561A4 (en) * 1994-03-18 1997-05-07 Hitachi Chemical Co Ltd PROCESS FOR MANUFACTURING SEMICONDUCTOR PACKAGES AND SEMICONDUCTOR PACKAGES
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
US6120693A (en) * 1998-11-06 2000-09-19 Alliedsignal Inc. Method of manufacturing an interlayer via and a laminate precursor useful for same
JP4509437B2 (ja) * 2000-09-11 2010-07-21 Ｈｏｙａ株式会社 多層配線基板の製造方法
JP2003007918A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP4086607B2 (ja) * 2002-09-26 2008-05-14 三洋電機株式会社 回路装置の製造方法
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004119727A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP4115228B2 (ja) * 2002-09-27 2008-07-09 三洋電機株式会社 回路装置の製造方法

Also Published As

Publication number Publication date
CN1497688A (zh) 2004-05-19
US20040106288A1 (en) 2004-06-03
KR20040027346A (ko) 2004-04-01
TW200408098A (en) 2004-05-16
KR100658022B1 (ko) 2006-12-15
TWI234259B (en) 2005-06-11
CN1254856C (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP4052915B2 (ja) 回路装置の製造方法
US7936061B2 (en) Semiconductor device and method of manufacturing the same
JP2008218450A (ja) 配線基板の製造方法及び電子部品装置の製造方法
KR100622514B1 (ko) 회로 장치의 제조 방법
JP2004119727A (ja) 回路装置の製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
JP2003007921A (ja) 回路装置およびその製造方法
JP2003007918A (ja) 回路装置の製造方法
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP2003007922A (ja) 回路装置の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP2010278379A (ja) 配線基板およびその製造方法
JP2006173234A (ja) 半導体装置およびその製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP4073294B2 (ja) 回路装置の製造方法
JP2004063808A (ja) 半導体装置のパッケージ構造とその製造方法
JP5610039B2 (ja) 配線基板の製造方法
JP2023137136A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2002222895A (ja) 半導体装置およびその製造方法