JP2002222895A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002222895A JP2002222895A JP2001017645A JP2001017645A JP2002222895A JP 2002222895 A JP2002222895 A JP 2002222895A JP 2001017645 A JP2001017645 A JP 2001017645A JP 2001017645 A JP2001017645 A JP 2001017645A JP 2002222895 A JP2002222895 A JP 2002222895A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- bump
- semiconductor device
- semiconductor element
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 微細配線が形成でき、半導体素子のフリッ
プチップ接続後も装置全体が平坦になり、外部との接続
端子が容易に形成できる半導体装置およびその製造方法
を提供する。 【解決手段】 所定の位置に整列したバンプ状の金属電
極が表裏を貫通するように埋め込まれている絶縁樹脂基
板上に、複数の層からなる配線層が積層されており、該
配線層の最上層に半導体素子の電極位置に対応する端子
が形成されており、半導体素子がフリップチップ接続さ
れている半導体装置。
プチップ接続後も装置全体が平坦になり、外部との接続
端子が容易に形成できる半導体装置およびその製造方法
を提供する。 【解決手段】 所定の位置に整列したバンプ状の金属電
極が表裏を貫通するように埋め込まれている絶縁樹脂基
板上に、複数の層からなる配線層が積層されており、該
配線層の最上層に半導体素子の電極位置に対応する端子
が形成されており、半導体素子がフリップチップ接続さ
れている半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子をフリ
ップチップ接続してなる半導体装置およびその製造方法
に関するものである。
ップチップ接続してなる半導体装置およびその製造方法
に関するものである。
【０００２】
【従来の技術】近年の電子機器の高機能化、並びに軽薄
短小化の要求に伴い、電子部品の高密度集積化、さらに
は高密度実装化が進んできており、これらの電子機器に
使用される半導体装置は、従来にも増して、益々、小型
化且つ多ピン化が進んでいる。
短小化の要求に伴い、電子部品の高密度集積化、さらに
は高密度実装化が進んできており、これらの電子機器に
使用される半導体装置は、従来にも増して、益々、小型
化且つ多ピン化が進んでいる。
【０００３】これらの小型化した半導体装置として、通
常の硬質プリント配線板の片面または両面に、絶縁層を
介して薄い銅箔を張りつけて回路形成したり、めっきに
よって回路形成することを繰り返すことによって、複数
層の配線層を形成したものが知られている。このような
半導体装置では、硬質プリント配線板の表裏を貫通する
ように穴あけを行うが、これにはレーザーやドリルによ
る方法が行われている。レーザーでは微細加工は可能で
あるが、加工速度が遅く、ドリルでは微細加工が出来な
いという問題点がある。また、半導体装置には薄型化が
望まれているため、硬質板の片面上にのみ複数の配線層
を形成する構造が好まれているが、このような構造では
各層の膨張係数の差によって、得られた半導体装置が反
ってしまうという問題点があった。
常の硬質プリント配線板の片面または両面に、絶縁層を
介して薄い銅箔を張りつけて回路形成したり、めっきに
よって回路形成することを繰り返すことによって、複数
層の配線層を形成したものが知られている。このような
半導体装置では、硬質プリント配線板の表裏を貫通する
ように穴あけを行うが、これにはレーザーやドリルによ
る方法が行われている。レーザーでは微細加工は可能で
あるが、加工速度が遅く、ドリルでは微細加工が出来な
いという問題点がある。また、半導体装置には薄型化が
望まれているため、硬質板の片面上にのみ複数の配線層
を形成する構造が好まれているが、このような構造では
各層の膨張係数の差によって、得られた半導体装置が反
ってしまうという問題点があった。
【０００４】特開昭６３−８６３２２号公報には、柱状
導電体が所定の配列で埋め込まれた導電異方性接着剤シ
ートが提案されている。柱状導電体が所定の配列で、予
め絶縁層に埋め込まれているので、目的とする電極同士
を正確に接続することが出来る。特開昭６３−８６３２
２号公報では、このような接続用部材の製造方法とし
て、ステンレスや銅などの金属板上に、めっきによって
柱状電極を所定の位置に形成し、その後に接着剤層をコ
ーティングして形成し、最後に金属板を剥離する方法が
紹介されている。
導電体が所定の配列で埋め込まれた導電異方性接着剤シ
ートが提案されている。柱状導電体が所定の配列で、予
め絶縁層に埋め込まれているので、目的とする電極同士
を正確に接続することが出来る。特開昭６３−８６３２
２号公報では、このような接続用部材の製造方法とし
て、ステンレスや銅などの金属板上に、めっきによって
柱状電極を所定の位置に形成し、その後に接着剤層をコ
ーティングして形成し、最後に金属板を剥離する方法が
紹介されている。
【０００５】しかし、このような方法では、多数の柱状
電極が形成された金属板の表面に、絶縁層となる接着剤
樹脂をコーティングによって形成しなければならず、均
一な厚みを得ることが困難なため、平坦な半導体装置を
得ることが難しかった。
電極が形成された金属板の表面に、絶縁層となる接着剤
樹脂をコーティングによって形成しなければならず、均
一な厚みを得ることが困難なため、平坦な半導体装置を
得ることが難しかった。
【０００６】また、特開２０００−２６９６４２号公報
には、互いにほぼ平行に所定の間隔で配される複数層の
配線層と、前記配線層間に介在される絶縁層と、前記絶
縁層を貫通して互いに隣接する配線層を電気的に接続す
る導通手段と、前記絶縁層の側端部を覆うことにより該
絶縁層を構成する材料が、外にはみ出さないようにする
堰部と、を具備する多層配線板とその製造方法が提案さ
れている。このような多層配線板を用いれば、適当な配
線を形成することによって半導体素子をフリップチップ
接続した半導体装置を得ることが出来る。
には、互いにほぼ平行に所定の間隔で配される複数層の
配線層と、前記配線層間に介在される絶縁層と、前記絶
縁層を貫通して互いに隣接する配線層を電気的に接続す
る導通手段と、前記絶縁層の側端部を覆うことにより該
絶縁層を構成する材料が、外にはみ出さないようにする
堰部と、を具備する多層配線板とその製造方法が提案さ
れている。このような多層配線板を用いれば、適当な配
線を形成することによって半導体素子をフリップチップ
接続した半導体装置を得ることが出来る。
【０００７】しかし、該発明の多層配線板では、導通手
段として、導電性ペーストの印刷によって得られる導電
性バンプが用いられており、微細な接続を行うことが困
難である。また、絶縁層を形成する配線層上に堰部を設
けて、ここに低粘度の樹脂を流し込んで平坦な絶縁層を
得ることを特徴としているが、配線層が完全に水平にな
っていないと、樹脂が流動してしまい、表面は平坦にす
ることが出来るが、全体の厚み公差の大きい絶縁層とな
ってしまうという問題点があった。
段として、導電性ペーストの印刷によって得られる導電
性バンプが用いられており、微細な接続を行うことが困
難である。また、絶縁層を形成する配線層上に堰部を設
けて、ここに低粘度の樹脂を流し込んで平坦な絶縁層を
得ることを特徴としているが、配線層が完全に水平にな
っていないと、樹脂が流動してしまい、表面は平坦にす
ることが出来るが、全体の厚み公差の大きい絶縁層とな
ってしまうという問題点があった。
【０００８】
【発明が解決しようとする課題】本発明は、半導体装置
における、上記のような現状の問題点に鑑み、微細配線
が形成でき、半導体素子のフリップチップ接続後も半導
体装置全体が平坦であり、外部との接続端子が容易に形
成できる半導体装置およびその製造方法を提供すること
を目的とする。
における、上記のような現状の問題点に鑑み、微細配線
が形成でき、半導体素子のフリップチップ接続後も半導
体装置全体が平坦であり、外部との接続端子が容易に形
成できる半導体装置およびその製造方法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明は、所定の位置に
整列した金線ワイヤーを用いて得られるスタッドバンプ
からなるバンプ状の金属電極が表裏を貫通するように埋
め込まれてなる絶縁樹脂基板上に、複数の層からなる配
線層が積層され、該配線層の最上層に形成された半導体
素子の電極位置に対応する端子と、半導体素子がフリッ
プチップ接続されてなることを特徴とする半導体装置で
ある。
整列した金線ワイヤーを用いて得られるスタッドバンプ
からなるバンプ状の金属電極が表裏を貫通するように埋
め込まれてなる絶縁樹脂基板上に、複数の層からなる配
線層が積層され、該配線層の最上層に形成された半導体
素子の電極位置に対応する端子と、半導体素子がフリッ
プチップ接続されてなることを特徴とする半導体装置で
ある。
【００１０】また、本発明は、更に、絶縁樹脂基板に埋
め込まれたバンプ状の金属電極の、半導体素子搭載面と
逆の面に露出した端部に半田ボールを搭載したことを特
徴とする前記半導体装置である。
め込まれたバンプ状の金属電極の、半導体素子搭載面と
逆の面に露出した端部に半田ボールを搭載したことを特
徴とする前記半導体装置である。
【００１１】あるいは、本発明は、絶縁樹脂基板に埋め
込まれたバンプ状の金属電極の、半導体素子搭載面と逆
の面に露出した端部に、ランド状の端子を形成されてな
ることを特徴とする前記半導体装置である。
込まれたバンプ状の金属電極の、半導体素子搭載面と逆
の面に露出した端部に、ランド状の端子を形成されてな
ることを特徴とする前記半導体装置である。
【００１２】更に、本発明は、所定の位置に整列した、
金線ワイヤーを用いて得られるスタッドバンプからなる
バンプ状の金属電極が、表裏を貫通するように埋め込ま
れてなる絶縁樹脂基板を含んでなる半導体装置におい
て、金属板上に整列されたバンプ状の金属電極を、前記
金属電極の頂部が露出するように、インジェクション成
形又はトランスファー成形により絶縁樹脂で埋め込む工
程と、該露出した金属電極と電気的に接続された複数層
からなる配線層を該絶縁樹脂上に形成する工程と、該金
属板の一部又は全部を除去する工程を含んでなることを
特徴とする、半導体装置の製造方法である。
金線ワイヤーを用いて得られるスタッドバンプからなる
バンプ状の金属電極が、表裏を貫通するように埋め込ま
れてなる絶縁樹脂基板を含んでなる半導体装置におい
て、金属板上に整列されたバンプ状の金属電極を、前記
金属電極の頂部が露出するように、インジェクション成
形又はトランスファー成形により絶縁樹脂で埋め込む工
程と、該露出した金属電極と電気的に接続された複数層
からなる配線層を該絶縁樹脂上に形成する工程と、該金
属板の一部又は全部を除去する工程を含んでなることを
特徴とする、半導体装置の製造方法である。
【００１３】所定の位置に整列したバンプ状の金属電極
が表裏を貫通するように埋め込まれている絶縁樹脂基板
を得る方法としては、金属板上に整列されたバンプ状の
金属電極を、前記金属電極の頂部が露出するように、イ
ンジェクション成形又はトランスファー成形により絶縁
樹脂で埋め込んだ後、金属板の一部又は全部を除去する
方法が使用できる。
が表裏を貫通するように埋め込まれている絶縁樹脂基板
を得る方法としては、金属板上に整列されたバンプ状の
金属電極を、前記金属電極の頂部が露出するように、イ
ンジェクション成形又はトランスファー成形により絶縁
樹脂で埋め込んだ後、金属板の一部又は全部を除去する
方法が使用できる。
【００１４】バンプ状の金属電極を金属板上に整列する
方法としては、金線ワイヤーを用いて、金属板上にワイ
ヤーボンディング装置を使用してスタッドバンプを作製
する方法、金属板をハーフエッチングしてメサバンプと
呼ばれるバンプを作製する方法、金属板上にめっきレジ
ストを形成して、バンプ位置をパターニングし、金属板
をめっき電極として電気めっきによって金属めっきバン
プを形成する方法などが使用できる。
方法としては、金線ワイヤーを用いて、金属板上にワイ
ヤーボンディング装置を使用してスタッドバンプを作製
する方法、金属板をハーフエッチングしてメサバンプと
呼ばれるバンプを作製する方法、金属板上にめっきレジ
ストを形成して、バンプ位置をパターニングし、金属板
をめっき電極として電気めっきによって金属めっきバン
プを形成する方法などが使用できる。
【００１５】金属板上に整列されたバンプ状の金属電極
の頂部が、露出するように、インジェクション成形法又
はトランスファー成形で絶縁樹脂を成形する方法として
は、成形後に金属電極の頂部に付着した絶縁樹脂を、化
学エッチングやプラズマ照射、物理研磨などの方法で除
去しても良いが、すべてのバンプ状の金属電極の頂部を
覆うように、板状治具、例えば、プラスチックフィルム
や金属板などを配置して、次に板状治具が、バンプ状の
金属電極の頂部に密着するように成形用金型をセットし
て、成形を行い、成形後に板状治具を除去することによ
って、金属電極の頂部に絶縁樹脂が付着しないように金
属電極を絶縁樹脂で埋め込むことが出来る。この方法に
よれば、成形と金属電極の頂部の露出が、ひとつの工程
で実現でき、本発明の半導体装置に使用する絶縁樹脂基
板の製造方法に好適である。
の頂部が、露出するように、インジェクション成形法又
はトランスファー成形で絶縁樹脂を成形する方法として
は、成形後に金属電極の頂部に付着した絶縁樹脂を、化
学エッチングやプラズマ照射、物理研磨などの方法で除
去しても良いが、すべてのバンプ状の金属電極の頂部を
覆うように、板状治具、例えば、プラスチックフィルム
や金属板などを配置して、次に板状治具が、バンプ状の
金属電極の頂部に密着するように成形用金型をセットし
て、成形を行い、成形後に板状治具を除去することによ
って、金属電極の頂部に絶縁樹脂が付着しないように金
属電極を絶縁樹脂で埋め込むことが出来る。この方法に
よれば、成形と金属電極の頂部の露出が、ひとつの工程
で実現でき、本発明の半導体装置に使用する絶縁樹脂基
板の製造方法に好適である。
【００１６】本発明に用いるプラスチックフィルムとし
ては、絶縁樹脂と相溶せず、成形時の熱に耐えうる樹脂
で作られたフィルムが広く使用できる。ポリエステル、
ポリプロピレン、ポリエーテルサルフォン、ポリイミ
ド、ポリアミドイミド、ポリエーテルエーテルケトン、
ポリエーテルイミドなどのフィルムを使用することがで
きる。
ては、絶縁樹脂と相溶せず、成形時の熱に耐えうる樹脂
で作られたフィルムが広く使用できる。ポリエステル、
ポリプロピレン、ポリエーテルサルフォン、ポリイミ
ド、ポリアミドイミド、ポリエーテルエーテルケトン、
ポリエーテルイミドなどのフィルムを使用することがで
きる。
【００１７】本発明に用いる絶縁樹脂としては、熱可塑
性樹脂でも熱硬化性樹脂でも、この製造方法に適するも
のであればどのようなものでも使用できる。熱可塑性樹
脂としては、ポリアミド、ポリイミド、ポリアミドイミ
ド、ポリエーテルイミド、ポリエステルイミド、ポリエ
ーテルエーテルケトン、ポリフェニレンサルフィド、ポ
リキノリン、ポリノルボルネン、液晶ポリマーなどが広
く使用できる。熱硬化性樹脂としては、フェノール樹
脂、エポキシ樹脂、ビスマレイミド、ビスマレイミド・
トリアジン、トリアゾール、ポリシアヌレート、ポリイ
ソシアヌレート、ベンゾシクロブテン、それらの変性品
などが使用できる。
性樹脂でも熱硬化性樹脂でも、この製造方法に適するも
のであればどのようなものでも使用できる。熱可塑性樹
脂としては、ポリアミド、ポリイミド、ポリアミドイミ
ド、ポリエーテルイミド、ポリエステルイミド、ポリエ
ーテルエーテルケトン、ポリフェニレンサルフィド、ポ
リキノリン、ポリノルボルネン、液晶ポリマーなどが広
く使用できる。熱硬化性樹脂としては、フェノール樹
脂、エポキシ樹脂、ビスマレイミド、ビスマレイミド・
トリアジン、トリアゾール、ポリシアヌレート、ポリイ
ソシアヌレート、ベンゾシクロブテン、それらの変性品
などが使用できる。
【００１８】本発明に用いる金属板には、銅、アルミニ
ウム、鉄、ニッケル、銅合金、４２合金、ステンレス、
などが使用できる。金属板は、フレーム形状に加工され
た枚葉のものを用いても良く、フープ状の連続形状のも
のを用いてもよい。特に、フープ状の金属板を用いた場
合、連続的に成形することが出来、効率的に生産が可能
であり好ましい。
ウム、鉄、ニッケル、銅合金、４２合金、ステンレス、
などが使用できる。金属板は、フレーム形状に加工され
た枚葉のものを用いても良く、フープ状の連続形状のも
のを用いてもよい。特に、フープ状の金属板を用いた場
合、連続的に成形することが出来、効率的に生産が可能
であり好ましい。
【００１９】金属板の一部又は全部を除去する方法とし
ては、酸やアルカリを用いて化学的にエッチング除去す
る方法が、好適に用いることが出来る。このとき、金属
板にレジストでパターンを形成してもよく、例えば、金
属電極に対応する位置にランド状の端子を形成すること
が出来る。
ては、酸やアルカリを用いて化学的にエッチング除去す
る方法が、好適に用いることが出来る。このとき、金属
板にレジストでパターンを形成してもよく、例えば、金
属電極に対応する位置にランド状の端子を形成すること
が出来る。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。図１〜図２は、本発明の実施
形態である半導体装置の製造方法の一例を説明するため
の図であり、図３〜図４は、本発明の半導体装置の断面
構造を説明するための図である。
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。図１〜図２は、本発明の実施
形態である半導体装置の製造方法の一例を説明するため
の図であり、図３〜図４は、本発明の半導体装置の断面
構造を説明するための図である。
【００２１】図１（ａ）は、本発明の半導体装置に使用
する絶縁樹脂基板の製造で使用する金属板１である。ま
ず、この金属板上にワイヤーボンディング装置で、金め
っき線を用いて金属電極２をスタッドバンプ形状に整列
形成する（図１（ｂ））。この時、スタッドバンプは、
通常、高さが一定にならないので、スタッドバンプを形
成した後に、全バンプの先端を一括してプレスして高さ
を揃えることが好ましい。
する絶縁樹脂基板の製造で使用する金属板１である。ま
ず、この金属板上にワイヤーボンディング装置で、金め
っき線を用いて金属電極２をスタッドバンプ形状に整列
形成する（図１（ｂ））。この時、スタッドバンプは、
通常、高さが一定にならないので、スタッドバンプを形
成した後に、全バンプの先端を一括してプレスして高さ
を揃えることが好ましい。
【００２２】次に、金属板に形成したスタッドバンプ上
に、絶縁樹脂の成形時にバンプ頂部に絶縁樹脂が付着し
ないように保護するためのフィルム３を、予めセット
し、その上からインジェクション成形金型４をセットす
る（図１（ｃ））。フィルムには、樹脂フィルムや金属
薄膜などが使用できるが、樹脂フィルムはバンプ状の金
属電極の表面を汚染することが無く、後の工程でのフィ
ルム除去も容易で好ましい。フィルムの除去を容易にす
るため、フィルム表面に、予め離型処理をしておいても
良い。また、フィルム厚みや金型の掘り込みは、バンプ
状の金属電極の高さとともに、予め設計された所定値に
作製されている。
に、絶縁樹脂の成形時にバンプ頂部に絶縁樹脂が付着し
ないように保護するためのフィルム３を、予めセット
し、その上からインジェクション成形金型４をセットす
る（図１（ｃ））。フィルムには、樹脂フィルムや金属
薄膜などが使用できるが、樹脂フィルムはバンプ状の金
属電極の表面を汚染することが無く、後の工程でのフィ
ルム除去も容易で好ましい。フィルムの除去を容易にす
るため、フィルム表面に、予め離型処理をしておいても
良い。また、フィルム厚みや金型の掘り込みは、バンプ
状の金属電極の高さとともに、予め設計された所定値に
作製されている。
【００２３】次いで、インジェクション成形機の加熱筒
内で加熱溶融した絶縁樹脂５を、フィルム３と金属板１
との間の金型内に注入して、金型内に、予めセットして
あったフィルムとともに、バンプ状の金属電極を埋め込
むようにして絶縁樹脂層５を形成して樹脂成形する（図
１（ｄ））。
内で加熱溶融した絶縁樹脂５を、フィルム３と金属板１
との間の金型内に注入して、金型内に、予めセットして
あったフィルムとともに、バンプ状の金属電極を埋め込
むようにして絶縁樹脂層５を形成して樹脂成形する（図
１（ｄ））。
【００２４】成形後に金型４を取り外して、金属板１上
に整列されたバンプ状の金属電極２の頂部にフィルム３
が付いた状態の成形物６が得られる（図１（ｅ））。
に整列されたバンプ状の金属電極２の頂部にフィルム３
が付いた状態の成形物６が得られる（図１（ｅ））。
【００２５】得られた成形物６から、フィルム３を除去
して、金属電極２と絶縁樹脂層５とからなる絶縁樹脂基
板１２を得る。（図１（ｆ））。フィルムを除去する方
法は、物理的に引き剥がす方法、プラズマ照射、レーザ
ーアブレーション、化学エッチングなどの方法が使用で
きる。フィルムを除去したあとのバンプ状の金属電極の
頂部は、絶縁樹脂の付着が無ければ、そのまま使用する
ことが出来る。金属電極の頂部に絶縁樹脂が付着した場
合には、物理的研磨や、化学的エッチングによって、除
去する方法が使用される。
して、金属電極２と絶縁樹脂層５とからなる絶縁樹脂基
板１２を得る。（図１（ｆ））。フィルムを除去する方
法は、物理的に引き剥がす方法、プラズマ照射、レーザ
ーアブレーション、化学エッチングなどの方法が使用で
きる。フィルムを除去したあとのバンプ状の金属電極の
頂部は、絶縁樹脂の付着が無ければ、そのまま使用する
ことが出来る。金属電極の頂部に絶縁樹脂が付着した場
合には、物理的研磨や、化学的エッチングによって、除
去する方法が使用される。
【００２６】次に、フィルムを除去して金属電極２の頂
部が露出した絶縁樹脂基板１２上に、配線層８を形成す
る（図１（ｇ））。配線層の形成には、接着剤付銅箔を
ラミネートによって貼り合せて、銅箔に回路形成する方
法や、絶縁樹脂基板１２上に、新たな絶縁層７を設け
て、その上にめっきによって、金属層を形成して回路形
成を行う方法などが使用できる。これを繰り返すことに
よって、多層配線回路を形成する。層間の接続には、レ
ーザーによって穴あけした後、めっきで接続したり導電
性ペーストを充填する方法が使用できる。また、予め配
線を形成した絶縁樹脂シートを作製しておき、これを絶
縁樹脂基板１２に位置合わせして貼り合せても良い。こ
の場合には、配線を形成した絶縁樹脂シートの所定位置
にバンプを形成しておき、このバンプを介して、絶縁樹
脂基板１２に埋め込まれた金属電極２との接続や、他の
配線層との接続を行う。
部が露出した絶縁樹脂基板１２上に、配線層８を形成す
る（図１（ｇ））。配線層の形成には、接着剤付銅箔を
ラミネートによって貼り合せて、銅箔に回路形成する方
法や、絶縁樹脂基板１２上に、新たな絶縁層７を設け
て、その上にめっきによって、金属層を形成して回路形
成を行う方法などが使用できる。これを繰り返すことに
よって、多層配線回路を形成する。層間の接続には、レ
ーザーによって穴あけした後、めっきで接続したり導電
性ペーストを充填する方法が使用できる。また、予め配
線を形成した絶縁樹脂シートを作製しておき、これを絶
縁樹脂基板１２に位置合わせして貼り合せても良い。こ
の場合には、配線を形成した絶縁樹脂シートの所定位置
にバンプを形成しておき、このバンプを介して、絶縁樹
脂基板１２に埋め込まれた金属電極２との接続や、他の
配線層との接続を行う。
【００２７】次に、ベースとして使用した金属板１を除
去して半導体素子搭載用の基板を得る（図２（ｈ））。
金属板を除去する方法には、物理研磨、物理剥離、化学
エッチングなどが使用できる。この時、化学エッチング
を使用すれば、金属板１の成形面（絶縁樹脂基板１２
面）と逆の面に、レジストパターンを形成して、選択的
に金属板１を除去することによって、電極や回路パター
ンを形成することが出来る。図４に、金属板１をエッチ
ングして、外部接続端子１１となるランド状の端子を形
成した例を示す。
去して半導体素子搭載用の基板を得る（図２（ｈ））。
金属板を除去する方法には、物理研磨、物理剥離、化学
エッチングなどが使用できる。この時、化学エッチング
を使用すれば、金属板１の成形面（絶縁樹脂基板１２
面）と逆の面に、レジストパターンを形成して、選択的
に金属板１を除去することによって、電極や回路パター
ンを形成することが出来る。図４に、金属板１をエッチ
ングして、外部接続端子１１となるランド状の端子を形
成した例を示す。
【００２８】次に、半導体素子９を配線層８の端子と位
置合わせして、マウントしてフリップチップ接続する
（図２（ｉ））。半導体素子のマウントには、市販のフ
リップチップボンダーが好適である。尚、半導体素子の
マウントは、図２（ｈ）で、ベースとした金属板を除去
する前に行っても良く、この場合には、金属板がサポー
トの働きをするので、半導体素子の位置合わせが容易に
なる。
置合わせして、マウントしてフリップチップ接続する
（図２（ｉ））。半導体素子のマウントには、市販のフ
リップチップボンダーが好適である。尚、半導体素子の
マウントは、図２（ｈ）で、ベースとした金属板を除去
する前に行っても良く、この場合には、金属板がサポー
トの働きをするので、半導体素子の位置合わせが容易に
なる。
【００２９】最後に、半導体素子搭載面の反対面に半田
ボール１０を搭載して、半導体装置が得られる。（図
３）
ボール１０を搭載して、半導体装置が得られる。（図
３）
【００３０】
【発明の効果】本発明の半導体装置によれば、所定の位
置に整列したバンプ状の金属電極が表裏を貫通するよう
に埋め込まれている絶縁樹脂基板上に、複数の層からな
る配線層が積層されているので、半導体素子をフリップ
チップ接続した後にも平坦な半導体装置を得ることがで
き、さらに、絶縁樹脂基板を得るときに使用する金属板
を所定の形状にエッチング等の方法で成形することによ
って微細な外部接続端子を容易に得ることが出来る。
置に整列したバンプ状の金属電極が表裏を貫通するよう
に埋め込まれている絶縁樹脂基板上に、複数の層からな
る配線層が積層されているので、半導体素子をフリップ
チップ接続した後にも平坦な半導体装置を得ることがで
き、さらに、絶縁樹脂基板を得るときに使用する金属板
を所定の形状にエッチング等の方法で成形することによ
って微細な外部接続端子を容易に得ることが出来る。
【図１】本発明の実施形態による半導体装置の製造方法
の一例を示す断面図である。
の一例を示す断面図である。
【図２】本発明の実施形態による半導体装置の製造方法
の一例を示す断面図である（図１の続き）。
の一例を示す断面図である（図１の続き）。
【図３】本発明の半導体装置の構造の一例を示す断面図
である。
である。
【図４】本発明の半導体装置の構造の一例を示す断面図
である。
である。
１ 金属板 ２ 金属電極 ３ フィルム ４ インジェクション金型 ５ 絶縁樹脂層 ６ 成形物 ７ 絶縁層 ８ 配線層 ９ 半導体素子 １０ 半田ボール １１ 外部接続端子 １２ 絶縁樹脂基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中川 博雄 東京都品川区東品川２丁目５番８号 住友 ベークライト株式会社内
Claims (4)
- 【請求項1】 所定の位置に整列した、金線ワイヤーを
用いて得られるスタッドバンプからなるバンプ状の金属
電極が、表裏を貫通するように埋め込まれてなる絶縁樹
脂基板上に、複数の層からなる配線層が積層され、該配
線層の最上層に形成された半導体素子の電極位置に対応
する端子と、半導体素子がフリップチップ接続されてな
ることを特徴とする半導体装置。 - 【請求項２】 絶縁樹脂基板に埋め込まれたバンプ状の
金属電極の、半導体素子搭載面と逆の面に露出した端部
に、半田ボールを搭載してなることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】 絶縁樹脂基板に埋め込まれたバンプ状の
金属電極の、半導体素子搭載面と逆の面に露出した端部
に、ランド状の端子を形成されてなることを特徴とする
請求項１記載の半導体装置。 - 【請求項４】 所定の位置に整列した、金線ワイヤーを
用いて得られるスタッドバンプからなるバンプ状の金属
電極が、表裏を貫通するように埋め込まれてなる絶縁樹
脂基板を含んでなる半導体装置において、金属板上に整
列されたバンプ状の金属電極を、前記金属電極の頂部が
露出するように、インジェクション成形又はトランスフ
ァー成形により絶縁樹脂で埋め込む工程と、該露出した
金属電極と電気的に接続された複数層からなる配線層を
該絶縁樹脂上に形成する工程と、該金属板の一部又は全
部を除去する工程を含んでなることを特徴とする、半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017645A JP2002222895A (ja) | 2001-01-25 | 2001-01-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017645A JP2002222895A (ja) | 2001-01-25 | 2001-01-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002222895A true JP2002222895A (ja) | 2002-08-09 |
Family
ID=18883807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017645A Pending JP2002222895A (ja) | 2001-01-25 | 2001-01-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002222895A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073622A (ja) * | 2004-08-31 | 2006-03-16 | Nec Electronics Corp | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
| JP2011238964A (ja) * | 2006-12-14 | 2011-11-24 | Advanpack Solutions Pte Ltd | 半導体パッケージおよびこの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219421A (ja) * | 1996-02-14 | 1997-08-19 | Hitachi Ltd | 半導体電子部品の製造方法およびウエハ |
-
2001
- 2001-01-25 JP JP2001017645A patent/JP2002222895A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219421A (ja) * | 1996-02-14 | 1997-08-19 | Hitachi Ltd | 半導体電子部品の製造方法およびウエハ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073622A (ja) * | 2004-08-31 | 2006-03-16 | Nec Electronics Corp | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
| JP4559163B2 (ja) * | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
| JP2011238964A (ja) * | 2006-12-14 | 2011-11-24 | Advanpack Solutions Pte Ltd | 半導体パッケージおよびこの製造方法 |
| US9269601B2 (en) | 2006-12-14 | 2016-02-23 | Advanpack Solutions Pte Ltd. | Method of manufacturing semiconductor element |
| US9287157B2 (en) | 2006-12-14 | 2016-03-15 | Advanpack Solutions Pte Ltd. | Semiconductor element for package miniaturization |
| US9396982B2 (en) | 2006-12-14 | 2016-07-19 | Advanpack Solutions Pte Ltd. | Semiconductor device carrier for fine pitch packaging miniaturization and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8116066B2 (en) | Method of manufacturing electronic component built-in substrate | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| US20090273092A1 (en) | Semiconductor module having an interconnection structure | |
| JP4052915B2 (ja) | 回路装置の製造方法 | |
| US20120080221A1 (en) | Printed wiring board with built-in component and its manufacturing method | |
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| CN107770947A (zh) | 印刷布线板和印刷布线板的制造方法 | |
| JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| KR20070068268A (ko) | 배선 기판의 제조 방법 | |
| JP2003155591A (ja) | 板状体の製造方法およびそれを用いた回路装置の製造方法 | |
| JP4086607B2 (ja) | 回路装置の製造方法 | |
| JP4062305B2 (ja) | 半導体装置の製造方法 | |
| JP2002222895A (ja) | 半導体装置およびその製造方法 | |
| JP4507424B2 (ja) | 半導体装置の製造方法 | |
| JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
| US9673063B2 (en) | Terminations | |
| JP2002141153A (ja) | 電気接続部材の製造方法 | |
| JPH05206143A (ja) | 複合フィルムおよびそれを用いた転写バンプ形成方法 | |
| JP2006156438A (ja) | 電子部品搭載装置の製造方法及び電子部品搭載装置 | |
| JPH09283931A (ja) | 多層配線基板 | |
| JPH05291743A (ja) | プリント回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |