JP4559163B2 - 半導体装置用パッケージ基板およびその製造方法と半導体装置 - Google Patents

半導体装置用パッケージ基板およびその製造方法と半導体装置 Download PDF

Info

Publication number
JP4559163B2
JP4559163B2 JP2004252568A JP2004252568A JP4559163B2 JP 4559163 B2 JP4559163 B2 JP 4559163B2 JP 2004252568 A JP2004252568 A JP 2004252568A JP 2004252568 A JP2004252568 A JP 2004252568A JP 4559163 B2 JP4559163 B2 JP 4559163B2
Authority
JP
Japan
Prior art keywords
thermoplastic resin
pattern
layer
semiconductor device
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004252568A
Other languages
English (en)
Other versions
JP2006073622A (ja
Inventor
映守 林
克信 鈴木
隆一 及川
誠 中越
直子 瀬羅
唯 村井
千穂 荻原
良平 片岡
宏司 近藤
智宏 横地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Renesas Electronics Corp
Original Assignee
Denso Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Renesas Electronics Corp filed Critical Denso Corp
Priority to JP2004252568A priority Critical patent/JP4559163B2/ja
Priority to TW094128798A priority patent/TWI278972B/zh
Priority to US11/213,867 priority patent/US7378745B2/en
Priority to KR1020050080072A priority patent/KR100773461B1/ko
Priority to CN2005100966709A priority patent/CN1744303B/zh
Publication of JP2006073622A publication Critical patent/JP2006073622A/ja
Application granted granted Critical
Publication of JP4559163B2 publication Critical patent/JP4559163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

本発明は、集積回路素子を搭載する半導体装置用パッケージ基板およびその製造方法と、その半導体装置用パッケージ基板を含む半導体装置に関する。
従来、ＬＳＩチップ等の集積回路素子を内蔵して、いわゆるマザーボード（回路基板）に接続させるためのパッケージが用いられている。このパッケージ内には、各種の信号配線や接地パターンや電源パターンが形成された多層基板が内蔵され、この多層基板を介して集積回路素子とマザーボードとが接続される構成になっている。
従来のパッケージ用多層基板としては、例えば、特許文献１に開示されているように、ベースとなる厚いコア材１０１の両面にプリプレグ等からなる基板層（エポキシ樹脂等の有機材料層）１０２を順番に積層して形成したビルドアップ型の多層基板（図２３参照）がある。この多層基板の具体的な製造方法は、まず、例えばガラスクロスに熱硬化性のエポキシ樹脂を含浸させて硬化させるなどの方法でガラスエポキシ樹脂からなるコア材１０１を形成する。このコア材１０１は、必要に応じて、内部に銅箔層を有する多層構造になっている。そして、そのコア材１０１の両面に銅箔等によって導電パターンを形成し、さらに、コア材１０１を貫通するスルーホール１０３を形成することによって両面の導電パターン同士を接続させている。スルーホール１０３は、レーザー照射やドリル等によってコア材１０１に貫通穴を開け、その貫通穴の内壁に、メッキによって金属層を堆積させることによって形成される。そして、この金属層の一部をコア材１０１の両面の導電パターンにそれぞれ接触させることによって、コア材１０１の両面の導電パターンが電気的に接続される。
このようにして形成されたコア材１０１上に、銅箔等からなる導電パターン１０５を有するプリプレグ等の基板層（エポキシ樹脂等の有機材料層）１０２を順次形成する（ビルドアップする）ことによって多層化する。基板層（エポキシ樹脂等の有機材料層）１０２中には厚さ方向に貫通する貫通穴を形成し、この貫通穴内に金属を埋め込むことによってビア１０４を形成し、その基板層（エポキシ樹脂等の有機材料層）１０２の上層に位置する導電パターン１０５と下層に位置する導電パターン１０５とを接続している。このような方法で、コア材１０１の両面に、プリプレグ等からなる基板層（エポキシ樹脂等の有機材料層）１０２と銅箔等からなる導電パターン１０５を複数層形成し、各層の導電パターン１０５をビア１０４で接続することによって、多層基板を形成している。
なお、特許文献１に記載の構成では、図２３に示されている構成とは異なり、基板層（エポキシ樹脂等の有機材料層）１０２にコア材１０１と同様なスルーホールを形成して、表裏両面の導電パターン１０５を接続させている。
また、従来の他のパッケージ基板としては、特許文献２に開示されているように、多数のセラミック層が積層された多層基板（図２４参照）がある。その具体的な製造方法は、グリーンシートと呼ばれる焼成前のシート上に、銀やタングステン等の金属を印刷して導電パターン１０６を形成する。そして、グリーンシートの所望の位置にレーザー照射またはパンチング等によって貫通穴を形成し、その貫通穴内に金属を埋め込むことによってビア１０７を形成し、そのグリーンシートの上層に位置する導電パターン１０６と下層に位置する導電パターン１０６とを接続している。このように導電パターン１０６およびビア１０７が形成された多数のグリーンシートを積層した後に焼成して一度に硬化させる。このようにして、セラミック１０８からなる多層基板を形成することができる。
以上説明したような多層基板を半導体装置用のパッケージ基板として用いる場合には、例えば、多層基板の一方の最外層に、フリップチップ接続型集積回路素子１０９を搭載してそのはんだバンプ１１６と電気的に接続するための複数の接続端子１１０を設け、これらの接続端子１１０を外部に露出させている。また、この多層基板の反対側の最外層には複数の金属パッド１１１を設け、この金属パッド１１１上にはんだボール（ボール端子）１１２を搭載して固定し、マザーボードと接続するためのボールグリッドアレイ（ＢＧＡ）構造を構成している。このようにして半導体装置用パッケージ基板を完成させることができる。
特許文献３には、ポリアリールケトンとポリエーテルイミドからなるフィルム状絶縁体の表面に導電パターンを形成し、そのフィルム状絶縁体を複数積層することによって形成したプリント配線基板が開示されている。
特開２００４−１５８６７１号公報 特開２００２−１１８１９４号公報 特開２０００−３８４６４号公報
特許文献１に例示されているようなビルドアップ型の多層基板は、コア材１０１を形成した後に複数の基板層（エポキシ樹脂等の有機材料層）１０２を順番に形成していくため、製造工程に非常に長い時間を要し、製造コストも高いものである。例えば、１０層以上、特に１３層以上の多層基板を構成することは効率が悪く、実用的ではなかった。
特許文献１によると、多数の基板層（エポキシ樹脂等の有機材料層）１０２を積層形成するために、コア材１０１には十分な強度および厚さが必要である。従って、コア材１０１は、単にエポキシ樹脂のみから形成するのでは強度が不十分であり、金属層を内蔵した多層構造にし、ガラスクロスを内蔵させることによって十分な強度を得ている。しかし、コア材１０１を多層構造にすると製造時間および製造コストがさらに増大するため好ましくない。また、コア材１０１がガラスクロスを内蔵しているため、水分が浸み込んでデンドライトが発生するおそれがある。デンドライトによる不具合を防ぐためには、各スルーホール１０３間のピッチを少なくとも０．８ｍｍ以上にする必要があり、配線の高密度の妨げとなり、半導体装置用パッケージの小型化の要求に十分に応えられなくなる。
また、コア材１０１が厚いため、貫通穴に金属を埋め込んだビアを形成するのは製造工程上の問題や金属材料の使用量の問題等から困難であり、貫通穴の内周面を金属箔で覆ったスルーホール１０３が形成される。すなわち、貫通穴が塞がれない構成であるため、このスルーホール１０３の直上および直下にはビア１０４等を形成することができない。従って、多数のビア１０４を厚さ方向に一直線になるように配置しようとしても、中間にスルーホール１０３の穴が位置するため、物理的に不可能である。そのため、各層のビア１０４の平面位置を全て同一にすることはできず、平面的にずらす必要があり、その結果、コア材１０１の一方の表面上の多層の導電パターン１０５と他方の表面上の多層の導電パターン１０５をスペース効率よく接続することはできない。このように設計の自由度が低いという欠点がある。
また、この多層基板の一方の最外層にフリップチップ型集積回路素子１０９を搭載し、反対側の最外層にマザーボード（図示せず）を接続する場合には、この多層基板のビルドアップ部分の線膨張係数（厚さ方向約５０ｐｐｍ、面方向１４〜１６ｐｐｍ）と、集積回路素子１０９の主材料であるシリコンの線膨張係数（厚さ方向３〜４ｐｐｍ、面方向３〜４ｐｐｍ）とが大きく異なるため、集積回路素子１０９と多層基板との間に生じる熱応力が大きく、集積回路素子１０９と多層基板との接続の信頼性が低い。
一方、特許文献２に例示されているようなセラミック多層基板では、グリーンシートをあまり薄型化することができず、例えば１０層以上、特に１３層以上の多層基板を構成した場合には、厚く（例えば２ｍｍ以上に）なってしまうため、半導体装置用パッケージ基板として用いるのは困難であった。
さらに、グリーンシート上に金属を印刷することによって導電パターン１０６を形成し、その後グリーンシートを焼結して硬化させているが、この製法では、導電パターン１０６の最終的な寸法精度が悪く、そのために、所望のインピーダンスが得られるように導電パターン１０６の位置を適切に制御することは非常に困難であった。
また、この多層基板の一方の最外層にフリップチップ型集積回路素子１０９を搭載し、反対側の最外層にマザーボード（図示せず）を接続する場合には、この多層基板の主材料であるセラミックの線膨張係数（厚さ方向４〜６ｐｐｍ、面方向４〜６ｐｐｍ）とマザーボードの主材料であるガラスエポキシ樹脂の線膨張係数（厚さ方向１６〜１７ｐｐｍ、面方向約６０ｐｐｍ）とが大きく異なるため、実装接続の信頼性が低い。しかも、半導体装置用パッケージに大きな応力が加わることになる。その上、セラミックの誘電率が有機材料等に比べて高いため、導電パターンを通る高周波信号の損失が大きい。
そこで本発明の目的は、製造が簡単であるとともに従来以上の多層化が容易であり、電気的接続の信頼性が高い半導体装置用パッケージ基板およびその製造方法と、その半導体装置用パッケージ基板を含む半導体装置を提供することにある。
本発明は、厚さ方向に貫通する導電性のビアを有する熱可塑性樹脂層が複数積層され互いに固着されて形成されており、少なくとも１つの熱可塑性樹脂層の表面に設けられている金属層からなる導電パターンを内蔵している半導体装置用パッケージ基板において、一方の最外層では、フリップチップ接続型集積回路素子を搭載して電気的に接続するための接続端子が露出しており、反対側の最外層では、ボールグリッドアレイ構造を構成する導電性のボール端子が露出しており、各熱可塑性樹脂層の厚さ方向の線膨張係数が１４０ｐｐｍ以下であり、表面に平行な方向の線膨張係数が４０ｐｐｍ以下であることを特徴とする。
この構成によると、従来のパッケージ基板に比べて同程度の薄さではるかに（例えば層数を１．５倍程度に）多層化することができる。したがって、多数の層を利用して電気配線を形成できるため、信号配線パターンを無理に同一平面内で引き回さなくても容易に配線できる。したがって、配線設計の自由度が大きくなり、配線設計が非常に容易になる。例えば、異なる種類の導電パターン（信号配線パターンと電源用パターンと接地用パターンなど）をその種類ごとに異なる層に形成することができる。
特に、熱可塑性樹脂層が１６層以上あり、それらが積層されて固着された状態の厚さが０．８ｍｍ〜２．０ｍｍであり、全ての熱可塑性樹脂層、または最外層以外の全ての熱可塑性樹脂層にはそれぞれ１個以上のビアが設けられており、導電パターンが１７層以上設けられている構成であると、従来に比べて薄型多層化の効果が非常に大きい。
導電パターンとそれに当接するビアとは金属間化合物結合によって接続されていると、機械的接続および電気的接続の信頼性が高い。
一方の最外層で、集積回路素子とのフリップチップ接続用の複数の接続端子が露出し、熱可塑性樹脂が各接続端子の間に介在して接続素子の側面の少なくとも一部を覆って各接続端子同士の短絡を防いでいるか、または、反対側の最外層で、ボール端子がそれぞれ配置される複数の金属パッドが露出し、熱可塑性樹脂が各金属パッドの間に介在して金属パッドの側面の少なくとも一部を覆って各金属パッド同士の短絡を防いでいるか、または、一方の最外層で、集積回路素子とのフリップチップ接続用の複数の接続端子が露出し、熱可塑性樹脂が各接続端子の間に介在して接続素子の側面の少なくとも一部を覆って各接続端子同士の短絡を防ぐとともに、反対側の最外層で、ボール端子がそれぞれ配置される複数の金属パッドが露出し、熱可塑性樹脂が各金属パッドの間に介在して金属パッドの側面の少なくとも一部を覆って各金属パッド同士の短絡を防いでいることが好ましい。特に、高密度化のために接続端子と金属パッドのいずれか一方または両方のピッチが微細であると、マスキングしてコーティングすることによってソルダーレジスト等を接続端子同士の間と金属パッド同士の間のいずれか一方または両方に介在させることが困難になるが、前記した構成によると、熱可塑性樹脂を接続端子同士の間と金属パッド同士の間のいずれか一方または両方に介在させることが容易にでき、その熱可塑性樹脂がバリアとなって、はんだの、接続端子と金属パッドのいずれか一方または両方の側面における拡散や下層基材との界面への進入が防げる。
一方の最外層に露出している接続端子が、その直下に設けられているビアと当接して、該ビアを介して導電パターンと電気的に接続されているか、または、反対側の最外層で、ボール端子がそれぞれ配置される複数の金属パッドが露出し、該金属パッドが、その直下に設けられているビアと当接して、該ビアを介して導電パターンと電気的に接続されているか、または、一方の最外層に露出している接続端子が、その直下に設けられているビアと当接して、該ビアを介して導電パターンと電気的に接続されるとともに、反対側の最外層で、ボール端子がそれぞれ配置される複数の金属パッドが露出し、該金属パッドが、その直下に設けられているビアと当接して、該ビアを介して導電パターンと電気的に接続されていることが好ましい。このようなパッド・オン・ビア構造であると、電気的損失や遅延が小さい最短距離での接続が行える。そして、少なくとも３層以上の導電パターンが、少なくとも２つの熱可塑性樹脂層の平面的に同じ位置にそれぞれ設けられて厚さ方向に一列に並んで位置している少なくとも２つのビアによって電気的に接続されている場合には、より効果的である。さらに、全ての熱可塑性樹脂層、または最外層以外の全ての熱可塑性樹脂層が、平面的に同じ位置に設けられているビアをそれぞれ有しており、該ビアが厚さ方向に一列に並んで位置して、全ての熱可塑性樹脂層にわたる電気的接続構造を構成していると、電気的損失および遅延を最小にすることができ、非常に効果的である。
各熱可塑性樹脂層の線膨張係数と弾性率の積が、厚さ方向において０．６ＭＰａ／℃以下であり、表面に平行な方向において０．１８ＭＰａ／℃以下であることが好ましい。このような構成によると、集積回路素子とパッケージ基板と外部基板のそれぞれの線膨張係数の差に起因する熱応力によるパッケージの破損や変形を抑えることができる。
熱可塑性樹脂層は、ポリエーテルエーテルケトン、ポリエーテルイミド、液晶ポリマー、ポリフェニレンスルフィド、熱可塑性ポリイミド、ポリエーテルサルフォン、ポリフェニレンエーテル、およびシンジオタクティックポリスチレンのうちのいずれか１つ、またはこれらのうちの少なくとも１つを含む混合物からなるものであってよい。このような熱可塑性樹脂が用いられているため、高温時には、集積回路素子とパッケージ基板と外部基板のそれぞれの線膨張係数の差に起因する熱応力を熱可塑性樹脂が吸収することができる。また、熱可塑性樹脂は誘電率が低く誘電損失が小さいので、高周波特性に優れた伝送線路を形成でき、従来のエポキシ樹脂等の有機材層やセラミック層とは異なり、高周波でも誘電損失の小さい線路が形成できる。
導電パターンは、微細な信号配線パターンと、信号配線パターンよりも広い面積に形成されている平面状パターンとを含み、信号配線パターンの一部が、該信号配線パターンよりも上層に位置する平面状パターンと下層に位置する平面状パターンとに平面的に重なって、両平面状パターンに挟まれる位置にあり、信号配線パターンと平面的に重なる両平面状パターンのうちの一方または両方が、信号配線パターンが形成されている熱可塑性樹脂層の表面から、厚さ方向に少なくとも熱可塑性樹脂層の２層分の厚さ以上離れた表面に形成されており、信号配線パターンが形成されている表面と、少なくとも熱可塑性樹脂層の２層分の厚さ以上離れた、平面状パターンが形成されている表面との間には、少なくとも１つの中間層となる表面が存在し、中間層となる表面の、信号配線パターンと平面状パターンとに挟まれる領域には導電パターンが形成されておらず、該領域の外側には平面状パターンが形成されており、信号配線パターンが形成されている表面には、信号配線パターンの外側に、該信号配線パターンとは直接接続されていない平面状パターンが形成されていてもよい。
この構成によると、いわゆるオフセットライン構造によって信号配線パターンの所望の電気的特性を達成しつつ、スペースを有効に使って各種の導電パターンが形成できる。すなわち、多数の層が利用できるため、電源用パターンや接地用パターンの平面状パターンを増やすことができる。
信号配線パターンの一部に平面的に重なる１対の平面状パターンと、中間層となる表面に形成されている平面状パターンと、信号配線パターンの外側に形成されている平面状パターンのうちの、少なくとも１つは電源用パターンであり、他の平面状パターンは接地用パターンであり、少なくとも１つの電源用パターンと少なくとも１つの接地用パターンが互いに対向してキャパシタを構成していると、電源用パターンの特性を安定させることができる。また、電源用パターンおよび接地用パターンのインピーダンスを低下させることができる。
少なくとも１つの熱可塑性樹脂層の表面には、該表面内の金属の分布の偏りを補正するための接地用パターン、電源用パターン、または電気的接続に寄与しない独立した金属製ダミーパターンが形成されていることが好ましい。また、熱可塑性樹脂層の表面の全面における金属の面積割合と、熱可塑性樹脂層の表面内の任意の平面領域における金属の面積割合のいずれか一方または両方の、各々の表面ごとのばらつきを補正するための接地用パターン、電源用パターン、または電気的接続に寄与しない独立した金属製ダミーパターンが、少なくとも１つの熱可塑性樹脂層の表面に形成されていることが好ましい。特に、接地用パターン、電源用パターン、または金属製ダミーパターンが、少なくともビアの周囲に形成されていることが好ましい。このようにして金属の分布を均一化することによって、特に加熱および加圧時に、金属の少ない部分で大きく変形して、全体の形状および寸法精度が狂ったり、電気的接続に支障をきたすことが防げる。
熱可塑性樹脂層のビアの周囲に設けられている平面状の導電パターンには、ビアを中心として対称に配置されている複数のガス抜き穴が設けられていることが好ましい。さらに、ビアの周囲以外の部分に設けられている平面状の導電パターンには、マトリクス状に配置されている複数のガス抜き穴が設けられていることが好ましい。これによって、ビアの材料となる金属ペーストに混合されている溶剤が気化したガスなど、基板内部で発生したガスを外部に逃がすことができる。なお、ビアの周囲とは、ビアを中心として半径３００μｍの円内の領域であればよい。
一方の最外層に露出している接続端子に接続されているビアは、接続端子の、熱可塑性樹脂層の中心側の位置に当接するように配置されており、反対側の最外層に露出しているボール端子が載置される金属パッドを有し、金属パッドに接続されているビアは、金属パッドの、熱可塑性樹脂層の中心側の位置に当接するように配置されていることが好ましい。この構成によると、ビアが熱可塑性樹脂層内で倒れて電気的接続が不確実になることが防げ、さらに、基板全体の変形を抑えることができる。
本発明の半導体装置は、前記したいずれかの構成の半導体装置用パッケージ基板と、一方の最外層に搭載され、接続端子に電気的に接続されているフリップチップ接続型集積回路素子と、反対側の最外層に取り付けられ、ボール端子に電気的に接続されている外部基板とを有する。
本発明の半導体装置用パッケージ基板の製造方法は、複数の熱可塑性樹脂層を形成し、全ての熱可塑性樹脂層、または最外層を除く全ての熱可塑性樹脂層に、それらの厚さ方向に貫通する導電性のビアを形成し、少なくとも１つの熱可塑性樹脂層の表面に、導電パターンを構成する金属層を設けた後に、複数の熱可塑性樹脂層を積層して一括して加熱および加圧して互いに固着させて一体化する、半導体装置用パッケージ基板の製造方法であって、各熱可塑性樹脂層として、厚さ方向の線膨張係数が１４０ｐｐｍ以下であり、表面に平行な方向の線膨張係数が４０ｐｐｍ以下である層を用い、フリップチップ接続型集積回路素子を搭載して電気的に接続するための接続端子を、一方の最外層に位置する熱可塑性樹脂層から外部に露出するように設け、ボールグリッドアレイ構造を構成する導電性のボール端子を、反対側の最外層に位置する熱可塑性樹脂層から外部に露出するように設けることを特徴とする。
本発明によると、ボールグリッドアレイ構造やフリップチップ接続用端子を有するパッケージ基板としては、従来は不可能であった薄型化と多層化の両立が可能になる。また、熱可塑性樹脂を用いることによって、基板の変形を防ぎつつ、電気的接続の信頼性を高めることが可能になる。
以下、本発明の実施の形態について図面を参照して説明する。
本発明の半導体装置が図１に、この半導体装置用のパッケージ基板（多層基板）１が図２にそれぞれ示されている。まず、この半導体装置の基本的な構成について説明する。半導体装置は、多層基板１の一方の最外層に、ＬＳＩチップ２等のフリップチップ接続型集積回路素子が搭載され、多層基板１の反対側の最外層に、外部基板であるいわゆるマザーボード３が接続された構成である。多層基板１は、２３層の導電パターン４を有する超多層基板であり、一方の最外層では、ＬＳＩチップ２の接続用バンプ５が固定される複数の接続端子６が外部に露出している。また、反対側の最外層では、多数の金属パッド７が設けられて各金属パッド７上にボール端子（はんだボール）８が固定されて、マザーボード３と接続するためのボールグリッドアレイ（ＢＧＡ）構造が構成されている。
この多層基板１の内層部分の基本的な構成および製造方法は、特許文献３に開示されている構成と実質的に同じである。その点について説明すると、図３（ｄ）に示すように、少なくとも一方の表面に金属箔（例えば銅箔）からなる所望の形状の導電パターン４が形成され、厚さ方向に貫通する導電性のビア９が形成された熱可塑性樹脂層（フィルム状絶縁体）１０を複数（図１，２に示す例の場合には２３枚）用意する。具体的には、図３（ａ）に示すように、予め成膜されているフィルム状絶縁体１０の表面に銅箔を貼り付け、図３（ｂ）に示すように、その銅箔をエッチングによって所望の形状にパターニングし、後述する信号配線パターンや平面状パターン（接地用パターンや電源用パターン）等の導電パターン４を形成する。それから、図３（ｃ）に示すように、レーザー照射などによってフィルム状絶縁体１０の所定の位置に貫通穴１１を開け、図３（ｄ）に示すように、その貫通穴１１に金属粉を溶剤等で混練した金属ペーストを埋め込んでビア９を形成する。このようにして形成した複数のフィルム状絶縁体１０を、図４（ａ）に示すように、互いに位置合わせして重ね合わせて、図４（ｂ）に示すように、一括して加圧しながら加熱して、各フィルム状絶縁体１０を互いに熱融着させて一体化する。なお、図１，２に示す例では、２３枚のフィルム状絶縁体１０を重ね合わせた構成であるが、図４では見易くするために、６枚のフィルム状絶縁体１０を重ね合わせた構成を示している。
フィルム状絶縁体１０は、６５〜３５重量％程度のポリアリールケトン樹脂と、３５〜６５重量％程度のポリエーテルイミド樹脂の組成物であり、示差走査熱量測定で昇温した時に測定されるガラス転移温度が１５０〜２３０℃、結晶融解ピーク温度が２６０℃以上であり、結晶融解熱量ΔＨｍと昇温中の結晶化により発生する結晶化熱量ΔＨｃとが、［（ΔＨｍ−ΔＨｃ）／ΔＨｍ］≦０．３５の関係を満たすものであることが好ましい。なお、ポリアリールケトン樹脂は、その構造単位に芳香核結合、エーテル結合、およびケトン結合を含む熱可塑性樹脂であり、その代表例としては、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルケトンケトン等が挙げられ、本発明においてはポリエーテルエーテルケトンが好適に使用される。一方、ポリエーテルイミド樹脂は、その構造単位に芳香核結合、エーテル結合、およびイミド結合を含む非晶性熱可塑性樹脂であり、本発明においては非晶性ポリエーテルイミドが好適に使用される。ただし、フィルム状絶縁体中に、他の樹脂や添加剤（例えば、熱安定剤、紫外線吸収剤、光安定剤、核剤、着色剤、滑剤、難燃剤、無機フィラー等の充填材等）を適宜配合してもよく、また、フィルム状絶縁体の表面に、ハンドリング性の改良等のために、エンボス加工やコロナ処理等を適宜に施しても構わない。
フィルム状絶縁体１０の製膜方法は特に限定されるものではなく、公知の方法、例えば押出キャスト法やカレンダー法等を採用することができ、中でも、シートの製膜性や安定生産性等の面から押出キャスト法が好ましい。押出キャスト法での成形温度は、組成物の流動特性や製膜性等によって適宜調整されるが、概ね融点以上、４３０℃以下である。また、フィルム状絶縁体１０の厚さは、通常２５〜３００μｍである。
フィルム状絶縁体１０の表面の導電パターン４は、例えば銅、金、銀、アルミニウム、ニッケル、錫等の、厚さ５〜７０μｍ程度の金属箔によって形成され、所望の形状にパターニングされる。特に、銅箔の表面に黒色酸化処理等の化成処理を施したものが、好適に使用される。
複数のフィルム状絶縁体１０を一体化する熱融着方法は特に限定されるものではなく、加熱および加圧できる方法であれば公知の方法を採用することができる。例えば、熱プレス法や熱ラミネートロール法、またはこれらを組み合わせた方法を好適に採用することができる。
このようにして形成される多層基板１において、本発明では、一方の最外層から複数の接続端子６が外部に露出しており、反対側の最外層から多数の金属パッド７が外部に露出し、各金属パッド７上にはんだボール８が固定されてＢＧＡ構造が構成されている。一方の最外層の複数の接続端子６と、反対側の最外層の複数の金属パッド７はいずれも、前記した内層部分の導電パターン４と同様に形成されている。この接続端子６および金属パッド７を覆うフィルム状絶縁体１０が存在する場合には、図４（ｃ）に示すように、その外側に位置するフィルム状絶縁体１０に穴を開けることによって、接続端子６および金属パッド７を外部に露出させている。ただし、図１，２に示すように、接続端子６を覆うフィルム状絶縁体１０が存在せず、接続端子６が最外層に位置して上面が露出している構成であってもよい。なお、金属パッド７にはそれぞれはんだボール８（図１，２参照）を搭載してリフローして固定している。
そして、この多層基板１のはんだボール８にマザーボード３の接続パッドをそれぞれ当接させてリフローして固定する。また、接続端子６にＬＳＩチップ９の接続用のバンプ５を当接させて加熱して固定する。こうして、ＬＳＩチップ９とマザーボード３とが多層基板１を介して機械的に固定されてパッケージ化されるとともに、多層基板１内の各導電パターン４を介して電気的に接続される（図１参照）。なお、接続端子６上に、ＬＳＩチップ２をフリップチップ接続するためのバンプ５を予め固定してＢＧＡ構造を構成しておいてもよいが、ＬＳＩチップ２を接続するときにバンプ５を固定するようにしてもよい。
この多層基板１は、従来のビルドアップ多層基板のようにコア材１０１上に各基板層（エポキシ樹脂等の有機材料層）１０２を順番に形成していくのではなく、多数のフィルム状絶縁体１０を重ねた状態で一括して加圧および加熱して一度に固定するため、製造工程が簡単になるとともに、製造時間が短くなり製造コストを低く抑えられる。そして、各基板層（エポキシ樹脂等の有機材料層）１０２を積層形成するベースとなる厚いコア材１０１を必要としないため、ビルドアップ型多層基板に比べて全体の厚さを非常に薄くでき、また、セラミック多層基板に比べて各層を薄くできるため、薄型化が図れる。特に、全てのフィルム状絶縁体１０の積層体を厚さ０．８ｍｍ〜２．０ｍｍ程度に薄く保ちつつ、特許文献１および２に記載されているような従来の構成では困難であった、１６層以上の超多層構造（導電パターンを１７層以上有する構成）にすることが可能である。
各導電パターン４と、それらに当接するビア９とを、金属間化合物結合によって接続すると非常に強固な接続ができ、接続の信頼性が非常に高まるので好ましい。
フィルム状絶縁体１０は、厚さ方向の線膨張係数を１４０ｐｐｍ以下に抑え、表面に平行な方向の線膨張係数を４０ｐｐｍ以下に抑えることが好ましい。これらの点について以下に説明する。
一方の最外層を例にとって説明すると、本実施形態では、図５（ａ）に示すように接続端子６の直下にビア９が位置しており、接続距離を最短にして電気的損失の低減やスペース効率の向上を図っている（このような構造をパッド・オン・ビア構造という）。このように、接続端子６の直下にビア９を配置する場合には、ビア９に発生する熱応力が、ビア９を構成する材料の強度より小さくなるようにしなければならない。そうでなければ、リフロー時の熱応力や使用環境に起因する熱応力によってビア９が破壊されて電気的接続が断たれてしまう。
ここで、ビア９の線膨張係数を２３ｐｐｍ（スズやアルミニウムなど、一般的なビアの材料としては最大レベルの線膨張係数）、フィルム状絶縁体１０の弾性率を５０００ＭＰａ（樹脂材料としては最小レベルの弾性率）と仮定して、フィルム状絶縁体１０の厚さ方向（Ｚ軸方向）の線膨張係数と、ビア９に加わる熱応力との関係を計算した結果を図５（ｂ）に示している。ビア９の材料（金属）の引っ張り強度は１００〜２００ＭＰａ程度であるため、このビア９が確実に耐え得る最大熱応力は１００ＭＰａ程度であるとする。また、一般に、最大の熱応力が発生する最大温度差は１７０℃（一般的な使用温度は１２５℃〜−４５℃）程度であると考えられる。そこで、図５（ｂ）のグラフを見ると、熱応力１００ＭＰａに対応するフィルム状絶縁体１０の厚さ方向の線膨張係数は約１４０ｐｐｍである。以上の計算は、ビア９の線膨張係数を最大レベル（２３ｐｐｍ）、フィルム状絶縁体１０の弾性率を最小レベル（５０００ＭＰａ）、ビア９の引っ張り強度を最小レベル（１００ＭＰａ）と仮定して行っているので、フィルム状絶縁体１０の厚さ方向の線膨張係数が１４０ｐｐｍ以下であると、熱応力によるビア９の破損をほとんど防止できる。ただし、より安全を期する場合には、フィルム状絶縁体１０の厚さ方向の線膨張係数を１００ｐｐｍ以下にするとさらに好ましい。
また、熱応力は、図５（ｃ）に示すように弾性率と線膨張係数の積に比例し、弾性率と線膨張係数と温度差の積として表される。従って、前記したように最大温度差が１７０℃であって、フィルム状絶縁体１０からビア９に加わる熱応力を１００ＭＰａ以下に抑えるためには、図５（ｃ）から明らかなように、フィルム状絶縁体１０の厚さ方向の線膨張係数と弾性率の積を０．６ＭＰａ／℃以下にすればよい。
次に、フィルム状絶縁体１０の表面に平行な方向（Ｘ軸およびＹ軸方向）の線膨張係数について説明する。
前記の説明と同様に一方の最外層を例にとって説明すると、本実施形態では、図６（ａ）に示すように接続端子６上にＬＳＩチップ２の接続用バンプ５が固定されて、フィルム状絶縁体１０の表面に平行な方向の膨張はＬＳＩチップ２によって拘束される。従って、フィルム状絶縁体１０を構成する熱可塑性樹脂と、ＬＳＩチップ２を構成するシリコンの線膨張係数の差によって、フィルム状絶縁体１０に引っ張り応力が生じてクラックが発生する。このクラックを防止するためには、フィルム状絶縁体１０の線膨張係数を抑える必要がある。
ここで、フィルム状絶縁体１０の弾性率を最小レベル（５０００ＭＰａ）として、フィルム状絶縁体１０の表面に平行な方向（Ｘ軸およびＹ軸方向）の線膨張係数と、ＬＳＩチップ３との線膨張係数の差によってフィルム状絶縁体に加わる引っ張り応力との関係を計算した結果を図６（ｂ）に示している。
フィルム絶縁体１０が確実に耐え得る最大引っ張り応力が３０ＭＰａ程度であり、一般に、最大の熱応力が発生する最大温度差は１７０℃（一般的な使用温度は１２５℃〜−４５℃）程度であると考えられる。そこで、図６（ｂ）のグラフを見ると、引っ張り応力３０ＭＰａに対応する、フィルム状絶縁体１０の表面に平行な方向の線膨張係数は約４０ｐｐｍである。以上の計算は、フィルム状絶縁体１０の弾性率を最小レベル（５０００ＭＰａ）、フィルム状絶縁体１０の引っ張り強度を最小レベル（３０ＭＰａ）と仮定して行っているので、フィルム状絶縁体１０の表面に平行な方向の線膨張係数が４０ｐｐｍ以下であると、ＬＳＩチップ２との線膨張係数の差に起因する引っ張り応力によるフィルム状絶縁体１０のクラックをほとんど防止できる。
なお、このフィルム状絶縁体１０の表面に平行な方向の弾性率の変動を考慮する場合には、最大温度差が１７０℃であって、フィルム状絶縁体１０の引っ張り応力を３０ＭＰａ以下に抑えるためには、図６（ｃ）から明らかなように、フィルム状絶縁体１０の表面に平行な方向の線膨張係数と弾性率の積を０．１８ＭＰａ／℃以下にすればよい。
以上の説明は、一方の最外層を例にとって説明したが、反対側の最外層においても実質的に同様に考えられ、パッド・オン・ビア構造が採用され、フィルム状絶縁体１０を構成する熱可塑性樹脂の厚さ方向の線膨張係数を１４０ｐｐｍ以下（より好ましくは１００ｐｐｍ以下）、表面に平行な方向の線膨張係数を４０ｐｐｍ以下にすることが好ましい。また、フィルム状絶縁体１０を構成する熱可塑性樹脂の厚さ方向の線膨張係数と弾性率の積を０．６ＭＰａ／℃以下、表面に平行な方向の線膨張係数と弾性率の積を０．１８ＭＰａ／℃以下にすることが好ましい。
さらに、他の観点からとらえると、フィルム状絶縁体１０を構成する熱可塑性樹脂の線膨張係数を、ＬＳＩチップ９の主材料であるシリコンの線膨張係数（厚さ方向３〜４ｐｐｍ、面方向３〜４ｐｐｍ）とマザーボード３の主材料であるガラスエポキシの線膨張係数（厚さ方向約６０ｐｐｍ、面方向１６〜１７ｐｐｍ）の中間の値にすると、ＬＳＩチップ９と多層基板１とマザーボード３の３部材の線膨張係数の差に起因する熱応力を小さく抑えることができ、相対的な寸法誤差を小さく抑えて接続の信頼性を高めることができるため好ましい。すなわち、フィルム状絶縁体１０を構成する熱可塑性樹脂の厚さ方向の線膨張係数を４〜６０ｐｐｍの範囲内にして、表面に平行な方向の線膨張係数を４〜１６ｐｐｍの範囲内にすることが好ましい。
図７に示すように、全てのフィルム状絶縁体１０、または最外層以外の全てのフィルム状絶縁体１０の、平面的に同じ位置にそれぞれビア９を形成して、これらのビア９を一方の最外層から反対側の最外層まで厚さ方向に一列に並べて配置することによって、全てのフィルム状絶縁体１０にわたる電気接続構造を最小限のスペースを利用して構成することができる。これは、図２３に示すように、厚いコア材１０１にビアではなくスルーホール１０３を形成せざるを得ない構成では不可能であるが、本実施形態のように、各層が全て薄いフィルム状絶縁体１０であると、製造工程上の問題も金属の使用量の問題も生じず、スペース効率が良好で容易な電気接続が可能である。
図８には、本発明の多層基板１の一方の最外層における接続端子６の周辺の状態が拡大して示されている。この図８から明らかなように、一方の最外層においては、フリップチップ接続用の複数の接続端子６同士の間に、フィルム状絶縁体１０を構成している熱可塑性樹脂が介在して、接続端子６の側面の少なくとも一部をそれぞれ覆っている。これによって、例えば多数のフィルム状絶縁体１０の積層体が加圧された際に接続端子６が位置ずれして互いに接触して電気的に短絡することや、各接続端子６間の隙間にはんだや金属が入り込んで接続端子６同士を電気的に短絡させることが防げる。なお、図１，２，５（ａ），６（ａ），７，１４，１５に示すように、接続端子６が最外層に位置し、熱可塑性樹脂が接続端子６の側面を覆うが接続端子６の上面の上には位置しない（上面は覆わない）構成であってもよいが、図４，８，２１，２２等に示すように、接続端子６の形成されている層の外側に最外層のフィルム状絶縁体１０がさらに設けられ、この最外層の熱可塑性樹脂が接続端子６の上面の上にも位置する（上面の一部も覆う）構成であってもよい。後者の場合には、接続端子６の上面の一部をも覆うように熱可塑性樹脂が設けられているため、短絡防止の信頼性がより高くなるとともに、接続端子６をよりしっかりと固定できる。なお、この場合、接続端子６の上面の一部を露出させるために最外層のフィルム状絶縁体１０には穴が開けられている。
図９には、多層基板の反対側の最外層における金属パッド７およびはんだボール８の周辺の状態が拡大して示されている。図８に示す構成と同様に、この金属パッド７同士の間にも、フィルム状絶縁体１０を構成している熱可塑性樹脂が介在して、金属パッド７の側面の少なくとも一部をそれぞれ覆っている。これによって、金属パッド７が位置ずれして互いに接触して電気的に短絡することや、各金属パッド７間の隙間にはんだや金属が入り込んで金属パッド７同士を電気的に短絡させることが防げる。特に、はんだボール８を固定するリフロー時に、金属パッド７間の隙間にはんだボールのはんだが流れ込んで短絡することが防げるため、非常に効果的である。また、金属パッド７の上面の一部をも覆うように熱可塑性樹脂が設けられていると、短絡防止の信頼性がより高くなる。そして、従来の構成とは異なり、製造工程を煩雑にすることがなく、熱応力による変形や破損のおそれがない。
さらに、はんだボール８を固定するリフロー時に加熱されることによって、熱可塑性樹脂は軟化するため、金属パッド７およびはんだボール８が、軟化した熱可塑性樹脂にめり込むような状態になる。この状態で固化されると、はんだボール８を非常にしっかりと固定することができる。
これに対し、例えば特許文献１に記載の構成では、図１０に拡大して示すように、はんだボール１１２が搭載される金属パッド１１１は熱硬化性のエポキシ樹脂上に配置されており、リフロー時の加熱によって熱硬化性のエポキシ樹脂は硬化するため、金属パッド１１１およびはんだボール１１２がめり込むことはなく、基板層（エポキシ樹脂等の有機材料層）１０２上に比較的不安定に載った状態になる。特許文献２に記載の構成でも、図１１に拡大して示すように、はんだボール１１２が搭載される金属パッド１１１は硬化後のセラミック１０８上に配置されており、金属パッド１１１およびはんだボール１１２がめり込むことはなく、セラミック１０８上に比較的不安定に載った状態になる。なお、セラミック１０８の焼成とはんだボール１１２を固定するためのリフローは、それぞれ加熱温度やその他の条件が全く異なるので、セラミック１０８の焼成とはんだボール１１２の固定とを同時に行うことは困難である。はんだボール１１２を固定するためのリフロー時の加熱でセラミック１０８が軟化することはない。
このように、本実施形態によると、特許文献１，２などの従来の方法では不可能であった、熱可塑性樹脂層であるフィルム状絶縁体１０に金属パッド７およびはんだボール８をめり込ませて強固に固定することが可能になる。
なお、従来の構成において、図１０，１１に一点鎖線で示すように、ソルダーレジスト１１３を塗布して、金属パッド１１１または接続端子１１０の側面および上面の一部を覆って、短絡防止と強固な固定とを達成している場合がある。しかし、その場合、ソルダーレジスト１１３の塗布を、別工程として全く新たに追加する必要があるため、製造工程を煩雑化させ、製造時間が長くなり、製造コストが高くなる。また、金属パッド１１１または接続端子１１０が固定されるベースとなる熱硬化性の基板層（エポキシ樹脂等の有機材料層）１０２またはセラミック１０８の線膨張係数（エポキシ樹脂：厚さ方向６８ｐｐｍ、面方向６８ｐｐｍ、セラミック：厚さ方向４〜６ｐｐｍ、面方向４〜６ｐｐｍ）と、ソルダーレジスト１１３の線膨張係数（厚さ方向６５ｐｐｍ、面方向１０〜１２ｐｐｍ）が大きく異なるため、大きな熱応力が生じて変形や破損の原因となる可能性がある。しかし、本実施形態では、金属パッド７または接続端子６が固定されるベースと、金属パッド７または接続端子６の側面および上面の一部を覆うカバー部分がいずれも同じ熱可塑性樹脂からなるので、フィルム状絶縁体（熱可塑性樹脂層）１０を一括して加圧および加熱して形成でき、製造工程を煩雑にすることがなく、しかも線膨張係数が同じであるため熱応力によって変形や破損が生じる可能性がない。さらに、本実施形態によると、接続端子６および金属パッド７が、マスクコートすることが困難なほど高密度に配置されているような場合であっても、各接続端子６間および各金属パッド７間に熱可塑性樹脂を介在させて、電気的短絡を防ぎつつそれらをしっかりと固定することが容易にできる。
なお、付言すると、特許文献１に記載されている従来のビルドアップ型の多層基板の場合には、コア材の線膨張係数（厚さ方向５０ｐｐｍ、面方向１４〜１６ｐｐｍ）と、ビルドアップ部分の線膨張係数（厚さ方向６８ｐｐｍ、面方向６８ｐｐｍ）の差が大きいため、温度変化によって多層基板の内部に内部応力が発生して変形や破損の原因となる可能性がある。
なお、フィルム状絶縁体の材料としては、前記した例に限定されず、ポリエーテルエーテルケトン、ポリエーテルイミド、液晶ポリマー、ポリフェニレンスルフィド、熱可塑性ポリイミド、ポリエーテルサルフォン、ポリフェニレンエーテル、およびシンジオタクティックポリスチレンのうちのいずれか１つ（単体）、または、これらのうちの少なくとも１つを含む混合物であってよい。
以上、本発明の多層基板１および半導体装置の基本構成について説明したが、本発明では、多層基板１および半導体装置を形成する上で、従来は行われていなかった全く新規な様々な設計上の工夫が凝らされている。これらの具体的な内容について、以下に詳細に説明する。
［オフセットライン構造］
多層基板１内の導電パターン４の構成は様々な設計ルールに基づいて決定される。導電パターン４の種類としては、大まかに信号配線パターン４ａと、電源用パターンと、接地用パターンとが存在し、信号配線パターン４ａは微細なラインを引き回す形状であり、電源用パターンと接地用パターンは、少なくとも一部に、比較的大面積（少なくとも信号配線パターン４ａよりも大面積）の平面状パターン４ｂを含んでいるのが一般的である。そして、従来から用いられていた設計手法の１つとして、図１２に示すように、微細な信号配線パターン４ａの一部を、電源用パターンまたは接地用パターンの１対の平面状パターン４ｂ，４ｂ’で平面的に覆って上下から挟む形態にし、そして、１対の平面状パターン４ｂ，４ｂ’のうちの一方を（または、図示しないが両方を）、信号配線パターン４ａが形成された面Ｓ１の隣の面Ｓ２ではなく、それよりも遠ざけて形成した、いわゆるオフセットライン構造がある。この時、遠ざけられた平面状パターン４ｂと信号配線パターン４ａとの間には、少なくともフィルム状絶縁体１０の２層分の厚さ以上の間隔ｔが設けられることになる。これは、信号配線パターン４ａを流れる電気信号を所望の電気特性にするために、フィルム絶縁体１０の材料や信号配線パターン４ａの幅等を考慮した上で、信号配線パターン４ａとそれを平面的に覆う平面状パターン４ｂ，４ｂ’の間隔を、実施可能な範囲内で任意に設定することに基づく設計手法である。
このようなオフセットライン構造において、信号配線パターン４ａと、それを平面的に覆う平面状パターン４ｂの間の間隔を広げた部分（フィルム状絶縁体の２層分の厚さ以上の間隔ｔが設けられた部分）の内部には、導電パターン４を形成可能なフィルム状絶縁体１０の表面（ここでは「中間層となる表面」という）Ｓ２が位置しているにもかかわらず、前記した間隔ｔを確保するために何も形成されていない空きスペースとなっていた。そこで本発明では、図１３に示すように、無駄な空きスペースを減らしてスペース効率を向上させるために、中間層となる表面Ｓ２にも導電パターン４ｂ''を形成した。この場合、オフセットライン構造の効果を損なわないように、信号配線パターン４ａと平面状パターン４ｂに挟まれる領域には導電パターン４を形成しないままにし、この領域の外側の、オフセットライン構造の効果に影響をほとんど及ぼさない位置に、平面状パターン４ｂ''を形成する。さらに、１対の平面状パターン４ｂ，４ｂ’に挟まれる信号配線パターン４ａの外側にも、平面状パターン４ｂ'''を同一面上に形成することによって、スペース効率をさらに向上させている。その場合、信号配線パターン４ａを平面状パターン４ｂ'''によってシールドする作用もある。
なお、図示しないが、前記した構成において中間層となる表面Ｓ２と、信号配線パターン４ａの外側の、いずれか一方または両方に、別の信号配線パターンを形成することも可能である。ただしその場合、その信号配線パターンの電気特性を考慮してオフセットライン構造やストリップライン構造等を構成すると、非常に複雑なパターン構造が必要となる。また、中間層となる表面Ｓ２に形成された平面状パターン４ｂ''と、信号配線パターン４ａの外側に形成された平面状パターン４ｂ'''は、電源用パターンと接地用パターンのいずれであってもよい。このようにして、多層基板１中に、電源用パターンと接地用パターンのいずれか一方または両方が形成された層を増やすことによって、多層基板１中の各層に位置する、電源用パターンと接地用パターンのいずれか一方または両方に接続すべき様々な導電パターンから、これらに接続するまでの引き回し距離を短くすることが可能になり、それによって、損失の低減や電気特性の向上と、導電パターン４の設計の容易化が図れるという効果がある。
前記したように、オフセットライン構造を構成する１対の平面状パターン４ｂ，４ｂ’と、中間層となる表面Ｓ２に形成された平面状パターン４ｂ''と、信号配線パターン４ａの外側に形成された平面状パターン４ｂ'''はいずれも、電源用パターンであっても接地用パターンであっても構わないものである。ただし、これらの平面状パターン４ｂ，４ｂ’，４ｂ''，４ｂ'''のいずれか（例えば平面状パターン４ｂ''）を電源用パターンとし、その他の平面状パターン（例えば平面状パターン４ｂ，４ｂ’，４ｂ'''）を接地用パターンとして、少なくとも１つの電源用パターン（例えば平面状パターン４ｂ''）と少なくとも１つの接地用パターン（例えば平面状パターン４ｂ）とを互いに対向させると、両パターン（例えば平面状パターン４ｂ''と４ｂ）の間にキャパシタを構成することができる。そうすると、このキャパシタの作用によって、インピーダンスを低下させて、電源電位の変動を抑えて安定化させることができる。したがって、これらの平面状パターン４ｂ，４ｂ’，４ｂ''，４ｂ'''は、電源電位を安定化させる効果を得られるような容量を有するキャパシタが構成できるように考慮して、電源用パターンにするか接地用パターンにするかをそれぞれ決定することが望ましい。なお、図１３には、所望の容量のキャパシタを形成して電源電位を安定させるための導電パターン４の配置の一例が示されているが、もちろんこの配置に限定されるわけではない。
［ダミーパターンの形成］
本発明では、熱可塑性樹脂からなるフィルム状絶縁体１０を多数積層して、一括して加圧および加熱することによって多層基板１を形成し、この多層基板１の内層部分に様々な導電パターン４やビア９が形成されている。これらの導電パターン４やビア９は電気配線の都合を考慮した設計に基づいて形成されているが、導電パターン４やビア９の材料である金属の平面的な分布に偏りが生じる可能性がある。例えば、１つのフィルム状絶縁体１０の表面内の金属の分布に偏りが生じる可能性がある。また、各々のフィルム状絶縁体１０の表面ごとに、各表面内における金属の面積割合のばらつきが生じる可能性がある。その結果、例えば図１４に示すように、導電パターン４やビア９をなす金属が少ない部分と、金属が多い部分とが混在した状態で、多数のフィルム状絶縁体１０を一括して加圧および加熱すると、加えられた圧力と熱可塑性樹脂の軟化にともなって各層が多少位置ずれする可能性がある。これは、導電パターン４やビア９の金属が存在するところ（金属の多いところ）ではこれらの金属が補強材となって圧力に耐えるが、導電パターン４やビア９の金属が存在しないところ（金属の少ないところ）では軟化した熱可塑性樹脂が圧力に耐えきれずに変形しやすいことが原因である。その結果、導電パターン４の一部も変形して寸法精度が悪くなり、所望の電気接続が得られなくなる可能性がある（図１４（ｂ）参照）。
そこで、本実施形態では、図１５に示すように、金属製のダミーパターン１２（図１５（ｂ）にはハッチングにて図示）を形成して、フィルム状絶縁体１０の表面内の金属の分布の偏りを補正している。それと同時に、これらのダミーパターン１２によって、フィルム状絶縁体１０の表面全面における金属の面積割合の、各表面ごとのばらつきを補正するとともに、その表面内の任意の平面領域における金属の面積割合の、各表面ごとのばらつきも補正している。こうして、図１，２にも示すように、多層基板１中に金属が概ね均等に分散され、加圧および加熱時の変形を抑え寸法精度を高く保つことができる。仮に、加圧および加熱時に各フィルム状絶縁体１０が多少変形したとしても、全体的に概ね均等に変形することによって、導電パターン４の局部的な変形（図１４（ｂ）参照）が生じず、電気接続への影響を最小限に抑えることができ、接続の信頼性が高い。これらのダミーパターン１２は、単に金属の分布を均一化するのみならず、金属の面積割合を増やすことによって補強効果をもたらしている。
特に、比較的多層に重なって平面的に同じ位置に形成されることが多いビア９の周囲にダミーパターン１２を形成すると、金属の面積割合を均一化する上で効果的である。
なお、以上説明したダミーパターン１２は、電気的接続に寄与しない独立した金属製ダミーパターンであるが、これらの一部または全てを電気的に接続して、接地用パターンまたは電源用パターンとして利用することも可能である。
［ガス抜き穴の形成］
フィルム状絶縁体１０に形成される導電パターン４のうちの一部は、フィルム状絶縁体１０を厚さ方向に貫通するビア９に当接して導通しているが、この電気接続を確実にするために、ビア９の端面を覆うように比較的広い範囲に導電パターン４が形成されるのが一般的である。このように導電パターン４がビア９の端面を覆った状態であると、加熱時にビア９から発生するガス（例えばビア９を形成するために貫通孔１１に埋め込まれる金属に添加されている揮発性の溶剤が気化したガス）が、導電パターン４に塞がれて外部に排出されない。このように多層基板１の内部にガスが溜まってしまうと、内部応力が高まったり、化学的な変質が生じるなどの不具合の原因となる可能性がある。そこで本発明では、ビア９の周囲の導電パターン４には必ずガス抜き穴１３を形成するようにした。
従来、図１６に示すように、ある程度面積の大きい導電パターンに複数の穴（例えば直径５００μｍ）１１４を開けた構成は存在したが、それらの穴１１４はランダムに配置されるか、あるいは規則的なマトリクス状に配置されており、ビア１１５（図１６にはドットにて図示）との位置関係は特に考慮されていなかった。しかし、本出願人は、前記したようにビア９の溶剤が気化することによって発生したガスが、そのビア９の端面を覆う導電パターン４によって閉じ込められることに着目し、図１７（ａ），（ｃ）に示すように、ビア９（図１７（ａ），（ｃ）にはドットにて図示）の周囲に必ずガス抜き穴１３を形成するようにした。特に、ビアの周囲（例えば半径３００μｍの円内の領域）に、ビアを中心として対称に複数の穴（例えば直径１００μｍ）を形成することによって、ガスを一部に滞留させずに、偏りなく良好に排出することができる。なお、図１７（ｂ），（ｃ）に示すように、ビア９の周囲以外の部分に設けられている平面状の導電パターン４にも、複数のガス抜き穴１３を、例えば５００μｍのピッチでマトリクス状に配置しておくと、ビア９以外から発生する様々なガスを排出することができるので好ましい。
［ビアの配置］
前記した通り、本実施形態では、多層基板１の一方の最外層では接続端子６が外部に露出しており、その直下のビア９が接続端子６に直接当接して接続されるパッド・オン・ビア構造が採用されている。多層基板１の反対側の最外層ではボール端子８が載置される金属パッド７が露出しており、その直下のビア９が金属パッド７に直接当接して接続されるパッド・オン・ビア構造が採用されている。そして、図１８，１９に示すように、本発明では、ビア９を接続端子６および金属パッド７の、フィルム状絶縁体１０の中心側の位置に当接するように配置している。
この点について、一方の最外層におけるビア９と接続端子６の位置関係を例にとって説明する。仮に、図２０に示すように、ビア９を接続端子６の中心部に当接するように形成すると、例えばＬＳＩチップ２のバンプ５が接続端子６に当接して加わる圧力が直接ビア９に加わり、ビア９の損傷を生じる可能性がある。そのため、ビア９は接続端子６の中心部を外して形成するのが好ましい。
そこで仮に、図２１に示すように、ビア９を接続端子６の、フィルム状絶縁体１０の外縁側の位置に当接するように配置した場合について説明する。複数のフィルム状絶縁体１０を積層して一括して加圧および加熱する際には、通常、図２１（ａ）に示すように、平面的に見ると積層体全体の中心側から外縁側に向かって力が加わる。すなわち、最外層において、まず、接続端子６の中心側端部から力を受けて、この接続端子６が、軟化した熱可塑性樹脂中を滑るように移動する。このように接続端子６が滑り、熱可塑性樹脂が外側に押し出されるように移動する力を、接続端子６の外縁側端部に当接するビア９が受けることになり、図２１（ｂ）に拡大して示すように、ビア９が外側に倒れるように傾く。このときに、ビア９の外側には軟化した熱可塑性樹脂のみが存在するのでビア９を支持することはできない。結果的に、ビア９が傾いて接続端子６との接続さえも不確実になる可能性がある。また、ビア９が外側に倒れるため、最も外縁側に位置している接続端子６のさらに外側に平面状の導電パターン４を形成すると、外側に倒れたビア９が外側の導電パターン４に接触して電気的短絡を起こしてしまう可能性がある。
そこで、本実施形態では、図２２に示すように、ビア９を接続端子６の、フィルム状絶縁体１０の中心側の位置に当接するように配置している。したがって、フィルム状絶縁体１０を積層して一括して加圧および加熱する場合には、最外層において、まず、接続端子６の中心側端部とビア９が力を受ける。図２１に示した構成と同様に接続端子６が滑るように移動しようとしても、ビア９が接続端子６を支持してその移動を抑える。その上、ビア９は軟化した熱可塑性樹脂に対するくさびとして作用して、外側に押し出されるように移動するのを抑える。一方、ビア９が外側に倒れるように傾くことは、接続端子６の外縁側端部が支持することによって防げる。すなわち、この構成では、ビア９と接続端子６（特に外縁側端部）が互い支持し合って変形するのを防いでいる。その結果、ビア９と接続端子６との接続の信頼性が高い。また、ビア９が外側に倒れないため、電気的短絡を起こすことなく、最も外縁側に位置している接続端子６のさらに外側に平面状の導電パターン４を形成することができる。
なお、図２１，２２には、見易くするために、接続端子６を露出させるために最外層のフィルム状絶縁体１０に設けられている穴は図示省略している。図２１に示すようにビア９が傾き熱可塑性樹脂が移動することによって、図示しない穴が変形すると、この穴を介して露出する接続端子６と外部の部材（例えばバンプ５）との接続が不確実になる可能性があるが、図２２に示す本発明の実施形態のようにビア９の傾きや熱可塑性樹脂の移動を抑える構成であると、図示しない穴の変形も抑えられ、この穴を介して露出する接続端子６と外部の部材（例えばバンプ５）との接続の信頼性が高い。
図１８，１９に示す多層基板１の反対側の最外層の金属パッド７とビア９に関しても、前記したのと全く同じ原理で、ビア９を金属パッド７の、フィルム状絶縁体１０の中心側の位置に当接するように配置することが好ましい。
本発明の半導体装置の全体を示す断面図である。 図１に示す半導体装置のパッケージ基板を示す断面図である。 本発明のパッケージ基板の熱可塑性樹脂層の製造工程を示す説明図である。 図３に示す熱可塑性樹脂層からパッケージ基板を製造する工程を示す説明図である。 （ａ）は図２に示すパッケージ基板の一方の最外層付近を示す拡大断面図、（ｂ）は熱変形樹脂層の厚さ方向の線膨張係数と熱応力との関係を示すグラフ、（ｃ）は熱変形樹脂層の厚さ方向の線膨張係数と弾性率の積と、熱応力との関係を示すグラフである。 （ａ）は図２に示すパッケージ基板の一方の最外層付近を示す拡大断面図、（ｂ）は熱変形樹脂層の表面に平行な方向の線膨張係数と引っ張り応力との関係を示すグラフ、（ｃ）は熱変形樹脂層の表面に平行な方向の線膨張係数と弾性率の積と、引っ張り応力との関係を示すグラフである。 図２に示すパッケージ基板の変形例の一部を示す断面図である。 本発明のパッケージ基板の一方の最外層付近を示す拡大断面図である。 本発明のパッケージ基板の反対側の最外層付近を示す拡大断面図である。 第１の従来例のパッケージ基板の最外層付近を示す拡大断面図である。 第２の従来例のパッケージ基板の最外層付近を示す拡大断面図である。 従来のパッケージ基板のオフセットライン構造を示す拡大断面図である。 本発明のパッケージ基板のオフセットライン構造を示す拡大断面図である。 （ａ）は従来のパッケージ基板の分解斜視図、（ｂ）はその断面図である。 （ａ）は本発明のパッケージ基板の分解斜視図、（ｂ）はその断面図である。 従来のパッケージ基板の平面状の導電パターンを示す平面図である。 （ａ）は本発明のパッケージ基板のビアの周囲の領域の平面状の導電パターンを示す平面図、（ｂ）はその領域外の平面状の導電パターンを示す平面図、（ｃ）はその平面状の導電パターン全体の平面図である。 （ａ）は本発明のパッケージ基板の、反対側の最外層付近の断面図、（ｂ）は最外層の熱可塑性樹脂層を図示省略し、その内側に位置する熱可塑性樹脂層を想像線で示した斜視図、（ｃ）は一部分解斜視図である。 本発明のパッケージ基板の反対側の最外層付近の断面図である。 ビアと接続端子の相対位置関係の一例を示す拡大断面図である。 （ａ）はビアと接続端子の相対位置関係の他の例を示す断面図、（ｂ）はその要部拡大図である。 （ａ）は本発明のパッケージ基板のビアと接続端子の相対位置関係を示す断面図、（ｂ）はその要部拡大図である。 第１の従来例の半導体装置の全体を示す断面図である。 第２の従来例の半導体装置の全体を示す断面図である。
符号の説明
１ 多層基板（パッケージ基板）
２ ＬＳＩチップ（フリップチップ接続型集積回路素子）
３ マザーボード（外部基板）
４ 導電パターン
４ａ 信号配線パターン
４ｂ，４ｂ’，４ｂ''，４ｂ''' 平面状パターン
５ 接続用バンプ
６ 接続端子
７ 金属パッド
８ はんだボール（ボール端子）
９ ビア
１０ フィルム状絶縁体（熱可塑性樹脂層）
１１ 貫通穴
１２ ダミーパターン
１３ ガス抜き穴
Ｓ１ 信号配線パターンが形成された表面
Ｓ２ 中間層となる表面

Claims (20)

  1. 厚さ方向に貫通する導電性のビアを有する熱可塑性樹脂層が複数積層され互いに固着されて形成されており、少なくとも１つの前記熱可塑性樹脂層の表面に設けられている金属層からなる導電パターンを内蔵している半導体装置用パッケージ基板において、
    一方の最外層では、フリップチップ接続型集積回路素子を搭載して電気的に接続するための接続端子が露出しており、
    反対側の最外層では、ボールグリッドアレイ構造を構成する導電性のボール端子が露出しており、
    前記各熱可塑性樹脂層の厚さ方向の線膨張係数が１４０ｐｐｍ以下であり、前記表面に平行な方向の線膨張係数が４０ｐｐｍ以下である
    ことを特徴とする半導体装置用パッケージ基板。
  2. 前記熱可塑性樹脂層が１６層以上あり、それらが積層されて固着された状態の厚さが０．８ｍｍ〜２．０ｍｍであり、
    全ての前記熱可塑性樹脂層、または最外層以外の全ての前記熱可塑性樹脂層にはそれぞれ１個以上の前記ビアが設けられており、
    前記導電パターンが１７層以上設けられている、請求項１に記載の半導体装置用パッケージ基板。
  3. 前記導電パターンとそれに当接する前記ビアとは金属間化合物結合によって接続されている、請求項２に記載の半導体装置用パッケージ基板。
  4. 前記一方の最外層で、前記集積回路素子とのフリップチップ接続用の複数の前記接続端子が露出し、熱可塑性樹脂が前記各接続端子の間に介在して前記接続素子の側面の少なくとも一部を覆って前記各接続端子同士の短絡を防いでいるか、または、前記反対側の最外層で、前記ボール端子がそれぞれ配置される複数の金属パッドが露出し、熱可塑性樹脂が前記各金属パッドの間に介在して前記金属パッドの側面の少なくとも一部を覆って前記各金属パッド同士の短絡を防いでいるか、または、前記一方の最外層で、前記集積回路素子とのフリップチップ接続用の複数の前記接続端子が露出し、熱可塑性樹脂が前記各接続端子の間に介在して前記接続素子の側面の少なくとも一部を覆って前記各接続端子同士の短絡を防ぐとともに、前記反対側の最外層で、前記ボール端子がそれぞれ配置される複数の金属パッドが露出し、熱可塑性樹脂が前記各金属パッドの間に介在して前記金属パッドの側面の少なくとも一部を覆って前記各金属パッド同士の短絡を防いでいる、請求項１〜３のいずれか１項に記載の半導体装置用パッケージ基板。
  5. 前記一方の最外層に露出している前記接続端子が、その直下に設けられている前記ビアと当接して、該ビアを介して前記導電パターンと電気的に接続されているか、または、前記反対側の最外層で、前記ボール端子がそれぞれ配置される複数の金属パッドが露出し、該金属パッドが、その直下に設けられている前記ビアと当接して、該ビアを介して前記導電パターンと電気的に接続されているか、または、前記一方の最外層に露出している前記接続端子が、その直下に設けられている前記ビアと当接して、該ビアを介して前記導電パターンと電気的に接続されるとともに、前記反対側の最外層で、前記ボール端子がそれぞれ配置される複数の金属パッドが露出し、該金属パッドが、その直下に設けられている前記ビアと当接して、該ビアを介して前記導電パターンと電気的に接続されている、請求項１〜４のいずれか１項に記載の半導体装置用パッケージ基板。
  6. 少なくとも３層以上の前記導電パターンが、少なくとも２つの前記熱可塑性樹脂層の平面的に同じ位置にそれぞれ設けられて厚さ方向に一列に並んで位置している少なくとも２つの前記ビアによって電気的に接続されている、請求項１〜５のいずれか１項に記載の半導体装置用パッケージ基板。
  7. 全ての前記熱可塑性樹脂層、または最外層以外の全ての前記熱可塑性樹脂層が、平面的に同じ位置に設けられている前記ビアをそれぞれ有しており、該ビアが厚さ方向に一列に並んで位置して、全ての前記熱可塑性樹脂層にわたる電気接続構造を構成している、請求項１〜５のいずれか１項に記載の半導体装置用パッケージ基板。
  8. 前記各熱可塑性樹脂層の線膨張係数と弾性率の積が、厚さ方向において０．６ＭＰａ／℃以下であり、前記表面に平行な方向において０．１８ＭＰａ／℃以下である、請求項１〜７のいずれか１項に記載の半導体装置用パッケージ基板。
  9. 前記熱可塑性樹脂層が、ポリエーテルエーテルケトン、ポリエーテルイミド、液晶ポリマー、ポリフェニレンスルフィド、熱可塑性ポリイミド、ポリエーテルサルフォン、ポリフェニレンエーテル、およびシンジオタクティックポリスチレンのうちのいずれか１つ、またはこれらのうちの少なくとも１つを含む混合物からなる、請求項１〜８のいずれか１項に記載の半導体装置用パッケージ基板。
  10. 前記導電パターンは、微細な信号配線パターンと、前記信号配線パターンよりも広い面積に形成されている平面状パターンとを含み、
    前記信号配線パターンの一部が、該信号配線パターンよりも上層に位置する前記平面状パターンと下層に位置する前記平面状パターンとに平面的に重なって、前記両平面状パターンに挟まれる位置にあり、
    前記信号配線パターンと平面的に重なる前記両平面状パターンのうちの一方または両方が、前記信号配線パターンが形成されている前記熱可塑性樹脂層の表面から、厚さ方向に少なくとも前記熱可塑性樹脂層の２層分の厚さ以上離れた表面に形成されており、
    前記信号配線パターンが形成されている表面と、少なくとも前記熱可塑性樹脂層の２層分の厚さ以上離れた、前記平面状パターンが形成されている表面との間には、少なくとも１つの中間層となる表面が存在し、
    前記中間層となる表面の、前記信号配線パターンと前記平面状パターンとに挟まれる領域には導電パターンが形成されておらず、該領域の外側には平面状パターンが形成されており、
    前記信号配線パターンが形成されている表面には、前記信号配線パターンの外側に、該信号配線パターンとは直接接続されていない平面状パターンが形成されている、請求項１〜９のいずれか１項に記載の半導体装置用パッケージ基板。
  11. 前記信号配線パターンの一部に平面的に重なる１対の前記平面状パターンと、前記中間層となる表面に形成されている前記平面状パターンと、前記信号配線パターンの外側に形成されている前記平面状パターンのうちの、少なくとも１つは電源用パターンであり、他の前記平面状パターンは接地用パターンであり、
    少なくとも１つの前記電源用パターンと少なくとも１つの前記接地用パターンが互いに対向してキャパシタを構成している、請求項１０に記載の半導体装置用パッケージ基板。
  12. 少なくとも１つの前記熱可塑性樹脂層の表面には、該表面内の金属の分布の偏りを補正するための接地用パターン、電源用パターン、または電気的接続に寄与しない独立した金属製ダミーパターンが形成されている、請求項１〜１１のいずれか１項に記載の半導体装置用パッケージ基板。
  13. 前記熱可塑性樹脂層の表面の全面における金属の面積割合と、前記熱可塑性樹脂層の表面内の任意の平面領域における金属の面積割合のいずれか一方または両方の、各々の前記表面ごとのばらつきを補正するための接地用パターン、電源用パターン、または電気的接続に寄与しない独立した金属製ダミーパターンが、少なくとも１つの前記熱可塑性樹脂層の表面に形成されている、請求項１〜１２のいずれか１項に記載の半導体装置用パッケージ基板。
  14. 前記接地用パターン、電源用パターン、または金属製ダミーパターンが、少なくとも前記ビアの周囲に形成されている、請求項１２または１３に記載の半導体装置用パッケージ基板。
  15. 前記熱可塑性樹脂層の前記ビアの周囲に設けられている平面状の前記導電パターンには、前記ビアを中心として対称に配置されている複数のガス抜き穴が設けられている、請求項１〜１４のいずれか１項に記載の半導体装置用パッケージ基板。
  16. 前記ビアの周囲以外の部分に設けられている平面状の前記導電パターンには、マトリクス状に配置されている複数のガス抜き穴が設けられている、請求項１５に記載の半導体装置用パッケージ基板。
  17. 前記ビアの周囲は、前記ビアを中心として半径３００μｍの円内の領域である、請求項１５または１６に記載の半導体装置用パッケージ基板。
  18. 前記一方の最外層に露出している前記接続端子に接続されている前記ビアは、前記接続端子の、前記熱可塑性樹脂層の中心側の位置に当接するように配置されており、
    前記反対側の最外層に露出している前記ボール端子が載置される金属パッドを有し、該金属パッドに接続されている前記ビアは、前記金属パッドの、前記熱可塑性樹脂層の中心側の位置に当接するように配置されている、請求項１〜１７のいずれか１項に記載の半導体装置用パッケージ基板。
  19. 請求項１〜１８のいずれか１項に記載の半導体装置用パッケージ基板と、
    前記一方の最外層に搭載され、前記接続端子に電気的に接続されているフリップチップ接続型集積回路素子と、
    前記反対側の最外層に取り付けられ、前記ボール端子に電気的に接続されている外部基板とを有する半導体装置。
  20. 複数の熱可塑性樹脂層を形成し、全ての前記熱可塑性樹脂層、または最外層を除く全ての前記熱可塑性樹脂層に、それらの厚さ方向に貫通する導電性のビアを形成し、少なくとも１つの前記熱可塑性樹脂層の表面に、導電パターンを構成する金属層を設けた後に、前記複数の熱可塑性樹脂層を積層して一括して加熱および加圧して互いに固着させて一体化する、半導体装置用パッケージ基板の製造方法において、
    前記各熱可塑性樹脂層として、厚さ方向の線膨張係数が１４０ｐｐｍ以下であり、前記表面に平行な方向の線膨張係数が４０ｐｐｍ以下である層を用い、
    フリップチップ接続型集積回路素子を搭載して電気的に接続するための接続端子を、一方の最外層に位置する前記熱可塑性樹脂層から外部に露出するように設け、
    ボールグリッドアレイ構造を構成する導電性のボール端子を、反対側の最外層に位置する前記熱可塑性樹脂層から外部に露出するように設けることを特徴とする、半導体装置用パッケージ基板の製造方法。
JP2004252568A 2004-08-31 2004-08-31 半導体装置用パッケージ基板およびその製造方法と半導体装置 Expired - Fee Related JP4559163B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004252568A JP4559163B2 (ja) 2004-08-31 2004-08-31 半導体装置用パッケージ基板およびその製造方法と半導体装置
TW094128798A TWI278972B (en) 2004-08-31 2005-08-23 Package substrate for a semiconductor device, a fabrication method for same, and a semiconductor device
US11/213,867 US7378745B2 (en) 2004-08-31 2005-08-30 Package substrate for a semiconductor device having thermoplastic resin layers and conductive patterns
KR1020050080072A KR100773461B1 (ko) 2004-08-31 2005-08-30 반도체장치용 패키지기판, 및 반도체장치
CN2005100966709A CN1744303B (zh) 2004-08-31 2005-08-31 用于半导体器件的封装基底、其制造方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004252568A JP4559163B2 (ja) 2004-08-31 2004-08-31 半導体装置用パッケージ基板およびその製造方法と半導体装置

Publications (2)

Publication Number Publication Date
JP2006073622A JP2006073622A (ja) 2006-03-16
JP4559163B2 true JP4559163B2 (ja) 2010-10-06

Family

ID=35942718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004252568A Expired - Fee Related JP4559163B2 (ja) 2004-08-31 2004-08-31 半導体装置用パッケージ基板およびその製造方法と半導体装置

Country Status (5)

Country Link
US (1) US7378745B2 (ja)
JP (1) JP4559163B2 (ja)
KR (1) KR100773461B1 (ja)
CN (1) CN1744303B (ja)
TW (1) TWI278972B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI388042B (zh) * 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
JP4533248B2 (ja) * 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
KR100719376B1 (ko) * 2006-01-05 2007-05-17 삼성전자주식회사 실장 불량을 줄일 수 있는 패드 구조체를 구비하는 반도체장치
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP4881044B2 (ja) * 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4800253B2 (ja) * 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
US20090294961A1 (en) * 2008-06-02 2009-12-03 Infineon Technologies Ag Semiconductor device
WO2010099158A1 (en) * 2009-02-26 2010-09-02 Arkema Inc. Electrode arrays based on polyetherketoneketone
EP2481270A1 (en) * 2009-09-24 2012-08-01 Option Layout of contact pads of a system in package, comprising circuit board and electronic integrated elements
JP5445001B2 (ja) * 2009-09-29 2014-03-19 沖電気工業株式会社 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
JP5514560B2 (ja) 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
CN102163558B (zh) * 2010-02-23 2012-12-19 日月光半导体制造股份有限公司 芯片封装结构的制造方法
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
US8866301B2 (en) * 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
US8174826B2 (en) 2010-05-27 2012-05-08 International Business Machines Corporation Liquid cooling system for stackable modules in energy-efficient computing systems
US8279597B2 (en) 2010-05-27 2012-10-02 International Business Machines Corporation Heatsink allowing in-situ maintenance in a stackable module
US8358503B2 (en) 2010-05-28 2013-01-22 International Business Machines Corporation Stackable module for energy-efficient computing systems
US8179674B2 (en) 2010-05-28 2012-05-15 International Business Machines Corporation Scalable space-optimized and energy-efficient computing system
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US20120111611A1 (en) * 2010-11-10 2012-05-10 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
TWI420983B (zh) * 2010-12-17 2013-12-21 Darfon Electronics Corp 陶瓷電路基板與製造方法
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
TWI447864B (zh) * 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法
JP5754507B2 (ja) * 2011-06-21 2015-07-29 株式会社村田製作所 回路モジュール
JP5468572B2 (ja) * 2011-06-22 2014-04-09 新光電気工業株式会社 配線基板
CN104145538B (zh) * 2012-02-08 2018-12-14 克兰电子公司 多层式电子组件和用于将电路部件嵌入三维模块的方法
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
US8890302B2 (en) 2012-06-29 2014-11-18 Intel Corporation Hybrid package transmission line circuits
JP6122606B2 (ja) * 2012-10-16 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6291738B2 (ja) 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
KR101607981B1 (ko) * 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
JP6234797B2 (ja) * 2013-12-06 2017-11-22 株式会社日本マイクロニクス 配線基板ビア配置決定装置、方法及びプログラム
JP6123915B2 (ja) * 2014-02-07 2017-05-10 株式会社村田製作所 樹脂多層基板
CN105140198B (zh) * 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
JP6374338B2 (ja) 2015-03-24 2018-08-15 京セラ株式会社 配線基板
KR20180087406A (ko) * 2015-12-02 2018-08-01 뮬테크 테크놀로지스 리미티드 Pcb 혼성 재분배 층
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
US10667396B2 (en) * 2017-08-25 2020-05-26 Tactotek Oy Multilayer structure for hosting electronics and related method of manufacture
US10973128B2 (en) * 2017-08-30 2021-04-06 Panasonic Intellectual Property Management Co., Ltd. Flexible printed circuit and imaging apparatus including same
KR102028715B1 (ko) 2017-12-19 2019-10-07 삼성전자주식회사 반도체 패키지
KR102029099B1 (ko) 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN111029326B (zh) * 2018-10-09 2022-04-26 西安邮电大学 基于lcp工艺的凸点互连结构
TWI681527B (zh) * 2019-03-21 2020-01-01 創意電子股份有限公司 線路結構及晶片封裝件
US11054442B2 (en) 2019-09-26 2021-07-06 International Business Machines Corporation Ball grid array current meter with a current sense mesh
US11226369B2 (en) * 2019-09-26 2022-01-18 International Business Machines Corporation Ball grid array current meter with a current sense loop
US11519957B2 (en) * 2019-09-26 2022-12-06 International Business Machines Corporation Ball grid array current meter with a current sense wire
WO2022160800A1 (zh) * 2021-01-28 2022-08-04 华为技术有限公司 连接组件、板级架构，以及一种计算设备
CN113068322B (zh) * 2021-02-11 2022-04-12 达翔技术（恩施）有限公司 一种柔性电路板接线方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323840A (ja) * 1999-04-26 2000-11-24 Internatl Business Mach Corp <Ibm> 電源／接地コア、プリント回路基板及びプリント回路基板製造方法
JP2001244609A (ja) * 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP2002057467A (ja) * 2000-08-11 2002-02-22 Kenwood Corp 多層配線基板
JP2002151848A (ja) * 2000-11-10 2002-05-24 Mitsubishi Plastics Ind Ltd ビルドアップ多層プリント配線基板用コア基板
JP2002222895A (ja) * 2001-01-25 2002-08-09 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
JP2003060348A (ja) * 2001-06-07 2003-02-28 Denso Corp プリント基板
JP2003201364A (ja) * 2002-01-10 2003-07-18 Nitto Denko Corp 配線基板用多孔質フィルム、及び配線基板プリプレグ
JP2003229663A (ja) * 2002-02-05 2003-08-15 Sony Corp 多層配線基板とそれを用いた半導体装置搭載基板及び多層配線基板の製造方法
JP2003304072A (ja) * 2002-04-12 2003-10-24 Denso Corp 多層配線基板及びその製造方法
JP2003347738A (ja) * 2002-05-30 2003-12-05 Denso Corp 多層配線基板及びその製造方法
JP2004031828A (ja) * 2002-06-27 2004-01-29 Ibiden Co Ltd 多層プリント配線板
JP2004241496A (ja) * 2003-02-04 2004-08-26 Kyocera Corp 配線基板およびこれを用いた電子装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011619B1 (ko) 1990-12-21 1997-07-12 모토로라 인코포레이티드 리드레스 패드 배열 칩 캐리어 패키지 및 그 제조방법
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
KR100234719B1 (ko) * 1997-03-14 1999-12-15 김영환 에리어 어레이 패키지 및 그 제조방법
US6639155B1 (en) * 1997-06-11 2003-10-28 International Business Machines Corporation High performance packaging platform and method of making same
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
KR19990011236A (ko) * 1997-07-22 1999-02-18 문정환 반도체장치의 다층배선 형성방법
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3466443B2 (ja) * 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
JP3355142B2 (ja) 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
KR20000059562A (ko) * 1999-03-05 2000-10-05 이형도 다층 플렉시블 기판
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
JP4329253B2 (ja) 2000-10-10 2009-09-09 株式会社村田製作所 フリップチップ用セラミック多層基板の製造方法
US6486534B1 (en) * 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP3885638B2 (ja) 2001-07-04 2007-02-21 株式会社デンソー プレス工法およびプレス用部材の作製方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6975025B2 (en) * 2001-12-03 2005-12-13 Intel Corporation Semiconductor chip package and method of manufacturing same
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
KR20030060268A (ko) 2002-01-08 2003-07-16 주식회사 심텍 본딩패드 접속용 비아홀을 이용한 비지에이 반도체패키지의 제조방법 및 그 구조
JP3855774B2 (ja) 2002-01-15 2006-12-13 株式会社デンソー 多層基板の製造方法
US6941537B2 (en) * 2002-02-07 2005-09-06 Intel Corporation Standoff devices and methods of using same
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
US6750403B2 (en) * 2002-04-18 2004-06-15 Hewlett-Packard Development Company, L.P. Reconfigurable multilayer printed circuit board
JP3855832B2 (ja) 2002-04-23 2006-12-13 株式会社デンソー プリント基板の製造方法
JP2003324280A (ja) 2002-05-07 2003-11-14 Denso Corp プリント基板の製造方法
JP3918674B2 (ja) 2002-07-31 2007-05-23 株式会社デンソー プリント基板の製造方法
JP4121339B2 (ja) 2002-09-02 2008-07-23 株式会社フジクラ 多層配線板の製造方法
JP2004158671A (ja) 2002-11-07 2004-06-03 Eito Kogyo:Kk 多層基板およびその製造方法
TW573332B (en) * 2002-11-29 2004-01-21 Via Tech Inc Lamination process and structure
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
JP2004253738A (ja) * 2003-02-21 2004-09-09 Toshiba Corp パッケージ基板及びフリップチップ型半導体装置
US6781218B1 (en) * 2003-03-04 2004-08-24 Nptest, Inc. Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
TW586676U (en) * 2003-06-16 2004-05-01 Via Tech Inc Hybrid IC package substrate
US7528473B2 (en) * 2004-03-19 2009-05-05 Renesas Technology Corp. Electronic circuit, a semiconductor device and a mounting substrate

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323840A (ja) * 1999-04-26 2000-11-24 Internatl Business Mach Corp <Ibm> 電源／接地コア、プリント回路基板及びプリント回路基板製造方法
JP2001244609A (ja) * 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP2002057467A (ja) * 2000-08-11 2002-02-22 Kenwood Corp 多層配線基板
JP2002151848A (ja) * 2000-11-10 2002-05-24 Mitsubishi Plastics Ind Ltd ビルドアップ多層プリント配線基板用コア基板
JP2002222895A (ja) * 2001-01-25 2002-08-09 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
JP2003060348A (ja) * 2001-06-07 2003-02-28 Denso Corp プリント基板
JP2003201364A (ja) * 2002-01-10 2003-07-18 Nitto Denko Corp 配線基板用多孔質フィルム、及び配線基板プリプレグ
JP2003229663A (ja) * 2002-02-05 2003-08-15 Sony Corp 多層配線基板とそれを用いた半導体装置搭載基板及び多層配線基板の製造方法
JP2003304072A (ja) * 2002-04-12 2003-10-24 Denso Corp 多層配線基板及びその製造方法
JP2003347738A (ja) * 2002-05-30 2003-12-05 Denso Corp 多層配線基板及びその製造方法
JP2004031828A (ja) * 2002-06-27 2004-01-29 Ibiden Co Ltd 多層プリント配線板
JP2004241496A (ja) * 2003-02-04 2004-08-26 Kyocera Corp 配線基板およびこれを用いた電子装置

Also Published As

Publication number Publication date
KR20060050826A (ko) 2006-05-19
JP2006073622A (ja) 2006-03-16
US7378745B2 (en) 2008-05-27
CN1744303A (zh) 2006-03-08
TW200620577A (en) 2006-06-16
CN1744303B (zh) 2010-05-05
TWI278972B (en) 2007-04-11
KR100773461B1 (ko) 2007-11-05
US20060044735A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
JP4559163B2 (ja) 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
JP4926692B2 (ja) 配線基板及びその製造方法と半導体装置
JP2004281830A (ja) 半導体装置用基板及び基板の製造方法及び半導体装置
JP2010165855A (ja) 配線基板及びその製造方法
US10128198B2 (en) Double side via last method for double embedded patterned substrate
US8350390B2 (en) Wiring substrate and semiconductor device
JP2015149325A (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP5644264B2 (ja) 半導体装置
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6007566B2 (ja) 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5443849B2 (ja) 半導体装置及びその製造方法
US11289412B2 (en) Package substrate with partially recessed capacitor
WO2010073831A1 (ja) 多層配線基板および製造方法
JP2004228446A (ja) プリント基板
JP5699344B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4639147B2 (ja) 誘電体積層基板
JP5831570B2 (ja) 半導体装置の製造方法
JP2012186401A (ja) 部品内蔵基板
JP2016225331A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100722

R150 Certificate of patent or registration of utility model

Ref document number: 4559163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees