JP5754507B2 - 回路モジュール - Google Patents
回路モジュール Download PDFInfo
- Publication number
- JP5754507B2 JP5754507B2 JP2013521430A JP2013521430A JP5754507B2 JP 5754507 B2 JP5754507 B2 JP 5754507B2 JP 2013521430 A JP2013521430 A JP 2013521430A JP 2013521430 A JP2013521430 A JP 2013521430A JP 5754507 B2 JP5754507 B2 JP 5754507B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- corner
- via conductor
- circuit
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、一方の主面にランド状の複数の実装用電極が形成された矩形状の回路基板を備える回路モジュールに関する。
近年、携帯端末の更なる小型化が要望されており、携帯端末のマザー基板などに実装される、Bluetoothモジュール(登録商標)、WiFiなどの無線LANモジュール、携帯電話用のアンテナスイッチモジュールなどの回路モジュール(高周波用電子モジュール)のより一層の小型化、低背化が要求されている。このような回路モジュールは、表面に、トランジスタ、FET、ダイオード、ICなどの半導体素子や抵抗素子、コンデンサ素子、インダクタ素子などの部品が実装され、裏面にランド状の複数の実装用電極が形成された回路基板を備えている。そして、回路モジュールの小型化、低背化が要求されていることから、回路モジュールが備える回路基板の小型化が進むと共に、回路基板に形成される実装用電極の小型化も進んでいる。
このように回路モジュールが備える回路基板に形成される実装用電極の小型化の進展に伴い、携帯端末の組立て時に回路モジュールをマザー基板などに実装する際に回路基板に加えられるねじれや、回路モジュールがはんだなどにより実装されたマザー基板を備える携帯端末が落下などしたときの衝撃などに起因する応力が、回路モジュールを構成する回路基板の実装用電極が形成された部分に集中し、回路基板に割れや欠け、クラックなどが生じるおそれがある。
また、回路モジュールが携帯端末などのマザー基板に実装される際などに繰返し加熱、冷却されたり、外的衝撃が加えられたりすることにより、特に回路基板の4隅の角部部分が反ったり、たわんだりして、実装用電極が回路基板から剥がれたりするおそれがある。このように、回路基板に割れや欠け、クラックが生じたり、実装用電極が回路基板から剥がれたりすると、回路基板のビア導体や、回路基板内部に形成された配線パターンなどの伝送線路が破損して、携帯端末の故障を招くおそれがある。
そこで、回路基板に割れや欠け、クラックが生じたり、実装用電極が回路基板から剥がれたりすることを防止するために、回路基板の4隅に近接して形成された4つの実装用電極について、回路基板の4隅に最も近い角部を切り取って面取りすることが提案されている(例えば、特許文献1参照)。
すなわち、図5の従来の回路モジュールの底面図に示すように、回路モジュール500が備える回路基板501の、マザー基板に実装される側の主面に形成された複数の矩形状の実装用電極502のうち、同図中の点線で囲まれた、回路基板501の4隅に近接して形成された4つの実装用電極502について、4隅に最も近い角に面取り量cがa/5〜a/2(aは実装用電極502の最短辺の長さ)となるように面取りが施されている。このように構成されることで、回路基板501に対するねじれなどの外的衝撃が回路基板501に与える応力が低減され、回路基板501に割れや欠け、クラックなどが生じるのが防止される。また、加熱されたり冷却されたり、外的衝撃が加えられたりするなどして回路基板501の4隅近傍に反りやたわみが生じたりしたときに、実装用電極502の、特に回路基板501の4隅に近い部分が回路基板501から剥がれるのが防止される。
図5に示すように、回路基板501の4隅に近接して形成された4つの実装用電極502について、回路基板501の4隅に最も近い角に面取りが施されることで、外的衝撃に起因して回路基板501に割れや欠け、クラックなどが生じたり、回路基板501が反ることにより実装用電極502が剥がれたりするのが防止されるが、さらなる技術の改善が要望されている。
この発明は、上記した課題に鑑みてなされたものであり、回路基板に割れや欠け、クラックが生じるのを効果的に防止でき、実装用電極の一部が回路基板から剥がれたとしても回路モジュールの電気的特性を担保することができる技術を提供することを目的とする。
上記した目的を達成するために、本発明の回路モジュールは、一方の主面にランド状の複数の実装用電極が形成され、他方の主面に部品が実装された矩形状の回路基板を備える回路モジュールにおいて、前記複数の実装用電極のうち、前記回路基板の角部近傍に形成された矩形状の前記実装用電極のうち少なくとも1つにはビア導体が接続され、当該矩形状の実装用電極は、一の隅部が前記回路基板の中央寄りに配置され、前記一の隅部に対向する他の隅部が前記回路基板の角部寄りに配置されるように形成され、前記ビア導体と前記回路基板の内部に形成された配線パターンとを介して前記部品に電気的に接続され、前記ビア導体は、前記回路基板に形成されたビアホールに導体ペーストが充填されて成り、当該矩形状の実装用電極の前記一の隅部に接続されて前記回路基板の中央寄りの位置に設けられ、前記回路基板に形成されたビアホールに導体ペーストが充填されて成る他のビア導体が、当該矩形状の実装用電極の前記他の隅部に接続されて前記回路基板の角部寄りの位置にさらに設けられていることを特徴としている。
また、前記回路基板の一方の主面に形成された絶縁層をさらに備え、前記絶縁層は、前記回路基板の中央寄りに設けられた前記ビア導体の前記一方の主面側の端面の少なくとも一部を覆って形成されるとよい。このような構造にすることにより、回路基板が反ったり、うねったりした際に、ビア導体が接続された実装用電極の部分が回路基板から剥がれるのを防止することができる。
また、前記絶縁層は、前記各実装用電極の周縁部を覆って形成されるのが望ましい。このとき、当該矩形状の実装用電極の前記ビア導体が接続された前記一の隅部付近の周縁部と重なった部分における前記絶縁層の幅が、当該矩形状の実装用電極の前記他のビア導体が接続された前記他の隅部付近の周縁部と重なった部分における幅よりも広くなるようにするとよい。このような構造にすることにより、回路基板の強度がさらに向上するため、回路基板に割れや欠け、クラックが生じることを防止することができる。
また、前記ビア導体を備えた前記実装用電極は、前記回路基板の一方の主面における対角線上に配置されていることを特徴としている。このような構造にすることにより、ビア導体の部分に応力が集中することをより効果的に緩和することができ、回路基板に割れや欠け、クラックが生じることを防止することができる。
本発明によれば、回路基板の一方の主面に形成されたランド状の複数の実装用電極のうち、回路基板の角部近傍に形成された実装用電極に接続されるビア導体が、当該実装用電極の回路基板の中央寄りの位置に設けられることにより、回路基板の角部とビア導体との間隔が広がるため、応力がビア導体の部分に集中することが緩和されるため、回路基板に割れや欠け、クラックが生じることを効果的に防止することができる。また、実装用電極と、当該実装用電極の回路基板中央寄りに設けられたビア導体との電気的な接続状態は維持されるので、回路モジュールの電気的特性が劣化することを防止することができる。
<第1実施形態>
本発明の回路モジュールの第1実施形態について図1を参照して説明する。図1は本発明の回路モジュールの第1実施形態を示す底面の要部拡大図である。
本発明の回路モジュールの第1実施形態について図1を参照して説明する。図1は本発明の回路モジュールの第1実施形態を示す底面の要部拡大図である。
図1に示す回路モジュール1は、少なくとも表面(他方の主面)に、トランジスタやFETを含むアンプ、ダイオード、スイッチなどの半導体素子や抵抗素子、コンデンサ素子、インダクタ素子などの部品が実装され、裏面2a(一方の主面)にランド状の表面実装用電極3,3aが形成されたセラミック多層基板から成る回路基板2を備え、Bluetooth(登録商標)モジュール、WiFiなどの無線LANモジュール、携帯電話用のアンテナスイッチモジュールなどのモジュールとして構成される。また、図示省略された各種部品が実装される回路基板2の表面は、各種部品が実装された状態で、エポキシ系樹脂などの一般的なモールド樹脂により全体がモールドされる。なお、回路基板2の表面をモールド樹脂によりモールドする代わりに、電磁シールド用の金属ケースなどにより覆ってもよい。また、回路基板2の表面に、モールド層や、金属ケースなどを設けずに、回路モジュール1を形成してもよい。
回路基板2は、セラミックグリーンシートの積層体が焼成されて形成される。回路基板2の各層を形成するセラミックグリーンシートは、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーが成膜装置によりシート化されたものであり、約1000℃よりも低い温度で、所謂、低温焼成できるように構成されている。そして、所定形状に切り取られたセラミックグリーンシートに、ビア形成、AgやCuなどの導体ペーストによる種々のパターン印刷が行われて各層が形成される。
すなわち、まず、所定形状に形成されたグリーンシートに、レーザなどでビアホールが形成され、内部に導体ペーストが充填されたり、ビアフィルめっきが施されることにより層間接続用のビア導体4が形成され、CuやAgなどの導体ペーストにより実装用電極3,3aを含む所定の配線パターンが印刷されて、回路基板2を構成する各層を形成するための複数のグリーンシートが準備される。なお、それぞれのグリーンシートには、一度に大量の回路基板2を形成できるように、複数の配線パターンが設けられている。
次に、各層が積層されて積層体が形成される。そして、焼成後に個々の回路基板2に分割するための溝が、個々の回路基板2の領域を囲むように形成される。続いて、積層体が加圧されながら焼成されることにより回路基板2の集合体が形成される。
そして、個々の回路基板2に分割される前に、裏面2aに形成された実装用電極3,3aにNiめっきおよびAuめっきが施されて、個々の回路基板2に分割されることにより回路基板2が完成する。なお、個々の回路基板2に分割される前に、回路基板2の集合体の表面に各種部品が実装されてもよい。そして、各種部品が実装された回路基板2の集合体の実装面2aにモールド樹脂が充填されて、これが加熱硬化されることによりモールド層(図示省略)が各回路基板2に設けられて回路モジュール1の集合体が形成される。その後、回路モジュール1の集合体は個々に分割されて、回路モジュール1が完成する。
また、回路基板2の裏面2aに形成された複数の実装用電極3,3aにはそれぞれビア導体4が接続されているが、回路基板2の角部近傍に形成された実装用電極3aに接続されるビア導体4は、図1に示すように、実装用電極3aの回路基板2の中央寄りの位置に設けられている。また、回路基板2の裏面2aに形成された各実装用電極3,3aは、ビア導体4(一部図示省略)と、回路基板2の内部に形成された配線パターンとを介して表面に実装された各種部品と電気的に接続される。なお、図1では、他の実装用電極3に接続されるビア導体4は図示省略されている。
以上のように、この実施形態によれば、裏面2aにランド状の複数の実装用電極3,3aが形成された矩形状の回路基板2を備える回路モジュール1において、外部から衝撃が加えられることにより回路基板2に生じる応力の解析を繰返し行った結果、回路基板2の4つの角部近傍の対角線上に実装用電極3,3aが配置されている場合に、回路基板2の割れや欠け、クラックの原因となる大きな応力が生じる頻度が高いことを見出した。その結果、回路基板2の4つの角部近傍に回路基板2と材質の異なるビア導体4が設けられていると、機械的な強度の弱いビア導体4の部分に応力が集中することとなるため、回路基板2に割れや欠け、クラックが生じ易くなる。
したがって、回路基板2の一方の主面に形成されたランド状の複数の実装用電極3,3aのうち、回路基板2の角部近傍に形成された実装用電極3aに接続されるビア導体4が、当該実装用電極3aの回路基板2の中央寄りの位置に設けられることにより、回路基板2の角部とビア導体4との間隔が広がるため、応力がビア導体4の部分に集中することが効果的に緩和されて、回路基板2に割れや欠け、クラックが生じことを効果的に防止することができる。
また、特に回路基板2の表面にモールド樹脂が充填されて、これが加熱硬化される際に、回路基板2の角部近傍に反りやうねりが生じることにより、実装用電極3aの角部寄りの一部3a1(図1の斜線部分)が回路基板2から剥がれたとしても、ビア導体4が、実装用電極3aの回路基板2の中央寄りの位置に設けられているため、当該実装用電極3aとビア導体4との断線が防止されるので、回路モジュール1の電気的特性を担保することができる。
<第2実施形態>
本発明の回路モジュールの第2実施形態について図2を参照して説明する。図2は本発明の回路モジュールの第2実施形態を示す底面の要部拡大図である。
本発明の回路モジュールの第2実施形態について図2を参照して説明する。図2は本発明の回路モジュールの第2実施形態を示す底面の要部拡大図である。
この実施形態が、上記した第1実施形態と異なるのは、図2に示すように、回路基板2の角部近傍の実装用電極3aには、回路基板2の角部寄りの位置に他のビア導体4aがさらに接続されて設けられている点である。その他の構成は、上記した第1実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
この実施形態によれば、回路基板2の角部近傍の実装用電極3aには、回路基板2の角部寄りの位置に他のビア導体4aがさらに接続されて設けられている。そのため、外的衝撃などに起因して回路基板2に生じた応力は、回路基板2の角部寄りの位置に設けられたビア導体4aに集中する。したがって、割れや欠け、クラックなどは回路基板2の角部寄りの位置に設けられたビア導体4aの部分で生じるため、実装用電極3aと、当該実装用電極3aの回路基板2中央寄りに設けられたビア導体4との電気的な接続状態は維持されるので、回路モジュール1の電気的特性が劣化することを防止することができる。
また、上記した第1実施形態と同様に、回路基板2の角部近傍に反りやうねりが生じることにより、実装用電極3aの角部寄りの一部3a1(図2の斜線部分)が回路基板2から剥がれたとしても、ビア導体4が、実装用電極3aの回路基板2の中央寄りの位置に設けられているため、当該実装用電極3aとビア導体4との断線が防止されるので、回路モジュール1の電気的特性を担保することができる。
<第3実施形態>
本発明の回路モジュールの第3実施形態について図3を参照して説明する。図3は本発明の回路モジュールの第3実施形態を示す底面の要部拡大図である。
本発明の回路モジュールの第3実施形態について図3を参照して説明する。図3は本発明の回路モジュールの第3実施形態を示す底面の要部拡大図である。
この実施形態が、上記した第1実施形態と異なるのは、図3に示すように、回路基板2の裏面2aに形成された絶縁層5をさらに備え、絶縁層5は、各実装用電極3,3aの周縁部を覆って形成されている点である。なお、絶縁層5は、熱硬化性エポキシ樹脂などの一般的なレジスト材料や、セラミックペーストにより形成される。その他の構成は、上記した第1実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
この実施形態によれば、絶縁層5が、各実装用電極3,3aの周縁部を覆って形成されているため、例えば、回路基板2の表面をモールドするモールド樹脂が収縮することにより、回路基板2が反ったり、うねったりした際に、実装用電極3,3aが回路基板2から剥がれるのを防止することができ、絶縁層5により回路基板2の強度がさらに向上するため、回路基板2に割れや欠け、クラックが生じることを防止することができる。
また、この実施形態では、絶縁層5が、各実装用電極3,3aの周縁部を覆って形成されているが、絶縁層5が、実装用電極3aの回路基板2の中央寄りに設けられたビア導体4の、裏面2a側の端面の少なくとも一部を覆って形成されることで、回路基板2が反ったり、うねったりした際に、実装用電極3aの、特に、ビア導体4が接続された部分が回路基板2から剥がれて、実装用電極3aとビア導体4との電気的な接続が損なわれることを防止することができる。また、このように構成しても、絶縁層5により回路基板2の強度が向上するため、回路基板2に割れや欠け、クラックが生じることを防止することができる。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、上記した実施形態ではセラミック多層基板により回路基板2が形成されているが、エポキシ系や液晶ポリマなどによる樹脂多層基板により回路基板2を形成してもよく、アルミナ基板などのような単層基板により回路基板2を形成してもよい。
また、上記した実施形態では、回路基板2の裏面2aの実装用電極3,3aは矩形状に形成されているが、実装用電極3,3aの形状は上記した形状に限られるものではなく、矩形の一部が切り取られたテーパを有する形状や、円形状や楕円形状など、どのような形状であってもよい。
また、上記した実施形態では、回路基板2を矩形状に形成したが、図4(a),(b)に示すような多角形状の回路基板102,202であっても、回路基板102を矩形の2つの領域102a,102bに分割し、回路基板202を矩形の2つの領域202a,202bに分割して、角部近傍の実装用電極に接続されるビア導体を、回路基板102,202の中央寄りに配置することにより本発明を適用することができる。なお、図4は本発明の回路モジュールの他の例を示す図であって、(a),(b)はそれぞれ回路基板の一例を示す。
本発明は、一方の主面にランド状の複数の実装用電極が形成された矩形状の回路基板を備える種々の回路モジュールに適用することができる。
1 回路モジュール
2,102,202 回路基板
2a 裏面(一方の主面)
3,3a 実装用電極
4,4a ビア導体
5 絶縁層
2,102,202 回路基板
2a 裏面(一方の主面)
3,3a 実装用電極
4,4a ビア導体
5 絶縁層
Claims (5)
- 一方の主面にランド状の複数の実装用電極が形成され、他方の主面に部品が実装された矩形状の回路基板を備える回路モジュールにおいて、
前記複数の実装用電極のうち、前記回路基板の角部近傍に形成された矩形状の前記実装用電極のうち少なくとも1つにはビア導体が接続され、
当該矩形状の実装用電極は、一の隅部が前記回路基板の中央寄りに配置され、前記一の隅部に対向する他の隅部が前記回路基板の角部寄りに配置されるように形成され、前記ビア導体と前記回路基板の内部に形成された配線パターンとを介して前記部品に電気的に接続され、
前記ビア導体は、前記回路基板に形成されたビアホールに導体ペーストが充填されて成り、当該矩形状の実装用電極の前記一の隅部に接続されて前記回路基板の中央寄りの位置に設けられ、
前記回路基板に形成されたビアホールに導体ペーストが充填されて成る他のビア導体が、当該矩形状の実装用電極の前記他の隅部に接続されて前記回路基板の角部寄りの位置にさらに設けられていることを特徴とする回路モジュール。 - 前記回路基板の一方の主面に形成された絶縁層をさらに備え、
前記絶縁層は、前記回路基板の中央寄りに設けられた前記ビア導体の前記一方の主面側の端面の少なくとも一部を覆って形成されることを特徴とする請求項1に記載の回路モジュール。 - 前記絶縁層は、前記各実装用電極の周縁部を覆って形成されることを特徴とする請求項2に記載の回路モジュール。
- 当該矩形状の実装用電極の前記ビア導体が接続された前記一の隅部付近の周縁部と重なった部分における前記絶縁層の幅が、当該矩形状の実装用電極の前記他のビア導体が接続された前記他の隅部付近の周縁部と重なった部分における幅よりも広いことを特徴とする請求項3に記載の回路モジュール。
- 前記ビア導体を備えた前記実装用電極は、前記回路基板の一方の主面における対角線上に配置されていることを特徴とする請求項1ないし4のいずれかに記載の回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013521430A JP5754507B2 (ja) | 2011-06-21 | 2012-06-13 | 回路モジュール |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136993 | 2011-06-21 | ||
JP2011136993 | 2011-06-21 | ||
PCT/JP2012/003843 WO2012176402A1 (ja) | 2011-06-21 | 2012-06-13 | 回路モジュール |
JP2013521430A JP5754507B2 (ja) | 2011-06-21 | 2012-06-13 | 回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012176402A1 JPWO2012176402A1 (ja) | 2015-02-23 |
JP5754507B2 true JP5754507B2 (ja) | 2015-07-29 |
Family
ID=47422261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013521430A Active JP5754507B2 (ja) | 2011-06-21 | 2012-06-13 | 回路モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US9961764B2 (ja) |
JP (1) | JP5754507B2 (ja) |
CN (1) | CN103608915B (ja) |
WO (1) | WO2012176402A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5704177B2 (ja) * | 2011-01-25 | 2015-04-22 | 株式会社村田製作所 | 電子部品 |
JP7364545B2 (ja) * | 2020-09-10 | 2023-10-18 | 株式会社東芝 | アイソレータ |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4400712A (en) * | 1981-02-13 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Static bipolar random access memory |
US4705917A (en) * | 1985-08-27 | 1987-11-10 | Hughes Aircraft Company | Microelectronic package |
US5357403A (en) * | 1990-06-29 | 1994-10-18 | General Electric Company | Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns |
US6091155A (en) * | 1996-02-23 | 2000-07-18 | Silicon Graphics, Inc. | BGA land pattern |
US5855049A (en) * | 1996-10-28 | 1999-01-05 | Microsound Systems, Inc. | Method of producing an ultrasound transducer |
JPH10335518A (ja) * | 1997-06-05 | 1998-12-18 | Sumitomo Metal Ind Ltd | ボールグリッドアレイ型パッケージ基板 |
JPH11121933A (ja) * | 1997-10-17 | 1999-04-30 | Canon Inc | 多層プリント配線板および電子部品を実装したプリント配線板 |
TW505803B (en) * | 1997-10-20 | 2002-10-11 | Citizen Watch Co Ltd | Integrated circuit for driving liquid crystal |
JP2000244106A (ja) * | 1998-12-25 | 2000-09-08 | Ibiden Co Ltd | 電子部品搭載用基板 |
US6354872B1 (en) * | 2000-09-05 | 2002-03-12 | Avaya Technology Corp. | Cable connectors with modular shielding |
JP2005026312A (ja) * | 2003-06-30 | 2005-01-27 | Hitachi Metals Ltd | 高周波電子部品およびその実装方法 |
JP4217151B2 (ja) * | 2003-12-24 | 2009-01-28 | 京セラ株式会社 | 配線基板 |
WO2005076351A1 (ja) * | 2004-02-09 | 2005-08-18 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールおよびその製造方法 |
JP2005243930A (ja) * | 2004-02-26 | 2005-09-08 | Alps Electric Co Ltd | フレキシブルプリント配線基板 |
US7122894B2 (en) * | 2004-03-05 | 2006-10-17 | Ngk Spark Plug Co., Ltd. | Wiring substrate and process for manufacturing the same |
JP2006014029A (ja) * | 2004-06-28 | 2006-01-12 | Kyocera Corp | 高周波モジュール |
JP4559163B2 (ja) * | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
JP2006128300A (ja) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | 配線基板 |
KR100674842B1 (ko) * | 2005-03-07 | 2007-01-26 | 삼성전기주식회사 | 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판 |
US7897503B2 (en) * | 2005-05-12 | 2011-03-01 | The Board Of Trustees Of The University Of Arkansas | Infinitely stackable interconnect device and method |
JP2007019150A (ja) * | 2005-07-06 | 2007-01-25 | Buffalo Inc | プリント配線板およびプリント回路板 |
DE102005046452B4 (de) * | 2005-09-28 | 2021-02-25 | Snaptrack, Inc. | Multiband-Schaltung |
US7423608B2 (en) * | 2005-12-20 | 2008-09-09 | Motorola, Inc. | High impedance electromagnetic surface and method |
JP4892253B2 (ja) * | 2006-02-28 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 電子装置 |
JP4992465B2 (ja) * | 2007-02-22 | 2012-08-08 | 富士通株式会社 | Rfidタグおよびrfidタグの製造方法 |
JP2009071299A (ja) * | 2007-08-23 | 2009-04-02 | Kyocera Corp | 配線基板 |
US8344505B2 (en) * | 2007-08-29 | 2013-01-01 | Ati Technologies Ulc | Wafer level packaging of semiconductor chips |
US8115113B2 (en) * | 2007-11-30 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with a built-in capacitor |
JP4683049B2 (ja) * | 2007-12-06 | 2011-05-11 | イビデン株式会社 | 抵抗素子内蔵プリント配線板 |
US7812438B2 (en) * | 2008-01-07 | 2010-10-12 | International Business Machines Corporation | Via offsetting to reduce stress under the first level interconnect (FLI) in microelectronics packaging |
JP5233637B2 (ja) * | 2008-04-02 | 2013-07-10 | 日立金属株式会社 | 多層セラミック基板、及び電子部品 |
US9095066B2 (en) * | 2008-06-18 | 2015-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Printed board |
US8288872B2 (en) * | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
JP5107959B2 (ja) * | 2009-04-09 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | 基板 |
JP2011096819A (ja) | 2009-10-29 | 2011-05-12 | Panasonic Corp | 半導体装置および回路基板 |
WO2011074283A1 (ja) * | 2009-12-15 | 2011-06-23 | 日本特殊陶業株式会社 | キャパシタ内蔵配線基板及び部品内蔵配線基板 |
JP5313854B2 (ja) * | 2009-12-18 | 2013-10-09 | 新光電気工業株式会社 | 配線基板及び半導体装置 |
-
2012
- 2012-06-13 WO PCT/JP2012/003843 patent/WO2012176402A1/ja active Application Filing
- 2012-06-13 CN CN201280030565.3A patent/CN103608915B/zh active Active
- 2012-06-13 JP JP2013521430A patent/JP5754507B2/ja active Active
-
2013
- 2013-11-01 US US14/069,402 patent/US9961764B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN103608915A (zh) | 2014-02-26 |
US20140055965A1 (en) | 2014-02-27 |
JPWO2012176402A1 (ja) | 2015-02-23 |
CN103608915B (zh) | 2016-09-07 |
WO2012176402A1 (ja) | 2012-12-27 |
US9961764B2 (en) | 2018-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4111239B2 (ja) | 複合セラミック基板 | |
JP5532141B2 (ja) | モジュール基板及びモジュール基板の製造方法 | |
US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
US9591747B2 (en) | Module board | |
KR20070083505A (ko) | 세라믹 다층 기판 | |
WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP5704177B2 (ja) | 電子部品 | |
US9538644B2 (en) | Multilayer wiring substrate and module including same | |
JP5754507B2 (ja) | 回路モジュール | |
JP2001251024A (ja) | 多層集合基板および多層セラミック部品の製造方法 | |
JP4158798B2 (ja) | 複合セラミック基板 | |
JP2013207204A (ja) | 配線母基板 | |
JP2013110299A (ja) | 複合モジュール | |
JP5838978B2 (ja) | セラミック積層部品 | |
JP2005191141A (ja) | 多数個取り配線基板 | |
JP2005217099A (ja) | 多数個取り配線基板 | |
JP5023982B2 (ja) | モジュールとこれを用いた電子機器 | |
JP2017174872A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
CN111683467A (zh) | 陶瓷基片 | |
WO2013099360A1 (ja) | モジュールおよびこれを備えるモジュール搭載部品 | |
JP4303539B2 (ja) | 多数個取り配線基板 | |
JP6231376B2 (ja) | 半導体素子実装基板および半導体装置 | |
JP2012160531A (ja) | 電子装置 | |
JP2013197564A (ja) | 複合モジュールおよび複合モジュールの製造方法 | |
JP2005210041A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5754507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |