JPH10335518A - ボールグリッドアレイ型パッケージ基板 - Google Patents

ボールグリッドアレイ型パッケージ基板

Info

Publication number
JPH10335518A
JPH10335518A JP14805397A JP14805397A JPH10335518A JP H10335518 A JPH10335518 A JP H10335518A JP 14805397 A JP14805397 A JP 14805397A JP 14805397 A JP14805397 A JP 14805397A JP H10335518 A JPH10335518 A JP H10335518A
Authority
JP
Japan
Prior art keywords
hole
package substrate
conductor layer
type package
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14805397A
Other languages
English (en)
Inventor
Nobuo Fuji
信男 藤
Toshihiko Kubo
敏彦 久保
Shigenao Tomabechi
重尚 苫米地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP14805397A priority Critical patent/JPH10335518A/ja
Publication of JPH10335518A publication Critical patent/JPH10335518A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 高密度配線化を可能とする安価なBGA型パ
ッケージ基板を提供する。 【解決手段】 パッケージ基板平面の垂直方向からパッ
ケージ基板平面を投影する平面において、ビアホールま
たはスルーホール投影部分に接続されるはんだボールの
投影部分が少なくとも一部分重り、かつビアホールまた
はスルーホールは、少なくとも一部分開口し露出させる
ことで、リフロー時のスルーホールからのガス抜きを行
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ボールグリッドア
レイ型パッケージ基板(以下、BGA型パッケージ基板
と記す)に関し、より詳細には半導体素子を搭載するB
GA型パッケージ基板に関する。
【0002】
【従来の技術】半導体素子を保護すると同時に、マザー
ボード上に形成された配線との接続を図るために、半導
体素子は種々のパッケージに実装される。このようなパ
ッケージ基板としては、例えばQFP(Quad Flat Packa
ge) 、PGA(Pin Grid Array)型パッケージ基板等が挙
げられ、これらのパッケージ基板は、現在盛んに使用さ
れている。しかし、最近の半導体素子の高集積化に伴
い、半導体素子に形成される接続端子の数は急激に増加
してきている。従って、マザーボードとの接続を図るた
めのパッケージ基板の接続端子の数も増加させる必要が
あるが、上記したQFP、PGA型パッケージ基板で
は、その構造上接続端子の数を増加させるのには限界が
ある。
【0003】そこで、最近注目されているのが、BGA
型パッケージ基板である。図11は、プラスチック製のB
GA型パッケージ基板の一例を模式的に示した部分拡大
断面図である。
【0004】図中、BGA型パッケージ基板30はプラス
チック基板31から構成され、このプラスチック基板31に
は半導体素子32がダイボンディングにより接続、固定さ
れている。プラスチック基板31の両主面には銅(Cu)等か
らなる導体層34a、34bが形成され、導体層34a、34b
は中空状のスルーホール33の壁面に形成された導体層34
cにより接続されている。これらを総称して導体層34と
称する。また、マザーボード接続面38では、スルーホー
ル33の周辺に存在する導体層34bと、この導体層34bの
近くに形成された電極パッド35とが接続され、電極パッ
ド35にはんだボール36が接続されている。また、半導体
素子搭載面37に搭載された半導体素子32の電極パッド
(図示せず) と導体層34aとは、ワイヤ39を用いたワイ
ヤボンディングにより接続されている。
【0005】マザーボードとの接続を行うには、例えば
このBGA型パッケージ基板30の電極パッド35に接続さ
れたはんだボール36が、マザーボードに接続され、はん
だボール用に形成された接続端子( 図示せず) の真上に
くるように位置合わせを行い、はんだボール36をリフロ
ーさせる。
【0006】しかし、このBGA型パッケージ基板30で
は、はんだボール36を接続するための電極パッド35をス
ルーホール33と異なる位置に形成しているため、その分
だけパッケージ基板の面積を大きくとらざるを得ず、パ
ッケージ基板が大型化してしまうという問題があった。
【0007】
【発明が解決しようとする課題】本出願人らは、先にパ
ッケージ基板の小型化を図るための手段として、プラス
チック基板に形成された中空状のスルーホール直下には
んだボールが接続されたBGA型パッケージ基板を提案
した (特願平8-64977 号) 。図12(a) は、そのような構
造を有するBGA型パッケージ基板を模式的に示した部
分拡大断面図であり、図12(b) はその底面図である。
【0008】図中、BGA型パッケージ基板40には、プ
ラスチック基板11の両主面に導体層14a、14bが形成さ
れ、それら導体層14a、14bはスルーホール13の壁面に
形成された導体層14cにより接続されている。これらを
導体層14と総称する。また、半導体素子搭載面17は、導
体層14aを保護するためにソルダーレジスト層12でほぼ
全面が被覆されており、マザーボード接続面18も、スル
ーホール13が形成されている部分の周囲を除き、同様に
ソルダーレジスト層12で被覆されている。従って、半導
体素子搭載面17のスルーホール13はソルダーレジスト層
12により閉塞されているが、その他の部分 (スルーホー
ル13の内部の大部分及びマザーボード接続面18における
スルーホール13の周辺) は、ソルダーレジスト層12が除
去されている。また、ソルダーレジスト層12で被覆され
ていないスルーホール13の壁面の導体層14c、及びマザ
ーボード接続面18の導体層14b上には、めっき皮膜15
(Ni層、又はNi層とAu層) が形成されている。そして、
このスルーホール13の直下にはんだボール16が接続され
ている。マザーボードとの接続方法は、図11に示したB
GA型パッケージ基板30の場合とほぼ同様である。
【0009】このBGA型パッケージ基板40において
は、スルーホール13の直下にはんだボール16が接続され
ているため、図9に示したBGA型パッケージ基板30の
ように電極パッド35を形成するための領域を必要としな
くなり、その分だけパッケージ基板の小型化を図ること
ができる。
【0010】図13(a) 〜(d) は図12に示したBGA型パ
ッケージ基板40の製造工程の一部を模式的に示した部分
拡大断面図である。図13(a) に示すように、中空状のス
ルーホール13が形成されたプラスチック基板11の両主面
17、18及びスルーホール13に導体層14を形成した後、導
体層14の上にマスク27を形成し、その後エッチング処理
を施して所定パターンの導体層14 (14a、14b、14c)
を形成する。
【0011】次に、図13(b) に示すように、導体層14
(14a、14b、14c) が形成されたプラスチック基板11
の両主面に紫外線硬化性のソルダーレジスト層12を形成
する。この際、スルーホール13の内部にもソルダーレジ
スト層12が充填される。そして、マスク20を介してプラ
スチック基板11の両主面に紫外線21を照射し、その後現
像処理を施すことにより、スルーホール13の内部及びマ
ザーボード搭載面18のスルーホール13の周囲のソルダー
レジスト層12を除去する (図13(c) 参照) 。
【0012】上記現像処理により露出した導体層14b、
14cには、図13(d) に示すように、めっき処理を施し、
スルーホール13の内壁及びマザーボード搭載面18のスル
ーホール13の周囲にめっき皮膜15を形成する。
【0013】その後、スルーホール13の直下において導
体層14bにはんだボール16を接着し、リフローを行うこ
とにより、図12に示したBGA型パッケージ基板40の製
造を終了する。
【0014】しかしながら、かかるBGA型パッケージ
基板40においては、はんだボール16のリフロー時に、図
14に示すように、はんだボール16の内部に空洞16aが形
成されたり、あるいははんだボール16が破裂して散失し
てしまうという問題があった。つまり、その構造では、
耐湿性に難があり、例えば30℃×60%RHで10日間保持
した後リフローを行うとほとんどのはんだボールがバー
ストし、接続不良となっていた。この原因は、スルーホ
ール13の内部に残留していた水分がリフロー時の加熱に
より水蒸気となり、スルーホール13の内部の圧力が上昇
するためであると考えられる。
【0015】ここに、本発明の目的は、スルーホール直
下において導体層に接着されたはんだボールをリフロー
する場合にも、はんだボール内部に空洞が形成された
り、はんだボールが散失することのないBGA型パッケ
ージ基板を提供することである。
【0016】さらに、本発明の具体的な目的は、高密度
配線化を実現できる安価な樹脂パッケージ基板を開発す
べく、安価な材料を使用しながらも、信頼性向上を図る
ことのできるBGA型パッケージ基板を提供することで
ある。
【0017】
【課題を解決するための手段】上述のような問題の原因
は、ソルダーレジストや、スルーホールまたはビアホー
ルの穴埋め用樹脂の吸湿による水分が、リフロー時に急
激に蒸発することによってはんだボールとスルーホール
またはビアホールの間にできた空間 (必ずしも空間がで
きるわけではなく、いきなり水蒸気が出てきてはんだボ
ールを押し出すこともある) の圧力が高まり、その結
果、接続しようとしているはんだボールを突き出し、あ
るいは押し出してしまうことによるものであることが分
かった。
【0018】そこで、これまではリフロー前に125 ℃で
一日間ベーキング (恒温乾燥機による乾燥) し、水分を
蒸発させて対処してきたが十分ではなく、ベーキング状
態が安定せず、はんだボールが膨張したり、破裂したり
する場合があり、歩留まりの低下を招いていた。
【0019】そのような問題は、ベーキング時間を延ば
したり、温度を上げたりしただけでは解消されず、むし
ろベーキング自体リードタイムを長引かせたり、コスト
アップの要因となっていた。
【0020】本発明者らは、かかる問題を根本的に解決
する手段を開発するために種々検討を重ね、高い信頼性
をもつ低コストのボールグリッドアレイ型パッケージ基
板を得ることができた。
【0021】すなわち、本発明者らの知見によれば、は
んだボールがリフローによって融ける際にできる水蒸気
を逃がしてやるための空隙を確保するために、パッド(
はんだボール接続用導体層) をスルーホールまたはビア
ボールの中心からずらせて設け、はんだボールがリフロ
ーされて融けてもスルーホールまたはビアホールをはん
だで完全に覆ってしまうのでなく、一部分露出されると
ころを残すのである。もちろん完全に覆ってしまっても
所定の効果は発揮される。
【0022】ここに、本発明に係るBGA型パッケージ
基板は、中空状のスルーホールまたはビアホールが形成
され、このスルーホールまたはビアホールの一端がソル
ダーレジスト層により閉塞され、開口した前記スルーホ
ールまたはビアホールの他端の近傍にはんだボール接続
用の導体層を形成させたBGA型パッケージ基板におい
て、スルーホールまたはビアホールの一部が導体層の近
傍にあるレジスト層で被覆される位置まで、スルーホー
ルまたはビアホールの位置をその導体層の中心よりずら
して設けたことを特徴としている。よって、本発明の要
旨は次の通りである。
【0023】(1) ビアホールまたはスルーホールの近傍
にはんだボール接続用導体層および該導体層に接続され
たはんだボールが設けられたボールグリッドアレイ型パ
ッケージ基板であって、前記パッケージ基板の平面の投
影面において、前記ビアホールまたはスルーホールの投
影図に前記はんだボールの投影図が部分的に重なり、か
つ前記ビアホールまたはスルーホールの開口の一部を被
覆するようにソルダーレジスト層が設けられていること
を特徴とするボールグリッドアレイ型パッケージ基板。
【0024】(2) ビアホールまたはスルーホールの近傍
にはんだボール接続用導体層が形成されたボールグリッ
ドアレイ型パッケージ基板であって、前記パッケージ基
板の平面の投影面において、前記ビアホールまたはスル
ーホールの投影図の中心と、前記はんだボール接続用導
体層のはんだボール接合部の中心とがずれており、かつ
前記ビアホールまたはスルーホールの投影図と、前記は
んだボール接続用導体層の投影図とが少なくとも一部分
で重なっていることを特徴とするボールグリッドアレイ
型パッケージ基板。
【0025】(3) 前記ビアボールまたはスルーホールの
投影図の中心と、前記はんだボール接続用導体層の投影
図の中心とのずれが、100 μm以上であることを特徴と
する請求項2記載のボールグリッドアレイ型パッケージ
基板。
【0026】(4) 前記はんだボール接続用導体層はその
周辺をソルダーレジスト層により被覆されている上記
(2) または(3) に記載のボールグリッドアレイ型パッケ
ージ基板。
【0027】したがって、本発明にかかるBGA型パッ
ケージ基板によれば、上述のような構成をとることによ
り、スルーホールまたはビアホール (以下スルーホール
で代表させる) の一部がハンダとの濡れ性の悪いレジス
ト層で被覆されることになり、はんだボールを導体層に
接着した後にリフローさせた場合、スルーホール内に水
蒸気等が発生しても、そのレジスト層を通ってあるいは
その周囲とはんだボールとの間の隙間を通って水蒸気が
外部に抜け、はんだボール内に空洞が形成されたり、は
んだボールが破裂したりすることはない。
【0028】従って、リフロー後に良好に前記導体層に
前記はんだボールが接続されたBGA型パッケージ基板
は、パッケージ基板の平面の投影面において、前記ビア
ホールまたはスルーホールの投影図に前記はんだボール
継続用導体層の投影図が部分的に重なり、かつ前記ビア
ホールまたはスルーホールは、パッケージ基板表面に少
なくとも一部分開口し露出している。
【0029】また、本発明に係るBGA型パッケージ基
板を製造するには、上記BGA型パッケージ基板の製造
中に中空状のスルーホールを形成し、該スルーホールの
一端をソルダーレジスト層により閉塞し、開口した前記
スルーホールの他端の近傍にはんだボール接続用の導体
層を形成し、該スルーホールの一部が該導体層の周辺に
あるレジスト層に被覆される位置にくるように、ソルダ
ーレジスト層形成工程を行い、次いで該導体層周辺のソ
ルダーレジスト層が該スルーホールの一部を被覆するよ
うにするソルダーレジスト層除去工程を実施する。
【0030】したがって、本発明にかかるBGA型パッ
ケージ基板を製造するには、該スルーホールを基板に穴
あけにより設ける工程、ソルダーレジスト層形成工程、
およびソルダーレジスト除去工程から成る方法におい
て、スルーホールの位置を変更すればよく、それにより
比較的容易に前記スルーホールの一部を被覆するソルダ
ーレジスト層を形成することができ、前記導体層にはん
だボールを良好に接続することができる。
【0031】また、別の面からは、本発明は、中空状の
スルーホールを形成し、該スルーホールの一端をソルダ
ーレジスト層により閉塞し、開口した前記スルーホール
の他端の周囲にはんだボール接続用の導体層を形成した
ボールグリッドアレイ型パッケージ基板の製造に際し
て、該スルーホールが該導体層の周辺にあるレジスト層
に被覆される位置にくるようにし、ソルダーレジスト層
形成工程を行い、次いで該導体層周辺のソルダーレジス
ト層が該スルーホールを被覆するソルダーレジスト層除
去工程を含むことを特徴としたBGA型パッケージ基板
の製造方法である。
【0032】
【発明の実施の形態】以下、本発明に係るBGA型パッ
ケージ基板の実施の形態を添付図面に基づいて説明す
る。
【0033】本発明に係るBGA型パッケージ基板にお
いて、対象とするBGA型パッケージ基板の種類は特に
限定されるものではないが、通常、中空状のスルーホー
ルが形成されるのはプラスチック製のものである。そこ
で、以下においては、図12に示したプラスチック製のB
GA型パッケージ基板と同種類のものを例にとって説明
する。また、すでに述べたように、本発明はスルーホー
ルまたはビアホールを有するパッケージ基板を対象とす
るが、スルーホールを例にとって説明する。
【0034】図1(a) は実施形態に係わるBGA型パッ
ケージ基板の一部を模式的に示した部分拡大断面図であ
り、図1(b) はその底面図である。図中、スルーホール
13の近傍にはんだボール接続用導体層、 (以下、単に導
体層とも言う) および必要によりめっき皮膜15を介して
この導体層14b に接続されたはんだボール16が設けられ
たボールグリッドアレイ型パッケージ基板10の平面の投
影面は図1(b) に底面図として示すが、これからも分か
るように、スルーホール13の投影図には、はんだボール
16の投影図が部分的に重なっている。そして、スルーホ
ール13は、パッケージ基板表面に少なくとも一部分開口
し露出している。ただし、図1(a) においては、スルー
ホール13の開放端側においてはんだボールが一部スルー
ホール13内に充填されている。
【0035】このBGA型パッケージ基板10において
は、スルーホール13の中心が露出した導体層14bの中心
よりずれており、スルーホール13の一部にソルダーレジ
スト層12が被覆、形成されている以外は、図12に示した
BGA型パッケージ基板40と同様に構成されているた
め、ここではその詳しい説明を省略する。
【0036】このBGA型パッケージ基板10を製造する
には、図13(a) に相当する工程において、プラスチック
基板11上に形成された導体層14上にマスク27を形成し、
エッチング処理を施して所定パターンの導体層14 (14
a、14b、14c) を形成するが導体層14bの位置が従来
の場合と異なる。
【0037】図2(a) は導体層14にマスク27が形成され
たプラスチック基板11を模式的に示した部分拡大断面図
であり、図2(b) はその底面図である。図2(b) に示し
たようにマスク27は円形であるが、スルーホールの位置
は円形中心からずれている。従ってエッチング処理後
は、マスク27で被覆されている部分を除いて導体層14が
エッチングされ、図3に示すように、マザーボード搭載
面18の導体層14bの中心からずれた位置にスルーホール
13がくることになる。
【0038】次に、両主面に紫外線硬化型ソルダーレジ
スト層を形成する。この際、スルーホール13の内部にも
ソルダーレジスト層12が充填される。図4(a) はソルダ
ーレジスト層12が形成されたプラスチック基板11に紫外
線を照射している状態を模式的に示した部分拡大断面図
であり、図4(b) はその底面図である。
【0039】図4(b) に示したように、プラスチック基
板11の両面に紫外線21を照射するが、マザーボード接続
面18の側に紫外線を照射する際には、スルーホール13及
びその周辺が照射されないように、マスク20をソルダー
レジスト層12の上に位置させて、紫外線21の照射を行
う。その際、図4(b) に示すようにスルーホール13の一
部にマスク20が重なる紫外線の照射を行う。その後、現
像処理を施すと紫外線が照射されていないスルーホール
13の一部とその周辺の導体層14bの部分が溶解、除去さ
れ、スルーホール13の一部を被覆するソルダーレジスト
層12 (図1参照)が形成される。その後、メッキ処理を
施すことによりめっき皮膜15を形成し、はんだボール16
を接続することにより図1に示した構成のBGA型パッ
ケージ基板10が得られる。
【0040】このBGA型パッケージ基板10においては
スルーホール13の一部がはんだボール16との濡れ性の悪
いレジスト層12で被覆されているので、はんだボール16
を導体層14bに接着した後リフローさせる際、スルーホ
ール13の内部に水蒸気が発生しても、レジスト層12とは
んだボール16との間を通って水蒸気が外部に抜け、はん
だボール内に空洞が形成されたり、はんだボールが破裂
したりすることはない。
【0041】図5(a) は別の実施態様に係わるBGA型
パッケージ基板の一部を模式的に示した部分拡大断面積
であり、図5(b) はその底面図である。図中、スルーホ
ール13の近傍にはんだボール接続用導体層、つまりめっ
き皮膜15が形成されたボールグリッドアレイ型パッケー
ジ基板の平面の投影面 (図5(b) 参照) において、スル
ーホール13の投影図の中心と、前記はんだボール接続用
導体層14bの中心とがずれている。かつスルーホール13
の投影図と、前記はんだボール接続用導体層14bのの投
影図とが少なくとも一部分で重なっている。図示例では
全部が重なっている。
【0042】本実施形態に係わるBGA型パッケージ基
板25において、スルーホール13の中心が露出した導体層
14bの中心よりずれて、スルーホール13にソルダーレジ
スト層12が被覆、形成されている以外は、図12に示した
BGA型パッケージ基板40と同様に形成されているた
め、ここではその詳しい説明を省略する。
【0043】このBGA型パッケージ基板25を製造する
には、図13(a) に相当する工程において、プラスチック
基板11上に形成された導体層14上にマスク27を形成し、
エッチング処理を施して所定パターンの導体層14 (14
a、14b、14c) を形成するが、このときの導体層14b
の位置が従来の場合と異なる。
【0044】図6(a) は導体層14にマスク27が形成され
たプラスチック基板11を模式的に示した部分拡大断面図
であり、図6(b) はその底面図である。図6(b) に示し
たようにマスク27は円形であるが、スルーホール13の位
置は円形中心からずれている。従ってエッチング処理後
は、マスク27で被覆されている部分を除いて導体層14が
エッチングされ、図7に示されたマザーボード搭載面18
の導体層14bの中心からずれたスルーホール13が形成さ
れる。
【0045】次に両主面に紫外線硬化型ソルダーレジス
ト層を形成する。この際、スルーホール13内部にもソル
ダーレジスト層12が充填される。図8(a) はソルダーレ
ジスト層12が形成されたプラスチック基板11に紫外線を
照射している状態を模式的に示した部分拡大断面図であ
り、図8(b) はその底面図である。
【0046】図8(a) に示したように、プラスチック基
板11の両面に紫外線21を照射するが、マザーボード接続
面18側に紫外線を照射する際には、スルーホール13及び
その周辺が照射されないように、マスク20をソルダーレ
ジスト層12の上に位置させて、紫外線21の照射を行う。
その際、図8(b) に示すようにスルーホール13にマスク
20が重なる位置で紫外線の照射を行う。その後、現像処
理を施すと紫外線が照射されていないスルーホール13の
一部とその周辺の導体層14bの部分が溶解、除去され、
スルーホール13の一部を被覆するソルダーレジスト層12
(図5参照) が形成される。その後、メッキ処理を施す
ことによりめっき皮膜15を形成し、はんだボール16を接
続することにより図5に示した構成のBGA型パッケー
ジ基板25が得られる。
【0047】本発明によれば、スルーホール13の投影図
の中心と、前記はんだボール接続用導体層14bの投影図
の中心とのずれを、100 μm以上、好ましくは250 μm
以上とすることで、はんだボールの破裂、空隙の発生に
よる膨張を阻止することができる。
【0048】しかも、本発明にかかるBGA型パッケー
ジ基板25においてはスルーホール13の一部がはんだボー
ル16との濡れ性の悪いレジスト層12で被覆されているの
で、はんだボール16を導体層14bに接着した後リフロー
させる際、スルーホール13の内部に水蒸気が発生して
も、レジスト層12を通って水蒸気が外部に抜け、はんだ
ボール内に空洞が形成されたり、はんだボールが破裂し
たりすることはない。
【0049】なお、導体層14bとはんだボール16との接
着力を大きくするため形成されるスルーホールの径は小
さいほどよく、実際には100 〜200 μm程度が好まし
い。また、ソルダーレジスト層もスルーホールを被覆す
るほどよい。
【0050】ここに、本発明の実施態様を示せば次の通
りである。 (1) 中空状のスルーホールが形成され、該スルーホール
の一端がソルダーレジスト層により閉塞され、開口した
前記スルーホールの他端の近傍にはんだボール接続用の
導体層が形成されたボールグリッドアレイ型パッケージ
基板において、該スルーホールの開口の一部が該導体層
の周辺にあるレジスト層に被覆される位置まで、スルー
ホールの位置が該導体層の中心よりずれていることを特
徴とするボールグリッドアレイ型パッケージ基板。
【0051】(2) 中空状のスルーホールが形成され、該
スルーホールの一端がソルダーレジスト層により閉塞さ
れ、開口した前記スルーホールの他端の近傍にはんだボ
ール接続用の導体層が形成されたボールグリッドアレイ
型パッケージ基板において、該スルーホールの開口が該
導体層の周辺にあるレジスト層に被覆される位置まで、
スルーホールの位置が該導体層の中心よりずれているこ
とを特徴とするボールグリッドアレイ型パッケージ基
板。
【0052】(3) 中空状のスルーホールが形成され、該
スルーホールの一端がソルダーレジスト層により閉塞さ
れ、開口した前記スルーホールの他端の近傍にはんだボ
ール接続用の導体層が形成されたボールグリッドアレイ
型パッケージ基板の製造方法において、該スルーホール
の開口の一部が該導体層の周辺にあるレジスト層に被覆
される位置にスルーホールを設け、ソルダーレジスト層
形成工程を行い、該導体層周辺のソルダーレジスト層が
該スルーホールの開口またはスルーホールの開口の一部
を被覆するようにソルダーレジスト層を除去する工程を
行うことを特徴とする上記(1) 記載のボールグリッドア
レイ型パッケージ基板の製造方法。
【0053】(4) 中空状のスルーホールが形成され、該
スルーホールの一端がソルダーレジスト層により閉塞さ
れ、開口した前記スルーホールの他端の近傍にはんだボ
ール接続用の導体層が形成されたボールグリッドアレイ
型パッケージ基板の製造方法において、該スルーホール
が該導体層の周辺にあるレジスト層に被覆される位置に
スルーホールを設け、ソルダーレジスト層形成工程を行
い、次いで該導体層周辺のソルダーレジスト層が該スル
ーホールの開口またはスルーホールの開口の一部を被覆
するようにソルダーレジスト層を除去する工程を行うこ
とを特徴とする上記(2) 記載のボールグリッドアレイ型
パッケージ基板の製造方法。
【0054】
【実施例】以下、本発明に係るBGA型パッケージ基板
の実施例を説明する。なお、比較例として、図12に示す
BGA型パッケージ基板を製造し、評価を行った。
【0055】〈実施例及び比較例に共通の条件〉 プラスチック基板11 種類:BT (ビスマレイミド・トリアジン) 樹脂ガラス
布基材 縦:約330 mm、横:約250 mm、厚さ:0.3 mm スルーホール13の直径:150 μm スルーホール13の数:400 個/1個の基板 スルーホール13直下に接続するはんだボール16の数:40
0 個/1基板 はんだボール16の直径:0.74mm 導体層14bの大きさ:直径0.89mmの円形 ソルダーレジストの開口径:直径0.60mm。
【0056】導体層14 導体層14a、14b、14cを構成する金属:Cu 導体層14a、14bの厚さ:30μm Ni/Auめっき皮膜15の厚さ:10μm サンプル数:実施例、比較例ともに10個。
【0057】<実施例と比較例の異なる条件>実施例と
比較例の異なる条件はスルーホール13の中心と導体層14
bの中心のずれの有無である。これにより、実施例では
スルーホール13の全部または一部がソルダーレジスト層
12により被覆される。
【0058】(スルーホール13の中心のずれ) 実施例1:BGA型パッケージ基板10 (図1) の製造 導体層14bの中心から0.310 mm スルーホール13の約半分をソルダーレジスト12層が被
覆。
【0059】実施例2:BGA型パッケージ基板25 (図
5) の製造 導体層14bの中心から0.395 mm スルーホール13をソルダーレジスト12層が被覆 比較例1:導体層14bの中心とスルーホールの中心は同
じ位置 BGA型パッケージ基板40 (図12) と同じく製造 スルーホール13をソルダーレジスト層12で被覆できな
い。
【0060】<評価方法及び評価結果> 評価方法 はんだボール16を導体層14bに接着した後、温度が30
℃、相対湿度が60%の条件でBGA型パッケージ基板を
10日間放置し、その後210 ℃でリフローさせた。リフロ
ー時にはんだボール16に空洞が形成されたもの、及びは
んだボール16が破裂したものの割合を導体層14bに接続
されたはんだボール16の全数に対して求めた。なお、は
んだボール16に空洞が形成されたか否かは、目視により
判定した。
【0061】評価結果 実施例1及び実施例2の場合には、いずれもリフロー時
にはんだボール16に空洞が形成されたものやはんだボー
ル16が破裂したものは存在せず、はんだボール接続の不
良割合は0%であった。一方、比較例1の場合には、前
記はんだボール接続の不良割合は5〜30%となり、リフ
ロー時にかなりの割合のはんだボール16に空洞16aが形
成されたり、破裂が発生したりした。
【0062】図9および図10は実施例1の場合における
はんだボール接続用の導体層の中心とスルーホール中心
とのズレの量とはんだボール破裂の程度およびはんだボ
ールの高さとの関係をそれぞれ示すグラフである。これ
らの結果からは、スルーホール中心と導電層中心とのず
れが100 μm 以上となるときにボールの破裂さらに膨張
が著しく低減されることが分かる。
【0063】
【発明の効果】以上のように本発明によれば、BGA型
パッケージ基板では、中空状のスルーホールまたは中空
状スルーホールの一部をソルダーレジスト層が被覆して
いるため、被覆しているソルダーレジストとはんだボー
ルとの間にできる隙間、もしくはソルダーレジスト層を
通してスルーホール内のガスを外へ放出できる。よっ
て、リフロー時にスルーホール内部で水蒸気等のガスが
発生しても従来のBGA型パッケージ基板のようにはん
だボール内部に空洞が形成されたり、あるいははんだボ
ールは破裂し散失しまうような接続不良が発生しない。
しかも、従来例と比較してその形成工程はほとんど同じ
で以上のような優れた効果を奏するのであり、本発明の
実用上の利益は大きい。
【図面の簡単な説明】
【図1】図1(a) は、本発明の実施の形態に係わるBG
A型パッケージ基板一部を模式的に示した部分拡大断面
図であり、図1(b) はその底面図である。
【図2】図2(a) は、図1に示したBGA型パッケージ
基板の製造方法において、導体層上にマスクが形成され
たプラスチック基板を模式的に示した部分拡大断面図で
あり、図2(b) はその底面図である。
【図3】図1に示したBGA型パッケージ基板の製造方
法において、導体層上にマスクが形成された後、エッチ
ング処理されたプラスチック基板を模式的に示した底面
図である。
【図4】図4(a) は、図1に示したBGA型パッケージ
基板の製造方法において、ソルダーレジスト層が形成さ
れたプラスチック基板に紫外線を照射している状態を模
式的に示した部分拡大断面図であり、図4(b) はその底
面図である。
【図5】図5(a) は別の実施の形態に係わるBGA型パ
ッケージ基板の一部を模式的に示した部分拡大断面図で
あり、図5(b) はその底面図である。
【図6】図6(a) は図5に示したBGA型パッケージ基
板の製造方法において、導体層上にマスクが形成された
プラスチック基板を模式的に示した部分拡大断面図であ
り、図6(b) はその底面図である。
【図7】図5に示したBGA型パッケージ基板の製造方
法において、導体層上にマスクが形成された後、エッチ
ング処理されたプラスチック基板を模式的に示した底面
図である。
【図8】図8(a) は図5に示したBGA型パッケージ基
板の製造方法において、ソルダーレジスト層が形成され
たプラスチック基板に紫外線を照射している状態を模式
径に示した部分拡大断面図であり、図8(b) はその底面
図である。
【図9】本発明の実施例の結果を示すグラフである。
【図10】本発明の実施例の結果を示すグラフである。
【図11】従来のプラスチック製のBGA型パッケージ
基板の一例を模式的に示した部分拡大断面図である。
【図12】図12(a) は、従来の別の態様に係わるBGA
型パッケージ基板の一部を模式的に示した部分拡大断面
図であり、図12(b) はその底面図である。
【図13】図13(a) 〜(d) は、図10に示したBGA型パ
ッケージ基板の製造工程を一部を模式的に示した部分拡
大断面図である。
【図14】従来のBGA型パッケージ基板におけるはん
だボールリフロー時にはんだボールが形成される様子を
示した部分拡大断面図である。
【符号の説明】
10,25,40:BGA型パッケージ基板 11:プラスチック基板 12:ソルダーレジスト層 13:スルーホール 14:(14a,14b,14c) 導体層 15:めっき皮膜 16:はんだボール 17:ICチップ接続面 18:マザーボード接続面 20:ソルダーレジスト層用紫外線フォトマスク 21:紫外線 27:導体層エッチング用マスク

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ビアホールまたはスルーホールの近傍に
    はんだボール接続用導体層および該導体層に接続された
    はんだボールが設けられたボールグリッドアレイ型パッ
    ケージ基板であって、前記パッケージ基板の平面の投影
    面において、前記ビアホールまたはスルーホールの投影
    図に前記はんだボールの投影図が部分的に重なり、かつ
    前記ビアホールまたはスルーホールの開口の一部を被覆
    するようにソルダーレジスト層が設けられていることを
    特徴とするボールグリッドアレイ型パッケージ基板。
  2. 【請求項2】 ビアホールまたはスルーホールの近傍に
    はんだボール接続用導体層が形成されたボールグリッド
    アレイ型パッケージ基板であって、前記パッケージ基板
    の平面の投影面において、前記ビアホールまたはスルー
    ホールの投影図の中心と、前記はんだボール接続用導体
    層のはんだボール接合部の中心とがずれており、かつ前
    記ビアホールまたはスルーホールの投影図と、前記はん
    だボール接続用導体層の投影図とが少なくとも一部分で
    重なっていることを特徴とするボールグリッドアレイ型
    パッケージ基板。
  3. 【請求項3】 前記ビアボールまたはスルーホールの投
    影図の中心と、前記はんだボール接続用導体層の投影図
    の中心とのずれが、100 μm以上であることを特徴とす
    る請求項2記載のボールグリッドアレイ型パッケージ基
    板。
  4. 【請求項4】 前記はんだボール接続用導体層はその周
    辺をソルダーレジスト層により被覆されている請求項2
    または3に記載のボールグリッドアレイ型パッケージ基
    板。
JP14805397A 1997-06-05 1997-06-05 ボールグリッドアレイ型パッケージ基板 Pending JPH10335518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14805397A JPH10335518A (ja) 1997-06-05 1997-06-05 ボールグリッドアレイ型パッケージ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14805397A JPH10335518A (ja) 1997-06-05 1997-06-05 ボールグリッドアレイ型パッケージ基板

Publications (1)

Publication Number Publication Date
JPH10335518A true JPH10335518A (ja) 1998-12-18

Family

ID=15444113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14805397A Pending JPH10335518A (ja) 1997-06-05 1997-06-05 ボールグリッドアレイ型パッケージ基板

Country Status (1)

Country Link
JP (1) JPH10335518A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012176402A1 (ja) * 2011-06-21 2012-12-27 株式会社村田製作所 回路モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012176402A1 (ja) * 2011-06-21 2012-12-27 株式会社村田製作所 回路モジュール
CN103608915A (zh) * 2011-06-21 2014-02-26 株式会社村田制作所 电路模块
JPWO2012176402A1 (ja) * 2011-06-21 2015-02-23 株式会社村田製作所 回路モジュール
US9961764B2 (en) 2011-06-21 2018-05-01 Murata Manufacturing Co., Ltd. Circuit module

Similar Documents

Publication Publication Date Title
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
JP2919456B2 (ja) 半導体パッケージの印刷回路基板実装構造
JP2000269381A (ja) パッケージ基板、半導体パッケージおよび製造方法
US20030100212A1 (en) Method and structure for tape ball grid array package
US6622905B2 (en) Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
JP2008235368A (ja) 半導体装置及びその製造方法
US6242284B1 (en) Method for packaging a semiconductor chip
KR20190017557A (ko) 반도체 패키지
JP2003338518A (ja) 半導体チップのバンプ及びその製造方法
JP2009267163A (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
KR920005315B1 (ko) 반도체장치
US20020119595A1 (en) Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
KR20090078543A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
JP3939847B2 (ja) 半導体装置の製造方法
US11887971B2 (en) Thin semiconductor package
JPH10335518A (ja) ボールグリッドアレイ型パッケージ基板
JP3281591B2 (ja) 半導体装置およびその製造方法
JPH1065043A (ja) ボールグリッドアレイ型パッケージ基板及びその製造方法
JP2001068602A (ja) 半導体装置
JP3180719B2 (ja) Bga型パッケージ基板
US6448170B1 (en) Method of producing external connector for substrate
JP3469168B2 (ja) 配線基板及び半導体装置
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
JP2003347472A (ja) 半導体装置及びその製造方法
JP2001274277A (ja) 突起電極付きプリント配線基板とその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010717