JP2008235368A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008235368A JP2008235368A JP2007069349A JP2007069349A JP2008235368A JP 2008235368 A JP2008235368 A JP 2008235368A JP 2007069349 A JP2007069349 A JP 2007069349A JP 2007069349 A JP2007069349 A JP 2007069349A JP 2008235368 A JP2008235368 A JP 2008235368A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- sealing resin
- resin
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 214
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 229920005989 resin Polymers 0.000 claims abstract description 225
- 239000011347 resin Substances 0.000 claims abstract description 225
- 238000007789 sealing Methods 0.000 claims abstract description 163
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 96
- 229910000679 solder Inorganic materials 0.000 description 54
- 239000000463 material Substances 0.000 description 31
- 239000010949 copper Substances 0.000 description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 239000003822 epoxy resin Substances 0.000 description 10
- 229920000647 polyepoxide Polymers 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000704 physical effect Effects 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】半導体装置40は、ビア53が形成された配線基板41と、前記配線基板41上に配設された半導体素子42と、前記ビア53上に位置する部分は開口され、前記配線基板41の表面を被覆するレジスト層49Aと、前記開口部上、前記レジスト層49Aを覆い、前記半導体素子42を封止する封止樹脂46とを有する。
【選択図】 図4
Description
また、半導体素子をフリップチップ実装する配線基板において、前記半導体素子を実装する領域内に導電性ペーストを充填しないダミービアを形成し、封止樹脂をダミービアに充填することにより配線基板と封止樹脂の密着性の向上を図った態様が提案されている。(特許文献2参照)
1.半導体装置の第1の例
図4は、本発明の実施の形態にかかる半導体装置の第1の例の構造を示す図である。具体的には、図4(a)は、当該半導体装置の断面図であり、図4(b)は、図4(a)において点線で囲んだ部分の拡大図である。なお、図4(b)においては、説明の便宜上、半田ボールは1つのみ図示している。
次に、本発明の実施の形態にかかる半導体装置の第2の例の構造を説明する。
次に、上述の各例の半導体装置の製造方法について説明する。
図4に示す本発明の半導体装置の第1の例に係る半導体装置40にあっては、まず、図15乃至図19に示す工程に従って半導体装置40の配線基板41が製造される。ここで、図15乃至図19は、図4に示す配線基板41の製造工程を示す図(その1)乃至(その5)である。
次に、本発明の半導体装置の第2の例に係る半導体装置130の製造方法について、図20を参照して説明する。ここで、図20は、本発明の半導体装置の第2の例に係る半導体装置130の製造工程を示す図である。
(付記1)
ビアが形成された配線基板と、
前記配線基板上に配設された半導体素子と、
前記ビア上に位置する部分は開口され、前記配線基板の表面を被覆するレジスト層と、
前記開口部上、前記レジスト層を覆い、前記半導体素子を封止する封止樹脂と、
を有することを特徴とする半導体装置。
(付記2)
付記1記載の半導体装置であって、
前記ビアの内部には、前記封止樹脂と異なる物性を有する樹脂が設けられていることを特徴とする半導体装置。
(付記3)
付記1又は2記載の半導体装置であって、
前記レジスト層の開口径は、前記ビアのスルーホールの径よりも大きく、且つ、ビアランドの径よりも小さいことを特徴とする半導体装置。
(付記4)
付記3記載の半導体装置であって、
前記ビアランドの径は、前記レジスト層の前記開口径の1.2乃至1.5倍の大きさであることを特徴とするとする半導体装置。
(付記5)
付記1記載の半導体装置であって、
前記ビア内に前記封止樹脂が充填されていることを特徴とする半導体装置。
(付記6)
付記5記載の半導体装置であって、
前記配線基板の裏面を被覆するレジスト層に、前記ビアに接続した溝部が形成されており、
当該溝部に、前記封止樹脂が設けられていることを特徴とする半導体装置。
(付記7)
付記6記載の半導体装置であって、
前記溝部は、前記前記配線基板の裏面を被覆する前記レジスト層のうち、外部接続端子が配設される箇所を除く箇所に、形成されていることを特徴とする半導体装置。
(付記8)
付記6又は7記載の半導体装置であって、
前記溝部の幅は一定ではないことを特徴とする半導体装置。
(付記9)
付記8記載の半導体装置であって、
前記溝部に配設される前記封止樹脂の体積が前記配線基板の中心側から外周部分に向かうに従って大きくなるように、前記溝部の幅は大きくなっていることを特徴とする半導体装置。
(付記10)
付記8記載の半導体装置であって、
前記溝部に配設される前記封止樹脂の体積が前記配線基板の中心側から外周部分に向かうに従って小さくなるように、前記溝部の幅は小さくなっていることを特徴とする半導体装置。
(付記11)
付記6乃至付記10いずれか一項記載の半導体装置であって、
前記溝部に設けられた前記封止樹脂の上面は、前記配線基板の裏面を被覆するレジスト層の上面と略同一面を形成していることを特徴とする半導体装置。
(付記12)
ビアが形成された配線基板に半導体素子が実装され封止樹脂により封止された構造を有する半導体装置の製造方法であって、
前記ビアにビア埋め用樹脂が充填された前記配線基板の表面にレジスト層を形成する工程と、
前記レジスト層を感光し現像することによって、前記レジスト層のうち前記ビア上に位置する部分を開口する工程と、を含むことを特徴とする半導体装置の製造方法。
(付記13)
付記12記載の半導体装置の製造方法であって、
前記レジスト層の開口径が、前記ビアのスルーホールの径よりも大きく、且つ、ビアランドの径よりも小さくなるように、前記レジスト層のうち前記ビア上に位置する部分を開口することを特徴とする半導体装置の製造方法。
(付記14)
ビアが形成された配線基板に半導体素子が実装され封止樹脂により封止された構造を有する半導体装置の製造方法であって、
前記封止樹脂を用いて前記配線基板の上方を封止する樹脂封止工程を含み、
前記樹脂封止工程により、前記封止樹脂と同じ樹脂を前記ビアに充填することを特徴とする半導体装置の製造方法。
(付記15)
付記14記載の半導体装置の製造方法であって、
前記配線基板の裏面を被覆するレジスト層に、前記ビアに接続した溝部が形成されており、
前記樹脂封止工程により、前記ビアに充填された前記封止樹脂は前記溝部に流動することを特徴とする半導体装置の製造方法。
(付記16)
上面に半導体素子が実装され、封止樹脂により前記半導体素子と共に上方が封止される配線基板であって、
当該配線基板の内部を貫通して形成されたビアと、
当該配線基板の表面を被覆するレジスト層と、を有し、
前記レジスト層のうち前記ビア上に位置する部分は開口しており、前記封止樹脂が設けられることを特徴とする配線基板。
(付記17)
付記16記載の配線基板であって、
前記ビア内には、前記封止樹脂が設けられることを特徴とする配線基板。
(付記18)
付記17記載の配線基板であって、
前記配線基板の裏面を被覆するレジスト層に、前記ビアに接続した溝部が形成されており、
当該溝部に、前記封止樹脂が設けられることを特徴とする配線基板。
41、91、131、151 配線基板
42 半導体素子
44 半田ボール
46 封止樹脂
49、99 レジスト層
52 ビア埋め用樹脂
53、103 ビア
55 ビアランド
115、120、155 溝部
Claims (10)
- ビアが形成された配線基板と、
前記配線基板上に配設された半導体素子と、
前記ビア上に位置する部分は開口され、前記配線基板の表面を被覆するレジスト層と、
前記開口部上、前記レジスト層を覆い、前記半導体素子を封止する封止樹脂と、
を有することを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記レジスト層の開口径は、前記ビアのスルーホールの径よりも大きく、且つ、ビアランドの径よりも小さいことを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記ビア内に前記封止樹脂が充填されていることを特徴とする半導体装置。 - 請求項3記載の半導体装置であって、
前記配線基板の裏面を被覆するレジスト層に、前記ビアに接続した溝部が形成されており、
当該溝部に、前記封止樹脂が設けられていることを特徴とする半導体装置。 - 請求項4記載の半導体装置であって、
前記溝部は、前記前記配線基板の裏面を被覆する前記レジスト層のうち、外部接続端子が配設される箇所を除く箇所に、形成されていることを特徴とする半導体装置。 - 請求項4又は5記載の半導体装置であって、
前記溝部の幅は一定ではないことを特徴とする半導体装置。 - 請求項4乃至請求項6いずれか一項記載の半導体装置であって、
前記溝部に設けられた前記封止樹脂の上面は、前記配線基板の裏面を被覆するレジスト層の上面と略同一面を形成していることを特徴とする半導体装置。 - ビアが形成された配線基板に半導体素子が実装され封止樹脂により封止された構造を有する半導体装置の製造方法であって、
前記ビアにビア埋め用樹脂が充填された前記配線基板の表面にレジスト層を形成する工程と、
前記レジスト層を感光し現像することによって、前記レジスト層のうち前記ビア上に位置する部分を開口する工程と、を含むことを特徴とする半導体装置の製造方法。 - ビアが形成された配線基板に半導体素子が実装され封止樹脂により封止された構造を有する半導体装置の製造方法であって、
前記封止樹脂を用いて前記配線基板の上方を封止する樹脂封止工程を含み、
前記樹脂封止工程により、前記封止樹脂と同じ樹脂を前記ビアに充填することを特徴とする半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法であって、
前記配線基板の裏面を被覆するレジスト層に、前記ビアに接続した溝部が形成されており、
前記樹脂封止工程により、前記ビアに充填された前記封止樹脂は前記溝部に流動することを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007069349A JP5135835B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体装置及びその製造方法 |
TW097107281A TWI368306B (en) | 2007-03-16 | 2008-03-03 | Semiconductor device and method of manufacturing the same |
US12/042,025 US7872360B2 (en) | 2007-03-16 | 2008-03-04 | Semiconductor device and method of manufacturing the same |
KR1020080023744A KR100964833B1 (ko) | 2007-03-16 | 2008-03-14 | 반도체 장치 및 그 제조 방법 |
CN2008100836713A CN101266962B (zh) | 2007-03-16 | 2008-03-14 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007069349A JP5135835B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235368A true JP2008235368A (ja) | 2008-10-02 |
JP5135835B2 JP5135835B2 (ja) | 2013-02-06 |
Family
ID=39761845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007069349A Active JP5135835B2 (ja) | 2007-03-16 | 2007-03-16 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7872360B2 (ja) |
JP (1) | JP5135835B2 (ja) |
KR (1) | KR100964833B1 (ja) |
CN (1) | CN101266962B (ja) |
TW (1) | TWI368306B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176234A (ja) * | 2010-02-25 | 2011-09-08 | Citizen Electronics Co Ltd | 半導体発光装置 |
JP2013152971A (ja) * | 2012-01-24 | 2013-08-08 | Denso Corp | モールドパッケージおよびその製造方法 |
JP2014116513A (ja) * | 2012-12-11 | 2014-06-26 | Denso Corp | 電子装置 |
WO2018216646A1 (ja) * | 2017-05-26 | 2018-11-29 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062232A (ja) * | 2008-09-02 | 2010-03-18 | Nec Electronics Corp | 素子の機能部を露出させた半導体装置の製造方法 |
TWI453878B (zh) * | 2009-01-10 | 2014-09-21 | Unimicron Technology Corp | 封裝基板及其製法 |
US8718720B1 (en) * | 2010-07-30 | 2014-05-06 | Triquint Semiconductor, Inc. | Die including a groove extending from a via to an edge of the die |
JP2013118230A (ja) * | 2011-12-01 | 2013-06-13 | Canon Inc | 固体撮像装置 |
TWI553805B (zh) * | 2012-07-23 | 2016-10-11 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
KR20160008051A (ko) * | 2014-07-11 | 2016-01-21 | 삼성전자주식회사 | 패키지 기판 및 반도체 패키지의 제조방법 |
JP6690918B2 (ja) | 2015-10-16 | 2020-04-28 | 日本特殊陶業株式会社 | 加熱部材、静電チャック、及びセラミックヒータ |
CN114424334A (zh) * | 2020-05-29 | 2022-04-29 | 深圳市汇顶科技股份有限公司 | 一种芯片封装结构、方法及芯片模组 |
US11785707B2 (en) * | 2021-01-21 | 2023-10-10 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof and electronic device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982835A (ja) * | 1995-09-11 | 1997-03-28 | Shinko Electric Ind Co Ltd | 回路基板および多層回路基板 |
JP2000124344A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置及びその製造方法 |
JP2000188358A (ja) * | 1998-12-22 | 2000-07-04 | Rohm Co Ltd | 半導体装置 |
JP2005322659A (ja) * | 2004-05-06 | 2005-11-17 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法ならびに半導体装置 |
JP2008071912A (ja) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326544A (ja) | 1996-06-04 | 1997-12-16 | Mitsubishi Electric Corp | ベアチップ実装用基板およびその製造方法 |
US6518678B2 (en) * | 2000-12-29 | 2003-02-11 | Micron Technology, Inc. | Apparatus and method for reducing interposer compression during molding process |
CN100423621C (zh) * | 2001-03-07 | 2008-10-01 | 索尼株式会社 | 印制布线板的连接盘部分、印制布线板的制造方法和印制布线板的元件安装方法 |
JP4874005B2 (ja) | 2006-06-09 | 2012-02-08 | 富士通セミコンダクター株式会社 | 半導体装置、その製造方法及びその実装方法 |
-
2007
- 2007-03-16 JP JP2007069349A patent/JP5135835B2/ja active Active
-
2008
- 2008-03-03 TW TW097107281A patent/TWI368306B/zh active
- 2008-03-04 US US12/042,025 patent/US7872360B2/en active Active
- 2008-03-14 KR KR1020080023744A patent/KR100964833B1/ko active IP Right Grant
- 2008-03-14 CN CN2008100836713A patent/CN101266962B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982835A (ja) * | 1995-09-11 | 1997-03-28 | Shinko Electric Ind Co Ltd | 回路基板および多層回路基板 |
JP2000124344A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置及びその製造方法 |
JP2000188358A (ja) * | 1998-12-22 | 2000-07-04 | Rohm Co Ltd | 半導体装置 |
JP2005322659A (ja) * | 2004-05-06 | 2005-11-17 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法ならびに半導体装置 |
JP2008071912A (ja) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176234A (ja) * | 2010-02-25 | 2011-09-08 | Citizen Electronics Co Ltd | 半導体発光装置 |
JP2013152971A (ja) * | 2012-01-24 | 2013-08-08 | Denso Corp | モールドパッケージおよびその製造方法 |
JP2014116513A (ja) * | 2012-12-11 | 2014-06-26 | Denso Corp | 電子装置 |
WO2018216646A1 (ja) * | 2017-05-26 | 2018-11-29 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100964833B1 (ko) | 2010-06-24 |
US20080224333A1 (en) | 2008-09-18 |
TW200847370A (en) | 2008-12-01 |
TWI368306B (en) | 2012-07-11 |
JP5135835B2 (ja) | 2013-02-06 |
US7872360B2 (en) | 2011-01-18 |
CN101266962A (zh) | 2008-09-17 |
KR20080084714A (ko) | 2008-09-19 |
CN101266962B (zh) | 2011-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135835B2 (ja) | 半導体装置及びその製造方法 | |
JP2007123524A (ja) | 電子部品内蔵基板 | |
KR100216642B1 (ko) | 반도체장치 및 그 제조방법 | |
JPH09162322A (ja) | 表面実装型半導体装置とその製造方法 | |
JP2005310946A (ja) | 半導体装置 | |
JP2002353361A (ja) | 半導体装置及びその製造方法 | |
TWI415233B (zh) | 具改良式散熱能力之半導體裝置 | |
JP6439046B2 (ja) | 半導体装置 | |
KR100204163B1 (ko) | 반도체장치의 제조방법 | |
JP2007335740A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001230513A (ja) | プリント基板及びその製造方法 | |
KR100850213B1 (ko) | 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법 | |
JP2012089898A (ja) | 半田ボール及び半導体パッケージ | |
JPH11260954A (ja) | 半導体装置およびその製造方法 | |
JP2010135347A (ja) | 配線基板およびその製造方法 | |
JP2010087309A (ja) | 半導体モジュールおよび半導体モジュールを備える携帯機器 | |
KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
JP2003142632A (ja) | 半導体装置 | |
JP2006210796A (ja) | 回路装置およびその製造方法 | |
JPH08316360A (ja) | Ic実装構造 | |
JP3684517B2 (ja) | 半導体装置 | |
WO2022004178A1 (ja) | インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法 | |
JP3933910B2 (ja) | 半導体装置の製造方法および積層構造体の製造方法 | |
KR100858032B1 (ko) | 능동 소자 내장형 인쇄회로기판 및 제조 방법 | |
JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5135835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |