JP6439046B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6439046B2
JP6439046B2 JP2017526799A JP2017526799A JP6439046B2 JP 6439046 B2 JP6439046 B2 JP 6439046B2 JP 2017526799 A JP2017526799 A JP 2017526799A JP 2017526799 A JP2017526799 A JP 2017526799A JP 6439046 B2 JP6439046 B2 JP 6439046B2
Authority
JP
Japan
Prior art keywords
wiring layer
pattern
wiring
opening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017526799A
Other languages
English (en)
Other versions
JPWO2017006391A1 (ja
Inventor
小林　達也
達也 小林
壮司 黒田
壮司 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of JPWO2017006391A1 publication Critical patent/JPWO2017006391A1/ja
Application granted granted Critical
Publication of JP6439046B2 publication Critical patent/JP6439046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、例えば、半導体チップが多層配線基板に搭載された半導体装置に適用して有効な技術に関する。
多層配線基板を有する半導体装置では、電気特性の向上や放熱経路を確保するために、多層配線基板の最下層の配線層に面積が大きな放熱用または電源・ＧＮＤ用のパターンを設けている。そして、例えばＢＧＡ（Ball Grid Array)の放熱用のパターンにおいては、放熱用の複数の半田ボールが設けられているものもあり、これらの半田ボールを介して実装基板（マザーボード）へ熱伝導が行われている。
なお、２層の配線層を有するプラスチック配線基板について、その構造が、例えば、特開平１０−３０３３３４号公報（特許文献１）に開示されている。また、４層の配線層をを有する多層配線基板の構造が、例えば、特開２００６−１４７６７６号公報（特許文献２）および特開２０１４−１２３７８３号公報（特許文献３）に開示されている。さらに、配線基板において、ＮＳＭＤ（Non-Solder Mask Defined)構造の半田ボール用のランドが、例えば、特開２０１４−１０３１５２号公報（特許文献４）に開示されている。
特開平１０−３０３３３４号公報 特開２００６−１４７６７６号公報 特開２０１４−１２３７８３号公報 特開２０１４−１０３１５２号公報
多層配線基板を有する半導体装置においてその熱伝導を考慮すると、多層配線基板の最下層の配線層には大きな面積の導電性パターン（例えば、放熱パターン）を形成しておくことが有効であるが、近年、チップの高性能化に伴い、より発熱量の多い半導体チップが搭載されることが多くなり、放熱性を上げるために、より大きな放熱パターンを形成する必要性が生じている。
また、半導体装置をマザーボード（実装基板）に搭載する際には、例えば約２５０℃〜２６０℃でリフローを行うが、リフローによって多層配線基板が高温に加熱されると、多層配線基板内の絶縁層等からガス（アウトガス）が発生する。このような現象は、半導体装置組立て後の後工程のテストの際の加熱時等、及び半導体装置が塔載されたマザーボードが、高温の環境下で使用される場合等においても、発生するだろう。そして、半導体装置の多層配線基板において、その最下層の配線層に大きな放熱パターンが設けられている場合には、多層配線基板内の絶縁層の樹脂等から発生するガスが多層配線基板の下層側から外へ逃げ難い状態となっている。
その結果、多層配線基板の樹脂等から発生するガスが、大きな放熱パターンによって半導体装置の外へ抜け難い状態となっているため、局所的に多層配線基板の内部の圧力が高くなり、接着性が低い下層側の配線層とその直下の絶縁層との間で配線層の剥離が起こることを、本願発明者は見出した。
そして、上述の剥離が発生すると、多層配線基板の下層側でフクレが引き起こされ、その結果、半導体装置をマザーボードに実装した際に実装不良が発生し、半導体装置の信頼性が低下する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、第１絶縁層、上記第１絶縁層の第１面側を覆う第１保護膜、上記第１絶縁層の第２面に接合された第１配線層、上記第１配線層の第１面に接合された第２絶縁層、上記第２絶縁層の第１面に接合された第２配線層、および上記第２配線層の第１面を覆う第２保護膜、を有する配線基板と、上記第１保護膜の第１面に固定された半導体チップと、を含む。さらに、上記第１配線層の第２面の平坦度は、上記第１配線層の上記第１面の平坦度よりも低く、上記第１配線層は、第１パターンを有し、上記第２配線層は、第１パターンと、複数の第２パターンと、を有し、上記第２配線層に設けられた上記第１パターンは、上記第１配線層に設けられた上記第１パターンと重なる位置に設けられている。さらに、平面視において、上記第２配線層に設けられた上記第１パターンの面積は、上記第２配線層に設けられた上記複数の第２パターンの総面積よりも大きく、上記第２配線層に設けられた上記第１パターンには、上記第２絶縁層の一部を露出する開口部が形成されている。
また、一実施の形態による他の半導体装置は、第１絶縁層、上記第１絶縁層の第１面側に位置する第１保護膜、上記第１絶縁層の第２面に貼り付けられた第１配線層、上記第１配線層の第１面に貼り付けられた第２絶縁層、上記第２絶縁層の第１面に貼り付けられた第２配線層、および上記第２配線層の上記第１面を覆う第２保護膜、を有する配線基板を含む。さらに、上記第１保護膜の第１面に搭載された半導体チップと、上記半導体チップおよび上記配線基板の上記第１保護膜の上記第１面を封止する封止体と、を含み、上記第１配線層の第２面の平坦度は、上記第１配線層の上記第１面の平坦度よりも低く、上記第１配線層は、第１パターンを有し、上記第２配線層は、第１パターンと複数の第２パターンと、を有している。さらに、上記第２配線層に設けられた上記第１パターンは、上記第１配線層に設けられた上記第１パターンと重なる位置に設けられ、上記第２配線層に設けられた上記第１パターンの総面積は、上記第２配線層に設けられた上記複数の第２パターンの総面積よりも大きく、上記第２配線層に設けられた上記第１パターンには、上記第２絶縁層の表面を露出する開口部が形成されている。
上記一実施の形態によれば、半導体装置の信頼性を高めることができる。
実施の形態の半導体装置の構造の一例を示す平面図である。 図１に示す半導体装置の構造の一例を示す側面図である。 図１に示す半導体装置の構造の一例を示す裏面図である。 図３に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置の封止体を取り除いた構造の一例を示す平面図である。 図１に示す半導体装置の配線基板における最上層の配線層（Ｌ１）の配線パターンを示す平面図である。 図１に示す半導体装置の配線基板における上から２番目の配線層（Ｌ２）の配線パターンを示す平面図である。 図１に示す半導体装置の配線基板における上から３番目の配線層（Ｌ３）の配線パターンを示す平面図である。 図１に示す半導体装置の配線基板における最下層の配線層（Ｌ４）の配線パターンを示す平面図である。 図１に示す半導体装置の配線基板の裏面（下面）の構造の一例を示す裏面図である。 検討例の半導体装置の実装構造における熱伝導状態を示す断面図である。 検討例の半導体装置の実装前と実装時の構造を示す断面図である。 検討例の半導体装置の実装構造を示す断面図および部分拡大断面図である。 図１に示す半導体装置の配線基板における最下層の配線層（Ｌ４）の配線パターンの部分平面図である。 図１４のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置の配線基板における最下層の配線層（Ｌ４）の配線パターンの部分平面図である。 図１６のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置の配線基板の組立て手順の一例を示すフロー図および断面図である。 図１に示す半導体装置の配線基板の組立て手順の一例を示すフロー図および断面図である。 図１に示す半導体装置の配線基板の組立て手順の一例を示すフロー図および断面図である。 図１の半導体装置の組立て手順を示すフロー図、斜視図および断面図である。 図１の半導体装置の組立て手順を示すフロー図および断面図である。 図１の半導体装置の組立て手順を示すフロー図および斜視図である。 図１の半導体装置の組立て手順を示すフロー図および斜視図である。 図１に示す半導体装置の実装構造の一例を示す断面図である。 図１の半導体装置の配線基板における最下層の配線層の配線パターンと半導体チップの位置関係の第１変形例を示す部分平面図である。 図１の半導体装置の配線基板における最下層の配線層の配線パターンと半導体チップの位置関係の第１変形例を示す部分平面図である。 図１の半導体装置の配線基板における最下層の配線層の配線パターンの第１変形例を示す部分平面図である。 図１に示す半導体装置の配線基板における上から２番目の配線層（Ｌ２）の配線パターンの第２変形例を示す平面図である。 図１に示す半導体装置の配線基板における上から３番目の配線層（Ｌ３）の配線パターンの第２変形例を示す平面図である。 実施の形態の第３変形例の半導体装置の構造を示す断面図である。 図１の半導体装置の配線基板における最上層の配線層の配線パターンの第４変形例を示す平面図である。 図３２のＡ−Ａ線に沿って切断した半導体装置の構造の第４変形例を示す断面図である。 実施の形態の第５変形例の配線基板の組立て手順を示すフロー図および断面図である。 比較検討例の半導体装置の配線基板におけるＳＭＤ構造を示す部分断面図である。 図３５に示すＳＭＤ構造を示す部分平面図である。 比較検討例の半導体装置の配線基板におけるＮＳＭＤ構造を示す部分断面図である。 図３７に示すＮＳＭＤ構造を示す部分平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａから成る」、「Ａより成る」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
＜半導体装置＞
図１〜図４に示す本実施の形態の半導体装置は、配線基板２の上面２ａ上に半導体チップ１が搭載され、この半導体チップ１が樹脂製の封止体４によって封止された樹脂封止タイプの半導体パッケージである。そして、半導体チップ１は、配線基板２のボンディングリード（電極）２ｃとワイヤ（導電性部材）７を介して電気的に接続されており、本実施の形態では、前記半導体装置の一例として、配線基板２の下面２ｂに複数の外部端子である半田ボール５が設けられたＢＧＡ９について説明する。ただし、前記半導体装置の構造として、ＢＧＡに限らずＬＧＡ（Land Grid Array）であってもよい。
本実施の形態のＢＧＡ９の詳細構成について説明すると、４層の配線層を有する配線基板（多層配線基板）２と、配線基板２のソルダレジスト膜（第１保護膜）２ｄの上面２ａにダイボンド材６を介して搭載された半導体チップ１と、配線基板２の下面２ｂ側に設けられた複数の半田ボール５（外部端子）と、を有している。
半導体チップ１は、主面１ａと、主面１ａとは反対側の裏面１ｂとを有しており、複数の電極パッド１ｃが主面１ａの周縁に沿って形成されている。そして、裏面１ｂが配線基板２と対向するように、ダイボンド材（樹脂等からなる接着剤）６を介して配線基板２の上面２ａ（ソルダレジスト膜２ｄの上面２ｄａ）に搭載（固定）されている。
また、ＢＧＡ９は、半導体チップ１の主面１ａに形成された複数の電極パッド１ｃと、配線基板２の第２配線層（第１導電層Ｌ１）２ｍに形成された複数のボンディングリード２ｃとをそれぞれ電気的に接続する複数のワイヤ７と、半導体チップ１および配線基板２のソルダレジスト膜２ｄの上面２ａを封止する封止体４と、を有している。
なお、図５に示すように、配線基板２の上面２ａ側においてソルダレジスト膜２ｄには、半導体チップ１の４つの辺のそれぞれに沿って４つの細長いレジスト開口２ｄｂが形成されており、これらのレジスト開口２ｄｂのそれぞれに複数のボンディングリード２ｃが配置されている。そして、レジスト開口２ｄｂに露出した複数のボンディングリード２ｃのそれぞれと、半導体チップ１の主面１ａの周縁に形成された複数の電極パッド１ｃのそれぞれとが、ワイヤ７によって電気的に接続されている。
また、ＢＧＡ９では、図３に示すように複数の半田ボール５がペリフェラル配置で設けられている。ただし、複数の半田ボール５の配置は、ペリフェラル配置に限らずマトリクス配置等であってもよい。
ここで、半導体チップ１は、例えば、シリコンによって形成され、さらにワイヤ７は、例えば、金線または銅線である。また、封止体４を形成する封止用樹脂は、例えば、熱硬化性のエポキシ樹脂である。
また、配線基板２には、図４に示すように、コア層である第１絶縁層（第２層間絶縁層IL2）２ｆと、第１絶縁層２ｆの上面（第１面）２ｆａに接合された（貼り付けられた）第１配線層（第２導電層Ｌ２）２ｋと、第１配線層２ｋの上面（第１面）２ｋａに接合された（貼り付けられた）第２絶縁層２ｇと、第２絶縁層２ｇの上面（第１面）２ｇａに接合された（貼り付けられた）第２配線層２ｍ（Ｌ１）と、が設けられている。
さらに、配線基板２には、第１絶縁層２ｆの上面２ｆａ側を覆うソルダレジスト膜（第１保護膜）２ｄと、第１絶縁層２ｆの上面２ｆａとは反対側の下面（第２面）２ｆｂに接合された（貼り付けられた）第１配線層（第３導電層Ｌ３）２ｉと、第１配線層２ｉの下面（第１面）２ｉｂに接合された（貼り付けられた）第２絶縁層２ｈと、が設けられている。
また、配線基板２には、第２絶縁層２ｈの下面（第１面）２ｈｂに接合された（貼り付けられた）第２配線層（第４導電層Ｌ４）２ｊと、第２配線層２ｊの下面（第１面）２ｊｂ及び第２絶縁層（第３層間絶縁層IL3）２ｈの下面２ｈｂを覆うソルダレジスト膜（第２保護膜）２ｅと、が設けられている。
そして、配線基板２では、第１配線層２ｉ（Ｌ３）の下面２ｉｂとは反対側の上面（第２面）２ｉａの平坦度は、第１配線層２ｉ（Ｌ３）の下面２ｉｂの平坦度よりも低い。すなわち、第１配線層２ｉ（Ｌ３）の上面２ｉａは、下面２ｉｂより粗くなっている。これは、後述する銅箔の表面が凸凹に形成される銅箔形成工程によるものである。
したがって、配線基板２において、第１配線層２ｉ（Ｌ３）は、その上層の第１絶縁層（コア層）２ｆとの密着度が、下層の第２絶縁層２ｈとの密着度より高くなっている。
同様に、第１配線層２ｋ（Ｌ２）の上面２ｋａとは反対側の下面２ｋｂの平坦度は、上面２ｋａの平坦度よりも低い。すなわち、第１配線層２ｋ（Ｌ２）の下面２ｋｂは、上面２ｋａより粗くなっている。これも、後述する銅箔の表面が凸凹に形成される銅箔形成工程によるものである。
したがって、配線基板２において、第１配線層２ｋ（Ｌ２）は、その下層の第１絶縁層（コア層）２ｆとの密着度が、上層の第２絶縁層（第１層間絶縁層IL1）２ｇとの密着度より高くなっている。
なお、配線基板２における各絶縁層（コア層である第１絶縁層２ｆ、第２絶縁層２ｇ，２ｈ）は、例えば、樹脂系の絶縁材からなり、一方、各配線層（第２配線層２ｍ（Ｌ１）、第１配線層２ｋ（Ｌ２）、第１配線層２ｉ（Ｌ３）、第２配線層２ｊ（Ｌ４））は、例えば、銅合金からなる。
次に、配線基板（多層配線基板）２における各配線層の配線パターンの形状について説明する。
図６に示す配線層は、配線基板２における最上層の配線層である第２配線層２ｍ（Ｌ１）の配線パターン（導電性パターン）である。第２配線層２ｍの略中央部には、第１パターン２ｍｃ（第１プレーン、第１導電性パターン、第１導電性プレーン）が形成されている。第１パターン２ｍｃは、平面視で略四角形に形成され、例えば、第１放熱パターン（第１放熱プレーン）、第１電源パターン（第１電源プレーン）、第１ＧＮＤパターン（第１ＧＮＤプレーン）等として使用される（呼ばれる）ことも可能である。また、第１パターン２ｍｃの周囲には、複数のボンディングリード（ボンディングパッド）２ｃが略四角形を形成するように並んで配置されている。さらに、各ボンディングリード２ｃは、信号用、ＧＮＤ用または電源用があり、それぞれに配線２ｍｄが接続され、さらにスルーホール（ビア）２ｍｅを介して他の配線層と電気的に接続されている。
また、第１パターン２ｍｃには複数のスルーホール２ｍｆが散在して設けられている。これらのスルーホール２ｍｆは、最下層の配線層である図９に示す第２配線層２ｊ（Ｌ４）と電気的に接続されている。さらに、第１パターン２ｍｃの略四角形の周縁部の４つの角部付近それぞれには、第２絶縁層２ｇの上面（第１面）２ｇａの一部を露出するための複数の開口部２ｍｇが形成されている。更に、開口部２ｍｇ内には、ソルダレジスト膜２ｄの一部が形成されているため、第１パターン２ｍｃとソルダレジスト膜２ｄとの密着性を向上させている。開口部２ｍｇは、スリットまたは窪み部等とも呼ばれる。図６に示す開口部２ｍｇの平面形状は、円形であるが、円形に限らず、四角形等であってもよい。
図７に示す配線層は、配線基板２における上から２番目の配線層である第１配線層２ｋ（Ｌ２）の配線パターンである。第１配線層２ｋは、３つの領域に分割されている。中央部付近に配置され、かつ最も面積が大きなブロックが、第１パターン２ｋｃ（第１プレーン、第１導電性パターン、第１導電性プレーン、第１分割プレーン）であり、例えば、第１放熱パターン（第１放熱プレーン）、第１電源パターン（第１電源プレーン）、第１ＧＮＤパターン（第１ＧＮＤプレーン）等として使用される（呼ばれる）ことも可能である。
また、第１パターン２ｋｃと分割された（電気的に分離された）パターンの一方が、第２パターン２ｋｄ（第２プレーン、第２導電性パターン、第２導電性プレーン、第２分割プレーン）であり、第１パターン２ｋｃに比べて遥かに面積が小さい。例えば、第２放熱パターン（第２放熱プレーン）、第２電源パターン（第２電源プレーン）、第２ＧＮＤパターン（第２ＧＮＤプレーン）等として使用される（呼ばれる）ことも可能である。また、第１パターン２ｋｃと分割された（電気的に分離された）パターンの他方が、第２パターン２ｋｅ（または第３パターン、第３プレーン、第３導電性パターン、第３導電性プレーン、第３分割プレーン）であり、第２パターン２ｋｄとも分割された（電気的に分離された）パターンである。例えば、第２パターン２ｋｅは、上述の第２パターン２ｋｄの別表現以外として、第３放熱パターン（第３放熱プレーン）、第３電源パターン（第３電源プレーン）、第３ＧＮＤパターン（第３ＧＮＤプレーン）等として使用される（呼ばれる）ことも可能である。
なお、上述のパターンの分割に関して、電源／ＧＮＤ系については個々の機能部から出るノイズの影響を避けるため、幾つかの機能ブロックごとに分けることが多く、結果として配線パターンが複数に分割される（同電位の電源であっても供給先によっては分割される場合がある）。いわゆる、第１パターン２ｋｃ、第２パターン２ｋｄ及び、第２パターン２ｋｅは、全て異なる電位でも良い。更に、例えば、第１パターン２ｋｃはコア用ＧＮＤ／電源用途であり、第２パターン２ｋｄはアナログ用ＧＮＤ／電源用途であり、第２パターン２ｋｅはＩＯ用ＧＮＤ／電源用途として、用途別にパターンを分離しても良い。
また、第１配線層２ｋ（Ｌ２）に形成された複数のスルーホールのうち、例えば、スルーホール２ｋｆは、１層目の第２配線層２ｍ（Ｌ１）のボンディングリード２ｃと接続されたスルーホール２ｍｅと接続されている。いわゆる、スルーホール２ｋｆを介して、ボンディングリード２ｃと第１配線層２ｋの第１パターン２ｋｃとが電気的に接続されている。また、スルーホール２ｋｇは、１層目の第２配線層２ｍ（Ｌ１）のボンディングリード２ｃと接続されたスルーホール２ｍｅと接続されているが、第１配線層２ｋの第１パターン２ｋｃとは接続されていない。いわゆる、スルーホール２ｋｇを介して、ボンディングリード２ｃと第１配線層２ｋの第１パターン２ｋｃとが電気的に接続されていない。また、スルーホール２ｋｈは、１層目の第１パターン２ｍｃと接続されたスルーホール２ｍｆと接続されているが、第１配線層２ｋの第１パターン２ｋｃとは接続されていない。いわゆる、スルーホール２ｋｈを介して、１層目の第１パターン２ｍｃと第１配線層２ｋの第１パターン２ｋｃとが電気的に接続されていない。
図８に示す配線層は、配線基板２における上から３番目の配線層である第１配線層２ｉ（Ｌ３）の配線パターンである。第１配線層２ｉは、２つの領域に分割されている。中央部付近に配置された領域が、第１パターン２ｉｃ（第１プレーン、第１導電性パターン、第１導電性プレーン、第１分割プレーン）であり、例えば、第１放熱パターン（第１放熱プレーン）、第１電源パターン（第１電源プレーン）、第１ＧＮＤパターン（第１ＧＮＤプレーン）等として使用される（呼ばれる）ことも可能である。また、第１パターン２ｉｃと分割された領域が、第１パターン２ｉｃの周囲に設けられた第２パターン２ｉｄである。第２パターン２ｉｄ（第２プレーン、第２導電性パターン、第２導電性プレーン、第２分割プレーン）は、例えば、第２放熱パターン（第２放熱プレーン）、第２電源パターン（第２電源プレーン）、第２ＧＮＤパターン（第２ＧＮＤプレーン）等として使用される（呼ばれる）ことも可能である。なお、第１配線層２ｉ（Ｌ３）の上述のパターンの分割の理由に関しては、上述に記載した第１配線層２ｋ（Ｌ２）と同様の理由である。
また、第１配線層２ｉ（Ｌ３）に形成された複数のスルーホールのうち、例えば、第１パターン２ｉｃに形成されたスルーホール２ｉｅは、１層目の第２配線層２ｍ（Ｌ１）のボンディングリード２ｃと接続されたスルーホール２ｍｅと接続されている。いわゆる、スルーホール２ｉｅを介して、ボンディングリード２ｃと第１配線層２ｉの第１パターン２ｉｃとが電気的に接続されている。また、スルーホール２ｉｇは、１層目の第２配線層２ｍ（Ｌ１）のボンディングリード２ｃと接続されたスルーホール２ｍｅと接続されているが、第１配線層２ｉの第２パターン２ｉｄとは接続されていない。いわゆる、スルーホール２ｉｇを介して、ボンディングリード２ｃと第１配線層２ｉの第２パターン２ｉｄとが電気的に接続されていない。また、スルーホール２ｉｈは、１層目の第１パターン２ｍｃと接続されたスルーホール２ｍｆと接続されているが、第１配線層２ｉの第１パターン２ｉｃとは接続されていない。いわゆる、スルーホール２ｉｈを介して、１層目の第１パターン２ｍｃと第１配線層２ｉの第１パターン２ｉｃとが電気的に接続されていない。また、第１配線層２ｉの第２パターン２ｉｄに形成されたスルーホール２ｉｆは、１層目の第２配線層２ｍ（Ｌ１）のスルーホール２ｍｈと接続されている。
なお、第１配線層２ｉの第１パターン２ｉｃは、断面視（図４）または平面視（図８）において半導体チップ１と重なる位置に設けられている。
図９に示す配線層は、配線基板２における最下層の配線層である第２配線層２ｊ（Ｌ４）の配線パターンである。
第２配線層２ｊ（Ｌ４）は、断面視（図４）または平面視（後述する図１４）において、半導体チップ１と重なる位置に設けられた第１パターン２ｊｃ（第１プレーン、第１導電性パターン、第１導電性プレーン）と、第１パターン２ｊｃの周囲に設けられた複数の第２パターン２ｊｄ（第２導電性パターン）とを有している。
なお、第１パターン２ｊｃは、例えば、第１放熱パターン（第１放熱プレーン）、第１電源パターン（第１電源プレーン）、第１ＧＮＤパターン（第１ＧＮＤプレーン）等として使用される（呼ばれる）ことも可能である。また、第２パターン２ｊｄは、例えば、信号パターン、信号配線、電源配線、ＧＮＤ配線等とも呼ばれる。さらに、図４の断面図に示すように、透過平面視において、第２配線層２ｊの第１パターン２ｊｃは、第１配線層２ｉ（Ｌ３）に設けられた第１パターン２ｉｃと重なる位置に設けられている。
また、平面視（図９）において、第２配線層２ｊ（Ｌ４）に設けられた第１パターン２ｊｃの外径は、第２配線層２ｊ（Ｌ４）に設けられた複数（例えば、２つ）の第２パターン２ｊｄの外径よりも大きい。
さらに述べると、平面視において、第２配線層２ｊ（Ｌ４）に設けられた第１パターン２ｊｃの面積（または、総面積）は、第２配線層２ｊ（Ｌ４）に設けられた複数（例えば、２つ）の第２パターン２ｊｄの面積（または、総面積）よりも大きい。
なお、複数の第２パターン２ｊｄのそれぞれは、第２配線層２ｊの周縁部に２列で形成され、かつそれぞれに図２に示す半田ボール５が接続される複数のランド２ｊｇを有している。ランド２ｊｇは、例えば、ボールランド、電極パッド、外部電極パッドとも呼ばれる。
また、第２配線層２ｊ（Ｌ４）に形成された複数のスルーホールのうち、例えば、第１パターン２ｊｃに形成されたスルーホール２ｊｊは、１層目の第２配線層２ｍ（Ｌ１）の第１パターン２ｍｃと接続されたスルーホール２ｍｆと接続されている。いわゆるスルーホール２ｊｊを介して第２配線層２ｍの第１パターン２ｍｃと第２配線層２ｊの第１パターン２ｊｃとが電気的に接続されている。また、スルーホール２ｊｊは、第１配線層２ｋの第１パターン２ｋｃや第１配線層２ｉの第１パターン２ｉｃとは電気的に接続されていない。
また、第２配線層２ｊ（Ｌ４）の第２パターン２ｊｄに接続されたスルーホール２ｊｋは、スルーホール２ｊｋを介して他の配線層（例えば、第２配線層２ｍ（Ｌ１）、第１配線層２ｋ（Ｌ２）、第１配線層２ｉ（Ｌ３））に電気的に接続されている。
そして、第２配線層２ｊ（Ｌ４）に設けられた第１パターン２ｊｃには、図４に示す第２絶縁層２ｈの下面２ｈｂの一部（表面）を露出する複数の第１開口部（開口部）２ｊｍが形成されている。第１開口部２ｊｍは、例えば、第１ガス抜き穴、第１スリット部、第１窪み部等とも呼ばれ、その平面形状は、円形であるが、円形に限らず、四角形やスリット状等であってもよい。
また、第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃの複数の第１開口部２ｊｍが設けられた領域の外側には、第２絶縁層２ｈの下面２ｈｂの一部（表面）を露出する複数の第２開口部２ｊｎが設けられている。第２開口部２ｊｎは、第１開口部２ｊｍと同様に、例えば、第２ガス抜き穴、第２スリット部、第２窪み部等とも呼ばれ、その平面形状は、円形であるが、円形に限らず、四角形やスリット状等であってもよい。図９に示す例では、第２開口部２ｊｎは、第１パターン２ｊｃの略四角形の周縁部の４つの角部付近それぞれに３つずつ設けられている。ただし、第２開口部２ｊｎの数は、前述の数に限定されるものではない。
また、透過平面視において、第２配線層２ｊ（Ｌ４）に設けられた第１パターン２ｊｃは、第１配線層２ｉ（Ｌ３）の第１パターン２ｉｃと重なって配置されている。更に第２配線層２ｊ（Ｌ４）に設けられた第１パターン２ｊｃは、第１配線層２ｉ（Ｌ３）の第１パターン２ｉｃの内側に配置されている。
これは、最下層（Ｌ４）の中央部の第１パターン２ｊｃの上層には、第１配線層２ｉ（Ｌ３）の第１パターン２ｉｃが配置されているが、図８のＴ部に示すように、第１配線層２ｉ（Ｌ３）の第１パターン２ｉｃには、第２配線層２ｍ（Ｌ１）のボンディングリード２ｃと接続するためのスルーホール２ｉｅを配置する迫り出した領域が４箇所設けられている。これにより、第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃが、第１配線層２ｉ（Ｌ３）の第１パターン２ｉｃの内側に配置された状態となっている。
また、第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃは、図４に示すソルダレジスト膜（第２保護膜）２ｅから露出する複数の第１ランド２ｊｈおよび第２ランド２ｊｉを有しており、これら複数の各々の第１ランド２ｊｈおよび第２ランド２ｊｉ上には、図４に示す複数の半田ボール５が搭載される。第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃは、半導体チップ１と電気的に接続されていないため、第１ランド２ｊｈおよび第２ランド２ｊｉ上に搭載された複数の半田ボール５は、半導体チップ１と電気的に接続されていない放熱用の半田ボールである。
一方、第２配線層２ｊにおける複数の各々の第２パターン２ｊｄは、上記ソルダレジスト膜２ｅから露出する複数のランド２ｊｇを有しており、複数の各々のランド２ｊｇ上には、外部端子として複数の上記半田ボール５が搭載されている。
図１０は、配線基板２の裏面（下面２ｂ）側のランド２ｊｇの配列の一例を示すものである。
配線基板２の下面２ｂには、その中央部に放熱用の半田ボール５（サーマルボールとも呼ぶ）が接続される第１ランド２ｊｈと第２ランド２ｊｉとが露出している。また、下面２ｂの周縁部に沿って２列に並んで外部端子となる半田ボール５が接続される複数のランド２ｊｇが露出している。
なお、複数のランド２ｊｇ、複数の第１ランド２ｊｈおよび複数の第２ランド２ｊｉのそれぞれは、ソルダレジスト膜（第２保護膜）２ｅによって、各ランドの周縁部が覆われており、それぞれＳＭＤ（Solder Mask Defined)構造となっている。
次に、本願発明者が検討した検討例を用いて本願発明の課題の詳細について説明する。図１１は、検討例の半導体装置の実装構造における熱伝導状態を示す断面図、図１２は検討例の半導体装置の実装前と実装時の構造を示す断面図、図１３は検討例の半導体装置の実装構造を示す断面図および部分拡大断面図である。
図１１に示すように、配線基板（多層配線基板）２を有するＢＧＡ３０においては、その熱伝導を考慮すると、配線基板２の最下層の配線層には大きな面積の放熱パターン３１を形成しておくことが有効である。しかしながら、半導体チップ１の高機能化のため、より発熱量の多い半導体チップ１が搭載されることが多くなっており、放熱性を上げるために、より大きな放熱パターン３１を形成する必要性が生じている。
なお、放熱パターン３１には放熱目的で複数のサーマルボール（半田ボール５）が設けられているため、これらのボール間には放熱経路を絶つような開口を形成することは好ましくないとされていた（放熱パターン３１においてなるべく均等に放熱を行うことが好ましいとされていた）。加えて、電気特性の観点から最下層（最外層）の大きな配線パターンは、シールド効果を高める狙いもあるため、電気特性を向上させるためには、大きな配線パターンに複数の開口を設けることは好ましくないとされていた。
しかしながら、上述のように半導体チップ１の高機能化のため、より発熱量の多い半導体チップ１が搭載されることが多くなって来ており、放熱性および電気特性をさらに向上させるために、大きな放熱パターン３１を形成する必要性が生じている。
ここで、図１２に示すように、例えば、４層の配線層（Ｌ１、Ｌ２、Ｌ３、Ｌ４）を有する配線基板２を備えたＢＧＡ３０で説明すると、ＢＧＡ３０は、マザーボード（実装基板）１１への実装時にリフロー等で加熱されると、配線基板２も高温に加熱される。配線基板（多層配線基板）２が高温に加熱されると、基板内のＲ部で内圧が高くなり、そして絶縁層等からガスＧが発生する（図１２に示すガスＧは、基材から高温時に発生するアウトガスであり、矢印Ｇは、ガスの脱湿経路も示している）。そして、ＢＧＡ３０の配線基板２において、その最下層の配線層の中央部に放熱パターン（放熱プレーン）３１が設けられ、この放熱パターン３１に放熱用の複数の半田ボール５が設けられている場合には、基板から発生するガスが下層側から外に逃げ難い状態となる。
すなわち、上述のようなＢＧＡ３０では、基板の上側にはその中央部に半導体チップ１が搭載され、かつ半導体チップ１を覆うようにその周囲にモールド樹脂３２が配置されている。したがって、基板内部で上方向に内圧がかかったとしても、半導体チップ１とモールド樹脂３２とが配置されているため、配線基板２の強度が高く、上層側は配線基板２が変形し難い。言い換えると、４つの配線層のうち、Ｌ３とＬ４の配線層は、Ｌ１とＬ２の配線層に比べて変形がし易い。
さらに、最上層の配線層は、他の配線層に比べて開口が多いため、ガスＧが上方に抜け易い。一方、最下層の配線層は、上述の放熱性の向上やシールド効果などの電気特性の向上を目的として、その放熱パターン３１の面積も大きくなる傾向にあるため、ガスＧは下層側からは、より抜け難い状態となっている。
そこで、本願発明者が、加熱された配線基板（多層配線基板）２の状態を検討したところ、加熱された基板および樹脂等から発生する上記ガスＧが基板の中央部からは抜け難いため、局所的に基板内部の圧力が高くなる。その結果、図１３の拡大断面図に示すように、下層側の配線層Ｌ３とその直下の絶縁層３３との間で配線層Ｌ３の剥離（クラック）３４が起こることを、本願発明者は見出した。
そして、上述の剥離３４が発生すると、配線基板２の下層側の中央部でフクレが引き起こされ、その結果、ＢＧＡ（半導体装置）３０をマザーボード１１に実装した際に実装不良が発生し、ＢＧＡ３０の信頼性が低下する。
なお、上述のような課題は、半導体装置（ＢＧＡ３０）組立て後の後工程のテストの際の加熱時等においても発生する。
また、後述する多層配線基板（配線基板２）の形成方法として、まず、コア層等の絶縁層の表裏両面に銅箔を接合するが、その際、銅箔の粗度が大きい表面が絶縁層と接合される。これは、銅箔と絶縁層との密着性を向上させるために、銅箔の面が凸凹となっている表面を絶縁層と接合する。詳細には、銅箔を絶縁層に接合する際には、銅箔を絶縁層に貼り付けてから両者に圧力を掛けている。例えば、Ｌ３の配線層をその上の絶縁層（例えば、コア) に接合する場合、銅箔の一方（貼り付ける側）の面は、電解反応による銅の結晶成長によって形成された凸凹の表面となっている。銅箔の凸凹の表面と絶縁層は、密着性は高いが、その反対側の銅箔の表面は、平坦度が高く、樹脂層との密着性が低い。その結果、４層の配線層を有する配線基板２のＬ３の配線層において、その直下の絶縁層（コア側と反対側の絶縁層）３３との間で剥離３４が発生し易いことを、本願発明者は見出した。
なお、２層の配線層を有する多層配線基板（配線基板）では、絶縁層の両側には、銅箔の粗度が大きい表面が絶縁層と接合される。したがって、銅箔（配線層）と絶縁層との密着度が高いため、配線層と絶縁層との剥離は起り難い。
次に、本実施の形態の配線基板２における上記課題への対策について説明する。
図１４は、本実施の形態のＢＧＡ９の配線基板（多層配線基板）２の最下層の第２配線層２ｊ（Ｌ４）における中央部の第１パターン２ｊｃを示す平面図であり、図１５は、図１４のＡ−Ａ断面を示している。
図１４に示すように、平面視において、第２配線層２ｊに設けられた第１パターン２ｊｃの面積は、図４に示す半導体チップ１の面積よりも大きい。言い換えると、第１パターン２ｊｃの面積は、チップ搭載領域（チップ領域、第３領域）２ｊｐの面積よりも大きい。
また、透過平面視において、上記半導体チップ１は、第２配線層２ｊに設けられた第１パターン２ｊｃの内側に位置している。
そして、この第１パターン２ｊｃにおいて、複数の第１開口部２ｊｍが形成されている。第１パターン２ｊｃには、複数の放熱用ランドであり、かつ互いに隣り合うように配置された第１ランド２ｊｈと第２ランド２ｊｉが形成されており、これらの第１ランド２ｊｈと第２ランド２ｊｉのそれぞれに図４に示す半田ボール５が接続され、この半田ボール５を介して放熱を行う。
また、複数の第１開口部２ｊｍは、第１ランド２ｊｈと第２ランド２ｊｉとが設けられる第１領域（ランド領域、サーマルボール領域）２ｊｅ内に設けられている。
さらに、第１領域２ｊｅの外側に位置する第２領域（ランド領域の外側の領域、ランド外側領域）２ｊｆには、複数の第２開口部２ｊｎが形成されている。
なお、第１開口部２ｊｍは、図１４および図１５に示すように、第１ランド２ｊｈと第２ランド２ｊｉとの間に形成されている。
また、図１５に示すように、第２配線層２ｍ（Ｌ１）の下面２ｍｂ、第１配線層２ｋ（Ｌ２）の下面２ｋｂ、第１配線層２ｉ（Ｌ３）の上面２ｉａおよび第２配線層２ｊ（Ｌ４）の上面２ｊａには凹凸２ｎが形成されており、平坦度が低くなっている。これは、後述する銅箔形成工程に起因しており、その結果、凹凸２ｎが形成された各配線層の面は、これらの面に接触する各絶縁層との密着度が高くなっている。
すなわち、各配線層において、凹凸２ｎが形成されている面（平坦度が低い面）とその反対側の面（平坦度が高い面）とでは、凹凸２ｎが形成されている面の方が絶縁層との密着度が高い。例えば、第１配線層２ｉ（Ｌ３）において、その上面２ｉａには凹凸２ｎが形成されており、一方、下面２ｉｂには凹凸２ｎが略形成されていないため、上面２ｉａの方が下面２ｉｂに比べて絶縁層に対して密着度が高い。すなわち、第１配線層２ｉ（Ｌ３）では、上面２ｉａと下面２ｉｂにおいて、下面２ｉｂの方が絶縁層と剥離し易い状態となっている。
また、図１６は、本実施の形態のＢＧＡ９の配線基板（多層配線基板）２の最下層の第２配線層２ｊ（Ｌ４）における中央部の第１パターン２ｊｃを示す平面図であり、図１７は、図１６のＢ−Ｂ断面を示している。
図１６に示すように、第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃは、複数のランド２ｊｇが形成された第１領域２ｊｅと、第１領域２ｊｅの外側（周囲）に位置する第２領域２ｊｆとを有している。そして、第１パターン２ｊｃにおいて、ガスを抜くことが可能な開口部としては、第１開口部２ｊｍと、第１開口部２ｊｍとは異なる第２開口部２ｊｎとが設けられており、第１開口部２ｊｍは、第１領域２ｊｅに配置され、かつ、第２開口部２ｊｎは、第１領域２ｊｅの外側の第２領域２ｊｆに配置されている。いわゆる、第２絶縁層２ｈの下面２ｈｂの一部（表面）が、第１開口部２ｊｍと第２開口部２ｊｎによって、露出されることにより、絶縁層の樹脂等から発生するガスが半導体装置の外へ抜け易くなっている。なお、平面視における第１開口部２ｊｍの幅は、第２開口部２ｊｎの幅より狭い。すなわち、平面視（図１６）および断面視（図１７）において、第１開口部２ｊｍの大きさ（図１７のＷ１）は、第２開口部２ｊｎの大きさ（図１７のＷ２）より小さい（Ｗ１＜Ｗ２）。それは、第１ランド２ｊｈと第２ランド２ｊｉとのピッチの間隔が狭いため、第１開口部２ｊｍの幅は狭くなっている。
第２開口部２ｊｎは、その大きさが第１開口部２ｊｍに比べて大きいため、ソルダレジスト膜２ｅとの密着度を高くすることができる。なお、第１開口部２ｊｍの大きさ（Ｗ１）は、スルーホール２ｊｊの大きさ（Ｗ３）とほぼ同じかそれより僅かに小さい。
また、第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃの第１領域２ｊｅには、複数のランド２ｊｇが形成されている。これらのランド２ｊｇ（第１ランド２ｊｈ、第２ランド２ｊｉ）はサーマルボール（半田ボール５）搭載用のランドである。なお、第１領域２ｊｅには、上述のように複数のランド２ｊｇ（第１ランド２ｊｈ、第２ランド２ｊｉ）が形成されているため、第１開口部２ｊｍは、ランド間に配置することが好ましい。
具体的には、図１６に示すように、第１ランド２ｊｈと第２ランド２ｊｉは、第１領域２ｊｅにおいてマトリクス配置で設けられている。さらに、第１ランド２ｊｈおよび第２ランド２ｊｉの配列に対して斜め方向の間のそれぞれには、スルーホール２ｊｊが設けられている。したがって、第１開口部２ｊｍは、その平面視の大きさを小さくして第１ランド２ｊｈと第２ランド２ｊｉの間（マトリクス配置のボールの縦横間）に設けることが有効であり、これによって、第１領域２ｊｅに複数の第１開口部２ｊｍを配置することができる。
別の表現で述べると、第１パターン２ｊｃの横方向をＸ方向、縦方向をＹ方向とすると、複数の第１開口部２ｊｍは、平面視における横方向（Ｘ方向）または縦方向（Ｙ方向）に配置されている。
一方、第２開口部２ｊｎは、第１領域２ｊｅの外側（周囲）の領域である第２領域２ｊｆに形成される。その際、第２領域２ｊｆには、ランド２ｊｇは配置されておらず、所定数のスルーホール２ｊｊが形成されているだけであるため、第１開口部２ｊｍより大きい開口面積の第２開口部２ｊｎを複数配置することができる。
このように本実施の形態の配線基板２では、その最下層の第２配線層２ｊ（Ｌ４）の中央部の第１パターン２ｊｃの第１領域２ｊｅに、複数の第１開口部２ｊｍが形成されているため、基板内部で発生するガス（アウトガス）を基板の下層側の中央部付近から外部に抜くことができる。また、第１領域２ｊｅの外側の第２領域２ｊｆに複数の第２開口部２ｊｎが形成されているため、第１開口部２ｊｍや第２開口部２ｊｎを介して基板内部で発生するアウトガスをさらに基板の下層側から外部に抜くことができる。
これにより、ＢＧＡ９のリフロー実装時や組立て後のテスト時等に配線基板２が加熱されて基板内部でアウトガスが発生した際にも、第１開口部２ｊｍや第２開口部２ｊｎを介してアウトガスを基板の下層側から抜くことができる。
したがって、基板内部で局所的に圧力が高くなることを低減することができ、その結果、図１３に示す下層側の配線層Ｌ３とその直下の絶縁層３３との間において、配線層Ｌ３の剥離（クラック）３４が起こることを防止することができる。
これにより、ＢＧＡ９の信頼性を向上させることができる。
なお、第１開口部２ｊｍの配置される箇所は、第１ランド２ｊｈと第２ランド２ｊｉの間の位置に限定されることはない。例えば、第１領域２ｊｅにおいて、第１ランド２ｊｈおよび第２ランド２ｊｉの配列に対する斜め方向の間の位置に空きスペースがあれば、上記空きスペースに設けてもよい。
さらに、第１開口部２ｊｍと第２開口部２ｊｎの開口の大きさについても、第１開口部２ｊｍの方が第２開口部２ｊｎより小さいことに限定されるものではない。例えば、第１領域２ｊｅにおいて、第２開口部２ｊｎより大きな開口の第１開口部２ｊｍを設ける空きスペースがある場合には、上記大きな開口の第１開口部２ｊｍを第１領域２ｊｅに設けてもよいことは言うまでもない。また、第１開口部２ｊｍと第２開口部２ｊｎは、同じ大きさの開口部であってもよい。すなわち、第１開口部２ｊｍと第２開口部２ｊｎの大きさの関係は、様々である。
なお、第１開口部２ｊｍや第２開口部２ｊｎは、それらの上層の第２絶縁層２ｈの表面または内部を露出させるような開口であり、基板内部で発生するアウトガスを上記開口から逃がすことができるが、通常のスルーホールとは構造が異なっている。例えば、図１５のＱ部に示すスルーホール２ｊｊは、最下層の配線パターンと最上層の配線パターンとを電気的に接続するスルーホール配線であるが、そのため、孔の内壁面に導体パターン２ｐが形成されており、例えば、第２絶縁層２ｈの表面または内部を露出させるような開口とはなっていない。すなわち、第２絶縁層２ｈが導体パターン２ｐによって囲まれた状態であるため、スルーホール２ｊｊでは、第２絶縁層２ｈ等で発生したアウトガスを基板外部に逃がすことができない。
ただし、通常のスルーホールとは異なり、内壁に導体パターン２ｐが形成されておらず、絶縁層の表面または内部を露出させることが可能な孔（窪みやスリット等も含む）であれば、本実施の形態の開口部として配置してもよい。
＜配線基板の製造方法＞
図１８〜図２０を用いて４層の配線層を有する配線基板２の製造方法について説明する。図１８、図１９および図２０は、図１に示す半導体装置の配線基板の組立て手順の一例を示すフロー図および断面図である。
まず、図１８のステップＳ１に示す銅箔形成を行う。ここでは、例えば、電解銅箔製法を用いて銅箔の形成を行う。すなわち、硫酸銅溶液１２を用いてドラム電極（陰極）１３に電解銅箔２ｑを形成する。電解銅箔製法は、硫酸銅溶液１２の電解反応によりドラム状の陰極（ドラム電極１３）の表面に銅を析出させ、所望の厚さになったら巻き取ることで銅箔を製造するものである。その際、銅箔のドラム側は平滑な表面（平坦度が良い面）になるが、外側（硫酸銅溶液側）は、銅箔の成長に伴って凹凸２ｎが大きくなり、表面は粗い（平坦度が悪い）状態となる。
上記銅箔形成の後、ステップＳ２に示す銅張積層板形成を行う。ここでは、粗度の大きな面を絶縁層側にしてコア層となる絶縁層である第１絶縁層２ｆの上下面に銅箔（電解銅箔２ｑ）を貼る。
上記銅張積層板形成の後、ステップＳ３に示すレジスト形成（露光／現像）を行う。すなわち、レジスト膜をマスクとして銅箔（電解銅箔２ｑ）に所望のパターンを露光・現像する。
上記レジスト形成後、ステップＳ４に示すエッチングを行う。すなわち、銅箔（電解銅箔２ｑ）をエッチングし、銅箔（電解銅箔２ｑ）に所望のパターンを形成する。
上記エッチング後、ステップＳ５に示す積層を行う。すなわち、上下面に配線パターン（第１配線層２ｋ、第１配線層２ｉ）が形成された第１絶縁層２ｆに対して、さらに上下面に第２絶縁層２ｇおよび第２絶縁層２ｈをブロック２２で加圧して貼り付ける。この時、第２絶縁層２ｇの上層には第２配線層２ｍが貼り付けられており、一方、第２絶縁層２ｈの下層には第２配線層２ｊが、それぞれ粗度が大きい面を絶縁層側にして貼り付けられている。
上記積層後、図１９のステップＳ６に示すスルーホール加工を行う。ここでは、例えば、ドリル１４を用いて所望の位置に複数の貫通孔２ｒを形成する。なお、貫通孔２ｒの形成は、レーザーによって行うことも可能である。
上記スルーホール加工後、ステップＳ７に示すスルーホールめっき形成を行う。すなわち、各スルーホールの内壁に銅めっき２ｓを形成し、最上層の第２配線層２ｍと最下層の第２配線層２ｊとを銅めっき２ｓで繋ぐ。
上記スルーホールめっき形成を実施した後、ステップＳ８に示すレジスト形成・露光現像・エッチングを行う。すなわち、最上層の第２配線層２ｍおよび最下層の第２配線層２ｊのそれぞれにレジスト形成・露光現像・エッチングを行って所望の配線パターンを形成する。
上記レジスト形成・露光現像・エッチングを実施した後、図２０のステップＳ９に示すソルダレジスト塗布を行う。すなわち、最上層の第２配線層２ｍの上層にソルダレジスト膜２ｄを形成し、一方、最下層の第２配線層２ｊの下層にソルダレジスト膜２ｅを形成し、さらにスルーホール２ｊｊ内にソルダレジスト２ｔを形成する。
上記ソルダレジスト塗布後、ステップＳ１０に示す露光・現像を行う。ここでは、上層のソルダレジスト膜２ｄと下層のソルダレジスト膜２ｅに対して露光および現像を行って所望の各ソルダレジスト膜に所望のパターンを形成する。
上記露光・現像を行った後、ステップＳ１１に示す表面処理を行う。ここでは、上面側に露出するボンディングリード２ｃや下面側に露出するランド２ｊｇに表面処理、すなわち、Ｎｉ／Ａｕめっき２ｕを形成する。これにより、４層の配線層を有した配線基板２の完成となる。図２０の配線基板２においても、第２配線層２ｍ（Ｌ１）の下面２ｍｂ（図１５参照）、第１配線層２ｋ（Ｌ２）の下面２ｋｂ（図１５参照）、第１配線層２ｉ（Ｌ３）の上面２ｉａ（図１５参照）および第２配線層２ｊ（Ｌ４）の上面２ｊａ（図１５参照）のそれぞれには、銅箔形成工程によって凹凸２ｎが形成されており、絶縁層との密着度が高くなっている。ただし、第１配線層２ｋ（Ｌ２）の上面２ｋａ（図１５参照）および第１配線層２ｉ（Ｌ３）の下面２ｉｂ（図１５参照）のそれぞれは、平坦度が高いため、粗度が大きい面に比べて絶縁層との密着度が低い状態であり、図１３に示すような剥離３４が置き易い状態となっている。
＜半導体装置の製造方法＞
次に、図２１〜図２４を用いて本実施の形態のＢＧＡ９の製造方法について説明する。図２１〜図２４は、それぞれ図１の半導体装置の組立て手順を示すフロー図および断面図である。
本実施の形態では、複数の半導体装置領域を有する多数個取り基板１０を用いて組み立てを行う、所謂、ＭＡＰ（Mold Array Package）方式でＢＧＡ９を組み立てる場合を説明する。
まず、図２１に示すステップＳ２１のウエハ準備を行う。
上記ウエハ準備後、ステップＳ２２に示すダイシングを行う。ここでは、ウエハリング１６に保持された半導体ウエハ１５を、ダイシングブレード１７によって個片化して良品の半導体チップ１を取得する。
上記ダイシング後、ステップＳ２３に示すダイボンディングを行う。ここでは、多数個取り基板１０のそれぞれのチップ領域に、例えば、多点式のノズル１８を用いて、樹脂ペースト材等のダイボンド材６を基板上に塗布し、そしてこのダイボンド材６を介して半導体チップ１を基板上に搭載する。
上記ダイボンディング後、図２２のステップＳ２４に示すワイヤボンディングを行う。ここでは、金属製のワイヤ７を用いて半導体チップ１の電極パッド１ｃと配線基板２（多数個取り基板１０）のボンディングリード２ｃとを電気的に接続する。
上記ワイヤボンディングを行った後、ステップＳ２５の樹脂モールディングを行う。すなわち、多数個取り基板１０上において、半導体チップ１と複数のワイヤ７とを封止用樹脂によって封止し、多数個取り基板１０上に一括封止体８を形成する。
上記樹脂モールディング終了後、図２３のステップＳ２６に示すレーザーマーキングを行う。すなわち、樹脂モールディングによって形成された一括封止体８の表面にレーザーを照射して所望のマーク１９を付す。
上記レーザーマーキング終了後、ステップＳ２７に示すバンプ形成を行う。ここでは、多数個取り基板１０（配線基板２）の下面側に複数の半田ボール５を搭載する。
上記バンプ形成終了後、図２４のステップＳ２８の個片化を行う。すなわち、樹脂モールディングによって形成された図２４に示す一括封止体８と多数個取り基板１０とを、ダイシングブレード１７によって一緒に切断して個片化し、さらに、ステップＳ２９に示すテストを行って図２４に示すＢＧＡ９の組み立て完了となる。
＜半導体装置の実装構造（モジュール）＞
図２５は図１に示す半導体装置の実装構造の一例を示す断面図である。
組み立てられたＢＧＡ９を実装基板であるマザーボード１１に実装する。その際、リフローによって半田ボール５を溶融し、外部端子である半田ボール５とマザーボード１１の上面１１ｃ上に形成されたバンプ用電極１１ａとを電気的に接続する。一方、ＢＧＡ９の中央部に配置された放熱用の半田ボール５（サーマルボール）と、マザーボード１１の放熱用パターン１１ｂとを電気的に接続する。
本実施の形態のＢＧＡ９では、リフロー時に配線基板２が加熱されて基板内部でアウトガスが発生した際にも、配線基板２には、最下層の配線層には第１開口部２ｊｍや第２開口部２ｊｎ（図１７参照）が設けられているため、この第１開口部２ｊｍや第２開口部２ｊｎを介してアウトガスを基板の下層側から抜くことができる。
したがって、基板内部で局所的に圧力が高くなることを低減することができ、その結果、図１３に示すような下層側の配線層Ｌ３とその直下の絶縁層３３との間において、配線層Ｌ３の剥離（クラック）３４が起こることを防止することができる。
これにより、モジュールとしての信頼性も向上させることができる。
＜第１変形例＞
図２６は図１の半導体装置の配線基板における最下層の配線層の配線パターンと半導体チップの位置関係の第１変形例を示す部分平面図、図２７は図１の半導体装置の配線基板における最下層の配線層の配線パターンと半導体チップの位置関係の第１変形例を示す部分平面図、図２８は図１の半導体装置の配線基板における最下層の配線層の裏面側の配線パターンの第１変形例を示す部分平面図である。
図２６は、第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃにおいて、半導体チップ１の領域が第１領域（サーマルボール領域）２ｊｅより大きい場合を示すものである。また、図２７は、半導体チップ１の領域が第１パターン２ｊｃに対してずれて搭載された構造を示すものである。
図２６に示す構造や図２７に示す構造においても、第１領域２ｊｅに複数の第１開口部２ｊｍが形成され、かつ第１領域２ｊｅの外側の第２領域２ｊｆに複数の第２開口部２ｊｎが形成されているため、基板加熱時に発生した基板内部で発生したアウトガスを、第１開口部２ｊｍや第２開口部２ｊｎを介して基板の下層側から外部に抜くことができる。
その結果、図１３に示すような下層側の配線層Ｌ３とその直下の絶縁層３３との間において、配線層Ｌ３の剥離（クラック）３４が起こることを防止することができ、ＢＧＡ９の信頼性を向上させることができる。
図２８に示す構造は、第２配線層２ｊ（Ｌ４）において、第１パターン２ｊｃ以外（チップ領域外）にも、第２パターン２ｊｄとは異なる複数の第３パターン２ｖが設けられている場合を示している。第３パターン２ｖは、複数のランド２ｊｇを有しており、例えば、電源パターン、ＧＮＤパターン、放熱プレーン、放熱パターン等として使用することも出来る。これらのパターンには、図４に示すようなＬ１の配線層のボンディングリード２ｃや、Ｌ２の配線層のパターンおよびＬ３の配線層のパターン等に接続されるスルーホール２ｊｋが設けられており、かつこれらの第３パターン２ｖの中には、第１開口部２ｊｍを設けたものもある。また、第２開口部２ｊｎを設けた第３パターン２ｖもある。
このように第３パターン２ｖに第１開口部２ｊｍ及び第２開口部２ｊｎを設けたことで、基板内部で発生したアウトガスを、第１開口部２ｊｍ及び第２開口部２ｊｎから外部に抜くことができる。
その結果、ＢＧＡ９の信頼性を向上させることができる。
＜第２変形例＞
図２９は図１に示す半導体装置の配線基板における上から２番目の配線層（Ｌ２）の配線パターンの第２変形例を示す平面図、図３０は図１に示す半導体装置の配線基板における上から３番目の配線層（Ｌ３）の配線パターンの第２変形例を示す平面図である。
図２９に示す構造では、第１配線層２ｋ（Ｌ２）が、分割されたパターンではなく、１種類のパターンから成る場合を示しており、同様に、図３０に示す構造では、第１配線層２ｉ（Ｌ３）が、分割されたパターンではなく、１種類のパターンから成る場合を示している。
この場合、図３０の第１配線層２ｉ（Ｌ３）の配線パターンの面積が、図９に示す第２配線層２ｊ（Ｌ４）の配線パターン（第１パターン２ｊｃ）の面積より大きいため、基板内部で発生するアウトガスがさらに抜けにくくなる。
したがって、本実施の形態のＢＧＡ９のように配線基板２の第２配線層２ｊ（Ｌ４）に第１開口部２ｊｍや第２開口部２ｊｎを設けることで、基板内部で発生したアウトガスを、第１開口部２ｊｍや第２開口部２ｊｎから外部に抜くことができ、その結果、ＢＧＡ９の信頼性を向上させることができる。
なお、第１配線層２ｉ（Ｌ３）が１つのパターンからではなく、仮に２つ以上のパターンからなる場合であっても、その何れかのパターンが第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃより大きい場合には、アウトガスが抜けにくい。したがって、この場合にも、上記同様、配線基板２の第２配線層２ｊ（Ｌ４）に第１開口部２ｊｍや第２開口部２ｊｎを設けることにより、基板内部で発生したアウトガスを、第１開口部２ｊｍや第２開口部２ｊｎから外部に抜くことができる。
＜第３変形例＞
図３１は実施の形態の第３変形例の半導体装置の構造を示す断面図である。
図３１に示すＢＧＡ２０は、個片モールディングを採用して組み立てられた半導体装置である。すなわち、一括モールドとは異なり、各半導体装置に対応したキャビティによって形成された封止体４を有するものである。したがって、ＢＧＡ２０は、その配線基板２の上面２ａの周縁部が露出した構造の半導体装置である。
このようなＢＧＡ２０においても、配線基板２の第２配線層２ｊ（Ｌ４）に第１開口部２ｊｍや第２開口部２ｊｎ（図１７参照）を設けることで、基板内部で発生したアウトガスを、第１開口部２ｊｍや第２開口部２ｊｎから外部に抜くことができ、その結果、ＢＧＡ２０の信頼性を向上させることができる。
また、半導体チップ１と基板のボンディングリード２ｃとの電気的な接続が、ワイヤ７ではなく、バンプ電極によって行われるフリップチップ構造の半導体装置においても、配線基板２の第２配線層２ｊ（Ｌ４）に第１開口部２ｊｍや第２開口部２ｊｎを設けることで、基板内部で発生したアウトガスを、第１開口部２ｊｍや第２開口部２ｊｎから外部に抜くことができる。
その結果、フリップチップ構造の半導体装置においても、その信頼性を向上させることができる。
＜第４変形例＞
図３２は図１の半導体装置の配線基板における最上層の配線層の配線パターンの第４変形例を示す平面図、図３３は図３２のＡ−Ａ線に沿って切断した半導体装置の構造の第４変形例を示す断面図である。
図３２に示す配線層は、最上層の第２配線層２ｍ（Ｌ１）の第１パターン２ｍｃがＧＮＤ／電源パターンを示すものである。
図３３に示すボンディングリード２ｃは、ワイヤ７を介して半導体チップ１と電気的に接続されている。
図３２のＸ部に示すように、最上層の第２配線層２ｍ（Ｌ１）のパターンにおいて、第１パターン２ｍｃと、ボンディングリード２ｃと接続されたスルーホール２ｍｅとが配線２ｙを介して電気的に接続されている。言い換えれば、ボンディングリード２ｃと第１パターン２ｍｃとが電気的に接続されている。
また、図３３に示すように、最上層の第２配線層２ｍ（Ｌ１）の第１パターン２ｍｃは、最上層の第２配線層２ｍ（Ｌ１）のスルーホール２ｍｆ及び最下層の第２配線層２ｊ（Ｌ４）のスルーホール２ｊｊを介して、最下層の第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃと接続されている。言い換えれば、最上層の第２配線層２ｍ（Ｌ１）の第１パターン２ｍｃは、最下層の第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃと電気的に接続されている。
また、図３３に示すように、最上層の第２配線層２ｍ（Ｌ１）のボンディングリード２ｃは、最上層の第２配線層２ｍ（Ｌ１）のスルーホール２ｍｅ及び最下層の第２配線層２ｊ（Ｌ４）のスルーホール２ｊｋを介して、図９に示す最下層の第２配線層２ｊ（Ｌ４）の第２パターン２ｊｄと接続されている。また、第１変形例の図２８の場合には、図３３の最上層の第２配線層２ｍ（Ｌ１）のボンディングリード２ｃは、最上層の第２配線層２ｍ（Ｌ１）のスルーホール２ｍｅ及び最下層の第２配線層２ｊ（Ｌ４）のスルーホール２ｊｋを介して、図２８に示す最下層の第２配線層２ｊ（Ｌ４）の第３パターン２ｖと接続されている。言い換えれば、最上層の第２配線層２ｍ（Ｌ１）のボンディングリード２ｃは、最下層の第２配線層２ｊ（Ｌ４）の第２パターン２ｊｄ、又は最下層の第２配線層２ｊ（Ｌ４）の第３パターン２ｖと電気的に接続されている。
これにより、ボンディングリード２ｃが、ＧＮＤの場合、最上層の第２配線層２ｍ（Ｌ１）の第１パターン２ｍｃ、最下層の第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃ、最下層の第２配線層２ｊ（Ｌ４）の第２パターン２ｊｄ、がＧＮＤパターンになる。また、第１変形例の図２８の場合には、最下層の第２配線層２ｊ（Ｌ４）の第３パターン２ｖもＧＮＤパターンになる。同様に、ボンディングリード２ｃが、電源の場合、最上層の第２配線層２ｍ（Ｌ１）の第１パターン２ｍｃ、最下層の第２配線層２ｊ（Ｌ４）の第１パターン２ｊｃ、最下層の第２配線層２ｊ（Ｌ４）の第２パターン２ｊｄが電源パターンになる。また、第１変形例の図２８の場合には、最下層の第２配線層２ｊ（Ｌ４）の第３パターン２ｖも電源パターンになる。
そして、このような配線基板２においても、第２配線層２ｊ（Ｌ４）に第１開口部２ｊｍや第２開口部２ｊｎを設けることで、基板内部で発生したアウトガスを、第１開口部２ｊｍや第２開口部２ｊｎから外部に抜くことができる。
＜第５変形例＞
図３４は実施の形態の第５変形例の配線基板の組立て手順を示すフロー図および断面図であり、図３４では、３層の配線層を有する配線基板２１の製造方法を示している。ただし、図３４においては、４層の配線層を有する配線基板２と同様の工程については、図示を省略している。
まず、図３４のステップＳ３１に示す銅箔形成を行う。ここでは、４層の配線層の場合と同様に、例えば、電解銅箔製法を用いて銅箔の形成を行う。すなわち、図１８に示す硫酸銅溶液１２を用いてドラム電極（陰極）１３に電解銅箔２ｑを形成する。
上記銅箔形成の後、ステップＳ３２に示す銅張積層板形成を行う。ここでは、図１８に示す工程と同様に、粗化処理された面を絶縁層側にしてコア層となる絶縁層である第１絶縁層２ｆの上下面に銅箔を貼る。
上記銅張積層板形成の後、レジスト形成（露光／現像）とエッチングを図１８に示す方法と同様に行う。
上記レジスト形成およびエッチング後、ステップＳ３５に示す積層を行う。すなわち、上下面に上記銅箔による配線パターン（上側第１配線層２１ａ、下側第１配線層２１ｂ）が形成された第１絶縁層２ｆに対して、さらにその下面２１ｂｂに第２絶縁層２ｈをブロック２２で加圧して貼り付ける。この時、第２絶縁層２ｈの下層（下面２ｈｂ）には第２配線層２ｊが、粗度が大きい面を第２配線層２ｊ側にして貼り付けられている。
上記積層後は、４層の配線層の配線基板２と同様の組立てにより、３層の配線基板２１を組み立てる。
図３４の配線基板２１においても、上側第１配線層２１ａ（Ｌ１、第１配線層２ｋ）の下面２１ａａ、下側第１配線層２１ｂ（Ｌ２、第１配線層２ｉ）の上面２１ｂａ、第２配線層２ｊ（Ｌ３）の上面２ｊａのそれぞれには、銅箔形成工程によって凹凸２ｎが形成されており、絶縁層との密着度が高くなっている。しかしながら、下側第１配線層２１ｂ（Ｌ２）の下面２１ｂｂは、平坦度が高いため、粗度が大きい面に比べて絶縁層との密着度が低い状態であり、図１３に示すような剥離３４が発生し易い状態となっている。
したがって、３層の配線層を有する配線基板２１においても、最下層の第２配線層２ｊ（Ｌ３）に第１開口部２ｊｍや第２開口部２ｊｎを設けることで、基板内部で発生したアウトガスを、第１開口部２ｊｍや第２開口部２ｊｎから外部に抜くことができる。
＜比較検討例＞
図３５は比較検討例の半導体装置の配線基板におけるＳＭＤ構造を示す部分断面図、図３６は図３５に示すＳＭＤ構造を示す部分平面図、図３７は比較検討例の半導体装置の配線基板におけるＮＳＭＤ構造を示す部分断面図、図３８は図３７に示すＮＳＭＤ構造を示す部分平面図である。
図３５は、本実施の形態のＢＧＡ９で採用したランド２ｊｇと半田ボール５の接続構造を示しており、図３６は図３５のランド２ｊｇの平面構造を示すものである。
図３５および図３６に示すランド構造は、ＳＭＤ（Solder Mask Defined)構造である。ＳＭＤ構造は、複数のランド２ｊｇのそれぞれの周縁部が、ソルダレジスト膜（第２保護膜）２ｅによって覆われているものであり、したがって、平面視において、ランド２ｊｇの下地絶縁層が見えていない構造である。このような構造のランド２ｊｇに対して、複数の半田ボール５の各々が、複数のランド２ｊｇの各々と、ランド２ｊｇそれぞれの周縁部上のソルダレジスト膜２ｅとに接合するように設けられている。ランド２ｊｇ上には、Ｎｉ／Ａｕめっき２ｕが形成されている。
上述のＳＭＤ構造のランド２ｊｇは、ランド２ｊｇの周縁部がソルダレジスト膜２ｅで覆われているため、基板内部で発生したアウトガスが逃げ難い構造であるが、ランド２ｊｇが剥がれにくく配線基板２の信頼性は高いという特徴を有している。
一方、図３７は、本願発明者が比較検討したランド２ｘと半田ボール５の接続構造を示しており、図３８は図３７のランド２ｘの平面構造を示すものである。すなわち、図３７および図３８に示すランド構造は、ＮＳＭＤ（Non Solder Mask Defined)構造である。ＮＳＭＤ構造は、複数のランド２ｘのそれぞれが、ソルダレジスト膜（第２保護膜）２ｅによって覆われておらず、ランド２ｘ全体が露出した構造である。ランド２ｘ上には、Ｎｉ／Ａｕめっき２ｕが形成されている。さらに、平面視において、ランド２ｘの下地絶縁層（第２絶縁層２ｈ）が見える（露出した）構造である。このような構造のランド２ｘに対して、複数の半田ボール５の各々が、複数のランド２ｘの各々と接続するように設けられている。
上述のＮＳＭＤ構造のランド２ｘは、上記のようにランド２ｘの下地絶縁層（第２絶縁層２ｈ）が見える（露出した）構造であるため、基板内部で発生したアウトガスが逃げ易い構造である。さらに、半田ボール５とランド２ｘの接続面積が増えるため、半田の接続強度を高くすることができ、半田接続部の寿命を長くすることができる。しかしながら、半田の接続強度が高いため、外から半田ボール５に衝撃が加えられた際に、ランド２ｘが基板から剥離するという問題が起こり易く、基板の信頼性がＳＭＤ構造に比べて低いという特徴を有している。
本実施の形態の半導体装置において、ランド構造をＮＳＭＤ構造とすると、ガス抜けの観点から配線層と絶縁層の剥離に対する効果は得ることができる。ただし、耐衝撃性を考慮すると、ＳＭＤ構造を採用することが好ましく、その場合には、基板および半導体装置の信頼性を高くすることができる。
＜その他の変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
上記実施の形態および変形例では、最下層の第１パターンに複数のサーマルボールが設けられている場合を説明したが、上記サーマルボールは、必ずしも設けられていなくてもよい。
また、上記実施の形態および変形例では、配線基板２がコア有り基板の場合を説明したが、配線基板２は、コアレス基板であってもよい。すなわち、コアレス基板においても、絶縁層に銅箔を貼り付けて基板を形成するため、粗化処理された面の密着度は高く、その両側（もしくは片側（３層基板の場合））に貼り付ける絶縁層との密着度は低く、特に、最下層の配線層で剥離が発生し易いためである。
また、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
１ 半導体チップ
２ 配線基板
２ｃ ボンディングリード
２ｄ ソルダレジスト膜（第１保護膜）
２ｄａ 上面（第１面）
２ｅ ソルダレジスト膜（第２保護膜）
２ｆ 第１絶縁層
２ｆａ 上面（第１面）
２ｆｂ 下面（第２面）
２ｇ 第２絶縁層
２ｇａ 上面（第１面）
２ｈ 第２絶縁層
２ｈｂ 下面（第１面）
２ｉ 第１配線層
２ｉａ 上面（第２面）
２ｉｂ 下面（第１面）
２ｉｃ 第１パターン
２ｉｄ 第２パターン
２ｊ 第２配線層
２ｊａ 上面
２ｊｂ 下面（第１面）
２ｊｃ 第１パターン
２ｊｄ 第２パターン
２ｊｅ 第１領域
２ｊｆ 第２領域
２ｊｇ ランド
２ｊｈ 第１ランド
２ｊｉ 第２ランド
２ｊｊ スルーホール
２ｊｋ スルーホール
２ｊｍ 第１開口部（開口部）
２ｊｎ 第２開口部（開口部）
２ｋ 第１配線層
２ｋａ 上面（第１面）
２ｋｃ 第１パターン
２ｋｄ 第２パターン
２ｍ 第２配線層
４ 封止体
５ 半田ボール（外部端子）
７ ワイヤ
９ ＢＧＡ（半導体装置）

Claims (8)

  1. 第１絶縁層、前記第１絶縁層の第１面側を覆う第１保護膜、前記第１絶縁層の前記第１面とは反対側の第２面に接合された第１配線層、前記第１配線層の第１面に接合された第２絶縁層、前記第２絶縁層の第１面に接合された第２配線層、および前記第２配線層の第１面を覆う第２保護膜、を有する配線基板と、
    接着剤を介して前記第１保護膜の第１面に固定された半導体チップと、
    を含み、
    前記第１配線層の前記第１面とは反対側の第２面の平坦度は、前記第１配線層の前記第１面の平坦度よりも低く、
    前記第１配線層は、第１パターンを有し、
    前記第２配線層は、第１パターンと、複数の第２パターンと、を有し、
    前記第２配線層に設けられた前記第１パターンは、前記第１配線層に設けられた前記第１パターンと重なる位置に設けられており、
    平面視において、前記第２配線層に設けられた前記第１パターンの面積は、前記第２配線層に設けられた前記複数の第２パターンの総面積よりも大きく、
    前記第２配線層に設けられた前記第１パターンには、前記第２絶縁層の一部を露出する開口部が形成されており、
    前記開口部は、平面視において前記開口部の内側に導体パターンを含んでおらず、
    平面視において、前記第２配線層に設けられた前記第１パターンの面積は、前記半導体チップの面積よりも大きく、
    透過平面視において、前記半導体チップは、前記第２配線層に設けられた前記第１パターンの内側に位置しており、
    前記第２配線層の前記第１パターンは、前記第２保護膜から露出する複数のランドを有し、
    前記複数の各々のランド上に形成された複数の半田ボールを有し、
    前記第２配線層の前記第１パターンの前記複数のランドは、互いに隣り合うように配置された第１ランドおよび第２ランドを有し、
    前記第１ランドと前記第２ランドとの間には、前記第２絶縁層の一部を露出する第１開口部が形成されており、
    前記第２配線層の前記第１パターンは、前記複数のランドが形成された第１領域と、前記第１領域の外側に位置する第２領域と、を有し、
    前記開口部は、前記第１開口部と、前記第１開口部とは異なる第２開口部と、を含み、
    前記第１開口部は、前記第１領域に配置され、かつ、前記第２開口部は、前記第２領域に配置され、
    前記第１開口部の幅は、前記第２開口部の幅より狭い、半導体装置。
  2. 請求項１に記載の半導体装置において、
    透過平面視において、前記第２配線層に設けられた前記第１パターンは、前記第１配線層の前記第１パターンの内側に配置されている、半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第２配線層の前記複数の各々の第２パターンは、前記第２保護膜から露出する複数のランドを有し、前記複数の各々のランド上に形成された複数の半田ボールを有する、半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記複数の各々のランドの周縁部は、前記第２保護膜によって覆われ、前記複数の半田ボールの各々は、前記複数の各々のランドと、前記複数の各々のランドの周縁部上の前記第２保護膜とに接合するように設けられている、半導体装置。
  5. 第１絶縁層、前記第１絶縁層の第１面側に位置する第１保護膜、前記第１絶縁層の前記第１面とは反対側の第２面に貼り付けられた第１配線層、前記第１配線層の第１面に貼り付けられた第２絶縁層、前記第２絶縁層の第１面に貼り付けられた第２配線層、および前記第２配線層の前記第１面を覆う第２保護膜、を有する配線基板と、
    ダイボンド材を介して前記第１保護膜の第１面に搭載された半導体チップと、
    前記半導体チップおよび前記配線基板の前記第１保護膜の前記第１面を封止する封止体と、
    を含み、
    前記第１配線層の前記第１面とは反対側の第２面の平坦度は、前記第１配線層の前記第１面の平坦度よりも低く、
    前記第１配線層は、第１パターンを有し、
    前記第２配線層は、第１パターンと、複数の第２パターンと、を有し、
    透過平面視において、前記第２配線層に設けられた前記第１パターンは、前記第１配線層に設けられた前記第１パターンと重なる位置に設けられており、
    平面視において、前記第２配線層に設けられた前記第１パターンの総面積は、前記第２配線層に設けられた前記複数の第２パターンの総面積よりも大きく、
    前記第２配線層に設けられた前記第１パターンには、前記第２絶縁層の表面を露出する開口部が形成されており、
    前記開口部は、平面視において前記開口部の内側に導体パターンを含んでおらず、
    前記第２配線層の前記第１パターンは、前記第２保護膜から露出する複数のランドを有し、
    前記第２配線層の前記第１パターンの前記複数のランドは、互いに隣り合うように配置された第１ランドおよび第２ランドを有し、
    前記第１ランドと前記第２ランドとの間には、前記第２絶縁層の一部を露出する第１開口部が形成されており、
    前記第２配線層の前記第１パターンは、前記複数のランドが形成された第１領域と、前記第１領域の外側に位置する第２領域と、を有し、
    前記開口部は、前記第１開口部と、前記第１開口部とは異なる第２開口部と、を含み、
    前記第１開口部は、前記第１領域に配置され、かつ、前記第２開口部は、前記第２領域に配置され、
    前記第１開口部の幅は、前記第２開口部の幅より狭い、半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記複数のランドそれぞれの周縁部は、前記第２保護膜によって覆われ、複数の半田ボールのそれぞれが、前記複数の各々のランドと、前記複数の各々のランドの周縁部上の前記第２保護膜とに接合するように設けられている、半導体装置。
  7. 請求項５に記載の半導体装置において、
    平面視において、前記第２配線層に設けられた前記第１パターンの面積は、前記半導体チップの面積よりも大きい、半導体装置。
  8. 請求項５に記載の半導体装置において、
    透過平面視において、前記第２配線層に設けられた前記第１パターンは、前記第１配線層の前記第１パターンの内側に配置されている、半導体装置。
JP2017526799A 2015-07-03 2015-07-03 半導体装置 Active JP6439046B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/069294 WO2017006391A1 (ja) 2015-07-03 2015-07-03 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017006391A1 JPWO2017006391A1 (ja) 2017-10-19
JP6439046B2 true JP6439046B2 (ja) 2018-12-19

Family

ID=57685256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017526799A Active JP6439046B2 (ja) 2015-07-03 2015-07-03 半導体装置

Country Status (7)

Country Link
US (1) US10134665B2 (ja)
EP (1) EP3319120A1 (ja)
JP (1) JP6439046B2 (ja)
KR (1) KR20180022628A (ja)
CN (1) CN107210267B (ja)
HK (1) HK1244353A1 (ja)
WO (1) WO2017006391A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180098009A (ko) * 2017-02-24 2018-09-03 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
WO2020230778A1 (ja) * 2019-05-15 2020-11-19 株式会社村田製作所 樹脂多層基板及び電子部品
JP7331521B2 (ja) * 2019-07-24 2023-08-23 Tdk株式会社 電子部品内蔵基板
JPWO2022202487A1 (ja) * 2021-03-25 2022-09-29

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104350A (ja) 1992-09-21 1994-04-15 Toshiba Corp 多層配線基板
JP3260941B2 (ja) 1993-06-18 2002-02-25 株式会社日立製作所 多層配線基板および多層配線基板の製造方法
JPH09153679A (ja) * 1995-11-30 1997-06-10 Kyocera Corp 積層ガラスセラミック回路基板
JPH10303334A (ja) 1997-04-28 1998-11-13 Sumitomo Kinzoku Electro Device:Kk プラスチック配線基板
WO2001011932A1 (fr) * 1999-08-06 2001-02-15 Ibiden Co., Ltd. Solution de galvanoplastie, procede de fabrication d'une carte imprimee multicouche au moyen de ladite solution, et carte imprimee multicouche
WO2001031984A1 (fr) * 1999-10-26 2001-05-03 Ibiden Co., Ltd. Panneau de cablage realise en carte imprimee multicouche et procede de production
JP3879461B2 (ja) 2001-09-05 2007-02-14 日立電線株式会社 配線基板及びその製造方法
KR101199285B1 (ko) * 2004-02-04 2012-11-12 이비덴 가부시키가이샤 다층프린트배선판
JP2005353835A (ja) * 2004-06-10 2005-12-22 Ngk Spark Plug Co Ltd 配線基板
JP2006147676A (ja) 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
JP4843538B2 (ja) 2007-03-22 2011-12-21 富士通株式会社 回路基板及びその製造方法
JP2011146513A (ja) 2010-01-14 2011-07-28 Renesas Electronics Corp 半導体装置
JP6081044B2 (ja) * 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
JP5970348B2 (ja) 2012-11-16 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2014123783A (ja) 2014-03-31 2014-07-03 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
CN107210267B (zh) 2020-06-02
KR20180022628A (ko) 2018-03-06
HK1244353A1 (zh) 2018-08-03
US10134665B2 (en) 2018-11-20
CN107210267A (zh) 2017-09-26
US20180090429A1 (en) 2018-03-29
JPWO2017006391A1 (ja) 2017-10-19
EP3319120A1 (en) 2018-05-09
WO2017006391A1 (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US9263374B2 (en) Semiconductor device and manufacturing method therefor
JP4651359B2 (ja) 半導体装置およびその製造方法
JP2006222164A (ja) 半導体装置及びその製造方法
JP2011146489A (ja) 半導体装置
JP2008166373A (ja) 半導体装置およびその製造方法
JP6439046B2 (ja) 半導体装置
JP2007095739A (ja) 半導体装置
JP2013236039A (ja) 半導体装置
US10304767B2 (en) Semiconductor device
JP2011066344A (ja) 半導体装置および電子装置
JP5405749B2 (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JP2000138317A (ja) 半導体装置及びその製造方法
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JP2011061175A (ja) 半田ボール及び半導体パッケージ
JP2005158777A (ja) 半導体装置及びその製造方法
TWI658557B (zh) 線路載板及其製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP2016046509A (ja) プリント配線板および半導体パッケージ
JP2000082760A (ja) 半導体装置
US11139228B2 (en) Semiconductor device
JP2011061055A (ja) 半導体装置の製造方法
JP2015173144A (ja) 配線基板とそれを用いた半導体装置
JP6105773B2 (ja) 半導体装置
JP4263211B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181018

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181119

R150 Certificate of patent or registration of utility model

Ref document number: 6439046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150