JP5970348B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5970348B2
JP5970348B2 JP2012252309A JP2012252309A JP5970348B2 JP 5970348 B2 JP5970348 B2 JP 5970348B2 JP 2012252309 A JP2012252309 A JP 2012252309A JP 2012252309 A JP2012252309 A JP 2012252309A JP 5970348 B2 JP5970348 B2 JP 5970348B2
Authority
JP
Japan
Prior art keywords
openings
region
conductor pattern
exposed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012252309A
Other languages
English (en)
Other versions
JP2014103152A (ja
Inventor
賢治 長澤
賢治 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012252309A priority Critical patent/JP5970348B2/ja
Priority to US14/081,585 priority patent/US9035472B2/en
Publication of JP2014103152A publication Critical patent/JP2014103152A/ja
Priority to US14/688,953 priority patent/US9331036B2/en
Application granted granted Critical
Publication of JP5970348B2 publication Critical patent/JP5970348B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体装置の技術に関し、例えば、半導体チップが搭載された配線基板の実装面に、複数の半田ボールが接合された導体パターンが形成されている半導体装置に適用して有効な技術に関するものである。
特開２００９−１１７８６２号公報（特許文献１）には、ＳＭＤ（Solder Mask Defined）構造と、ＮＳＭＤ（Non-Solder Mask Defined）構造を組み合わせた配線基板を有する半導体装置が記載されている。
また、特開２００９−１４７０５３号公報（特許文献２）には、ソルダレジストに設けた開口部の位置を、配線基板のコーナー部および外縁に向かって、ランドに対してシフトさせた半導体装置が記載されている。
また、特開２０１０−２４５４５５号公報（特許文献３）には、角部に配置されたランド（パッド）の周縁部のうち、基材の中心から遠い側がソルダレジストに覆われ、基材の中心から近い側がソルダレジストから露出された半導体装置が記載されている。
特開２００９−１１７８６２号公報 特開２００９−１４７０５３号公報 特開２０１０−２４５４５５号公報
本願発明者は、半導体装置の性能を向上させる技術を検討している。この一環として、半導体チップが搭載された配線基板の実装面に複数の外部端子を配置する、所謂、エリアアレイ型の半導体装置について検討を行った。
配線基板の実装面に形成された放熱用の導体パターンと実装基板の端子とを、例えば半田材などの導電性接続材を介して接続する場合、半導体装置の放熱性を向上させることができる。しかし、放熱用の導体パターンと実装基板の端子とを、単に半田材を介して接続するのみでは、半導体装置の信頼性の観点からの課題が存在することを本願発明者は見出した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、配線基板の実装面において、半導体チップと厚さ方向に重なる位置に導体パターンが設けられている。また、上記配線基板の上記実装面を覆う絶縁層には、上記導体パターンの複数個所が露出するように複数の開口部が設けられている。また、上記導体パターンには、複数の導体開口部が設けられている。また、上記複数の開口部のそれぞれの輪郭と、上記複数の導体開口部とが、平面視において重なっている。
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
実施の形態の半導体装置の斜視図である。 図１に示す半導体装置の下面図である。 図１に示す封止体を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。 図１のＡ−Ａ線に沿った断面図である。 図２に示す半田ボールを取り除いた状態を示す平面図である。 図５に示すソルダレジスト膜を取り除いた状態を示す平面図である。 図４に示す放熱用の導体パターンと実装基板の端子とを半田ボールを介して電気的に接続した状態を示す拡大断面図である。 図５に示す配線基板のうち、チップ搭載領域の裏側周辺を拡大して示す拡大平面図である。 図７に対する変形例を示す拡大断面図である。 図８に示すＢ部の拡大平面図である。 図１０に示す仮想直線に沿った拡大断面図である。 図１０に対する変形例を示す拡大平面図である。 図８に示す複数のランドのうちの一つを拡大して示す拡大平面図である。 図５に示す配線基板の実装面において、温度サイクル負荷が印加された時の応力分布を模式的に示す説明図である。 図１３に対する変形例を示す拡大平面図である。 図１０に対する他の変形例を示す拡大平面図である。 図１０に対する他の変形例を示す拡大平面図である。 図１１に示す開口部の周辺をさらに拡大した拡大断面図である。 図２に示す配線基板の実装面を示す平面図である。 図１〜図１９を用いて説明した半導体装置の組立工程のフローを示す説明図である。 図２０に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。 図８に示す配線基板の下面の中心を基準として図１０と同じ拡大平面を示す拡大平面図である。 図８に対する検討例を示す拡大平面図である。 図１１に対する検討例を示す拡大断面図であって、図２３に示す一つの開口部の断面に対応している。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、本願では、平面や側面という用語を用いるが、半導体チップの半導体素子形成面を基準面として、その基準面に平行な面を平面として記載する。また、平面に対して交差する面を側面として記載する。また、側面視において、離間して配置される二つの平面間を結ぶ方向を厚さ方向として記載する。
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面、または配線基板のチップ搭載面側の平面を上面、上面とは反対側に位置する面を下面として記載する。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
（実施の形態）
以下の実施の形態で説明する技術は、配線基板（インタポーザ基板）の実装面に、複数の外部電極パッドが行列状に配置されたエリアアレイ型の半導体装置に広く適用可能であるが、本実施の形態では、一例として、外部電極パッドに半田ボールが接合されたＢＧＡ（Ball Grid Array）型の半導体装置に適用した実施態様について説明する。図１は本実施の形態の半導体装置の斜視図、図２は、図１に示す半導体装置の下面図である。また、図３は、図１に示す封止体を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。また、図４は図１のＡ−Ａ線に沿った断面図である。また、図５は、図２に示す半田ボールを取り除いた状態を示す平面図である。また、図６は、図５に示すソルダレジスト膜を取り除いた状態を示す平面図である。
なお、図１〜図６では、見易さのため、端子数を少なくして８４個の外部端子数の例を示しているが、端子（例えば図４に示すボンディングリード３ｄ、ランド１０、半田ボール７）の数は、図１〜図６に示す態様には限定されない。例えば、ボンディングリード３ｄ、ランド１０、半田ボール７などの端子数が、それぞれ５０個〜５００個程度の半導体装置に適用することができる。また、図４では、コア層３ｅの上面と下面にそれぞれ配線層を形成した配線基板３を例示的に示しているが、配線層の数はこれに限定されず、２層よりも多い配線層構造にすることもできる。また、図５および図６では、図３に示す半導体チップと厚さ方向に重なる位置の境界を明示するため、半導体チップと厚さ方向に重なる領域（チップ裏領域）３ｂ１に二点鎖線を付して示している。
＜半導体装置＞
まず、本実施の形態の半導体装置１の構成の概要について、図１〜図６を用いて説明する。本実施の形態の半導体装置１は、半導体チップ２（図３、図４参照）、および半導体チップ２が搭載された配線基板３を有する。図４に示すように半導体チップ２は、配線基板３の上面（面、チップ搭載面）３ａ側に搭載され、封止体（樹脂体）４により覆われている。
封止体４は、上面（面）４ａ、上面４ａとは反対側に位置する下面（面）４ｂ（図４参照）、および上面４ａと下面４ｂの間に位置する側面４ｃを有し、平面視において四角形を成す。図１に示す例では、封止体４の平面積（上面４ａ側から平面視した時の面積）は配線基板３の平面積と同じであって、封止体４の側面４ｃは配線基板３の側面３ｃと連なっている。封止体４の平面寸法（平面視における寸法）は、例えば一辺の長さが１０ｍｍ〜２３ｍｍ程度の正方形を成す。また、封止体４の厚さ（高さ）、すなわち、図４に示す上面４ａから下面４ｂまでの距離は、例えば０．５ｍｍ〜１．２ｍｍ程度である。
また、図３および図４に示すように、配線基板３に搭載される半導体チップ２は、表面（主面、上面）２ａと、表面２ａとは反対側の裏面（主面、下面）２ｂ（図４参照）と、この表面２ａと裏面２ｂとの間に位置する側面２ｃ（図４参照）とを有し、平面視において四角形を成す。半導体チップ２の平面寸法は、例えば一辺の長さが４ｍｍ〜１２ｍｍ程度の長方形を成す。また、半導体チップ２の厚さ（高さ）は、例えば０．１ｍｍ〜０．４ｍｍ程度である。
半導体チップ２の表面２ａには、複数のパッド（電極パッド、チップ電極）ＰＤが形成されており、本実施の形態では、図３に示すように複数のパッドＰＤが表面２ａの各辺に沿って形成されている。また、図示は省略するが、半導体チップ２の主面（詳しくは、半導体チップ２の基材である半導体基板の半導体素子形成面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成される。そして、複数のパッドＰＤは、半導体チップ２の内部（詳しくは、表面２ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。
半導体チップ２（詳しくは、半導体チップ２の基材である半導体基板）は、例えばシリコン（Ｓｉ）から成る。また、表面２ａには、半導体チップ２の基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、例えばアルミニウム（Ａｌ）で構成する。
また、半導体チップ２は、配線基板３の上面３ａ上に搭載される。図３に示す例では、半導体チップ２は配線基板３の上面３ａの中央部に搭載される。また、図４に示すように、半導体チップ２は、裏面２ｂが配線基板３の上面３ａと対向した状態で、ダイボンド材（接着材）５を介して配線基板３に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）２ａの反対面（裏面２ｂ）をチップ搭載面（上面３ａ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。
ダイボンド材５は、半導体チップ２と配線基板３を接着固定する接着材であって、例えば、ＤＡＦ（Die Attach Film）と呼ばれる樹脂フィルム等を用いることができる。なお、ダイボンド材５は、ＤＡＦに限定されるものではなく、液状の接着材でもよい。ＤＡＦも液状の接着材も、エポキシ樹脂を主成分とするものを用いることが多い。また、半導体チップ２から配線基板３側に放熱させる放熱特性を向上させる場合には、ダイボンド材５に、例えば金属粒子など、樹脂成分よりも熱伝導率が高い粒子を混合させておくことが好ましい。
図４に示すように、配線基板３は、半導体チップ２が搭載された上面（面、第１主面、チップ搭載面）３ａ、上面３ａとは反対側の下面（面、第２主面、実装面）３ｂ、および上面３ａと下面３ｂの間に配置された複数の側面３ｃを有し、図２および図３に示すように平面視において四角形を成す。前記したように、図１に示す例では、配線基板３の平面積は封止体４の平面積と同じであって、配線基板３の平面寸法は、例えば一辺の長さが１０ｍｍ〜２３ｍｍ程度の正方形を成す。また、配線基板３の厚さ（高さ）、すなわち、図４に示す上面３ａから下面３ｂまでの距離は、例えば０．２ｍｍ〜０．６ｍｍ程度である。
また、配線基板３は、複数の配線層（図４に示す例では上面配線層および下面配線層の２層）を有する。各配線層間に配置されるコア層（絶縁層）３ｅは、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグによって構成されている。また、コア層３ｅの上面側には複数のボンディングリード３ｄが、コア層３ｅの下面側には複数のランド１０が、それぞれ形成され、複数の配線３ｒを介してボンディングリード３ｄとランド１０が電気的に接続される。
図３に示すように、配線基板３の上面３ａには、複数のボンディングリード（端子、チップ搭載面側端子、パッド、ボンディングパッド）３ｄが形成されている。複数のボンディングリード３ｄは、半導体チップ２が搭載されるチップ搭載領域の周囲に、半導体チップ２の各辺に沿って配置されている。詳しくは、配線基板３の上面３ａには、コア層（絶縁層）３ｅの上面側に形成された配線を覆うソルダレジスト膜（絶縁層）３ｆが形成され、ソルダレジスト膜３ｆに形成された開口部３ｆｋ１において、複数のボンディングリード３ｄが、ソルダレジスト膜３ｆから露出している。また、半導体チップ２の複数のパッドＰＤと、配線基板３の複数のボンディングリード３ｄは、複数のワイヤ（導電性部材）６を介してそれぞれ電気的に接続される。複数のワイヤ６は、例えば、金（Ａｕ）や銅（Ｃｕ）を主とする金属であることが多い。
なお、本実施の形態では、半導体チップ２をフェイスアップ実装方式で配線基板３上に搭載するので、複数のボンディングリード３ｄはチップ搭載領域の周囲に配置され、複数のワイヤ６が接合される。ただし、変形例として、フェイスダウン実装方式（フリップチップ接続方式）を適用する場合には、複数のボンディングリード３ｄは、チップ搭載領域内（パッドＰＤと対向する位置）に配置される。また、複数のボンディングリード３ｄは、図示しないバンプ電極などの導電性部材を介して複数のパッドＰＤと電気的に接続される。
また、図５に示すように、配線基板３の下面３ｂには、複数のランド（外部端子、電極パッド、外部電極パッド）１０が形成される。複数のランド１０は、行列状（マトリクス状、アレイ状）に配置されている。図４に示すように複数のランド１０は、配線基板３に形成された複数の配線３ｒを介して複数のボンディングリード３ｄと電気的に接続される。つまり、複数のランド１０のそれぞれは半導体チップ２と電気的に接続され、半導体チップ２と外部機器とを電気的に接続する外部端子である。このように外部端子を配線基板の実装面側に行列状に配置する半導体装置をエリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板３の実装面（下面３ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。
また、図６に示すように、配線基板３の下面３ｂには、ランド１０よりも平面積が大きい導体パターン（導体プレーン、ベタパターン）３ＰＬ１が形成されている。本実施の形態では、導体パターン３ＰＬ１は、半導体チップ２から伝達された熱を半導体装置１の外部に放出する放熱経路として設けられている。このため、図４に示すように、導体パターン３ＰＬ１は半導体チップ２と厚さ方向に重なる位置に配置されている。つまり、図６に示すように、導体パターン３ＰＬ１は、配線基板３の下面３ｂの中央部に配置されている。また、複数のランド１０は導体パターン３ＰＬ１の周囲に配置されている。導体パターン３ＰＬ１の詳細な構成は後述する。
配線基板３の導電路を構成するボンディングリード３ｄ、ランド１０および配線３ｒは、金属膜をパターニングすることにより形成され、例えば銅（Ｃｕ）を主体とする導電膜で構成されている。また、配線３ｒのうち、コア層３ｅの上面側と下面側を導通させる層間導体３ｔｈ（配線３ｒ、ビア配線、スルーホール配線）は、例えば貫通孔に金属膜を埋め込むことで形成され、例えば銅（Ｃｕ）を主体とする導電膜で構成されている。また、導体パターン３ＰＬ１は、複数のランド１０と同じ金属材料で構成されている。ここで、銅を主体とする導電膜には、銅単体、銅合金、あるいは、銅膜上に他の金属膜（例えばニッケル膜等）を積層した金属膜が含まれる。例えば、本実施の形態では、銅（Ｃｕ）から成る金属部材を基材としてこの基材の表面は、例えばニッケル（Ｎｉ）から成る金属膜に被覆されている。
また、図４に示すように、複数のランド１０は、配線基板３の下面３ｂを覆うソルダレジスト膜（絶縁層）３ｈからそれぞれ露出している。詳しくは、配線基板３の下面３ｂには、コア層３ｅの下面側を覆うソルダレジスト膜（絶縁層）３ｈが形成され、複数のランド１０の一部および導体パターン３ＰＬ１の一部は、ソルダレジスト膜３ｈに覆われている。また、ソルダレジスト膜３ｈには、複数の開口部３ｋ１および複数の開口部３ｋ２が形成されている。複数のランド１０のそれぞれは、ソルダレジスト膜３ｈに形成された複数の開口部３ｋ１においてソルダレジスト膜３ｈから露出している。また、複数の導体パターン３ＰＬ１の一部は、ソルダレジスト膜３ｈに形成された複数の開口部３ｋ２においてソルダレジスト膜３ｈから露出している。
また、本実施の形態では、複数の開口部３ｋ１のそれぞれにおいて、ランド１０のそれぞれに、半田ボール（半田）７が接合されている。また複数の開口部３ｋ２のそれぞれにおいて、導体パターン３ＰＬ１に半田ボール７が接合されている。つまり、半導体装置１は半田ボール７が行列状に配置されたＢＧＡ型の半導体装置である。半田ボール７は、半導体装置１を図示しない実装基板に実装する時に、実装基板側の端子と半導体装置１を電気的に接続する導電性接続材となる。半田ボール７は、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
＜配線基板の実装面の詳細＞
次に、図１〜図６に示す配線基板３の実装面側の詳細構造について説明する。図７は、図４に示す放熱用の導体パターンと実装基板の端子とを半田ボールを介して電気的に接続した状態を示す拡大断面図である。また、図８は、図５に示す配線基板のうち、チップ搭載領域の裏側周辺を拡大して示す拡大平面図である。また、図９は、図７に対する変形例を示す拡大断面図である。また、図１０は、図８に示すＢ部の拡大平面図である。また、図１１は、図１０に示す仮想直線に沿った拡大断面図である。また、図２３は図８に対する検討例を示す拡大平面図である。また、図２４は、図１１に対する検討例を示す拡大断面図であって、図２３に示す一つの開口部の断面に対応している。また、図１２は図１０に対する変形例を示す拡大平面図である。また、図１３は、図８に示す複数のランドのうちの一つを拡大して示す拡大平面図である。
なお、図８では、図３に示す半導体チップと厚さ方向に重なる位置の境界を明示するため、半導体チップと厚さ方向に重なる領域（チップ裏領域）３ｂ１に二点鎖線を付して示している。また、図８、図１０、図１１および図１２では、図８に示す領域３ｂ１の中心位置を明示するため、バツ印（×）を付して示している。また、図１０および図１２では、開口部３ｋ２の中心位置を明示するため、バツ印（×）を付して示している。また、図１０および図１２では、領域３ｂ１（図８参照）の中心３ｂｃ１と開口部３ｋ２の中心３ｂｃ２を通る仮想直線ＶＬ１を二点鎖線で示している。
図１〜図６に示す半導体装置１の実装態様としては、例えば図７に示すような実装基板（マザーボード）２０上に半導体装置１を搭載して使用する実施態様が考えられる。この場合、半導体装置１が備える複数のランド１０と実装基板２０の端子２１（電極端子２１ａ）とを、半田ボール７を介して電気的に接続することにより半導体チップ２に形成された回路と、実装基板２０に実装された図示しない外部機器とを電気的に接続することができる。
また、上記したように、本実施の形態では、半導体チップ２（図４参照）と厚さ方向に重なる位置に複数のランド１０のそれぞれよりも大きい平面積を有するように形成された導体パターン（導体プレーン、ベタパターン）３ＰＬ１が設けられている。この導体パターン３ＰＬ１は、ソルダレジスト膜３ｈやコア層３ｅよりも熱伝導率が高い導体材料で構成され、例えば、本実施の形態では、複数のランド１０と同じ金属材料で形成されている。
半導体装置１を実装基板２０に実装する際に、導体パターン３ＰＬ１と実装基板２０側の端子２１（放熱端子２１ｂ）とを、半田ボール７を介して接続すれば、図７に矢印を付して模式的に示すように、配線基板３から実装基板２０に向かって熱を伝達する効率が他の領域よりも高い、放熱経路３ＨＰを形成することができる。
半導体装置１に形成された回路は、熱影響により電気的特性が変化する場合があるので、半導体装置１の動作信頼性を向上させる観点からは、放熱特性を向上させて、半導体装置１の温度を安定化させることが好ましい。また、設計通りに放熱特性を向上させるためには、放熱経路３ＨＰを構成する導体パターン３ＰＬ１と実装基板２０の放熱端子２１ｂとの接続部における接続信頼性を向上させることが好ましい。
また、半導体装置１の放熱特性を向上させる観点からは、熱源である半導体チップ２から放熱経路３ＨＰの端部（図７では半田ボール７）までの経路距離（放熱経路距離）を短くすることが好ましい。図７に示すように、半導体チップ２と厚さ方向に重なる位置に、導体パターン３ＰＬ１を配置すれば、放熱経路３ＨＰの経路距離を短くすることができる。
また、放熱効率は、放熱経路３ＨＰの断面積に応じて向上する。このため、放熱用の導体パターン３ＰＬ１の平面積を大きくする程、放熱性を向上させることができる。本実施の形態では図８に示すように、導体パターン３ＰＬ１の平面積は、複数のランド１０のそれぞれの面積よりも大きい。図８に示すソルダレジスト膜３ｈに形成された複数の開口部３ｋ２のそれぞれの開口面積は、ランド１０が露出している開口部３ｋ１の開口面積と同じである。図８に示す例では、導体パターン３ＰＬ１には、４箇所に開口部３ｋ２が形成されている。つまり、図８に示す例では導体パターン３ＰＬ１の平面積は、開口部３ｋ２の開口面積に対して４倍以上になっている。
また、図８に示す例では、導体パターン３ＰＬ１は、半導体チップ２（図７参照）と厚さ方向に重なる領域３ｂ１の大部分を覆う程度の平面積を有している。言い換えれば、領域３ｂ１の輪郭を構成する四辺それぞれの少なくとも一部が、導体パターン３ＰＬ１に覆われている。このように、導体パターン３ＰＬ１により、半導体チップ２と厚さ方向に重なる領域３ｂ１の大部分を覆うことで、図７に示す半導体チップ２の裏面２ｂから配線基板３の厚さ方向に伝達される熱を効率的に放熱することができる。
また、図８に示すように導体パターン３ＰＬ１は、ソルダレジスト膜３ｈに覆われる被覆部３ＣＰと、ソルダレジスト膜３ｈに形成された複数の開口部３ｋ２において、ソルダレジスト膜３ｈから露出する複数の露出部３ＴＬとを備えている。図７に示すように半田ボール７を介して半導体装置１と実装基板２０とを接続する場合には、複数の半田ボール７のそれぞれが、放熱経路３ＨＰを構成する。したがって、放熱効率を向上させる観点からは、導体パターン３ＰＬ１に接続される半田ボール７の数を増やすことが好ましい。本実施の形態では、図８に示すように、複数箇所（図８では４箇所）に開口部３ｋ２を形成し、複数（図８では４個）の露出部３ＴＬを設けることにより、複数（例えば４個）の半田ボール７（図７参照）を導体パターン３ＰＬ１と接続することができる。
また、変形例である図９に示す半導体装置１Ａのように、配線基板３の下面３ｂ側に導体パターン３ＰＬ１を形成し、導体パターン３ＰＬ１と実装基板２０とを、半田ボール７を介して接続すれば、放熱特性を向上させることができる。導体パターン３ＰＬ１から実装基板２０に放熱されることにより、半導体チップ２の裏面２ｂから導体パターン３ＰＬ１に向かって、厚さ方向に温度勾配が形成されるからである。
ただし、図７に示すように、半導体チップ２と導体パターン３ＰＬ１の間に導体パターン（導体プレーン、ベタパターン）３ＰＬ２を形成し、導体パターン３ＰＬ１と導体パターン３ＰＬ２とを層間導体３ｔｈ（放熱導体３ｔ）を介して接続する方が放熱効率をさらに向上させることができる。詳しくは、図７に示す半導体装置１は、配線基板３のチップ搭載面である上面３ａ（詳しくはコア層３ｅの上面）において、半導体チップ２と厚さ方向に重なる位置に、導体パターン３ＰＬ２が形成されている。図示は省略するが、導体パターン３ＰＬ２は、例えば半導体チップ２の裏面２ｂの平面積よりも大きい平面積を有し、半導体チップ２の裏面２ｂと対向配置されている。また、導体パターン３ＰＬ１と導体パターン３ＰＬ２との間には、導体パターン３ＰＬ１と導体パターン３ＰＬ２とを接続する複数の層間導体３ｔｈ（放熱導体３ｔ）が設けられている。この場合、図７に示すように、放熱経路３ＨＰが、コア層３ｅよりも熱伝導率が高い部材（導体部材、金属部材）により、構成される。このため、図７に示す半導体装置１は図９に示す半導体装置１Ａよりも放熱性能が高い。
また、図示は省略するが、図８に対する変形例として、開口部３ｋ２の開口面積を開口部３ｋ１の開口面積よりも大きくし、かつ、導体パターン３ＰＬ１の露出部３ＴＬの露出面積をランド１０の露出面積よりも大きくする実施態様にすることもできる。この場合、導体パターン３ＰＬ１と半田ボール７（図７参照）との接触面積が増大するので、放熱経路３ＨＰ（図７参照）の断面積を大きくすることができる。
ただし、この場合、図７に示す放熱経路３ＨＰを構成する半田ボール７と、ランド１０に接続される半田ボール７の形状が異なる形状になる。このため、半導体装置１を実装する際に、半田ボール７の最下点の高さの均一性（コプラナリティ）が低下しやすい。したがって、コプラナリティを向上させて、複数の半田ボール７のそれぞれを接続しやすくする観点からは、図８に示すソルダレジスト膜３ｈに形成された複数の開口部３ｋ２のそれぞれの開口面積は、ランド１０が露出している開口部３ｋ１の開口面積と同じにすることが好ましい。また、導体パターン３ＰＬ１の露出部３ＴＬの露出面積とランド１０の露出面積とは同じであることが好ましい。
ここで、導体パターン３ＰＬ１の平面積を大きくする観点からは、図２３および図２４に示す半導体装置Ｈ１のように、導体パターン３ＰＬ１の内部に開口部（導体開口部）を設けない構造を採用すれば、導体パターン３ＰＬ１の平面積を更に大きくできる。つまり、放熱経路の断面積を大きくすることのみに着目すれば、半導体装置Ｈ１の方が、図８に示す半導体装置１よりも好ましい。
ところが、本願発明者の検討によれば、半導体装置Ｈ１の場合、放熱経路を構成する導体パターン３ＰＬ１と実装基板２０（図７参照）の放熱端子２１ｂ（図７参照）との接続部における接続信頼性の観点で、課題が生じることが判った。すなわち、半導体装置Ｈ１の場合、温度サイクル負荷が繰り返し印加されることにより、導体パターン３ＰＬ１に接続された半田ボール７が破損し易いことが判った。
図２３に示す半導体装置Ｈ１の場合、導体パターン３ＰＬ１の露出部３ＴＬの境界線が、全周に亘って開口部３ｋ２の輪郭と重なる（一致する）。言い換えれば、開口部３ｋ２の輪郭を構成する開口側面３ｈｃ上には、円形を成す開口部３ｋ２の全周に亘って導体パターン３ＰＬ１が配置されている。さらに言い換えれば、図２４に示すように、半田ボール７が埋め込まれる領域（導体パターン３ＰＬ１の露出領域）が、ソルダレジスト膜３ｈの開口部３ｋ２により規制される、所謂ＳＭＤ構造になる。
ＳＭＤ構造の場合、半田ボール７の形状がソルダレジスト膜３ｈに形成された開口部３ｋ２の開口側面３ｈｃにより制限される。このため、図２４に示すように、ソルダレジスト膜３ｈの開口側面３ｈｃとの接触部分（特に、図２４に示す交点ＶＰ１、ＶＰ２の部分）において、半田ボール７の形状に変局点が生じる。半田ボール７は、半田材の表面張力により、自ら球形に近い形状になろうとするので、外的要因による変局点が生じなければ破壊し難い。しかし、図２４に示すように半田ボール７の形状に、変局点が生じている状態で繰り返しの温度サイクル負荷が印加されると、温度サイクル負荷に起因して発生する応力が、半田ボール７の変局点に集中し易い。この結果、半田ボール７に生じた変局点を基点としてクラックが生じると考えられる。また、一度、クラックが発生すると、温度サイクル負荷に起因して発生する応力がクラックに集中し易くなるため、クラックが進展し、半田ボール７が破損する原因になる。
半田ボール７を電極として利用しない場合には、半田ボール７が破損した場合でも、直ちに導通不良などの電気的不良は発生する訳ではない。しかし、上記したように、半導体装置１の動作信頼性を向上させる観点からは、設計通りに放熱特性を向上させることで、半導体装置１の温度を安定化させることが好ましい。そこで、本願発明者は、半田ボール７の破損を防止または抑制する技術について検討した。
上記したように、本願発明者の検討によれば、半田ボール７の形状がソルダレジスト膜３ｈの開口部３ｋ２の開口側面３ｈｃにより規制され、変局点が生じることにより半田ボール７の破損が発生すると考えられる。
そこで、図８に示す半導体装置１では、導体パターン３ＰＬ１に複数の導体開口部３ｐｋ１を形成している。図１０に示すように、開口部３ｋ２の輪郭と、導体開口部３ｐｋ１とは、平面視において重なっている。言い換えれば、図１１に示すように開口部３ｋ２内において、導体パターン３ＰＬ１の露出部３ＴＬの側面３ＴＬｃが露出している。また、導体パターン３ＰＬ１の被覆部３ＣＰの側面３ＣＰｃはソルダレジスト膜３ｈに覆われている。さらに言い換えれば、ソルダレジスト膜３ｈに形成された開口部３ｋ２の開口側面３ｈｃの一部は、導体パターン３ＰＬ１の露出部３ＴＬの側面３ＴＬｃと被覆部３ＣＰの側面３ＣＰｃとの間に配置されている。
図１０および図１１では、一つの開口部３ｋ２を拡大して示しているが、図８に示す例では、複数（図８では４個）の開口部３ｋ２のそれぞれの輪郭と、複数（図８では４個）の導体開口部３ｐｋ１とが、平面視において重なっている。つまり、複数（図８では４個）の開口部３ｋ２のそれぞれの内側において、導体パターン３ＰＬ１の複数（図８では４個）の露出部３ＴＬそれぞれの側面３ＴＬｃが露出している。
また、図１１に示すように、導体開口部３ｐｋ１（の底面）において、導体パターン３ＰＬ１の上層に形成されているコア層（絶縁層、下地絶縁層）３ｅが露出している。言い換えれば、導体開口部３ｐｋ１は、導体パターン３ＰＬ１を厚さ方向に貫通するように形成されている。さらに言い換えれば、ソルダレジスト膜３ｈの開口側面３ｈｃと導体パターン３ＰＬ１の露出部３ＴＬの側面３ＴＬｃの間に、導体が存在しない空間領域が設けられている。
半田ボール７を構成する半田材は、他の金属と接合する際に、活性化された金属部材の露出面に沿って濡れ広がる特性を備えている。このため、図１１に示すように、導体パターン３ＰＬ１の露出部３ＴＬの側面３ＴＬｃと開口部３ｋ２の輪郭（ソルダレジスト膜３ｈの開口側面３ｈｃ）とを離間させた場合、半田ボール７は、ソルダレジスト膜３ｈとは接触し難くなる。つまり、本実施の形態では、半田ボール７の形状がソルダレジスト膜３ｈの開口部３ｋ２の形状により規制されない、ＮＳＭＤ構造とすることにより、半田ボール７の破損の原因になる、変局点が生じる事を抑制している。
例えば、図１２に示す変形例の半導体装置１Ｂでは、導体パターン３ＰＬ１の露出部３ＴＬが、ソルダレジスト膜３ｈに覆われた、導体パターン３ＰＬ１の被覆部３ＣＰから分離されている。このため、開口部３ｋ２の輪郭の全周に亘って、開口部３ｋ２の輪郭と、導体開口部３ｐｋ１とが、平面視において重なっている。この場合、露出部３ＴＬの側面３ＴＬｃは、全周に亘って、ソルダレジスト膜３ｈの開口側面３ｈｃから離間して配置される。図１２に示す変形例の場合には、半田ボール７に変局点が生じ難くする観点からは、特に好ましい実施態様である。
また、例えば図１０に示すように、導体パターン３ＰＬ１の露出部３ＴＬの一部が、導体パターン３ＰＬ１の被覆部３ＣＰと接続されていても良い。この場合、図１０に示すように、開口部３ｋ２の輪郭の一部において、導体パターン３ＰＬ１の露出部３ＴＬと、開口部３ｋ２の開口側面３ｈｃが重なる領域（ＳＭＤ構造の領域）３ｓｍｄが存在することになる。一方、開口部３ｋ２の領域３ｓｍｄ以外の領域は、導体パターン３ＰＬ１の露出部３ＴＬと、開口部３ｋ２の開口側面３ｈｃが重ならない領域（ＮＳＭＤ構造の領域）３ｎｓｍｄになっている。
ただし、上記したように、半田ボール７に変局点が生じ難くする観点からは、領域３ｓｍｄの長さは小さくする程好ましい。例えば、本実施の形態では、図１０に示す開口部３ｋ２の領域３ｓｍｄの長さ（円弧距離）Ｗ１は、図１３に示すランド１０用の開口部３ｋ１の領域３ｓｍｄの長さ（円弧距離）Ｗ２と同じ長さになっている。
図１３に示すように、ランド１０を露出させるように形成された開口部３ｋ１は、ランド１０と開口部３ｋ１の開口側面３ｈｃが重ならない領域（ＮＳＭＤ構造の領域）３ｎｓｍｄを備えている。ただし、ソルダレジスト膜３ｈから露出する露出部であるランド１０は、ソルダレジスト膜３ｈに覆われた被覆部である引出配線１０Ｗを介して層間導体３ｔｈ（配線３ｒ）と電気的に接続されている。このため、ランド１０と引出配線１０Ｗの境界の一部は、ソルダレジスト膜３ｈに覆われる。つまり、開口部３ｋ１は、ランド１０と開口部３ｋ１の開口側面３ｈｃが重なる領域（ＳＭＤ構造の領域）３ｓｍｄを備えている。
＜導体パターンの露出部の向きについて＞
次に、図１０および図１１に示す導体パターン３ＰＬ１の露出部３ＴＬの向きについて説明する。図１４は、図５に示す配線基板の実装面において、温度サイクル負荷が印加された時の応力分布を模式的に示す説明図である。なお、図１４では、応力が加わる方向を矢印で示し、応力の大きさを矢印の太さで示している。また、図１４では、領域３ｂ１、３ｂ２の境界を見易くするため、領域３ｂ１には斜線のハッチング、領域３ｂ２にはドットパターンをそれぞれ付して示している。また、図１４では、見易さのために、図５に示す複数の開口部３ｋ１、３ｋ２、ランド１０、および導体パターン３ＰＬ１は、図示を省略している。
上記したように半田ボール７に変局点が生じ難くする観点からは、図１２に示す変形例のように、導体パターン３ＰＬ１の露出部３ＴＬをソルダレジスト膜３ｈに覆われた被覆部３ＣＰから分離して、全周に亘って開口部３ｋ２の輪郭から離間させることが好ましい。半田ボール７とソルダレジスト膜３ｈとが接触しなければ、半田ボール７に変局点は生じ難い。
ただし、図１２に示す変形例の場合、露出部３ＴＬと被覆部３ＣＰが分離してしまうため、露出部３ＴＬと被覆部３ＣＰを接続する放熱経路に絶縁材料が介在する部分が生じる。放熱特性を安定的に向上させるためには、放熱経路を導体材料で接続することが好ましい。図４に示す配線基板３の上面３ａなど、熱源である半導体チップ２の直近では、絶縁材料が介在しても放熱特性は低下しにくいが、配線基板３の下面３ｂなど、熱源からの距離が遠い位置では、導体材料で接続することが特に好ましい。そこで、図１０に示すように、導体パターン３ＰＬ１の露出部３ＴＬと被覆部３ＣＰを接続し、導体材料で連結された放熱経路３ＨＰ（図７参照）を確保することが好ましい。
ここで、導体パターン３ＰＬ１の露出部３ＴＬと被覆部３ＣＰを接続する場合には、図１０に示すように、開口部３ｋ２の輪郭の一部において、導体パターン３ＰＬ１の露出部３ＴＬと、開口部３ｋ２の開口側面３ｈｃが重なる領域（ＳＭＤ構造の領域）３ｓｍｄが存在することになる。このため、図１１に示す半田ボール７の破損を抑制する観点からは領域３ｓｍｄにおいて、半田ボール７にクラックが生じることを抑制することが重要になる。
図７に示すように半導体装置１が、実装基板２０に実装された状態で温度サイクル負荷を印加した時に生じる応力は、半導体装置１と実装基板２０の線膨張係数が異なっていることにより発生する。半導体装置１を半導体チップ２と配線基板３に分けて考えると、配線基板３と実装基板２０は、それぞれ絶縁材料と導体パターンにより構成さているので、互いに類似する材料で構成されている。一方、半導体チップ２は、例えばシリコン（Ｓｉ）などの半導体材料により構成されており、配線基板３や実装基板２０の構成材料と比較すると、線膨張係数が小さい。
このように、半導体チップ２と実装基板２０の線膨張係数差が大きい場合には、配線基板３と実装基板２０との接続部に発生する応力の大きさを決定する要因としては、半導体チップ２と実装基板２０との線膨張係数の差が主要因であると考えられる。仮に、配線基板３と実装基板２０の線膨張係数が同程度であったとしても、配線基板３に密着固定された半導体チップ２の影響により、配線基板３の熱膨張、熱収縮が阻害される。配線基板３の下面３ｂのうち、半導体チップ２と厚さ方向に重なる領域３ｂ１では、配線基板３の熱膨張、熱収縮が特に阻害され易い。また、図７に示すように、配線基板３の上面３ａ側に導体パターン３ＰＬ１に熱を伝達する導体パターン３ＰＬ２が形成され、複数の層間導体３ｔｈ（放熱導体３ｔ）を介して、導体パターン３ＰＬ１と導体パターン３ＰＬ２とが接続されている場合、配線基板３の半導体チップ２と重なる領域における剛性が大きくなる。このため、図９に示す半導体装置１Ａと比較すると、図７に示す半導体装置１の方が、半導体チップ２の線膨張係数の影響を受け易い。
このため、図１４に示すように配線基板３の下面３ｂにおいて、半導体チップ２（図７参照）と厚さ方向に重なる領域３ｂ１の内部では、領域３ｂ１の中心３ｂｃ１からの距離がなる程、応力が大きくなる。また、応力の値は、領域３ｂ１の周縁部の近傍で最大になる。一方、領域３ｂ１の周囲を囲む領域３ｂ２（半導体チップ２と厚さ方向に重ならない領域）では、半導体チップ２の線膨張係数の影響を受けにくいため、領域３ｂ２で生じる応力は、領域３ｂ１で生じる応力よりも小さい。領域３ｂ２では、主として、配線基板３と実装基板２０（図７参照）の線膨張係数の違いにより発生する応力が支配的になるため、配線基板３の中心からの距離が遠くなる程応力が大きくなる。ただし、領域３ｂ１と領域３ｂ２の境界周辺では、半導体チップ２の線膨張係数の影響を受ける場合がある。
温度サイクル負荷を印加した時に生じる応力が、図１４に示すように分布する場合、図７に示す複数の半田ボール７のうち、領域３ｂ１内に配置される半田ボール７に応力が集中し易い。言い換えると、導体パターン３ＰＬ１に接続される半田ボール７が特に破損し易い。
また、個々の半田ボール７におけるクラックの発生箇所を検討すると、図１１に示す半田ボール７のうち、領域３ｂ１（図８参照）の中心３ｂｃ１からの距離が最も遠い位置に応力が集中し易い。つまり、中心３ｂｃ１と開口部３ｋ２の中心３ｂｃ２を結んだ仮想直線ＶＬ１（図１０参照）と導体パターン３ＰＬ１の露出部３ＴＬの側面３ＴＬｃの交点において、半田ボール７と露出部３ＴＬとの接合界面に応力が集中し易い。
応力集中による半田ボール７の破損は、最も応力が集中し易い箇所において発生する。このため、応力が集中する箇所において破損を防止または抑制すれば、当該半田ボール７の他の箇所での破損も生じ難くなる。したがって、本実施の形態では、領域３ｂ１（図８参照）の中心３ｂｃ１と開口部３ｋ２の中心３ｂｃ２を結んだ仮想直線ＶＬ１（図１０参照）と導体パターン３ＰＬ１の露出部３ＴＬの側面３ＴＬｃの交点において、半田ボール７の破損を防止または抑制すれば、他の箇所での半田ボール７の破損も防止または抑制できる。
そこで、本実施の形態では、図１０に示すように、開口部３ｋ２のうち、特に応力集中が発生し易い箇所ではＮＳＭＤ構造とすることにより、半田ボール７（図１１参照）の損傷を防止または抑制している。詳しくは、図１０に示すように、仮想直線ＶＬ１と開口部３ｋ２との交点のうち、領域３ｂ１の中心３ｂｃ１側に配置される交点（仮想点）ＶＰ１には導体パターン３ＰＬ１（露出部３ＴＬと被覆部３ＣＰの境界）が配置されている。また、仮想直線ＶＬ１と開口部３ｋ２との交点のうち、領域３ｂ１の中心３ｂｃ１から遠い側に配置される交点（仮想点）ＶＰ２には、導体開口部３ｐｋ１が配置されている。図１０に示す仮想直線ＶＬ１は、半導体チップ２（図７参照）と厚さ方向に重なる領域３ｂ１（図８参照）の中心３ｂｃ１と、開口部３ｋ２のそれぞれの中心３ｂｃ２と、を通過する直線である。
本実施の形態によれば、図１１に示すように、交点ＶＰ２において半田ボール７とソルダレジスト膜３ｈが接触し難いＮＳＭＤ構造となっているので、応力集中が発生しやすい箇所において、半田ボール７の破損を防止または抑制できる。一方、ＳＭＤ構造となっている領域３ｓｍｄでは、半田ボール７とソルダレジスト膜３ｈが接触するので、交点ＶＰ１において半田ボール７に変局点が形成され易い。しかし、交点ＶＰ１の周辺領域では応力集中が発生し難いので、半田ボール７の破損の原因にはなり難い。
つまり、本実施の形態によれば、半田ボール７が特に破損し易い領域３ｂ１（図８参照）において、半田ボール７の破損を防止または抑制できる。このため、図７に示す半導体装置１（導体パターン３ＰＬ１）と実装基板２０との接続信頼性を向上させることができる。また、導体パターン３ＰＬ１と実装基板２０の放熱端子２１ｂとを接続する放熱経路３ＨＰの放熱特性を安定化させることができる。そして、半導体装置１に形成された放熱経路３ＨＰの放熱特性を安定化させることができれば、半導体装置１の駆動時の温度が安定化するので、半導体装置１の動作信頼性を向上させることができる。
＜好ましい態様＞
上記のように、本実施の形態の半導体装置１の特徴の一部を説明したが、以下では、好ましい実施態様について更に説明する。
図６に示すように、複数のランド１０のそれぞれは、チップ搭載面である上面３ａ（図４参照）側と実装面である下面３ｂ側とを電気的に接続する層間導体（層間導電路）３ｔｈ（配線３ｒ）に向かって形成された引出配線１０Ｗと一体に形成されている。
ここで、複数のランド１０のそれぞれは、領域３ｂ１とは異なる領域に形成されている。言い換えれば、複数のランド１０のそれぞれは、図４に示す半導体チップ２と厚さ方向に重ならない領域に形成されている。図６に示す例では、半導体チップ２（図４参照）と厚さ方向に重なる領域３ｂ１の周囲には、領域３ｂ２が設けられている（領域３ｂ１、領域３ｂ２の境界は図１４参照）。そして、複数のランド１０のそれぞれは、半導体チップ２と重ならない領域３ｂ２に形成されている。
図１４に示すように領域３ｂ２に発生する応力は、領域３ｂ１に発生する応力と比較して相対的に小さい。このため、領域３ｂ２に配置される半田ボール７は、領域３ｂ１に配置される半田ボール７と比較して破断が発生し難い。したがって、複数のランド１０のそれぞれを領域３ｂ２に配置した場合、ランド１０と一体に形成される引出配線１０Ｗの向きは、配線引き回しの容易性を考慮して決定することができる。例えば、図６に示す複数のランド１０、および導体パターン３ＰＬ１のそれぞれを電解めっき法により形成する場合、図６に示す導体パターン（ランド１０や引出配線１０Ｗを含む）に加えて、図示しない給電線を引き回す必要がある。
図６に示す例では、複数のランド１０には、下面３ｂにおいて、引出配線１０Ｗが下面３ｂの周縁部に向かって配置されるランド１０ａが含まれる。また、複数のランド１０には、下面３ｂにおいて、引出配線１０Ｗが領域３ｂ１に向かって配置されるランド１０ｂが含まれる。言い換えれば、ランド１０ａが接続される層間導体３ｔｈと、領域３ｂ１との間には、ランド１０ａが配置されている。また、ランド１０ｂと領域３ｂ１との間には、ランド１０ｂが接続される層間導体３ｔｈが配置されている。さらに言い換えれば、図６に示す例では、下面３ｂの周縁部に向かって引出配線１０Ｗが配置されるランド１０ａと、下面３ｂの中央部（領域３ｂ１）に向かって引出配線１０Ｗが配置されるランド１０ｂとが混在する。このように、複数のランド１０を半導体チップ２（図４参照）と重ならない領域３ｂ２に配置することで、配線設計の自由度を向上させることができる。
また、図６に示す例では、行列状に配置される複数のランド１０のうち、下面３ｂの最外周に配置されるランド１０は、半分以上が下面３ｂの周縁部に向かって引出配線１０Ｗが配置されている。言い換えれば、下面３ｂの最外周に配置される複数のランド１０のうちの半分以上がランド１０ａである。この場合、最外周に配置されるランド１０と配線基板３の側面３ｃの間の領域を配線（例えば、図４に示す半導体チップ２と複数のランド１０とを電気的に接続する配線３ｒ）の配置スペースとして活用することができる。この結果、配線基板３の実装面積を小型化することができる。
ただし、図１４に示すように、領域３ｂ２に発生する応力は、領域３ｂ１に発生する応力と比較すれば相対的に小さいが、応力自体は発生する。また、領域３ｂ２内においては、領域３ｂ１と領域３ｂ２の境界周辺では、半導体チップ２の線膨張係数の影響による応力が発生する場合がある。したがって、図８に示すように、領域３ｂ２において、最内周に配置される複数のランド１０のそれぞれは、領域３ｂ１の中心３ｂｃ１に向かって引出配線１０Ｗが配置されていることが好ましい。この場合、図１０および図１１を用いて説明したように、応力集中が発生し易い領域において、ＮＳＭＤ構造を適用することにより、半田ボール７の破損を防止または抑制できる。半導体チップ２（図４参照）と電気的に接続される半田ボール７の破損を防止または抑制することにより、半導体装置１の電気的接続信頼性を向上させることができる。
また、図１４に示すように、領域３ｂ２で発生する応力が領域３ｂ１で発生する応力よりも小さいことを考慮すれば、図１５に示す変形例の半導体装置１Ｃのように開口部３ｋ１の全周に亘って、開口部３ｋ１の輪郭とランド１０とが重なっている、ＳＭＤ構造を適用することもできる。図１５は、図１３に対する変形例を示す拡大平面図である。
ただし、図７に示すように複数の半田ボール７と実装端子の複数の端子２１をそれぞれ接続する場合、一部の半田ボール７が端子２１に接続されないことを抑制する観点からは、半田ボール７の高さ（コプラナリティ）を所定の範囲内に揃えることが好ましい。この所定の範囲は、半田ボール７の大きさや半導体装置１や実装基板２０の仕様によっても異なるが、複数の半田ボール７の体積および開口部３ｋ１の開口径を同じとした場合には、ＳＭＤ構造のランド１０に取り付けた半田ボール７の高さは、ＮＳＭＤ構造のランド１０に取り付けた半田ボール７の高さよりも高くなる。したがって、半田ボール７の高さを揃える観点からは、複数のランド１０を露出させるように形成された複数の開口部３ｋ１のそれぞれについて、図１３に示すようなＮＳＭＤ構造を適用することが好ましい。
詳しくは、図５に示す例では、複数の開口部３ｋ１において、複数のランド１０の側面１０ｃ（図１３参照）がソルダレジスト膜３ｈから露出している。言い換えれば、複数の開口部３ｋ１において、複数のランド１０の側面１０ｃ（図１３参照）とソルダレジスト膜３ｈの開口側面３ｈｃとは離間している。
また、図１３に示すようにランド１０のそれぞれは、開口部３ｋ１と重なる位置において、ソルダレジスト膜３ｈから露出する露出部（ランド１０）を有している。また、図１０に示すように、導体パターン３ＰＬ１は、開口部３ｋ２と重なる位置において、ソルダレジスト膜３ｈから露出する露出部３ＴＬを有している。そして、ランド１０のそれぞれの露出面積は、導体パターン３ＰＬ１の露出部３ＴＬの露出面積と同じである。半田ボール７の高さは、接合される金属部材との接触面積によって変化する。したがって、ランド１０の露出面積と導体パターン３ＰＬ１の露出部３ＴＬの露出面積を同じにすることで、半田ボール７の高さを揃えることができる。
また、図１０と図１３を比較して判るように、本実施の形態では、図１３に示すランド（露出部）１０の形状と図１０に示す導体パターン３ＰＬ１の露出部３ＴＬの形状が同じになっている。これにより、半田ボール７の高さを、さらに高精度で揃えることができる。
また、図７に示す放熱経路３ＨＰにおける放熱特性を向上させる観点からは、放熱経路３ＨＰにおける断面積を大きくすることが好ましい。図１０に示すように導体パターン３ＰＬ１に導体開口部３ｐｋ１を形成した場合、導体開口部３ｐｋ１の部分は、放熱経路３ＨＰ（図７参照）として寄与し難い。したがって、放熱特性を向上させる観点からは、半田ボール７（図７参照）の破損を抑制可能な範囲で導体開口部３ｐｋ１の面積を小さくすることが好ましい。図１６および図１７は、図１０に対する変形例を示す拡大平面図である。
まず、図１０に示す例では、導体開口部３ｐｋ１の開口面積は、導体開口部３ｐｋ１と重なる開口部３ｋ２の開口面積よりも小さい。また、導体開口部３ｐｋ１は、開口部３ｋ２の輪郭（開口側面３ｈｃ）に沿って延びるように形成されている。図１０に示す例では、円形を成す開口部３ｋ２の輪郭に沿って形成される導体開口部３ｐｋ１の形状は、アルファベットの「Ｕ」型、あるいは「Ｃ」型の形状を成す。このように、導体開口部３ｐｋ１が開口部３ｋ２の輪郭に沿って延びるように形成されていることで、導体開口部３ｐｋ１の開口面積を低減し、かつ、半田ボール７（図７参照）の破損を効果的に抑制することができる。
また、図７に示す放熱経路３ＨＰにおいて、最も断面積が小さくなる箇所は、図１０に示す露出部３ＴＬと被覆部３ＣＰの境界部分である。したがって、図１０に示す領域３ｓｍｄの長さ（円弧距離）Ｗ１を長くすることにより、放熱効率を向上させることができる。図１６に示す変形例の半導体装置１Ｄのように、導体開口部３ｐｋ１が、少なくとも開口部３ｋ２の輪郭（開口側面３ｈｃ）の１／４以上と重なっていれば、応力分布の誤差や加工精度上の誤差を考慮しても、最も応力集中が発生し易い交点ＶＰ２においてＮＳＭＤ構造を適用することができる。したがって、図１６に示す半導体装置１Ｄの場合、図１０に示す半導体装置１よりもさらに放熱効率を向上させることができる。
また、放熱効率を向上させつつ、かつ、露出部３ＴＬの露出面積や形状を図１３に示すランド１０に近づける観点からは、図１７に示す半導体装置１Ｅのように、導体開口部３ｐｋ１が、少なくとも開口部３ｋ２の輪郭（開口側面３ｈｃ）の半分以上と重なるように構成することが好ましい。
また、上記したように、個々の半田ボール７におけるクラックの発生箇所を検討すると、図１１に示す半田ボール７のうち、中心３ｂｃ１からの距離が最も遠い位置に応力が集中し易い。つまり、中心３ｂｃ１と開口部３ｋ２の中心３ｂｃ２を結んだ仮想直線ＶＬ１（図１０参照）と導体パターン３ＰＬ１の露出部３ＴＬの側面３ＴＬｃの交点において、半田ボール７と露出部３ＴＬとの接合界面に応力が集中し易い。したがって、最も応力が集中し易い位置における半田ボール７と導体パターン３ＰＬ１との接合強度を向上させることにより、半田ボール７の接続信頼性をさらに向上させることができる。
本実施の形態では、図１８に示すように、導体パターン３ＰＬ１が形成される下地絶縁層であるコア層３ｅの下面（下地面）３ｅｂと露出部３ＴＬの側面３ＴＬｃとが成す角度θ１は、下面３ｅｂと被覆部３ＣＰの側面３ＣＰｃとが成す角度θ２よりも小さい。図１８は、図１１に示す開口部の周辺をさらに拡大した拡大断面図である。なお、図１８は断面図であるが、角度θ１、θ２の見易さのため、図１１に示すハッチングは省略している。
図１８に示すように、角度θ１を角度θ２よりも小さくすることで、露出部３ＴＬの側面３ＴＬｃの長さは被覆部３ＣＰの側面３ＣＰｃの長さよりも長くなる。これにより、側面３ＴＬｃと半田ボール７との接合面積を拡大させることができる。そして、側面３ＴＬｃと半田ボール７との接合面積を大きくすることで、最も応力が集中し易い位置における半田ボール７と導体パターン３ＰＬ１との接合強度を向上させることができる。図１８に示すように、角度θ１を角度θ２よりも小さくする構造は、配線基板３の製造工程において、ソルダレジスト膜３ｈに開口部３ｋ２を形成し、導体開口部３ｐｋ１の一部を露出させた後、例えばエッチング処理を施すことで形成できる。
また、図１１および図１８に示す例では、導体パターン３ＰＬ１の露出部３ＴＬの露出面（ソルダレジスト膜３ｈからの露出面）には、基材である金属部材ＭＣを覆うように、金属部材よりも半田ボール７に対する濡れ性が高い金属膜ＭＴＦが形成されている。例えば、図１１および図１８に示す例では、金属部材ＭＣは、銅（Ｃｕ）から成り、金属部材ＭＣを覆う金属膜ＭＴＦには、ニッケル（Ｎｉ）が含まれる。なお、半導体装置１の製造工程においては、金属膜ＭＴＦとしてニッケル膜の表面に、更に金（Ａｕ）膜を形成しているが、金（Ａｕ）膜を構成する成分は、半田ボール７中に分散し易い。このため、半田ボール７を接合した後は、主としてニッケル（Ｎｉ）から成るニッケル膜が金属膜ＭＴＦを構成する。
上記のように、基材となる金属部材ＭＣよりも半田ボール７に対する濡れ性が高い金属膜ＭＴＦを露出部３ＴＬの表面に形成することにより、半田ボール７を接合する際に、導体パターン３ＰＬ１の露出部３ＴＬを、活性化させ易くなる。この結果、半田ボール７は、金属部材ＭＣを露出させている場合よりもさらにソルダレジスト膜３ｈと接触し難くなるので、変局点が生じることを抑制できる。また、半田ボール７と導体パターン３ＰＬ１の接続強度が向上するので、半田ボール７と導体パターン３ＰＬ１の接続界面における剥離が生じ難くなる。
また、図１４を用いて説明したように、配線基板３の下面３ｂにおいて、半導体チップ２（図７参照）と厚さ方向に重なる、領域３ｂ１の周縁部に生じる応力が最も大きくなる。したがって、領域３ｂ１の輪郭と重なる位置には半田ボール７を配置しないことが好ましい。言い換えれば、図１９に示すように、領域３ｂ１の輪郭は、全周に亘ってソルダレジスト膜３ｈに覆われていることが好ましい。図１９は、図２に示す配線基板の実装面を示す平面図である。なお、図１９では、配線基板３の下面３ｂにおける領域の区分を明確にするため、平面図であっても、ハッチングを付している。
図１９に示す例では、配線基板３の下面３ｂは、下面３ｂの中心を含む領域Ｒ１から順に、領域Ｒ１、Ｒ２、Ｒ３、Ｒ４に区分されている。領域Ｒ１は、下面３ｂの中心を含む領域であって、複数の半田ボール７が配置されている。領域Ｒ１に配置される複数の半田ボール７は、図７に示すように、それぞれ導体パターン３ＰＬ１と接続されている。すなわち、本実施の形態では、領域Ｒ１に配置される複数の半田ボール７は、放熱用の端子（サーマルボール）として利用される。
また、領域Ｒ１の周囲に配置される領域Ｒ２、Ｒ３、Ｒ４の内、領域Ｒ１と隣接する領域Ｒ２には、半田ボール７は配置されず、ソルダレジスト膜３ｈに覆われている。また、上記した領域３ｂ１の輪郭は、全周に渡って領域Ｒ２と重なる位置に配置されている。つまり、領域３ｂ１の輪郭と重なる位置には半田ボール７が配置されていない。
また、領域Ｒ２の外側で領域Ｒ２と隣接する領域Ｒ３には、複数の半田ボール７が配置される。この領域Ｒ３に配置される半田ボール７は、図４に示す半導体チップ２と電気的に接続される外部端子である。この領域Ｒ３に設けられている複数の半田ボール７間の離間距離（配置ピッチ）７ｐ１は、領域Ｒ１に設けられている複数の半田ボール７間の離間距離（配置ピッチ）７ｐ２と等しい。しかし、領域Ｒ１と領域Ｒ３の間には、半田ボール７が配置されない領域Ｒ２が存在するので、領域Ｒ１に設けられている半田ボール７と領域Ｒ３に設けられている半田ボール７の最短距離７ｐ３は、上記離間距離７ｐ１、７ｐ２よりも大きい。
このように、電極端子である複数の半田ボール７が設けられた領域Ｒ３と、放熱用の端子である複数の半田ボール７が設けられた領域Ｒ１の間に、半田ボール７が設けられていない領域Ｒ２を配置することで、領域３ｂ１の輪郭と重なる位置には、半田ボール７を配置しない構成にすることができる。この結果、放熱効率を向上させ、かつ、半田ボール７の破損を防止または抑制できる。
また、領域Ｒ３の外側に隣接する領域Ｒ４は、下面３ｂの周縁部を構成する領域であって、半田ボール７が配置されていない。本実施の形態では、この領域Ｒ４に複数の層間導体３ｔｈ（配線３ｒ、ビア配線、スルーホール配線）（図６参照）を配置することで、上記したように配線設計の自由度を向上させている。
＜半導体装置の製造方法＞
次に、図１〜図１９を用いて説明した半導体装置１の製造方法（組立工程）について、図２０に示すフロー図を用いて説明する。図２０は、図１〜図１９を用いて説明した半導体装置の組立工程のフローを示す説明図である。また、図２１は、図２０に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。なお、以下の製造方法の説明においては、図１に示す配線基板３に相当するデバイス領域が複数個設けられた、所謂、多数個取り基板を準備して、複数のデバイス領域のそれぞれについて組立を行う製造方法について説明する。また、図２１に示す複数のデバイス領域３０ａのそれぞれは、図１〜図１９を用いて説明した配線基板３に相当するので、以下の説明では、必要に応じて図１〜図１９を参照して説明する。
まず、図２０に示す基板準備工程では、例えば図２１に示す配線基板３０を準備する。図２１に示すように、本工程で準備する配線基板３０は、枠部（外枠）３０ｂの内側に複数のデバイス領域３０ａを備えている。詳しくは、複数（図２１では３２個）のデバイス領域３０ａが行列状に配置されている。複数のデバイス領域３０ａは、それぞれが、図１〜図６に示す配線基板３に相当する。配線基板３０は、複数のデバイス領域３０ａと、各デバイス領域３０ａの間にダイシングライン（ダイシング領域）３０ｃを有する、所謂、多数個取り基板である。このように、複数のデバイス領域３０ａを備える多数個取り基板を用いることで、製造効率を向上させることができる。
本工程で準備する配線基板３０は、図４に示す半導体チップ２が搭載されていない点、複数のワイヤ６および半田ボール７が未だ接続されていない点、および封止体４が形成されていない点を除き、図１〜図１９を用いて説明した構成部材が予め形成されている。したがって、重複する説明は省略する。
また、半導体チップ準備工程では、図４に示す半導体チップ２を準備する。半導体チップ２の表面２ａには、半導体チップ２の基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、複数のパッドＰＤは、それぞれ金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
次に、半導体チップ搭載工程では、図４に示すように半導体チップ２を配線基板３０（図２１参照）のチップ搭載面である上面３ａ上に搭載する。本工程では、図２１に示す複数のデバイス領域３０ａのそれぞれに、半導体チップ２を搭載する。本実施の形態では、図４に示すように、複数のパッドＰＤが形成された表面（主面）２ａの反対面（裏面２ｂ）をチップ搭載面（上面３ａ）と対向させる、所謂、フェイスアップ実装方式により搭載される。この場合、半導体チップ２の裏面２ｂに予めダイボンド材５を貼り付けておき、ダイボンド材５を上面３ａに貼り付けることで搭載できる。
次に、ワイヤボンディング工程では、図３および図４に示すように、半導体チップ２の表面２ａにおいて露出する複数のパッドＰＤと、配線基板３０（図２１参照）の上面３ａにおいて露出する、複数のボンディングリード３ｄとを、複数のワイヤ６を介してそれぞれ電気的に接続する。
次に封止工程では、図４に示すように、配線基板３０（図２１参照）上に搭載された半導体チップ２、および複数のワイヤ６を樹脂で封止して、封止体４を形成する。図４に示す例では、封止体４は配線基板３の全体を覆うように形成されている。また、図示は省略するが、図２１に示す配線基板３０の複数のデバイス領域３０ａが一つの封止体４により一括して覆われる。このように複数のデバイス領域３０ａを一つの封止体４で一括して覆う封止方式は、ＭＡＰ（Mold Array Package）方式と呼ばれる。ただし、本実施の形態に対する変形例として、半導体チップ２および複数のワイヤ６を覆うように封止体４を形成し、配線基板３の周縁部は封止体４から露出するように形成する方式（オンパック方式）を採用することもできる。
次に、ボールマウント工程では、配線基板３の実装面である下面３ｂ側に、複数の半田ボール７を取り付ける。本工程では、図７に示すソルダレジスト膜３ｈから露出する露出部３ＴＬおよびランド１０上に半田ボール７を配置して、リフロー処理（加熱して半田成分を溶融接合させた後、冷却する処理）を施すことにより、複数の半田ボール７が取り付けられる。
次に、個片化工程では、図２１に示す複数のデバイス領域３０ｃを区画するダイシングラインに沿って、配線基板３０を切断することにより、デバイス領域３０ａ毎に個片化（分割）し、複数の半導体装置１（図１参照）を取得する。
その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。
＜その他の変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施の形態では、導体パターン３ＰＬ１の露出部３ＴＬ、および複数のランド１０に半田ボール７を接合した半導体装置１について説明した。しかし、上記した技術は、図４に示す半田ボール７を取り付けず、複数の露出部３ＴＬおよび複数のランド１０を露出させた状態で出荷する、ＬＧＡ（Land Grid Array）型の半導体装置に適用することもできる。ＬＧＡ型の半導体装置であっても、例えば図７に示すように実装基板上に搭載する場合には、各端子を接続するためには、半田材などの導電性接続材を用いるので、上記した技術を適用して有効である。ただし、半田ボール７の最下点の高さの均一性（コプラナリティ）を向上させる課題については、半田ボール７を接続した状態で出荷する、ＢＧＡ型の半導体装置１に適用して、特に有効である。
また、例えば、上記実施の形態では、配線基板３の中央部に半導体チップ２を搭載する実施態様について説明した。このため、例えば図８に示すように、配線基板３の下面３ｂの中心３ｂｃ３と、領域３ｂ１の中心３ｂｃ１とが、一致している。したがって、開口部３ｋ２の構造を図８に示す配線基板の下面の中心を基準として図１０と同じ拡大平面を示す拡大平面図である図２２を用いて、以下のように定義することができる。
すなわち、図２２に示すように、仮想直線ＶＬ２と開口部３ｋ２との交点のうち、下面３ｂの中心３ｂｃ３側に配置される交点（仮想点）ＶＰ３には導体パターン３ＰＬ１（露出部３ＴＬと被覆部３ＣＰの境界）が配置されている。また、仮想直線ＶＬ２と開口部３ｋ２との交点のうち、下面３ｂの中心３ｂｃ３から遠い側に配置される交点（仮想点）ＶＰ４には、導体開口部３ｐｋ１が配置されている。図２２に示す仮想直線ＶＬ２は、配線基板３の下面３ｂの中心３ｂｃ３と、開口部３ｋ２のそれぞれの中心３ｂｃ２と、を通過する直線である。
上記したように、温度サイクル負荷が印加された時に半田ボール７が破損する原因としては、図７に示す半導体チップ２の線膨張係数と、実装基板２０の線膨張係数の相違が主たる要因である考えられる。したがって、図１０に示す中心３ｂｃ１と、図２２に示す中心３ｂｃ３の位置がずれている場合、図１０に示す領域３ｂ１の中心３ｂｃ１の位置を基準として、導体パターン３ＰＬ１の露出部３ＴＬの向きを決定することが好ましい。
しかし、配線基板３と実装基板２０の線膨張係数を全く等しくすることは難しいので、配線基板３と実装基板２０の線膨張係数の相違に起因する応力も発生する。したがって、図８に示すように、配線基板３の下面３ｂの中心３ｂｃ３と、領域３ｂ１の中心３ｂｃ１とが、一致していることが、特に好ましい。
また、例えば、上記実施の形態では、導体パターン３ＰＬ１を、放熱経路を構成する導体部材として説明したが、導体パターン３ＰＬ１を電極端子として用いることができる。例えば、半導体チップ２に形成された回路に基準電位を供給する端子、あるいは電源電位を供給する端子として導体パターン３ＰＬ１を用いることができる。この場合、半導体チップ２に基準電位または電源電位を安定的に供給する観点から、導体パターン３ＰＬ１に接続される半田ボール７の破損を防止または抑制することが好ましい。そこで、上記実施の形態で説明した実施態様を適用することにより、導体パターン３ＰＬ１に接続される半田ボール７の破損を防止または抑制できる。この結果、半導体チップ２に基準電位または電源電位を安定的に供給できるので、半導体装置１の信頼性を向上させることができる。
例えば、上記実施の形態の＜好ましい態様＞のセクションでは、半田ボール７の高さを揃える観点から、複数のランド１０のそれぞれにＮＳＭＤ構造を適用することが好ましいと説明した。しかし、図７に示す配線基板３の下面３ｂの領域３ｂ１部分が実装基板２０側に向かって突出するように反り変形する場合がある。この場合、領域３ｂ１に配置される半田ボール７の高さが下面３ｂの周縁部に配置される半田ボール７の高さよりも低くなっている方が、複数の半田ボール７の先端高さ（コプラナリティ）を揃える事ができる。したがて、上記のように配線基板３が反り変形することが予め判っている場合には、周縁部に配置されるランド１０にはＳＭＤ構造を適用することが好ましい。
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、Ｈ１ 半導体装置
２ 半導体チップ
２ａ 表面（主面、上面）
２ｂ 裏面（主面、下面）
２ｃ 側面
３ 配線基板
３ａ 上面（面、第１主面、チップ搭載面）
３ｂ 下面（面、第２主面、実装面）
３ｂ１ 領域（半導体チップと厚さ方向に重なる領域）
３ｂ２ 領域
３ｂｃ１、３ｂｃ２、３ｂｃ３ 中心
３ｃ 側面
３ｄ ボンディングリード（端子、チップ搭載面側端子、パッド、ボンディングパッド）
３ｅ コア層（絶縁層）
３ｅｂ 下面（下地面）
３ｆ、３ｈ ソルダレジスト膜（絶縁層）
３ｆｋ１ 開口部
３ｈｃ 開口側面
３ｋ１、３ｋ２ 開口部
３ｐｋ１ 導体開口部
３ｒ 配線
３ｓｍｄ 領域（ＳＭＤ構造の領域）
３ｎｓｍｄ 領域（ＮＳＭＤ構造の領域）
３ｔ 放熱導体
３ｔｈ 層間導体（ビア配線、スルーホール配線）
３ＣＰ 被覆部
３ＣＰｃ 側面
３ＨＰ 放熱経路
３ＰＬ１、３ＰＬ２ 導体パターン（導体プレーン、ベタパターン）
３ＴＬ 露出部
３ＴＬｃ 側面
４ 封止体（樹脂体）
４ａ 上面（面）
４ｂ 下面（面）
４ｃ 側面
５ ダイボンド材（接着材）
６ ワイヤ（導電性部材）
７ 半田ボール
７ｐ１、７ｐ２ 離間距離
７ｐ３ 最短距離
１０、１０ａ、１０ｂ ランド（外部端子、電極パッド、外部電極パッド）
１０Ｗ 引出配線
１０ｃ 側面
２０ 実装基板
２１ 端子
２１ａ 電極端子
２１ｂ 放熱端子
３０ 配線基板
３０ａ デバイス領域
３０ｂ 枠部（外枠）
３０ｃ デバイス領域
ＭＣ 金属部材
ＭＴＦ 金属膜
ＰＤ パッド（電極パッド、チップ電極）
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 領域
ＶＬ１、ＶＬ２ 仮想直線
ＶＰ１、ＶＰ２、ＶＰ３、ＶＰ４ 交点（仮想点）
Ｗ１、Ｗ２ 長さ（円弧距離）
θ１、θ２ 角度

Claims (18)

  1. 複数の電極パッドが形成された表面、および前記表面の反対側に位置する裏面を有する半導体チップと、
    前記半導体チップが搭載されているチップ搭載面、前記チップ搭載面の反対側に位置する実装面、前記チップ搭載面に配置され前記半導体チップの前記複数の電極パッドと電気的に接続されている複数の第１パッド、前記実装面に行列状に配置され前記複数の第１パッドと電気的に接続されている複数のランド、前記実装面において、前記半導体チップと厚さ方向に重なる位置に配置される第１導体パターン、および前記実装面を覆う第１絶縁層を有する配線基板と、
    を有し、
    前記第１絶縁層には、前記複数のランドのそれぞれの一部が露出するように設けられている複数の第１開口部と、前記第１導体パターンの複数個所が露出するように設けられている複数の第２開口部と、が設けられ、
    前記第１導体パターンには、複数の第１導体開口部が設けられ、
    前記第１導体開口部において、前記第１導体パターンの上層に形成されている第２絶縁層が露出しており、
    前記複数の第２開口部のそれぞれの輪郭と、前記複数の第１導体開口部とが、平面視において重なっている半導体装置。
  2. 請求項１において、
    前記実装面において、前記半導体チップと厚さ方向に重なる第１領域の中心と、前記複数の第２開口部のそれぞれの中心と、を通過する仮想直線を第１仮想直線とすると、
    前記第１仮想直線と前記複数の第２開口部のそれぞれとの交点のうち前記第１領域の中心側に配置される第１交点には、前記第１導体パターンが配置され、前記第１領域の中心から遠い側に配置される第２交点には、前記第１導体開口部が配置されている半導体装置。
  3. 請求項２において、
    前記複数のランドのそれぞれは、前記チップ搭載面側と前記実装面側とを電気的に接続する層間導電路に向かって形成された引出配線と一体に形成され、
    前記複数のランドは、前記第１領域とは異なる第２領域に形成され、
    前記複数のランドには、
    前記実装面において、前記引出配線が前記実装面の周縁部に向かって配置される第１ランドと、
    前記実装面において、前記引出配線が前記第１領域に向かって配置される第２ランドと、が含まれる半導体装置。
  4. 請求項３において、
    前記実装面の最外周に配置されるランドのうちの半分以上が前記第１ランドである半導体装置。
  5. 請求項４において、
    前記複数の第１開口部において、前記複数のランドのそれぞれには、半田ボールが接合されており、
    前記複数の第２開口部のそれぞれにおいて、前記第１導体パターンには半田ボールが接合されている半導体装置。
  6. 請求項５において、
    前記複数の第１開口部において、前記複数のランドのそれぞれの側面が前記第１絶縁層から露出している半導体装置。
  7. 請求項６において、
    前記第１導体パターンは、前記第１領域の周縁部を覆うように形成されている半導体装置。
  8. 請求項７において、
    前記実装面には、前記第１領域を囲むように配置される前記第２領域が設けられ、
    前記第２領域において、最内周に配置される前記複数のランドのそれぞれは、前記第１領域の中心に向かって前記引出配線が配置されている半導体装置。
  9. 請求項１において、
    前記複数の第１導体開口部のそれぞれの開口面積は、前記複数の第２開口部のそれぞれの開口面積より小さい半導体装置。
  10. 請求項１において、
    前記複数の第１導体開口部のそれぞれは、前記複数の第２開口部のそれぞれの輪郭に沿って延びるように形成されている半導体装置。
  11. 請求項１において、
    前記複数の第１導体開口部のそれぞれは、前記複数の第２開口部の輪郭のそれぞれの１／４以上と重なっている半導体装置。
  12. 請求項１において、
    前記複数の第１導体開口部のそれぞれは、前記複数の第２開口部の輪郭のそれぞれの半分以上と重なっている半導体装置。
  13. 請求項５において、
    前記複数のランドは、前記複数の第１開口部と重なる位置において、前記第１絶縁層から露出する複数の第１露出部を有し、
    前記第１導体パターンは、前記複数の第２開口部のそれぞれと重なる位置において、前記第１絶縁層から露出する複数の第２露出部を有し、
    前記複数の第１露出部のそれぞれの露出面積は、前記複数の第２露出部のそれぞれの露出面積と同じである半導体装置。
  14. 請求項５において、
    前記複数のランドは、前記複数の第１開口部と重なる位置において、前記第１絶縁層から露出する複数の第１露出部を有し、
    前記第１導体パターンは、前記複数の第２開口部のそれぞれと重なる位置において、前記第１絶縁層から露出する複数の第２露出部を有し、
    前記複数の第１露出部のそれぞれの形状は、前記複数の第２露出部のそれぞれの形状と同じである半導体装置。
  15. 請求項５において、
    前記複数のランドは、前記複数の第１開口部と重なる位置において、前記第１絶縁層から露出する複数の第１露出部を有し、
    前記第１導体パターンは、前記複数の第２開口部のそれぞれと重なる位置において、前記第１絶縁層から露出する複数の第２露出部を有し、
    前記複数の第１露出部および前記複数の第２露出部の露出面には、基材である金属部材を覆うように、前記金属部材よりも前記半田ボールに対する濡れ性が高い金属膜が形成されている半導体装置。
  16. 請求項１５において、
    前記複数のランドおよび前記第１導体パターンの基材である前記金属部材は、銅（Ｃｕ）から成り、
    前記金属部材を覆う前記金属膜には、ニッケル（Ｎｉ）が含まれる半導体装置。
  17. 請求項１において、
    前記配線基板の前記チップ搭載面には、前記半導体チップと厚さ方向に重なる位置に第２導体パターンが形成されており、
    前記第２導体パターンと、前記第１導体パターンとの間には、前記第２導体パターンおよび前記第１導体パターンに接続される複数の層間導体が設けられている半導体装置。
  18. 請求項１において、
    前記第１導体パターンは、前記複数の第２開口部のそれぞれと重なる位置において、前記第１絶縁層から露出する複数の露出部と、前記第１絶縁層に覆われる被覆部とを有し、
    前記第１導体パターンが形成される下地絶縁層である第２絶縁層の下地面と前記露出部の側面とが成す第１角度は、前記下地面と前記被覆部の側面とが成す第２角度よりも小さい半導体装置。
JP2012252309A 2012-11-16 2012-11-16 半導体装置 Active JP5970348B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012252309A JP5970348B2 (ja) 2012-11-16 2012-11-16 半導体装置
US14/081,585 US9035472B2 (en) 2012-11-16 2013-11-15 Semiconductor device
US14/688,953 US9331036B2 (en) 2012-11-16 2015-04-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012252309A JP5970348B2 (ja) 2012-11-16 2012-11-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2014103152A JP2014103152A (ja) 2014-06-05
JP5970348B2 true JP5970348B2 (ja) 2016-08-17

Family

ID=50727181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012252309A Active JP5970348B2 (ja) 2012-11-16 2012-11-16 半導体装置

Country Status (2)

Country Link
US (2) US9035472B2 (ja)
JP (1) JP5970348B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8557629B1 (en) * 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
JP2016213308A (ja) * 2015-05-08 2016-12-15 キヤノン株式会社 プリント回路板及びプリント配線板
US10134665B2 (en) 2015-07-03 2018-11-20 Renesas Electronics Corporation Semiconductor device
CA3034207A1 (en) 2015-08-31 2017-03-09 Mountain Valley Supply, Llc Hammer union securement methods and apparatus
JP6330765B2 (ja) * 2015-09-11 2018-05-30 トヨタ自動車株式会社 ワイヤ接続方法と端子
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
KR20180095371A (ko) * 2017-02-17 2018-08-27 엘지전자 주식회사 이동 단말기 및 인쇄 회로 기판
KR20200136552A (ko) 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260529A (ja) * 1996-03-22 1997-10-03 Shinko Electric Ind Co Ltd 半導体装置用基板及び半導体装置
KR100523330B1 (ko) 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
KR100586697B1 (ko) * 2003-12-12 2006-06-08 삼성전자주식회사 솔더 조인트 특성이 개선된 반도체 패키지
JP5285204B2 (ja) * 2005-08-22 2013-09-11 ローム株式会社 半導体装置及び半導体装置製造用基板
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2009088418A (ja) * 2007-10-03 2009-04-23 Panasonic Corp 半導体装置および半導体モジュールならびに半導体装置の製造方法
JP5501562B2 (ja) * 2007-12-13 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101407614B1 (ko) * 2008-01-30 2014-06-13 삼성전자주식회사 인쇄회로기판, 반도체 패키지, 카드 및 시스템
JP5107959B2 (ja) 2009-04-09 2012-12-26 ルネサスエレクトロニクス株式会社 基板

Also Published As

Publication number Publication date
US9035472B2 (en) 2015-05-19
US9331036B2 (en) 2016-05-03
US20150221604A1 (en) 2015-08-06
US20140138836A1 (en) 2014-05-22
JP2014103152A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
JP5970348B2 (ja) 半導体装置
JP5789431B2 (ja) 半導体装置の製造方法
JP6076874B2 (ja) 電子装置、テストボードおよび半導体装置の製造方法
JP2011040602A (ja) 電子装置およびその製造方法
JP2011018935A (ja) 半導体装置の製造方法
JP2010021515A (ja) 半導体装置およびその製造方法
JP6196092B2 (ja) 半導体装置
KR20080013865A (ko) 반도체 장치, 기판 및 반도체 장치의 제조 방법
US10304767B2 (en) Semiconductor device
JP4777692B2 (ja) 半導体装置
JP4494249B2 (ja) 半導体装置
JP2009043793A (ja) 半導体装置、およびその半導体装置の製造方法
KR101708093B1 (ko) 반도체 장치
JP2010263108A (ja) 半導体装置及びその製造方法
JP2009130048A (ja) 半導体装置及び電子装置
JP2009283835A (ja) 半導体装置及びその製造方法
JP2011222901A (ja) 半導体装置
TWI501371B (zh) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
JP2004128290A (ja) 半導体装置
JP2011165793A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2013258347A (ja) 半導体装置
JP2006073554A (ja) 回路装置およびその製造方法
JP5992078B2 (ja) 半導体装置
JP2013157433A (ja) 半導体装置
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160711

R150 Certificate of patent or registration of utility model

Ref document number: 5970348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150