JP2013258347A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】ランド（外部電極パッド）１０の側面（外周部）１０ｓは、ソルダレジスト膜（絶縁膜）３ｈに覆われる側面（外周部）１０ｓ１と、ソルダレジスト膜３ｈから露出する側面（外周部）１０ｓ２と、で構成される。ここで、ランド１０の中心１０ｃと配線基板３の実装面の中心とを結ぶ仮想線を直線ＫＬ１とし、直線ＫＬ１と直交し、ランド１０の中心を通る仮想線を直線ＫＬ２とする。また、ランド１０を直線ＫＬ２で分割した時に、配線基板３の実装面の周縁部に近い側の領域を領域Ｒ１とし、領域Ｒ１のうち、平面視において直線ＫＬ１と成す角が±４５°の範囲内の領域を領域Ｒ２とする。この時、側面１０ｓ２は、平面視において直線ＫＬ１と重なり、かつ、領域Ｒ２内に収まるように配置される。
【選択図】図７

Description

本発明は、半導体装置の技術に関し、例えば配線基板の実装面に行列状に外部端子を配列した、エリアアレイ型の半導体装置に適用して有効な技術に関するものである。

特開平８−２７４２１１号公報（特許文献１）や、特開平１０−６５０４３号公報（特許文献２）には、周縁部がソルダレジスト層により覆われた、ＳＭＤ（Solder Mask Defined）構造のランドを有するＢＧＡ（Ball Grid Array）型の半導体装置が記載されている。

また、特開２００９−１１１２７９号公報（特許文献３）や、特開２００５−５１２４０号公報（特許文献４）には、ＳＭＤ構造と、ＮＳＭＤ（Non-Solder Mask Defined）構造を組み合わせたランドを有する配線基板が記載されている。

特開平８−２７４２１１号公報 特開平１０−６５０４３号公報 特開２００９−１１１２７９号公報 特開２００５−５１２４０号公報

本願発明者は、例えば、エリアアレイ型の半導体装置について検討を行い、以下の課題を見出した。すなわち、エリアアレイ型の半導体装置では、配線基板などの基材の実装面である裏面に行列状に配置された複数の外部電極パッドと、実装基板の端子を半田などの導電性部材を介して電気的に接続する。このため、外部電極パッドや半田などの導電性部材が損傷すると、半導体装置の信頼性低下の原因になる。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される代表的なものの概要を簡単に説明すれば、次の通りである。

すなわち、本願の一態様である半導体装置は、半導体チップが搭載された配線基板を有する。前記配線基板の実装面には複数の外部電極パッドが配置され、平面視において前記複数の外部電極パッドそれぞれの中心を含む一部が露出し、かつ、外周部を覆うように絶縁膜が形成される。また、前記複数の外部電極パッドのうちの第１外部電極パッドの外周部は、前記絶縁膜に覆われる第１外周部と、前記絶縁膜から露出する第２外周部と、で構成される。また、前記第１外部電極パッドの中心と前記配線基板の前記実装面の中心とを結ぶ仮想線を第１直線とし、前記第１直線と直交し、前記第１外部電極パッドの中心を通る仮想線を第２直線とする。また、前記第１外部電極パッドを前記第２直線で分割した時に、前記配線基板の前記第２主面の周縁部に近い側の領域を第１領域とし、前記第１領域のうち、平面視において前記第１直線と成す角が±４５°の範囲内の領域を第２領域とする。上記のように定義した時に、前記第２外周部は、平面視において前記第１直線と重なり、かつ、前記第２領域内に収まるように配置される。

本願において開示される代表的な実施の形態によって得られる効果を簡単に説明すれば以下の通りである。

すなわち、本願において開示される代表的な実施の形態によれば、半導体装置の信頼性を向上させることができる。

一実施の形態である半導体装置の斜視図である。 図１に示す半導体装置の下面図である。 図１に示す封止体を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。 図１のＡ−Ａ線に沿った断面図である。 図２に示す半田ボールを取り除いた状態を示す平面図である。 図５のＡ部の拡大平面図である。 図６のＢ部をさらに拡大した拡大平面図である。 図７に示す直線ＫＬ１に沿った拡大断面図である。 図５に対する変形例を示す平面図である。 図９に対する変形例を示す平面図である。 図５に対する他の変形例を示す平面図である。 図４に対する変形例であって、図１１に示す半導体装置の断面図である。 図１１に対する変形例を示す平面図である。 図４に対する他の変形例を示す断面図である。 図５に対する他の変形例を示す平面図である。 図７に対する比較例のランドの露出構造を示す拡大平面図である。 図７に対する他の比較例のランドの露出構造を示す拡大平面図である。 図１６のＡ−Ａ断面において、シェアツールを押し付ける方向を模式的に示す説明図である。 図１７のＡ−Ａ断面において、シェアツールを押し付ける方向を模式的に示す説明図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

以下の実施の形態で説明する技術は配線基板（インタポーザ基板）の実装面に、複数の外部電極パッドが行列状に配置されたエリアアレイ型の半導体装置に広く適用可能であるが、本実施の形態では、一例として、外部電極パッドに半田ボールが接合されたＢＧＡ型の半導体装置に適用した実施態様について説明する。図１は本実施の形態の半導体装置の斜視図、図２は、図１に示す半導体装置の下面図である。また、図３は、図１に示す封止体を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。また、図４は図１のＡ−Ａ線に沿った断面図である。また、図５は、図２に示す半田ボールを取り除いた状態を示す平面図である。

＜半導体装置＞
まず、本実施の形態の半導体装置１の構成の概要について、図１〜図５を用いて説明する。本実施の形態の半導体装置１は、半導体チップ２（図３、図４参照）、および半導体チップ２が搭載された配線基板３を有する。図４に示すように半導体チップ２は、配線基板３の上面（第１主面、チップ搭載面）３ａ側に搭載され、封止体（樹脂体）４により覆われている。

封止体４は、上面（面）４ａ、上面４ａとは反対側に位置する下面（面）４ｂ（図４参照）、および上面４ａと下面４ｂの間に位置する側面４ｃを有し、平面視において四角形を成す。図１に示す例では、封止体４の平面積（上面４ａ側から平面視した時の面積）は配線基板３の平面積と同じであって、封止体４の側面４ｃは配線基板３の側面３ｃと連なっている。封止体４の平面寸法（平面視における寸法）は、例えば一辺の長さが１７ｍｍよりも小さい正方形を成す。また、封止体４の厚さ（高さ）、すなわち、図４に示す上面４ａから下面４ｂまでの距離は、例えば０．８ｍｍよりも小さい。

また、図３および図４に示すように、配線基板３に搭載される半導体チップ２は、表面（主面、上面）２ａと、表面２ａとは反対側の裏面（主面、下面）２ｂ（図３参照）と、この表面２ａと裏面２ｂとの間に位置する側面２ｃ（図３参照）とを有し、平面視において四角形を成す。半導体チップ２の平面寸法は、例えば一辺の長さが１０ｍｍ程度の正方形を成す。また、半導体チップ２の厚さ（高さ）は、例えば０．１ｍｍ〜０．２ｍｍ程度である。半導体チップ２の表面２ａには、複数のパッド（ボンディングパッド）ＰＤが形成されており、本実施の形態では、複数のパッドＰＤが表面２ａの各辺に沿って形成されている。また、図示は省略するが、半導体チップ２の主面（詳しくは、半導体チップ２の基材（半導体基板）の主面（半導体素子形成面、上面）に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成される。そして、複数のパッドＰＤは、半導体チップ２の内部（詳しくは、表面２ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。

半導体チップ２（詳しくは、半導体チップ２の基材である半導体基板）は、例えばシリコン（Ｓｉ）から成る。また、表面２ａには、半導体チップ２の基材および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、例えばアルミニウム（Ａｌ）で構成する。

また、半導体チップ２は、配線基板３の上面３ａ上に搭載される。図３に示す例では、半導体チップ２は配線基板３の上面３ａの中央部に搭載される。また、図４に示すように、半導体チップ２は、裏面２ｂが配線基板３の上面３ａと対向した状態で、ダイボンド材（接着材）５を介して配線基板３に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）２ａの反対面（裏面２ｂ）をチップ搭載面（上面３ａ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。ダイボンド材５は、半導体チップ２と配線基板３を接着固定する接着材であって、例えば、ＤＡＦ（Die Attach Film）と呼ばれる樹脂フィルム等を用いることができる。なお、ダイボンド材５は、ＤＡＦに限定されるものではなく、液状の接着材でもよい。ＤＡＦも液状の接着材も、エポキシ樹脂を主成分とするものを用いることが多い。

図４に示すように、配線基板３は、半導体チップ２が搭載された上面（面、第１主面、チップ搭載面）３ａ、上面３ａとは反対側の下面（面、第２主面、実装面）３ｂ、および上面３ａと下面３ｂの間に配置された複数の側面３ｃを有し、図２および図３に示すように平面視において四角形を成す。前記したように、図１に示す例では、配線基板３の平面積は封止体４の平面積と同じであって、配線基板３の平面寸法は、例えば一辺の長さが１７ｍｍよりも小さい正方形を成す。また、配線基板３の厚さ（高さ）、すなわち、図４に示す上面３ａから下面３ｂまでの距離は、例えば０．３ｍｍよりも小さい。

また、配線基板３は、複数の配線層（図４に示す例では上面配線層および下面配線層の２層）を有する。各配線層間に配置されるコア層（コア絶縁層）３ｅは、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグによって構成されている。また、コア層３ｅの上面側には複数のボンディングリード３ｄが、コア層３ｅの下面側には複数のランド１０が、それぞれ形成され、複数の配線３ｒを介してボンディングリード３ｄとランド１０が電気的に接続される。

図３に示すように、配線基板３の上面３ａには、複数のボンディングリード（端子、チップ搭載面側端子、電極）３ｄが形成される。複数のボンディングリード３ｄは、半導体チップ２が搭載されるチップ搭載領域の周囲に、半導体チップ２の各辺に沿って配置されている。詳しくは、配線基板３の上面３ａには、コア層（コア絶縁層）３ｅの上面側に形成された配線を覆うソルダレジスト膜（絶縁膜）３ｆが形成され、ソルダレジスト膜３ｆに形成された開口部において、複数のボンディングリード３ｄが、ソルダレジスト膜３ｆから露出している。また、半導体チップ２の複数のパッドＰＤと、配線基板３の複数のボンディングリード３ｄは、複数のワイヤ（導電性部材）６を介してそれぞれ電気的に接続される。複数のワイヤ６は、金（Ａｕ）や銅（Ｃｕ）を主とする金属であることが多い。

なお、本実施の形態では、半導体チップ２をフェイスアップ実装方式で配線基板３上に搭載するので、複数のボンディングリード３ｄはチップ搭載領域の周囲に配置され、複数のワイヤ６が接合される。ただし、変形例として、フェイスダウン実装方式（フリップチップ接続方式）を適用する場合には、複数のボンディングリード３ｄは、チップ搭載領域内（パッドＰＤと対向する位置）に配置される。また、複数のボンディングリード３ｄは、バンプ電極などの導電性部材を介して複数のパッドＰＤと電気的に接続される。

また、図５に示すように、配線基板３の下面３ｂには、複数のランド（外部端子、電極パッド、外部電極パッド）１０が形成される。複数のランド１０は、行列状（マトリクス状）に配置されている。図４に示すように複数のランド１０は、配線基板３に形成された複数の配線３ｒを介して複数のボンディングリード３ｄと電気的に接続される。つまり、複数のランド１０のそれぞれは半導体チップ２と電気的に接続され、半導体チップ２と外部機器とを電気的に接続する外部端子である。このように外部端子を配線基板の実装面側に行列状に配置する半導体装置をエリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板３の実装面（下面３ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。

配線基板３の導電路を構成するボンディングリード３ｄ、ランド１０および配線３ｒは、金属膜をパターニングすることにより形成され、例えば銅（Ｃｕ）を主体とする導電膜で構成する。また、配線３ｒのうち、コア層３ｅの上面側と下面側を導通させる配線３ｒは、例えば貫通孔に金属膜を埋め込むことで形成され、例えば銅（Ｃｕ）を主体とする導電膜で構成する。ここで、銅を主体とする導電膜には、銅単体、銅合金、あるいは、銅膜上に他の金属膜（例えばニッケル膜等）を積層した金属膜が含まれ、配線基板３に要求される仕様に応じてこれらを選択することができる。

なお、図２および図５では、６０個の外部端子数の例を示しているが、端子数やレイアウトについてはこれに限定されない。また、図４では、コア層３ｅの上面と下面にそれぞれ配線層を形成した配線基板３を例示的に示しているが、配線層の数はこれに限定されず、２層よりも多い配線層構造にすることもできる。

複数のランド１０は、配線基板３の下面３ｂを覆うソルダレジスト膜（絶縁膜）３ｈからそれぞれ露出している。詳しくは、配線基板３の下面３ｂには、コア層（コア絶縁層）３ｅの下面側に形成された配線を覆うソルダレジスト膜（絶縁膜）３ｈが形成され、ソルダレジスト膜３ｈに形成された複数の開口部３ｋにおいて、ランド１０のそれぞれが、ソルダレジスト膜３ｈから露出している。なお、開口部３ｋおよびランド１０の露出部の詳細な構造は後述する。

また、本実施の形態では、ランド１０のそれぞれに、半田ボール（半田）７が接続されている。つまり、半導体装置１は半田ボール７が行列状に配置されたＢＧＡ型の半導体装置である。半田ボール７は、半導体装置１を図示しない実装基板に実装する時に、実装基板側の端子と半導体装置１を電気的に接続する導電性接合材となる。半田ボール７は、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。以下、本願において、半田について説明する場合には、特にそうでない旨明示した場合を除き、鉛フリー半田を指す。

＜配線基板のランドの露出部の詳細＞
次に、図５に示すランド１０の露出部の詳細構造について説明する。図６は、図５のＡ部の拡大平面図である。また、図７は、図６のＢ部をさらに拡大した拡大平面図である。また、図８は、図７に示す直線ＫＬ１に沿った拡大断面図である。また、図１６は、図７に対する比較例のランドの露出構造を示す拡大平面図、図１７は図７に対する他の比較例のランドの露出構造を示す拡大平面図である。また、図１８は図１６のＡ−Ａ断面において、シェアツールを押し付ける方向を模式的に示す説明図、図１９は、図１７のＡ−Ａ断面において、シェアツールを押し付ける方向を模式的に示す説明図である。

図５に示すように、配線基板３の下面３ｂ側に形成されたソルダレジスト膜３ｈには複数の開口部３ｋが形成され、その複数の開口部３ｋのそれぞれにおいて、ランド１０がソルダレジスト膜３ｈから露出する。ランド１０をソルダレジスト膜３ｈから露出させることで、図４に示すように半田ボール７をランド１０と接合することができる。また、隣り合うランド１０の間にソルダレジスト膜３ｈを配置することで、隣り合う半田ボール７（図４参照）同士が短絡することを抑制できる。

ところで、エリアアレイ型の半導体装置の外部端子となるランドの露出構造として、図１６に示すランドＨ１のように、平面視におけるランドＨ１の外周部全体がソルダレジスト膜３ｈに覆われた構造がある。このようにランドＨ１の外周部全体をソルダレジスト膜３ｈにより覆う構造を、ＳＭＤ（Solder Mask Defined）構造と呼ぶ。また、他の構造として、図１７に示すランドＨ２のように、平面視におけるランドＨ２の外周部全体がソルダレジスト膜３ｈから露出した構造がある。このような構造を、ＮＳＭＤ構造（Non-Solder Mask Defined）構造と呼ぶ。

ここで、本願発明者がＳＭＤ構造とＮＳＭＤ構造のそれぞれについて、電気的な接続信頼性について評価した結果、以下の事が判った。まず、半導体装置の電気的接続信頼性の低下要因（故障モード）として、例えば落下衝撃などの外力が印加されることで、外部端子の接合部が損傷する故障モードが考えられる。この故障モードでは、ランドに接合される半田などの接合材が損傷するのみであれば、比較的容易に再生することができる。しかし、ランドが配線基板から剥離してしまった場合には、再生が困難であり、半導体装置の信頼性低下の原因になる。

本願発明者が、上記した故障モードについてＳＭＤ構造とＮＳＭＤ構造のそれぞれについてシェアテストにより評価した所、ランドが配線基板から剥離するような損傷の発生頻度は、ＳＭＤ構造の方がＮＳＭＤ構造よりも小さいことが判った。なお、上記の評価指標として利用したシェアテストは半導体装置の接合部（例えば半田ボール）などの強度測定などに利用される試験方法であって、例えば、ＪＥＤＥＣ（Joint Electron Device Engineering Council）の規格に詳細な試験方法が記載される。本願発明者は、図１８および図１９に模式的に示すように、治具（シェアツール）ＳＴを配線基板３の下面３ｂに沿って移動させ、半田ボール７に外力を印加することで接合強度を評価した。なお、配線基板３の下面３ｂから治具ＳＴの下端までの距離は５μｍ、治具ＳＴの移動速度は２００μｍ／秒とし、評価サンプル数は５００個とした。

上記シェアテストによる評価の結果、図１８に示すＳＭＤ構造の場合、半田ボール７の方がランドＨ１よりも先に損傷するため、ランドＨ１の損傷は認められなかった。一方、図１９に示すＮＳＭＤ構造の場合、一部のランドＨ２において、コア層３ｅから剥離するなどの損傷が認められた。図１９に示すように、ＮＳＭＤ構造の場合、ランドＨ２の側面Ｈ２ｓは、半田ボール７に覆われる。このため、半田ボール７に印加された外力が、ランドＨ２をコア層３ｅから剥離させるように作用して、ランドＨ２の損傷が生じたと考えられる。一方、図１８に示すようにＳＭＤ構造の場合は、ランドＨ１の側面Ｈ１ｓは、ソルダレジスト膜３ｈに覆われるので、半田ボール７が接触しない。この結果、半田ボール７に印加された外力はランドＨ１に伝達され難く、ランドＨ１の損傷が抑制できたと考えられる。

上記のように、半田ボール７に外力が印加された場合、ＳＭＤ構造のランドＨ１の場合には、外力によりランドＨ１が損傷することを抑制できる。また、半田ボール７が損傷した場合であっても、ランドＨ１が損傷しなければ、実装時に半田ボール７を溶融させることで容易に修復することができる。つまり、耐衝撃性という観点からは、ＮＳＭＤ構造よりもＳＭＤ構造の方が有利であることが判った。

次に、半導体装置の電気的接続信頼性の別の低下要因（故障モード）として、半導体装置を実装した後での温度サイクル寿命について評価を行った。温度サイクル寿命とは、半導体装置を実装した後、環境温度を繰り返し変化させて、半導体装置の外部端子の接合部における故障発生率と繰り返し回数の関係を評価する指標である。本願発明者は、温度サイクル試験として、０℃から１００℃までの間で環境温度を変化させて図１６および図１８に示すＳＭＤ構造と、図１７および図１９に示すＮＳＭＤ構造のそれぞれについて故障発生率を評価した。

上記温度サイクル試験による評価の結果、図１６に示すＳＭＤ構造のランドＨ１に接合される半田ボール７は、図１７に示すＮＳＭＤ構造のランドＨ２に接合される半田ボール７よりも、損傷し易いことが判った。また、損傷した半田ボール７について、断面写真を撮影して観察した結果、半田ボール７の損傷の発生位置に特徴があることが判った。すなわち、図１８に示すようにＳＭＤ構造のランドＨ１に接合された半田ボール７は、ソルダレジスト膜３ｈと半田ボール７の境界の端部において、変局点７ａが形成される。そして、温度サイクル試験により発生する半田ボール７の損傷は、この変局点７ａを起点としてクラックが発生し、このクラックがランドＨ１と半田ボール７の接合面に沿って進展することにより形成されることが判った。このような半田ボール７の損傷は、温度サイクルにより繰り返し印加される応力が、変局点７ａに集中するため、変局点７ａにクラックが生じたと考えられる。

一方、図１９に示すようにＮＳＭＤ構造のランドＨ２に接合された半田ボール７は、ソルダレジスト膜３ｈの内側に形成されるため、図１８に示すような変局点７ａは形成されず、なだらかな曲面が形成される。したがって、温度サイクルが繰り返し印加されても、応力集中が発生し難い構造となっている。このため、ＳＭＤ構造と比較して、温度サイクル寿命が長いと考えられる。つまり、温度サイクル寿命を延長する観点からは、ＮＳＭＤ構造の方が、ＳＭＤ構造よりも好ましいことが判った。

そこで、本願発明者は、さらに検討を行い、ＳＭＤ構造とＮＳＭＤ構造を組み合わせる事で、単純なＳＭＤ構造やＮＳＭＤ構造よりも電気的接続信頼性を向上させることができる本実施の形態の構成を見出した。

図７に示すように、本実施の形態の半導体装置１のソルダレジスト膜３ｈには、平面視においてランド１０の中心１０ｃを含む一部が露出し、かつ、側面（外周部）１０ｓ１を覆うように形成された開口部３ｋ１を有する。言い換えれば、ランド１０の側面（外周部）１０ｓの一部（側面１０ｓ１）は、ソルダレジスト膜３ｈで覆われた、ＳＭＤ構造となっている。また、ソルダレジスト膜３ｈには、開口部３ｋ１と連結され、かつ、平面視において側面（外周部）１０ｓ２が露出するように形成された開口部３ｋ２を有する。言い換えれば、ランド１０の側面（外周部）１０ｓ２は、ソルダレジスト膜３ｈから露出したＮＳＭＤ構造となっている。つまり、本実施の形態のランド１０の側面（外周部）１０ｓは、ソルダレジスト膜３ｈに覆われた側面（外周部）１０ｓ１と、ソルダレジスト膜３ｈから露出する側面（外周部）１０ｓ２とで構成される。

また、ランド１０の側面１０ｓのうち、ＮＳＭＤ構造部分を構成する側面１０ｓ２は、配線基板３の周縁部側（図５に示す配線基板３の中心ＫＣから最も遠い側）に配置される。言い換えると、図７に示す側面（外周部）１０ｓ２の位置は以下のように定義される。すなわち、平面視においてランド１０の中心と配線基板３の下面３ｂの中心ＫＣ（図５参照）とを結ぶ仮想線を直線ＫＬ１とする。また、平面視において直線ＫＬ１と直交し、ランド１０の中心を通る仮想線を直線ＫＬ２とする。また、平面視においてランド１０を直線ＫＬ２で分割した時に、配線基板３の下面３ｂの周縁部に近い側の領域を領域Ｒ１（図７において相対的に幅の広いハッチングを付して示す領域、および相対的に幅の狭いハッチングを付して示す領域）とする。また、領域Ｒ１のうち、平面視において直線ＫＬ１と成す角θ１、θ２が±４５°の範囲内の領域を領域Ｒ２（図７において相対的に幅の狭いハッチングを付して示す領域）とする。この時、ランド１０の側面（外周部）１０ｓのうち、ＮＳＭＤ構造部分を構成する側面（外周部）１０ｓ２は、平面視において直線ＫＬ１と重なり、かつ、領域Ｒ２内に収まるように配置される。

前記した温度サイクルによるクラックは、半導体装置１の構成材料間の線膨張係数の相違に起因して発生する応力が繰り返し印加されることで生じると考えられる。そして、本願発明者が、前記した温度サイクル試験で損傷が発生した半田ボール７（図１８参照）について詳細に検討した所、半田ボール７の損傷の起点となるクラックは、いずれも配線基板３の周縁部側（図５に示す配線基板３の中心ＫＣから最も遠い側）で発生していることが判った。ランド１０の側面（外周部）１０ｓにおける配線基板３の構成部材の変形量差の分布を考えると、配線基板３の中心ＫＣ（図５参照）からの距離が遠くなる程、温度サイクルによる変形量差が大きくなる。このため、図１８に示すように、ＳＭＤ構造とした場合、ランドＨ１の側面Ｈ１ｓのうち、配線基板３の中心ＫＣ（図５参照）から最も遠い位置においてクラックが発生したと考えられる。

そこで、本実施の形態のランド１０は、上記知見を踏まえ、クラックの起点となり易い位置に、ＮＳＭＤ構造の側面（外周部）１０ｓ２を配置している。図８に示すように、配線基板３の中心ＫＣ（図５参照）から遠い側に配置される側面１０ｓ２は、ＮＳＭＤ構造なので、ソルダレジスト膜３ｈから露出し、半田ボール７に覆われる。また、側面１０ｓ２はソルダレジスト膜３ｈから露出するので、側面１０ｓ２の近傍では、半田ボール７に変局点７ａは形成されず、なだらかな曲面が形成される。このように、本実施の形態では、クラックの起点となり易い位置を特定し、その位置を部分的にＮＳＭＤ構造としている。

これにより、温度サイクルが印加されても、半田ボール７の損傷の起点となり易い位置には、変局点７ａが無くなるので、クラックの発生を抑制できる。また、半田ボール７の損傷の起点となるクラックの発生を抑制すれば、クラックが進展することもないので、半田ボール７の損傷を抑制できる。つまり、図１７および図１９を用いて説明したＮＳＭＤ構造のランドＨ２よりも温度サイクル寿命を延長することができる。

一方、図７に示すようにランド１０の側面１０ｓはその大部分（３／４以上）がＳＭＤ構造となっている。側面（外周部）１０ｓ２が、平面視において領域Ｒ２内に収まるように配置されるからである。このため、図１６および図１８を用いて説明したＳＭＤ構造のランドＨ１よりも耐衝撃性を向上させることができる。また、本願発明者の検討によれば、温度サイクルに起因してクラックが発生する箇所は、図７に示すように、平面視において直線ＫＬ１と成す角θ１、θ２が±４５°の範囲内の領域Ｒ２内に収まる。したがって、領域Ｒ２の外側にＮＳＭＤ構造の側面（外周部）１０ｓ２を配置しても、温度サイクル寿命を延長させる効果は得られない。そこで、領域Ｒ２以外の領域はＳＭＤ構造の側面（外周部）１０ｓ１とすることで、耐衝撃性を向上させる方が有利である。

ところで、側面１０ｓ１の近傍では、図８に示すように半田ボール７に変局点７ａが形成される。しかし、温度サイクルが印加されることにより、印加される応力は、側面１０ｓ２の近傍で分散されるため、変局点７ａには集中し難い。このため、側面１０ｓ１の近傍に変局点７ａが形成されても、温度サイクルによるクラックは発生し難い。

上記の通り、半田ボール７の損傷の起点となるクラックは、配線基板３の周縁部側（図５に示す配線基板３の中心ＫＣから最も遠い側）で発生するので、図７に示す直線ＫＬ１と重なる位置にＮＳＭＤ構造の部分を設ければ、クラックの発生を抑制する効果が得られる。ただし、クラックの発生を、より確実に抑制する観点からは、直線ＫＬ１と重なる位置の周辺領域はＮＳＭＤ構造とすることが好ましい。本実施の形態では、図７に示すように、開口部３ｋは、平面視において円形状である開口部３ｋ１と、開口部３ｋ１に連結される開口部３ｋ２で構成される。そして、平面視において側面１０ｓ２の直線ＫＬ２と平行な方向における幅（言い換えると、開口部３ｋ２の幅）Ｗ１は開口部３ｋ１の直径Ｗ２の１／４よりも大きい。このように、少なくとも幅Ｗ１を直径Ｗ２の１／４よりも大きくすることで、温度サイクルに起因する応力集中が発生し易い位置が、直線ＫＬ１と重なる位置から多少ずれた場合でも、クラックの発生を抑制することができる。

また、本実施の形態では、図５に示すように配線基板３の下面３ｂに形成された全てのランド１０が図７に拡大して示したランド１０と同様に、ＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造となっている。すなわち、配線基板３の下面３ｂに形成される複数のランド１０のそれぞれは、図７に示すように、ソルダレジスト膜３ｈに形成された開口部３ｋ１において、ランド１０の中心１０ｃを含む一部が露出し、かつ、側面（外周部）１０ｓ１が覆われる。また、配線基板３の下面３ｂに形成される複数のランド１０のそれぞれは、開口部３ｋ１と連結される開口部３ｋ２において、側面（外周部）１０ｓ２がソルダレジスト膜３ｈから露出する。

また、複数のランド１０のそれぞれが有する側面１０ｓのうち、ＮＳＭＤ構造部分を構成する側面１０ｓ２は、配線基板３の周縁部側（図５に示す配線基板３の中心ＫＣから最も遠い側）に配置される。すなわち、図６に示すように平面視において複数のランド１０の中心それぞれと配線基板３の下面３ｂの中心ＫＣとを結ぶ仮想線を直線ＫＬ１とする。図６に示すように複数のランド１０のそれぞれについて、各１本の直線ＫＬ１が定義される。また、図７に示すように平面視において直線ＫＬ１と直交し、ランド１０の中心を通る仮想線を直線ＫＬ２とする。図６では見易さのため、図７に示す直線ＫＬ２は図示を省略している。また、平面視においてランド１０を直線ＫＬ２で分割した時に、配線基板３の下面３ｂの周縁部に近い側の領域を領域Ｒ１（図７において相対的に幅の広いハッチングを付して示す領域、および相対的に幅の狭いハッチングを付して示す領域）とする。また、領域Ｒ１のうち、平面視において直線ＫＬ１と成す角θ１、θ２が±４５°の範囲内の領域を領域Ｒ２（図７において相対的に幅の狭いハッチングを付して示す領域）とする。この時、複数のランド１０の側面（外周部）１０ｓのうち、ＮＳＭＤ構造部分を構成する側面（外周部）１０ｓ２は、ランド１０毎に規定される仮想線である直線ＫＬ１と重なり、かつ、領域Ｒ２内に収まるように配置される。

＜変形例＞
次に、図５〜図８を用いて説明した半導体装置１の変形例として、前記したようにＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造のランド１０と、ＳＭＤ構造のランドが混在する実施態様について説明する。図９は、図５に対する変形例を示す平面図である。なお、図９では、配線基板３の平面寸法と半導体チップ２の平面寸法の比、および半導体チップ２とランド１０、１１の平面的位置関係を判り易くするため、配線基板３の上面側に搭載された半導体チップ２の位置を点線で示している。

図９に示す変形例の半導体装置１ａは、配線基板３の下面に、ＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造のランド１０と、ＳＭＤ構造のランド１１が配置されている。言い換えれば、半導体装置１ａが有する複数のランドには、側面（外周部）１０ｓの一部（側面１０ｓ２）がソルダレジスト膜３ｈから露出したランド１０と、側面（外周部）１０ｓが全周に亘ってソルダレジスト膜３ｈに覆われたランド１１が含まれる。

本願発明者が前記した温度サイクルによるクラックについてさらに検討した所、配線基板３の下面３ｂにおける平面位置により、クラックが発生し易い場所と、クラックが発生し難い場所があることが判った。温度サイクルによるクラックが発生し易い場所を特定することができれば、その発生し易い場所に配置されるランドは、ＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造のランド１０とし、クラックが発生し難い場所は、ＳＭＤ構造のランド１１とすることができる。前記したように、耐衝撃性の観点からは、ＳＭＤ構造のランド１１の方が有利なので、ランド１０とランド１１を混在させることで、半導体装置の電気的接続信頼性をさらに向上させることができる。以下、配線基板３の下面３ｂのどの位置に、ＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造のランド１０を配置することが好ましいのかについて、詳しく説明する。

まず、図９に示すように、平面視において四角形を成す下面３ｂを有する配線基板３の場合、下面３ｂの対角線（仮想線）ＴＫ１、ＴＫ２と重なる位置では、半田ボール７（図８参照）の損傷が発生し易い。したがって、図９に示すように、下面３ｂの対角線（仮想線）ＴＫ１、ＴＫ２と重なる位置にランド１０を配置することが好ましい。

また、配線基板３の下面３ｂの中心ＫＣからの距離が遠い位置程、半田ボール７（図８参照）の損傷が発生し易い。つまり、複数のランドのうち、下面３ｂの角部３ｂｋに最も近い位置に配置されるランドは、少なくともＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造のランド１０とすることが好ましい。上記した角部３ｂｋは、互いに交差する２辺（２つの側面３ｃ）の交点として定義される。図９に示すように平面視において四角形を成す配線基板３の場合には、４つの角部３ｂｋを有している。そして、下面３ｂの中心ＫＣを対称点として、点対象になるように複数のランド１０、１１が配置される場合、少なくとも４つのランド１０を設けることが好ましい。言い換えれば、図９に示す例では、配線基板３の下面３ｂは、平面視において四角形を成すランド配置領域（外部電極配置領域）を有しランド配置領域の４つの角部（互いに交差する２辺の交点）にそれぞれランド１０が配置される。

上記のように、配線基板３の下面３ｂの角部３ｂｋの近傍において、最も半田ボール７（図８参照）の損傷が発生し易いという傾向は、以下のような半導体装置において、顕著になる。すなわち、配線基板３の平面積（下面３ｂの面積）と、半導体チップ２の平面積（裏面２ｂの面積）の差が小さい場合に、配線基板３の下面３ｂの角部３ｂｋの近傍において、半田ボール７が損傷し易くなる。詳しくは、本願発明者の検討によれば、配線基板３の平面積に対する半導体チップ２の平面積の割合が２０％より大きい場合には、上記の傾向が認められる。つまり、配線基板３の平面積に対する半導体チップ２の平面積の割合が２０％より大きい場合には、複数のランドのうち、下面３ｂの角部３ｂｋに最も近い位置に配置されるランドは、少なくともＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造のランド１０とすることが好ましい。

また、上記傾向は、図４を用いて説明したように、半導体チップ２が配線基板３上にフェイスアップ実装方式により搭載された、小型、中型のパッケージにおいて顕著になる。小型、中型のパッケージでは、配線基板３の平面寸法は、例えば１７ｍｍ角よりも小さく、配線基板３の平面積に対する半導体チップ２の平面積の割合が２０％より大きい。また、配線基板３の上面３ａ全体が、封止体４により覆われる。配線基板３の厚さは０．３ｍｍよりも小さく、封止体４の厚さ（図４に示す下面４ｂと上面４ａ間の距離）は、０．８ｍｍよりも小さい。このように、半導体チップ２と配線基板３が複数のワイヤ６を介して電気的に接続され、かつ、配線基板３の上面３ａが封止体４により覆われている場合には、複数のランドのうち、下面３ｂの角部３ｂｋに最も近い位置に配置されるランドは、少なくともＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造のランド１０とすることが好ましい。

なお、図９では、最も半田ボール７（図８参照）の損傷が発生し易い箇所にランド１０を配置する実施態様を判り易く示すために、下面３ｂの角部３ｂｋに最も近い位置にのみランド１０を配置し、その他は、ＳＭＤ構造のランド１１を配置する半導体装置１ａを示した。しかし、図９に示す態様には限定されず、例えば図１０に示す半導体装置１ｂのように、下面３ｂの角部３ｂｋに最も近い位置、およびその周辺に配置される複数のランドを、ＳＭＤ構造とＮＳＭＤ構造を組み合わせた、ランド１０とすることができる。図１０は図９に対する変形例を示す平面図である。

また、図１〜図４では、エリアアレイ型の半導体装置の例として、ＢＧＡ型の半導体装置を例示的に示したが、温度サイクルによる電気的接続信頼性の低下は、図示しない実装基板に実装した後で発生するので、図４に示す半田ボール７が接合されず、ランド１０が露出する、ＬＧＡ（Land grid array）型の半導体装置にも適用できる。ＬＧＡ型の半導体装置であっても、半田を介して実装基板上に実装する場合には、温度サイクルによる電気的接続信頼性の低下の課題が生じる。このため、前記したランド１０を設けることにより、電気的接続信頼性を向上させることができる。

なお、図９に示す半導体装置１ａおよび図１０に示す半導体装置１ｂは上記した相違点を除き、図１〜図８を用いて説明した半導体装置１と同様なので重複する説明は省略する。

上記のように、配線基板３の平面積に対する半導体チップ２の平面積の割合が２０％より大きい場合には、下面３ｂの角部３ｂｋに近づくほど、温度サイクルに起因する応力が印加されやすい。一方、本願発明者の検討によれば、配線基板３の平面積に対する半導体チップ２の平面積の割合が２０％より小さい場合には、異なる傾向が認められた。図１１は図５に対する他の変形例を示す平面図である。また、図１２は、図４に対する変形例であって、図１１に示す半導体装置の断面図である。なお、図１２では、図４に対応させるため、ランド１０、１１に接合される半田ボール７を図示している。

図１１および図１２に示す半導体装置は、大型（平面積が大きい）の半導体装置であって、以下の点で図４および図５に示す半導体装置１と相違する。図１１に示す半導体装置１ｃは、配線基板３の平面積に対する半導体チップ２の平面積の割合が２０％より小さい点で図５に示す半導体装置１と相違する。また、図１２に示すように、半導体装置１ｃは、配線基板３の上面３ａの一部は封止体４により覆われ、上面３ａの外周部は封止体４から露出している点で図４に示す半導体装置１と相違する。配線基板３の平面寸法は、例えば１７ｍｍ角よりも大きく、配線基板３の厚さは、例えば０．３ｍｍ以上０．６ｍｍ以下程度である。また、封止体４の厚さ（図４に示す下面４ｂと上面４ａ間の距離）は、例えば０．８ｍｍ以上１．２ｍｍ以下程度である。

図１１および図１２に示すように大型の半導体装置１ｃでは、温度サイクルによる半田ボール７（図１２参照）の損傷が発生し易い領域には、以下の傾向が認められる。まず、図１１に示すように、平面視において四角形を成す下面３ｂを有する配線基板３の場合、下面３ｂの対角線（仮想線）ＴＫ１、ＴＫ２と重なる位置では、半田ボール７（図１２参照）の損傷が発生し易い。この点は図９および図１０を用いて説明した半導体装置１ａ、１ｂと同様である。したがって、図１２に示すように、下面３ｂの対角線（仮想線）ＴＫ１、ＴＫ２と重なる位置にランド１０を配置することが好ましい。

また、半導体装置１ｃの場合、平面視において、半導体チップ２の角部２ｂｋまでの距離が近い程、半田ボール７（図１２参照）の損傷が発生し易い。つまり、複数のランドのうち、半導体チップ２の角部２ｂｋに最も近い位置に配置されるランドは、少なくともＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造のランド１０とすることが好ましい。図１１に示す例では、４つのランド１０は、平面視において、半導体チップ２の角部２ｂｋと重なる位置に配置されている。このように、半導体チップ２の角部２ｂｋと重なる位置では、温度サイクルによる応力が特に大きいので、半導体チップ２の角部２ｂｋと重なる位置には、ＳＭＤ構造とＮＳＭＤ構造を組み合わせた構造のランド１０とすることで温度サイクル寿命を延長することができる。上記した角部２ｂｋは、互いに交差する２辺（２つの側面２ｃ）の交点として定義される。図１１に示すように平面視において四角形を成す半導体チップ２の場合には、４つの角部２ｂｋを有している。そして、配線基板３の下面３ｂの中心ＫＣを対称点として、点対象になるように半導体チップ２、および複数のランド１０、１１が配置される場合、少なくとも４つのランド１０を設けることが好ましい。

一方、配線基板３の下面３ｂの角部３ｂｋの近傍では、半導体チップ２の角部２ｂｋの近傍と比較すると、半田ボール７（図１２参照）の損傷が発生し難い。このため、図１１および図１２に示す半導体装置１ｃでは、平面視においてランド１０と配線基板３の下面３ｂの外縁（側面３ｃ）との間にＳＭＤ構造のランド１１（側面１０ｓが全周に亘ってソルダレジスト膜３ｈに覆われたランド１１）が配置されている。例えば、配線基板３の下面３ｂの角部３ｂｋに最も近い位置にもランド１１が配置される。このように、大型の半導体装置１ｃでは、配線基板３の外周側に、ＳＭＤ構造のランド１１を配置しても、温度サイクルにより最も半田ボール７が損傷し易い領域には、ランド１０を設けているので、温度サイクル寿命を延長することができる。

上記のように、大型の半導体装置１ｃにおいて、配線基板３の下面３ｂの角部３ｂｋの近傍よりも半導体チップ２の角部２ｂｋの近傍の方が、半田ボール７（図１２参照）の損傷が発生し易いのは、以下の理由は以下のように考えられる。すなわち、温度サイクルにより繰り返し発生する応力は、半導体チップ２と、配線基板３および図示しない実装基板の線膨張係数の相違の影響が大きいと考えられる。このため、半導体装置１ｃのように、配線基板３の平面積に対する半導体チップ２の平面積の割合が２０％より小さい場合には、繰り返し発生する応力が、配線基板３の周縁部近傍よりも半導体チップ２の角部２ｂｋの近傍で大きくなったと考えられる。また、図１２に示すように、配線基板３の上面３ａの外周部が封止体４から露出する構造の場合、特にこの傾向が強く確認される。

なお、配線基板３の平面積に対する半導体チップ２の平面積の割合により、半田ボール７（図１２参照）の損傷し易い箇所が変化する旨を説明したが、配線基板３の中心ＫＣから遠い位置においてクラックが発生し、それが進展するメカニズムは同様である。したがって、大型の半導体装置１ｃの場合であっても、ランド１０の構成は、図７および図８を用いて説明した構造と同様である。

また、図１１では、最も半田ボール７（図１２参照）の損傷が発生し易い箇所にランド１０を配置する実施態様を判り易く示すために、半導体チップ２の角部２ｂｋに最も近い位置（重なる位置）にのみランド１０を配置し、その他は、ＳＭＤ構造のランド１１を配置する半導体装置１ｃを示した。しかし、図１１に示す態様には限定されず、例えば図１３に示す半導体装置１ｄのように、半導体チップ２と重なる領域に配置されるランドは全てＳＭＤ構造とＮＳＭＤ構造を組み合わせたランド１０とすることができる。前記した大型の半導体装置の場合、半導体チップ２の周縁部（側面）に近い程半田ボール７（図１２参照）の損傷が発生し易いので、図１３に示す半導体装置１ｄは、図１１に示す半導体装置１ｃよりもさらに温度サイクル寿命を延長することができる。図１３は図１１に対する変形例を示す平面図である。

なお、図１１および図１２に示す半導体装置１ｃ、および図１３に示す半導体装置１ｄは上記した相違点を除き、図１〜図８を用いて説明した半導体装置１と同様なので重複する説明は省略する。

前記した半導体装置１、１ａ、１ｂ、１ｃ、１ｄでは、半導体チップ２をフェイスアップ実装方式により実装し、半導体チップ２および複数のワイヤ６を封止体４で封止した実施態様について説明した。次に、フェイスダウン実装方式（フリップチップ接続方式）で半導体チップ２を配線基板３に実装した場合の実施態様について説明する。図１４は、図４に対する他の変形例を示す断面図である。また図１５は、図５に対する他の変形例を示す平面図である。なお、図１４は図１５の断面図であるが、図１５では、見易さのため、半田ボール７の図示を省略している。また、図１５は平面図であるが、ランド１０の位置を判り易く示すため、ランド１０のみにハッチングを付して示している。

図１４および図１５に示す半導体装置１ｅは、大型（平面積が大きい）の半導体装置であって、以下の点で図４および図５に示す半導体装置１と相違する。まず、図１４に示す半導体装置１ｅは、半導体チップ２の表面２ａが配線基板３の上面３ａと対向した状態で、配線基板３上に搭載されている点で図４に示す半導体装置１と相違する。詳しくは、半導体チップ２の表面２ａに形成された複数のパッドＰＤと、配線基板３の上面３ａに形成された複数のボンディングリード（リード配線）３ｄは、複数のパッドＰＤに接合された複数の金属バンプ（突起電極）１２を介して電気的に接続されている。このような搭載方法を、フェイスアップ実装方式、あるいはフリップチップ接続方式と呼ぶ。また、図１４に示す例では、半導体チップ２の表面２ａと配線基板３の上面３ａの間に樹脂（アンダフィル樹脂、封止体）１３が配置される。樹脂１３は、半導体チップ２の表面２ａと配線基板３の上面３ａの隙間に埋め込まれ、例えば、金属バンプ１２の接合部に加わる応力を緩和する応力緩和層として機能する。あるいは、金属バンプ１２の接合部を保護する保護層として機能する。

また、半導体装置１ｅは、図１５に示すように、配線基板３の平面積に対する半導体チップ２の平面積の割合が２０％より小さい点で図５に示す半導体装置１と相違する。フェイスダウン実装方式は、比較的端子数が多い半導体装置に適用され、配線基板３の平面積が大きい半導体装置に適用される。また、多数の端子の配線経路を確保する観点から４層以上の配線層を備える、多層配線基板を用いることが多く、配線基板３の厚さも厚くなる。例えば、半導体装置１ｅの配線基板３の平面寸法は、例えば１９ｍｍ角よりも大きく、配線基板３の厚さは、例えば１．０ｍｍ以上である。

半導体装置１ｅのような大型の半導体装置の場合、温度サイクルによる半田ボール７（図１２参照）の損傷が発生し易い領域には、以下の傾向が認められる。まず、図１１に示すように、平面視において四角形を成す下面３ｂを有する配線基板３であっても、下面３ｂの対角線（仮想線）ＴＫ１、ＴＫ２と重なる位置で、特に半田ボール７（図１４参照）の損傷が発生し易いという傾向は認められない。半導体装置１ｅでは、平面視において、半導体チップ２と重なる領域において、特に半田ボール７が損傷し易い。したがって、図１５に示すように平面視において半導体チップ２と重なる領域にランド１０を配置することが好ましい。

一方、半導体チップ２と重ならない領域では、半導体チップ２と重なる領域と比較して、半田ボール７（図１４参照）が損傷し難い。このため、図１５に示すように、半導体チップ２と重なる領域と、配線基板３の下面３ｂの外縁（側面３ｃ）との間にＳＭＤ構造のランド１１（側面１０ｓが全周に亘ってソルダレジスト膜３ｈに覆われたランド１１）が配置されている。言い換えれば、半導体装置１ｅでは、平面視においてランド１０と配線基板３の下面３ｂの外縁（側面３ｃ）との間にＳＭＤ構造のランド１１（側面１０ｓが全周に亘ってソルダレジスト膜３ｈに覆われたランド１１）が配置されている。例えば、図１５に示すように、配線基板３の下面３ｂの角部３ｂｋに最も近い位置にもランド１１が配置される。このように、半導体装置１ｅでは、配線基板３の外周側に、ＳＭＤ構造のランド１１を配置しても、温度サイクルにより最も半田ボール７が損傷し易い領域には、ランド１０を設けているので、温度サイクル寿命を延長することができる。

上記のように配線基板３の下面３ｂの角部３ｂｋの近傍よりも半導体チップ２と重なる領域の方が、半田ボール７（図１４参照）の損傷が発生し易い理由は、以下のように考えられる。すなわち、フェイスアップ実装方式を適用するような大型の半導体装置１ｅの場合、温度サイクルが印加されると、半導体チップ２と重なる領域（平面視における配線基板３の中心周辺）が周縁部よりも高い位置に突出する変形（以下、凸反り変形と記載する）が生じ易くなる。そしてこの凸反り変形により生じる応力が、半田ボール７を損傷させる要因として支配的になると考えられる。この凸反り変形により生じる応力は、配線基板３の中心ＫＣ（図１５参照）に近づく程大きくなる。このため、中心ＫＣと重なる位置に半導体チップ２を搭載する場合には、半導体チップ２と重なる位置において、特に半田ボール７が損傷し易くなる。

なお、図１４〜図１６に示す半導体装置１ｅは、上記した相違点を除き、図１〜図８を用いて説明した半導体装置１と同様なので重複する説明は省略する。

以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態では、半導体パッケージのタイプ毎に、ランド１０を配置して特に好ましい位置を説明したが、計算により、特にランド１０を配置する位置を算出することができる。例えば、半導体チップ２および配線基板３の構成部材とレイアウト、温度サイクル条件、および半田などの接合材の材料を条件として、有限要素法を用いたシミュレーションを行うことで、温度サイクルによる応力分布を計算することができる。

ただし、本願発明者の検討によれば、上記したように、配線基板３の平面積に対する半導体チップ２の平面積の割合や、半導体チップの実装方式などのパッケージタイプにより、ランド１０を決定すれば、信頼性を向上させることができる。そして、パッケージタイプによりランド１０を形成すべき位置を特定することができれば、多種類の製品に容易に対応することで出来る点で好ましい。

１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ 半導体装置
２ 半導体チップ
２ａ 表面（主面、上面）
２ｂ 裏面（主面、下面）
２ｂｋ 角部
２ｃ 側面
３ 配線基板
３ａ 上面（面、主面、チップ搭載面）
３ｂ 下面（面、主面、実装面）
３ｂｋ 角部
３ｃ 側面（外周部）
３ｄ ボンディングリード（端子、チップ搭載面側端子、電極）
３ｅ コア層（コア絶縁層）
３ｆ、３ｈ ソルダレジスト膜（絶縁膜）
３ｋ、３ｋ１、３ｋ２ 開口部
３ｒ 配線
４ 封止体（樹脂体）
４ａ 上面（面）
４ｂ 下面（面）
４ｃ 側面
５ ダイボンド材（接着材）
６ ワイヤ（導電性部材）
７ 半田ボール（半田、半田材）
７ａ 変局点
１０、１１ ランド（外部端子、電極パッド、外部電極パッド）
１０ｃ 中心、
１０ｓ、１０ｓ１、１０ｓ２ 側面（外周部）
１２ 金属バンプ（導電性部材）
１３ 樹脂（アンダフィル）
Ｈ１、Ｈ２ ランド（外部端子、電極パッド、外部電極パッド）
Ｈ１ｓＨ２ｓ 側面（外周部）
ＫＣ 中心
ＫＬ１、ＫＬ２ 直線（仮想線）
ＰＤ パッド（ボンディングパッド）
Ｒ１、Ｒ２ 領域
ＳＴ 治具（シェアツール）
Ｗ１ 幅
Ｗ２ 直径
θ１、θ２ 角

Claims (17)

1. 複数の電極パッドが配置された表面を有する半導体チップと、
   前記半導体チップが搭載された第１主面、および前記半導体チップと電気的に接続された複数の外部電極パッドが配置され、前記第１主面とは反対側の第２主面を有する配線基板と、
   を有し、
   前記配線基板の前記第２主面には、前記第２主面を覆う絶縁膜が形成され、
   前記絶縁膜には、平面視において前記複数の外部電極パッドそれぞれの中心を含む一部が前記絶縁膜から露出し、かつ、外周部は前記絶縁膜に覆われるように形成された第１開口部が形成され、
   前記配線基板の前記複数の外部電極パッドのうちの第１外部電極パッドの外周部は、
   前記絶縁膜に覆われる第１外周部と、
   前記絶縁膜に形成された第２開口部において、前記絶縁膜から露出する第２外周部と、
   で構成され、
   平面視において前記第１外部電極パッドの中心と前記配線基板の前記第２主面の中心とを結ぶ仮想線を第１直線とし、
   平面視において前記第１直線と直交し、前記第１外部電極パッドの中心を通る仮想線を第２直線とし、
   平面視において前記第１外部電極パッドを前記第２直線で分割した時に、前記配線基板の前記第２主面の周縁部に近い側の領域を第１領域とし、
   前記第１領域のうち、平面視において前記第１直線と成す角が±４５°の範囲内の領域を第２領域とすると、
   前記第２外周部は、平面視において前記第１直線と重なり、かつ、前記第２領域内に収まるように配置される半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１開口部は、平面視において円形状であり、
   平面視において前記第２外周部の前記第２直線と平行な方向における幅は前記第１開口部の直径の１／４よりも大きい半導体装置。
3. 請求項２に記載の半導体装置において、
   前記配線基板の前記第２主面は四角形を成し、
   前記配線基板の前記複数の外部電極パッドのうちの第２外部電極パッドの外周部は、全周に亘って前記絶縁膜に覆われ、
   前記第１外部電極パッドは、前記第２主面の対角線と重なるように配置される半導体装置。
4. 請求項３記載の半導体装置において、
   前記第１外部電極パッドは、前記複数の外部電極パッドのうち、前記第２主面の角部に最も近い位置に配置される半導体装置。
5. 請求項４記載の半導体装置において、
   前記配線基板の平面積に対し、前記半導体チップの平面積の割合は２０％より大きい半導体装置。
6. 請求項５に記載の半導体装置において、
   前記半導体チップの前記複数の電極パッドと前記配線基板の前記第１主面に形成された複数のリード配線とをそれぞれ電気的に接続する複数の金属ワイヤと、
   前記半導体チップと前記複数の金属ワイヤとを封止する封止体と、
   をさらに有し、
   前記配線基板の前記第１主面は、前記封止体により覆われる半導体装置。
7. 請求項１に記載の半導体装置において、
   前記第１外部電極パッドには半田が接続され、前記第１外部電極パッドの前記第１外周部の側面は前記半田が接し、前記第１外部電極パッドの前記第２外周部の側面は前記絶縁膜が接する半導体装置。
8. 請求項７に記載の半導体装置において、
   前記半田は、鉛フリー半田により構成されている半導体装置。
9. 請求項１に記載の半導体装置において、
   前記第１外部電極パッドは半田付けが可能であり、半田付けされた際、前記第１外部電極パッドの前記第２外周部の側面は前記半田が接し、前記第１外部電極パッドの前記第１外周部の側面は前記絶縁膜が接する半導体装置。
10. 請求項３に記載の半導体装置において、
    前記半導体チップの前記表面は四角形を成し、
    平面視において前記第１外部電極パッドは、前記複数の外部電極パッドのうち、前記半導体チップの角部に最も近い位置に配置される半導体装置。
11. 請求項３に記載の半導体装置において、
    前記半導体チップの前記表面は四角形を成し、
    平面視において前記第１外部電極パッドは、前記半導体チップの角部と重なる位置に配置される半導体装置。
12. 請求項１１に記載の半導体装置において、
    前記配線基板の平面積に対し、前記半導体チップの平面積の割合は２０％より小さい半導体装置。
13. 請求項１２に記載の半導体装置において、
    前記半導体チップの前記複数の電極パッドと前記配線基板の前記第１主面に形成された複数のリード配線とをそれぞれ電気的に接続する複数の金属ワイヤと、
    前記半導体チップと前記複数の金属ワイヤとを封止する封止体と、をさらに有し、
    前記配線基板の前記第１主面の一部は前記封止体により覆われ、前記配線基板の前記第１主面の外周部は前記封止体から露出している半導体装置。
14. 請求項１に記載の半導体装置において、
    前記配線基板の前記複数の外部電極パッドのうちの第２外部電極パッドの外周部は、全周に亘って前記絶縁膜に覆われ、
    平面視において、前記第１外部電極パッドと前記配線基板の前記第２主面の外縁の間には、前記第２外部電極パッドが配置される半導体装置。
15. 請求項１４に記載の半導体装置において、
    前記半導体チップの前記表面は四角形を成し、
    平面視において前記第１外部電極パッドは、前記半導体チップと重なる位置に配置される半導体装置。
16. 請求項１５に記載の半導体装置において、
    前記半導体チップは、前記表面と前記配線基板の前記第１主面とが対向するように前記配線基板の前記第１主面上に搭載されている半導体装置。
17. 請求項１６に記載の半導体装置において、
    前記半導体チップの前記複数の電極パッドと前記配線基板の前記第１主面に形成された複数のリード配線とをそれぞれ電気的に接続する複数の金属バンプと、
    前記半導体チップの一部と前記複数の金属バンプとを封止する封止体と、をさらに有する半導体装置。

Images