JP4034107B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4034107B2
JP4034107B2 JP2002114408A JP2002114408A JP4034107B2 JP 4034107 B2 JP4034107 B2 JP 4034107B2 JP 2002114408 A JP2002114408 A JP 2002114408A JP 2002114408 A JP2002114408 A JP 2002114408A JP 4034107 B2 JP4034107 B2 JP 4034107B2
Authority
JP
Japan
Prior art keywords
layer
solder
bonding layer
bonding
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002114408A
Other languages
English (en)
Other versions
JP2003309223A5 (ja
JP2003309223A (ja
Inventor
健一 山本
俊章 守田
宗博 山田
良輔 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002114408A priority Critical patent/JP4034107B2/ja
Priority to US10/396,326 priority patent/US6879041B2/en
Priority to KR1020030021552A priority patent/KR100941849B1/ko
Priority to TW092108665A priority patent/TWI275170B/zh
Publication of JP2003309223A publication Critical patent/JP2003309223A/ja
Publication of JP2003309223A5 publication Critical patent/JP2003309223A5/ja
Application granted granted Critical
Publication of JP4034107B2 publication Critical patent/JP4034107B2/ja
Priority to KR1020090099729A priority patent/KR100969446B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造技術、並びに電子装置及びその製造技術に関し、特に、携帯機器に組み込まれる半導体装置及び電子装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置として、例えばＢＧＡ（Ｂall Ｇrid Ａrray）型と呼称される半導体装置が知られている。このＢＧＡ型半導体装置は、インターポーザと呼ばれる配線基板の主面側に半導体チップを搭載し、配線基板の主面と対向する裏面側に外部接続用端子として複数の半田バンプを配置したパッケージ構造になっている。
【０００３】
ＢＧＡ型半導体装置においては、種々な構造のものが開発され、製品化されているが、大別するとワイヤーボンディング構造とフェイスダウンボンディング構造に分類される。ワイヤボンディング構造では、半導体チップの主面に配置された電極パッドと、インターポーザの主面に配置された電極パッドとの電気的な接続をボンディングワイヤで行っている。フェイスダウンボンディング構造では、半導体チップの主面に配置された電極パッドと、インターポーザの主面に配置された電極パッドとの電気的な接続をこれらの電極パッド間に介在された半田バンプで行っている。
【０００４】
なお、ワイヤーボンディング構造のＢＧＡ型半導体装置については、例えば、特開２００１−１４４２１４号公報に開示されている。
また、フェイスダウンボンディング構造のＢＧＡ型半導体装置については、例えば、特開平６−３４９８３号公報に開示されている。
【０００５】
【発明が解決しようとする課題】
近年、Ｐｂ（鉛）による環境への悪影響が問題視されるようになり、半導体製品においてもＰｂフリー化が活発になっている。ＢＧＡ型半導体装置では、外部接続用端子として一般的に、溶融温度の低いＰｂ−Ｓｎ（錫）共晶組成（６３［ｗｔ％］Ｐｂ−３７［ｗｔ％］Ｓｎ）の半田バンプが使用されているが、Ｐｂフリー組成の半田バンプ、例えばＳｎ−Ａｇ（銀）−Ｃｕ（銅）組成の半田バンプが使用されつつある。
【０００６】
しかしながら、Ｐｂフリー組成の半田バンプは、Ｐｂ−Ｓｎ共晶組成の半田バンプと比較して硬いため、実装基板にＢＧＡ型半導体装置を実装した後の半田接合部における耐衝撃強度の向上が求められる。ＢＧＡ型半導体装置は実装基板に実装されて種々な電子機器に組み込まれるが、特に、携帯電話等の携帯型電子機器においては使用者の不注意による落下の危険性が高いため、落下による衝撃が加わっても半田接合部にクラック等の不具合が起こらない耐衝撃強度が求められる。また、ＢＧＡ型半導体装置においても小型化及び狭ピッチ化が進み、半田接合部の面積が小さくなってきているため、半田接合部の衝撃強度の向上が求められる。
【０００７】
そこで、外部接続用端子としてＰｂフリー組成の半田バンプを用いた場合の半田接合部の耐衝撃強度について検討した結果、半田接合部の耐衝撃強度が低いことが判明した。また、インターポーザや実装基板の電極パッド上には、半田バンプとのボンダビリティを高めるため、例えはＮｉ（ニッケル）を主成分とするメッキ層からなる接合層が設けられているが、この接合層中に含まれる硫黄（Ｓ）、炭素（Ｃ）、フッ素（Ｆ）、酸素（Ｏ２）、塩素（Ｃｌ）等の不純物による影響で半田接合部の耐衝撃強度が低くなることも判明した。これらの不純物による半田接合部の耐衝撃強度については、本発明の実施の形態で詳細に説明する。
【０００８】
なお、第１１回マイクロエレクトロニクスシンポジウム論文集（ＭＥＳ２００１、２００１年１０月、「ＢＧＡ部品の鉛フリーはんだ接合信頼性検証」、第４７頁〜第５０）では、ＢＧＡ型半導体装置の外部接続用端子としてＰｂフリー組成の半田バンプを用いた場合の半田接合部のせん断応力による破断について論じられているが、耐衝撃強度については論じられていない。
【０００９】
本発明の目的は、半田接合部の耐衝撃強度の向上を図ることが可能な技術を提供することにある。
【００１０】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）本発明の半導体装置は、下地導体層と鉛フリー半田層との間に、実質的に硫黄を含まない接合層が設けられ、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が形成された接合構造を有する。前記接合層は、ニッケルを主成分とするメッキ層、若しくはニッケル・リンを主成分とするメッキ層であり、前記半田層は、錫系の合金材からなるバンプである。前記下地導体層は、配線基板の電極パッドであり、前記接合層は、前記電極パッドの表面に形成されたメッキ層であり、前記半田層は、前記接合層に接合されたバンプである。
【００１２】
（２）本発明の半導体装置の製造は、主面と対向する裏面に電極パッドが形成され、かつ前記電極パッドの表面に、実質的に硫黄を含まない接合層が形成された配線基板を準備する工程と、前記配線基板の主面に半導体チップを実装する工程と、前記接合層上に鉛フリー半田材を溶融してバンプを形成する工程とを有する。
【００１３】
（３）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記電子部品の電極パッドと前記鉛フリー半田層との間に、実質的に硫黄を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００１４】
（４）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記配線基板の電極パッドと前記鉛フリー半田層との間に、実質的に硫黄を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００１５】
（５）本発明の電子装置の製造は、表面上に実質的に硫黄を含まない接合層が形成された電極パッドを持つ電子部品を準備する工程と、配線基板の電極パッドと前記電子部品の接合層との間に介在された鉛フリー半田層を溶融して、前記接合層と前記配線基板の電極パッドとを接合する工程とを有する。
【００１６】
（６）本発明の電子装置の製造は、電極パッドを持つ電子部品と、表面上に実質的に硫黄を含まない接合層が形成された電極パッドを持つ配線基板とを準備する工程と、前記配線基板の接合層と前記電子部品の電極パッドとの間に介在された鉛フリー半田層を溶融して、前記接合層と前記電子部品の電極パッドとを接合する工程とを有する。
【００１７】
（７）前記手段（１）乃至（６）において、前記接合層中の硫黄濃度は、２次イオン質量分析における接合層イオンカウント数に対する割合で１％以下である。
【００１８】
（８）本発明の半導体装置は、下地導体層と鉛フリー半田層との間に、実質的に炭素を含まない接合層が形成され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が形成された接合構造を有する。
【００１９】
（９）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記電子部品の電極パッドと前記鉛フリー半田層との間に、実質的に炭素を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００２０】
（１０）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記配線基板の電極パッドと前記鉛フリー半田層との間に、実質的に炭素を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００２１】
（１１）前記手段（８）乃至（１０）において、前記接合層中の炭素濃度は、２次イオン質量分析における接合層イオンカウント数に対する割合で１％以下である。
【００２２】
（１２）本発明の半導体装置は、下地導体層と鉛フリー半田層との間に、実質的にフッ素を含まない接合層が形成され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が形成された接合構造を有する。
【００２３】
（１３）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記電子部品の電極パッドと前記鉛フリー半田層との間に、実質的にフッ素を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００２４】
（１４）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記配線基板の電極パッドと前記鉛フリー半田層との間に、実質的にフッ素を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００２５】
（１５）前記手段（１２）乃至（１４）において、前記接合層中のフッ素濃度は、２次イオン質量分析における接合層イオンカウント数に対する割合で０．２％以下である。
【００２６】
（１６）本発明の半導体装置は、下地導体層と鉛フリー半田層との間に、実質的に酸素を含まない接合層が形成され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が形成された接合構造を有する。
【００２７】
（１７）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記電子部品の電極パッドと前記鉛フリー半田層との間に、実質的に酸素を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００２８】
（１８）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記配線基板の電極パッドと前記鉛フリー半田層との間に、実質的に酸素を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００２９】
（１９）手段（１６）乃至（１８）において、前記接合層中の酸素濃度は、２次イオン質量分析における接合層イオンカウント数に対する割合で１０％以下である。
【００３０】
（２０）本発明の半導体装置は、下地導体層と鉛フリー半田層との間に、実質的に塩素を含まない接合層が形成され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が形成された接合構造を有する。
【００３１】
（２１）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記電子部品の電極パッドと前記鉛フリー半田層との間に、実質的に塩素を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００３２】
（２２）本発明の電子装置は、電子部品の電極パッドと配線基板の電極パッドとの間に鉛フリー半田層が介在され、前記配線基板の電極パッドと前記鉛フリー半田層との間に、実質的に塩素を含まない接合層が介在され、かつ前記接合層と前記鉛フリー半田層との間に、これらの元素を含む合金層が介在された接合構造を有する。
【００３３】
（２３）前記手段（２０）乃至（２２）において、前記接合層中の塩素濃度は、２次イオン質量分析における接合層イオンカウント数に対する割合で１０％以下である。
【００３４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、説明を容易にするため各部の寸法比を実際とは変えてある。また、図面を見易くするため、断面を示すハッチングは一部省略している。
【００３５】
（実施形態１）
本実施形態１では、ワイヤボンディング構造のＢＧＡ型半導体装置及びそれを組み込んだモジュールに本発明を適用した例について説明する。
【００３６】
図１は、本発明の実施形態１であるＢＧＡ型半導体装置の概略構成を示す平面図であり、
図２は、図１のＡ−Ａ線に沿う断面図であり、
図３は、図２の一部を拡大した要部断面図であり、
図４は、図３の一部を拡大した要部断面図であり、
図５は、本発明の実施形態１であるＢＧＡ型半導体装置の製造で使用されるインターポーザ（配線基板）の概略構成を示す図（（ａ）は底面図，（ｂ）は断面図）であり、
図６は、本発明の実施形態１である半導体装置の製造を説明するための図（（ａ）〜（ｄ）は各工程における断面図）であり、
図７は、本発明の実施形態１であるＢＧＡ型半導体装置の製造において、第１のバンプ形成工程を説明するための図（（ａ）〜（ｃ）は各工程における断面図）であり、
図８は、本発明の実施形態１であるＢＧＡ型半導体装置の製造において、第２のバンプ形成工程を説明するための図（（ａ）〜（ｂ）は各工程における断面図）である。
【００３７】
図１及び図２に示すように、本実施形態１のＢＧＡ型半導体装置１ａは、インターポーザ（配線基板）４の主面４ｘ側に半導体チップ２を搭載し、インターポーザ４の主面４ｘと対向する裏面４ｙ（インターポーザ４の主面４ｘと反対側に位置する面）側に外部接続用端子として複数の半田バンプ１４を配置したパッケージ構造になっている。
【００３８】
半導体チップ２は、その厚さ方向と交差する平面形状が方形状で形成され、本実施形態では例えば６．０ｍｍ×６．０ｍｍの正方形で形成されている。半導体チップ２は、これに限定されないが、主に、半導体基板と、この半導体基板の主面に形成された複数のトランジスタ素子と、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）とを有する構成になっている。半導体基板は、例えば単結晶シリコンで形成されている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
【００３９】
半導体チップ２には、集積回路として例えば制御回路が内蔵されている。この制御回路は、主に、半導体基板の主面に形成されたトランジスタ素子及び多層配線層に形成された配線によって構成されている。
【００４０】
半導体チップ２の主面２ｘには、複数の電極パッド３が形成されている。複数の電極パッド３は、半導体チップ２の多層配線層のうちの最上層の配線層に形成され、半導体チップ２の表面保護膜に形成されたボンディング開口によって露出されている。複数の電極パッド３は、半導体チップ２の主面２ｘの各辺に沿って配置されている。
【００４１】
半導体チップ２は、その裏面２ｙとインターポーザ４の主面４ｘとの間に接着材１１を介在した状態でインターポーザ４の主面４ｘに接着固定されている。
【００４２】
インターポーザ４は、その厚さ方向と交差する平面形状が方形状で形成され、本実施形態では例えば１３．０ｍｍ×１３．０ｍｍの正方形で形成されている。インターポーザ４は、これに限定されないが、主に、コア材と、このコア材の主面を覆うようにして形成された保護膜と、このコア材の主面と対向する裏面（コア材の主面と反対側に位置する面）を覆うようにして形成された保護膜（図３に示す符号１０）とを有する構成になっている。コア材は、例えばその表裏の両面に配線を有する多層配線構造になっている。コア材の各絶縁層は、例えばガラス繊維にエポキシ系若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板で形成されている。コア材の各配線層は、例えばＣｕを主成分とする金属膜で形成されている。コア材の主面上の保護膜は、主にコア材の最上層の配線層に形成された配線５を保護する目的で形成され、コア材の裏面上の保護膜は、主にコア材の最下層の配線層に形成された配線を保護する目的で形成されている。コア材の主面上及び裏面上の保護膜は、例えば二液性アルカリ現像液型ソルダーレジストインキ、若しくは熱硬化型一液性ソルダーレジストインキで形成されている。
【００４３】
インターポーザ４の主面４ｘには複数の電極パッド５ａが形成され、インターポーザ４の裏面４ｙには複数の電極パッド６が形成されている。複数の電極パッド５ａは、コア材の最上層の配線層に形成された複数の配線５の夫々の一部分で構成され、コア材の主面上の保護膜に形成された開口によって露出されている。複数の電極パッド６は、コア材の最下層の配線層に形成された複数の配線の夫々の一部分で構成され、コア材の裏面上の保護膜に形成された開口によって露出されている。複数の電極パッド５ａは半導体チップ２の複数の電極パッド３と対応して半導体チップ２の外側に配置され、複数の電極パッド６は図５（ａ）に示すように例えばアレイ状に配置されている。
【００４４】
半導体チップ２の主面２ｘに形成された複数の電極パッド３は、ボンディングワイヤ１２を介してインターポーザ４の主面４ｘに形成された複数の電極パッド５ａと夫々電気的に接続されている。ボンディングワイヤ１２としては、例えば金（Ａｕ）ワイヤを用いている。ボンディングワイヤ１２の接続方法としては、例えば、熱圧着に超音波振動を併用したボールボンディング（ネイルヘッドボンディング）法を用いている。
【００４５】
半導体チップ２、複数のボンディングワイヤ１２等は、インターポーザ４の主面４ｘ上に形成された樹脂封止体１３によって封止されている。樹脂封止体１３は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及び多数のフィラー（例えばシリカ）等が添加されたエポキシ系の熱硬化性絶縁樹脂で形成されている。樹脂封止体１３の形成方法としては、例えば大量生産に好適なトランスファ・モールディング法を用いている。
【００４６】
複数の半田バンプ１４は、インターポーザ４の裏面４ｙに形成された複数の電極パッド６に夫々固着され、電気的にかつ機械的に接続されている。半田バンプ１４としては、Ｐｂを実質的に含まないＰｂフリー組成の半田バンプ、例えばＳｎ−１［ｗｔ％］Ａｇ−０．５［ｗｔ％］Ｃｕ組成の半田バンプを用いている。
【００４７】
図３に示すように、インターポーザ４の裏面４ｙ側の電極パッド６の表面には、半田バンプ１４とのボンダビリティを高める目的として接合層７が設けられている。本実施形態において、接合層７は、Ｎｉを主成分とし、実質的に硫黄を含まないＮｉメッキ層で形成されている。
【００４８】
図４に示すように、接合層７と半田バンプ１４との間には、これらの元素を含むＳｎ−Ｎｉ−Ｃｕ組成の合金層（金属間化合物層）９ａが形成されており、この合金層９ａによる接合層７と半田バンプ１４との接合によって電極パッド６と半田バンプ１４との固着がなされる。即ち、本実施形態のＢＧＡ型半導体装置１ａは、インターポーザ４の電極パッド（下地導体層）６とＰｂフリー組成の半田バンプ（鉛フリー半田層）１４との間に、実質的に硫黄を含まない接合層７が設けられ、かつ接合層７とＰｂフリー組成の半田バンプ（鉛フリー半田層）１４との間に、これらの元素を含む合金層９ａが形成された接合構造を有している。
【００４９】
なお、電極パッド６上に半田バンプ１４を形成する前の段階において、接合層７の表面には、図５（ｂ）に示すように、酸化防止膜として例えばメッキ層からなるＡｕ（金）膜８が設けられている。このＡｕ膜８は、一般的に１μｍ程度の薄い膜厚で形成されているため、半田バンプ１４の形成時に拡散によって消滅する。
【００５０】
次に、ＢＧＡ型半導体装置１ａの製造について、図６乃至図８を用いて説明する。
【００５１】
まず、図６（ａ）に示すように、インターポーザ４を準備し、その後、図６（ｂ）に示すように、接着材１１を介在してインターポーザ４の主面４ｘに半導体チップ２を接着固定する。
【００５２】
次に、図６（ｃ）に示すように、半導体チップ２の主面２ｘに形成された電極パッド３とインターポーザ４の主面４ｘに形成された電極パッド５ａとをボンディングワイヤ１２で電気的に接続し、その後、図６（ｄ）に示すように、半導体チップ２及びボンディングワイヤ１２等を封止する樹脂封止体１３をトランスファ・モールディング法で形成する。
【００５３】
次に、インターポーザ４の裏面４ｙ側の電極パッド６上に半田バンプ１４を形成することにより、本実施形態のＢＧＡ型半導体装置１ａがほぼ完成する。半田バンプ１４の形成には種々な方法がある。例えば半田ボールによる形成方法や、半田ペースト材による形成方法がある。
【００５４】
半田ボールによる形成方法は、まず、図７（ａ）に示すように、電極パッド６上にフラックス層１５をスクリーン印刷で形成し、その後、図７（ｂ）に示すように、電極パッド６上にＳｎ−Ａｇ−Ｃｕ組成の半田ボール１４ａを吸引治具で供給し、その後、半田ボール１４ａを溶融し、その後、硬化させる。これにより、図７（ｃ）に示すように、電極パッド６上に半田バンプ１４が形成される。半田ボール１４ａの溶融は、例えば赤外線リフロー炉にインターポーザ４を搬送して行う。半田ボール１４ａの溶融工程において、接合層７中の元素と半田ボール１４ａ中の元素とが反応し、これらの元素を含む合金層９ａが形成される。また、半田ボール１４ａの溶融工程において、Ａｕ膜８は拡散によって消滅する。
【００５５】
半田ペースト材による形成方法は、まず、図８（ａ）に示すように、電極パッド６上に、Ｓｎ−Ａｇ−Ｃｕ組成の半田粒子が多数混練された半田ペースト層１４ｂをスクリーン印刷で形成し、その後、半田ペースト層１４ｂを溶融し、その後、硬化させる。これにより、図８（ｂ）に示すように、溶融した半田の表面張力によって電極パッド６上に半田バンプ１４が形成される。半田ペースト層１４ｂの溶融は、例えば赤外線リフロー炉にインターポーザ４を搬送して行う。半田ペースト層１４ｂの溶融工程において、接合層７中の元素と半田ペースト層１４ｂ中の元素とが反応し、これらの元素を含む合金層９ａが形成される。また、半田ペースト層１４ｂの溶融工程において、Ａｕ膜８は拡散によって消滅する。
【００５６】
なお、半田バンプ１４の形成には、前述した方法の他に、半田ボール及び半田ペースト層を用いる方法もある。この方法は、図示していないが、まず、電極パッド６上に半田ペースト層をスクリーン印刷で形成し、その後、電極パッド６上に半田ボールを吸引治具で供給し、その後、半田ペースト層を溶融し、その後、硬化させる。これにより、電極パッド６上に半田バンプ１４が形成される。
【００５７】
図９は、ＢＧＡ型半導体装置１ａを組み込んだモジュール（電子装置）の概略構成を示す平面図であり、
図１０は、図９のＢ−Ｂ線に沿う断面図であり、
図１１は、図１０の一部を拡大した要部断面図であり、
図１２は、図１１の一部を拡大した要部断面図であり、
図１３は、図９のモジュールの製造で使用される実装基板の概略構成を示す図（（ａ）は平面図，（ｂ）は断面図）であり、
図１４は、図１３の実装基板を含む多面取りパネルの概略構成を示す平面図であり、
図１５は、図９のモジュールの製造を説明するための図（（ａ）及び（ｂ）は各工程における断面図）である。
【００５８】
図９に示すように、モジュール２０は、実装基板２１の主面２１ｘ側に、電子部品として、ＢＧＡ型半導体装置１ａ、ＢＧＡ型半導体装置２５及びＱＦＰ（Ｑuad Ｆlatpack Ｐackage）型半導体装置２６を搭載した構成となっている。
【００５９】
実装基板２１は、これに限定されないが、主に、コア材と、このコア材の主面を覆うようにして形成された保護膜（図１１に示す符号２３）と、このコア材の主面と対向する裏面（コア材の主面と反対側に位置する面）を覆うようにして形成された保護膜とを有する構成になっている。コア材は、例えばその表裏の両面に配線を有する多層配線構造になっている。コア材の各絶縁層は、例えばガラス繊維にエポキシ系若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板で形成されている。コア材の各配線層は、例えばＣｕを主成分とする金属膜で形成されている。コア材の主面上の保護膜（２３）は、主にコア材の最上層の配線層に形成された配線を保護する目的で形成され、コア材の裏面上の保護膜は、主にコア材の最下層の配線層に形成された配線を保護する目的で形成されている。コア材の主面上の保護膜及び裏面上の保護膜は、例えば二液性アルカリ現像液型ソルダーレジストインキ、若しくは熱硬化型一液性ソルダーレジストインキで形成されている。
【００６０】
実装基板２１の主面２１ｘにおいて、図１３（ａ）に示すように、ＢＧＡ型半導体装置１ａが搭載される部品搭載領域２４には、複数の電極パッド２２が形成されている。この複数の電極パッド２２は、ＢＧＡ型半導体装置１ａの複数の外部接続用端子（半田バンプ１４）と対応してアレイ状に配置されている。また、図示していないが、ＢＧＡ型半導体装置２５が搭載される部品搭載領域にもＢＧＡ型半導体装置２５の複数の外部接続用端子（半田バンプ）と対応して複数の電極パッドが配置され、また、ＱＦＰ型半導体装置２６が搭載される部品搭載領域にもＱＦＰ型半導体装置２６の複数の外部接続用端子（封止体の側面から突出したリードの先端部分）と対応して複数の電極パッドが配置されている。これらの電極パッドは、コア材の最上層の配線層に形成された複数の配線の夫々の一部分で構成され、コア材の主面上の保護膜（２３）に形成された開口によって露出されている。
【００６１】
複数の半田バンプ１４は、図１１に示すように、ＢＧＡ型半導体装置１ａの複数の電極パッド６と実装基板２１の複数の電極パッド２２との間に夫々介在され、電極パッド６及び２２に固着されて電気的にかつ機械的に接続されている。
【００６２】
実装基板２１の電極パッド２２の表面には、半田バンプ１４とのボンダビリティを高める目的として接合層７が設けられている。本実施形態において、接合層７は、Ｎｉを主成分とし、実質的に硫黄を含まないＮｉメッキ層で形成されている。
【００６３】
図１２に示すように、電極パッド２２上の接合層７と半田バンプ１４との間には、これらの元素を含むＳｎ−Ｎｉ−Ｃｕ組成の合金層（金属間化合物層）９ａが形成されており、この合金層９ａによる接合層７と半田バンプ１４との接合によって電極パッド２２と半田バンプ１４との固着がなされている。
【００６４】
即ち、本実施形態のモジュール２０は、ＢＧＡ型半導体装置（電子部品）１ａの電極パッド（下地導体層）６と実装基板（配線基板）２１の電極パッド（下地導体層）２２との間にＰｂフリー組成の半田バンプ（鉛フリー半田層）１４が介在され、実装基板２１の電極パッド（下地導体層）２２とＰｂフリー組成の半田バンプ（鉛フリー半田層）１４との間に、実質的に硫黄を含まない接合層７が介在され、かつ接合層７とＰｂフリー半田バンプ（鉛フリー半田層）１４との間に、これらの元素を含む合金層９ａが形成された接合構造を有している。
【００６５】
また、本実施形態のモジュール２０は、ＢＧＡ型半導体装置（電子部品）１ａの電極パッド（下地導体層）６と実装基板（配線基板）２１の電極パッド（下地導体層）２２との間にＰｂフリー組成の半田バンプ（鉛フリー半田層）１４が介在され、ＢＧＡ型半導体装置１ａの電極パッド（下地導体層）６と鉛フリー半田層（半田バンプ１４）との間に、実質的に硫黄を含まない接合層７が介在され、かつ接合層７とＰｂフリー組成の半田バンプ（鉛フリー半田層）１４との間に、これらの元素を含む合金層９ａが形成された接合構造を有している。
【００６６】
なお、電極パッド２２に半田バンプ１４を接合する前の段階において、電極パッド２２上の接合層７の表面には、図１３（ｂ）に示すように、酸化防止膜として例えばメッキ層からなるＡｕ膜８が形成されている。このＡｕ膜８は、一般的に１μｍ程度の薄い膜厚で形成されているため、半田バンプ１４の接合時（ＢＧＡ型半導体装置１ａの実装時）に拡散によって消滅する。
【００６７】
モジュール２０は、生産性を高めるため、図１４に示す多面取りパネル（多数個取りパネル）３０を用いて製造される。多面取りパネル３０は、図１４に示すように、枠体３１で規定された複数の製品形成領域３２を一方向に配置した構成になっている。各製品形成領域３２には実装基板２１が配置され、実装基板２１は連結部３３を介して枠体３１と一体化されている。
【００６８】
次に、モジュール２０の製造について、図１４及び図１５を用いて説明する。
【００６９】
まず、図１４に示す多面取りパネル３０を準備し、その後、各実装基板２１の主面２１ｘに、ＢＧＡ型半導体装置１ａ及び２５、並びにＱＦＰ型半導体装置２６を含む電子部品をリフロー法で一括して実装する。ＢＧＡ型半導体装置１ａの実装は、まず、実装基板２１の主面２１ｘの部品搭載領域２４に配置された電極パッド２２上にフラックス層をスクリーン印刷で形成し、その後、図１５（ａ）に示すように、電極パッド２２上に半田バンプ１４が位置するように部品搭載領域２４上にＢＧＡ型半導体装置１ａを配置し、その後、多面取りパネル３０を例えば赤外線リフロー炉に搬送して、図１５（ｂ）に示すように半田バンプ１４を溶融し、その後、溶融した半田バンプ１４を硬化させることによって行われる。このＢＧＡ型半導体装置１ａの実装工程において、実装基板２１における接合層７中の元素と、溶融した半田中の元素とが反応し、図１２に示すように、これらの元素を含む合金層９ａが形成される。また、このＢＧＡ型半導体装置１ａの実装工程において、Ａｕ膜８は拡散によって消滅する。
【００７０】
次に、図１４に示す多面取りパネル３０の連結部３３を切断して、枠体３１から実装基板２１を切り離すことにより、図９に示すモジュール２０がほぼ完成する。連結部３３の切断においては、多面取りパネル３０の主面上から多面取りパネル３０に向かって上刃を移動させ、多面取りパネル３０の主面と向かい合う裏面上から多面取りパネル３０に向かって下刃を移動させて連結部３３を剪断作用によって切断する方法や、多面取りパネル３０の主面、裏面のうちの何れか一方の面上から多面取りパネル３０に向かって刃を移動させて連結部３３を剪断作用によって切断する方法等がある。また、実装基板２１を切り離す方法としては、切断刃の移動による剪断作用で連結部３３を切断する方法の他に、切削工具で連結部３３を切削する方法等がある。
【００７１】
図１６は、モジュール２０を組み込んだ携帯電話（携帯型電子機器）の概略構成を示す平面図である。
【００７２】
図１６に示すように、携帯電話４０は、筐体（ケース本体）４１、表示部４２、キー操作部４３及びアンテナ４４等を有し、筐体４１は前面筐体及び背面筐体で構成されている。この筐体４１の内部には液晶表示装置及びモジュール２０等が組み込まれている。
【００７３】
次に、半田接合部の耐衝撃強度について説明する。図１７は、接合層中の硫黄濃度と耐衝撃強度との関係を示す図であり、図１８は、接合層中の硫黄濃度が高い場合の半田接合部の要部断面図であり、図１９及び図２０は、耐衝撃強度の評価方法を説明するための図である。
【００７４】
図１９及び図２０に示すように、ＢＧＡ型半導体装置１ａを実装基板５０の主面側に実装したサンプルを作成し、このサンプルに衝撃を与えて半田接合部の耐衝撃強度を評価した。半田接合部の評価対象部としては、インターポーザ４の電極パッド６における半田接合部を評価対象部とした。サンプルに衝撃を与える方法としては、枠状の装着台５１にサンプルを乗せた状態で実装基板５０の主面と対向する裏面上からプローブ５２を実装基板５０の裏面に落下させて評価した。衝撃の定量化には、プローブ５２の落下によって実装基板５０に発生した衝撃曲げ歪みを実装基板５０の主面側に貼り付けた歪みゲージ５３で測定して行った。
【００７５】
図１７において、接合層中の硫黄濃度は、２次イオン質量分析（ＳＩＭＳ：Ｓecondary Ｉon Ｍass Ｓpectrometry）における接合層イオンカウント数に対する割合で表しており、図中のデータは半田接合部に破断が発生した時のデータである。２次イオン質量分析は、１次イオンとしてＣｓ＋、加速電圧１４ｋＶ、真空度５×１０−７Ｐａにて行った。また、測定エリアが３００μｍ以上の場合は、電流２５ｎＡ、ビーム径６０μｍ、エッチング面積２００μｍ×２００μｍ、データ集積領域７０μｍ×７０μｍにて行っている。測定エリアが３００μｍ未満の場合は、電流５ｎＡ、ビーム径２０μｍ、エッチング面積２００μ×２００μｍ、データ集積領域４０μｍ×４０μｍにて行っている。
【００７６】
図１７に示すように、接合層中の硫黄濃度が低くなるに従って接合部の耐衝撃強度は高くなっている。従って、実質的に硫黄を含まない接合層７にすることで、Ｐｂフリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【００７７】
図１８に示すように、接合層中の硫黄濃度が高い場合、半田バンプ１４と接合層７との間には２つの合金層（９ａ，９ｂ）が形成されており、合金層９ａと合金層９ｂとの界面に破断（クラック）Ｓ１が発生している。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−Ｎｉ−Ｃｕ）であるが、結晶状態が異なっており、接合層７側に形成された合金層９ｂは粒状結晶になっている。このように粒状結晶からなる合金層９ｂと合金層９ａとの界面で破断Ｓ１が発生していることから、この界面の密着強度は低いと推定する。
【００７８】
粒状結晶からなる合金層９ｂは、硫黄濃度が２次イオン質量分析における接合層イオンカウント数に対する割合で１％を超える付近から生成される。従って、硫黄濃度が１％以下であれば粒状結晶からなる合金層９ｂが生成されないので、Ｐｂフリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【００７９】
半田接合部の破断は、図１７に示すように、硫黄濃度が１％を超える付近から２０００［ｐｐｍ］以下で発生するようになる。携帯電話を耳に当てて使用する高さ（約１．５ｍ）から携帯電話を落とした時に実装基板に生じる衝撃曲げ歪み量は最大で２０００［ｐｐｍ］程度である。従って、接合層７中の硫黄濃度が１％以下であれば、通常の使用環境で携帯電話を落としたとしても半田接合部に破断が生じるようなことはないので、Ｐｂフリー組成の半田バンプ１４を用いて実装基板にＢＧＡ型半導体装置１ａが実装されたモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【００８０】
Ｎｉメッキ層からなる接合層７は、メッキ液を用いた電解メッキ法で形成される。メッキ液としては、一般的に塩化ニッケル（ＮｉＣｌ）液と硫酸ニッケル（ＮｉＳＯ４）液とを混ぜたメッキ液が使用される。このメッキ液においては、接合層７の表面を滑らかにして接合層７上に形成されるＡｕ膜の光沢を出すために光沢剤として硫黄を添加する場合がある。従って、接合層７中の硫黄濃度を下げるためには、メッキ液中に光沢剤として硫黄を添加しないようにすることが望ましい。
【００８１】
インターポーザ４は、表裏面が樹脂材からなる保護膜で覆われている。この保護膜に含まれている硫黄が接合層７の形成時にメッキ液中に溶出する。従って、接合層７中の硫黄濃度を下げるためには、メッキ液の管理が重要である。
【００８２】
モジュール２０の製造では、実装基板２１にＢＧＡ型半導体装置１ａを実装した後、多面取りパネル３０の連結部３３を切断して、枠体３１から実装基板２１を切り離す工程がある。この時、切断刃の移動による剪断作用で連結部３３を切断する場合、実装基板２１に衝撃曲げ歪みが加わるため、電極パッド６における半田接合部の耐衝撃強度が低い場合には半田接合部に破断が発生してしまう。しかしながら、電極パッド６上の接合層７を実質的に硫黄を含まない層とすることにより、電極パッド６における半田接合部の耐衝撃強度の向上を図ることができるため、枠体３１から実装基板２１を切り離す工程において、電極パッド６における半田接合部の破断を抑制することができる。この結果、Ｐｂフリー組成の半田バンプ１４を用いて実装基板にＢＧＡ型半導体装置１ａを実装するモジュール２０の製造歩留まりの向上を図ることができる。
【００８３】
なお、ＢＧＡ型半導体装置１ａを実装するモジュール２０においては、実装基板２１の電極パッド２２上にも接合層７が設けられている。従って、実装基板２１における電極パッド２２上の接合層７を実質的に硫黄を含まない層とすることにより、Ｐｂフリー組成の半田バンプ１４を用いても、実装基板２１の電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができる。また、電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａを実装するモジュール２０の製造歩留まりの向上を図ることができる。また、このようなモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【００８４】
図２１は、接合層中の炭素濃度と耐衝撃強度との関係を示す図であり、図２２は、接合層中の炭素濃度が高い場合の半田接合部の要部断面図である。この炭素濃度に関する評価は、前述の硫黄濃度の評価と同じ条件で行った。
【００８５】
図２１に示すように、接合層７中の炭素濃度が低くなるに従って半田接合部の耐衝撃強度は高くなっている。従って、実質的に炭素を含まない接合層７にすることで、Ｐｂフリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【００８６】
図２２に示すように、接合層中の炭素濃度が高い場合、半田バンプ１４と接合層７との間には２つの合金層（９ａ，９ｂ）が形成されており、合金層９ａと合金層９ｂとの界面に破断（クラック）Ｓ１が発生している。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−Ｎｉ−Ｃｕ）であるが、結晶状態が異なっている。但し、接合層７側に形成された合金層９ｂは、硫黄の場合と違なり粒状結晶にはなっていない。このように合金層９ｂと合金層９ａとの界面で破断Ｓ１が発生していることから、この界面の密着強度は低いと推定する。
【００８７】
合金層９ｂは、炭素濃度が２次イオン質量分析における接合層イオンカウント数に対する割合で１％を超える付近から生成される。従って、炭素濃度が１％以下であれば合金層９ｂが生成されないので、Ｐｂフリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【００８８】
また、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａを実装するモジュール２０の製造歩留まりの向上を図ることができる。
【００８９】
半田接合部の破断は、図２１に示すように、炭素濃度が１％を超える付近から２０００［ｐｐｍ］以下で発生するようになる。従って、接合層中の炭素濃度が１％以下であれば、通常の使用環境で携帯電話を落としたとしても電極パッド６における半田接合部に破断が生じるようなことはないので、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａが実装されたモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【００９０】
なお、ＢＧＡ型半導体装置１ａを実装するモジュール２０においては、実装基板２１の電極パッド２２上にも接合層７が設けられている。従って、電極パッド２２上の接合層７を実質的に炭素を含まない層とすることにより、Ｐｂフリー組成の半田バンプ１４を用いても、実装基板２１の電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができる。
【００９１】
また、実装基板２１の電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａを実装するモジュール２０の製造歩留まりの向上を図ることができる。また、このようなモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【００９２】
図２３は、接合層中のフッ素濃度と耐衝撃強度との関係を示す図であり、図２４は、接合層中のフッ素濃度が高い場合の半田接合部の要部断面図である。このフッ素濃度に関する評価は、前述の硫黄濃度の評価と同じ条件で行った。
【００９３】
図２３に示すように、接合層７中のフッ素濃度が低くなるに従って半田接合部の耐衝撃強度は高くなっている。従って、実質的にフッ素を含まない接合層７にすることで、Ｐｂフリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【００９４】
図２４に示すように、接合層中のフッ素濃度が高い場合、半田バンプ１４と接合層７との間には２つの合金層（９ａ，９ｂ）が形成されており、合金層９ａと合金層９ｂとの界面に破断（クラック）Ｓ１が発生している。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−Ｎｉ−Ｃｕ）であるが、結晶状態が異なっている。但し、接合層７側に形成された合金層９ｂは、硫黄の場合と違なり粒状結晶にはなっていない。このように合金層９ｂと合金層９ａとの界面で破断Ｓ１が発生していることから、この界面の密着強度は低いと推定する。
【００９５】
合金層９ｂは、フッ素濃度が２次イオン質量分析における接合層イオンカウント数に対する割合で０．２％を超える付近から生成される。従って、フッ素濃度が１％以下であれば合金層９ｂが生成されないので、Ｐｂフリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【００９６】
また、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａを実装するモジュール２０の製造歩留まりの向上を図ることができる。
【００９７】
半田接合部の破断は、図２３に示すように、フッ素濃度が０．２％を超える付近から２０００［ｐｐｍ］以下で発生するようになる。従って、接合層中のフッ素濃度が１％以下であれば、通常の使用環境で携帯電話を落としたとしても半田接合部に破断が生じるようなことはないので、Ｐｂフリー組成の半田バンプ１４を用いて実装基板にＢＧＡ型半導体装置１ａが実装されたモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【００９８】
なお、ＢＧＡ型半導体装置１ａを実装するモジュール２０においては、実装基板２１の電極パッド２２上にも接合層７が設けられている。従って、電極パッド２２上の接合層７を実質的にフッ素を含まない層とすることにより、Ｐｂフリー組成の半田バンプ１４を用いても、実装基板２１の電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができる。
【００９９】
また、実装基板２１の電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａが実装されたモジュール２０の製造歩留まりの向上を図ることができる。また、このようなモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【０１００】
図２５は、接合層中の酸素度と耐衝撃強度との関係を示す図であり、図２６は、接合層中の酸素濃度が高い場合の半田接合部の要部断面図である。この酸素濃度に関する評価は、前述の硫黄濃度の評価と同じ条件で行った。
【０１０１】
図２５に示すように、接合層７中の酸素濃度が低くなるに従って半田接合部の耐衝撃強度は高くなっている。従って、実質的に酸素を含まない接合層７にすることで、Ｐｂフリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【０１０２】
図２６に示すように、接合層中の酸素濃度が高い場合、半田バンプ１４と接合層７との間には２つの合金層（９ａ，９ｂ）が形成されており、合金層９ａと合金層９ｂとの界面に破断（クラック）Ｓ１が発生している。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−Ｎｉ−Ｃｕ）であるが、結晶状態が異なっている。但し、接合層７側に形成された合金層９ｂは、硫黄の場合と違なり粒状結晶にはなっていない。このように合金層９ｂと合金層９ａとの界面で破断Ｓ１が発生していることから、この界面での密着強度は低いと推定する。
【０１０３】
合金層９ｂは、酸素濃度が２次イオン質量分析における接合層イオンカウント数に対する割合で０．２％を超える付近から生成される。従って、酸素濃度が１％以下であれば合金層９ｂが生成されないので、Ｐｂフリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【０１０４】
また、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａを実装するモジュール２０の製造歩留まりの向上を図ることができる。
【０１０５】
半田接合部の破断は、図２５に示すように、酸素濃度が１０％を超える付近から２０００［ｐｐｍ］以下で発生するようになる。従って、接合層中の酸素濃度が１０％以下であれば、通常の使用環境で携帯電話を落としたとしても半田接合部に破断が生じるようなことはないので、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２０にＢＧＡ型半導体装置１ａが実装されたモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【０１０６】
なお、ＢＧＡ型半導体装置１ａを実装するモジュール２０においては、実装基板２１の電極パッド２２上にも接合層７が設けられている。従って、電極パッド２２上の接合層７を実質的に酸素を含まない層とすることにより、Ｐｂフリー組成の半田バンプ１４を用いても、実装基板２１の電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができる。
【０１０７】
また、実装基板２１の電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａを実装するモジュール２０の製造歩留まりの向上を図ることができる。また、このようなモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【０１０８】
図２７は、接合層中の塩素濃度と耐衝撃強度との関係を示す図であり、図２８は、接合層中の塩素濃度が高い場合の半田接合部の要部断面図である。この塩素濃度に関する評価は、前述の硫黄濃度の評価と同じ条件で行った。
【０１０９】
図２７に示すように、接合層７中の塩素濃度が低くなるに従って半田接合部の耐衝撃強度は高くなっている。従って、実質的に塩素を含まない接合層７にすることで、鉛フリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【０１１０】
図２８に示すように、接合層中の塩素濃度が高い場合、半田バンプ１４と接合層７との間には２つの合金層（９ａ，９ｂ）が形成されており、合金層９ａと合金層９ｂとの界面に破断（クラック）Ｓ１が発生している。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−Ｎｉ−Ｃｕ）であるが、結晶状態が異なっている。但し、接合層７側に形成された合金層９ｂは、硫黄の場合と違なり粒状結晶にはならない。このような合金層９ｂと合金層９ａとの界面で破断Ｓ１が発生していることから、この界面の密着強度は低いと推定する。
【０１１１】
合金層９ｂは、塩素濃度が２次イオン質量分析における接合層イオンカウント数に対する割合で０．２％を超える付近から生成される。従って、塩素濃度が１％以下であれば合金層９ｂが生成されないので、鉛フリー組成の半田バンプ１４を用いても、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【０１１２】
また、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａを実装するモジュール２０の製造歩留まりの向上を図ることができる。
【０１１３】
半田接合部の破断は、図２７に示すように、塩素濃度が１０％を超える付近から２０００［ｐｐｍ］以下で発生するようになる。従って、接合層中の塩素濃度が１０％以下であれば、通常の使用環境で携帯電話を落としたとしても半田接合部に破断が生じるようなことはないので、Ｐｂフリー組成の半田バンプ１４を用いて実装基板にＢＧＡ型半導体装置１ａが実装されたモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【０１１４】
なお、ＢＧＡ型半導体装置１ａを実装するモジュール２０においては、実装基板２１の電極パッド２２上にも接合層７が設けられている。従って、電極パッド２２上の接合層７を実質的に塩素を含まない層とすることにより、Ｐｂフリー組成の半田バンプ１４を用いても、実装基板２１の電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができる。
【０１１５】
また、実装基板２１の電極パッド２２における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体装置１ａを実装するモジュール２０の製造歩留まりの向上を図ることができる。また、このようなモジュール２０を組み込む携帯電話４０の衝撃に対する信頼性を確保することができる。
【０１１６】
（実施形態２）
本実施形態２では、ＬＧＡ型半導体装置に本発明を適用した例について説明する。
【０１１７】
図２９は、本実施形態２である半導体装置の概略構成を示す断面図であり、
図３０は、図２９の一部を拡大した要部断面図である。
【０１１８】
図２９に示すように、ＬＧＡ型半導体装置１ｂは、インターポーザ４の主面４ｘ側に半導体チップ２を搭載し、インターポーザ４の裏面４ｙ側に外部接続用端子として複数の電極パッド６を配置した構成となっている。
【０１１９】
図３０に示すように、電極パッド６の表面上にはＮｉメッキ層からなる接合層７が設けられ、接合層７の表面上には酸化防止膜として例えばメッキ層からなるＡｕ膜８が設けられている。
【０１２０】
ＬＧＡ型半導体装置１ｂは、そのインターポーザ４の電極パッド６と実装基板の電極パッドとの間に半田層を介在して実装基板に実装される。この時の半田層としてはＰｂフリー組成の半田層が使用される。従って、半田バンプを持たないＬＧＡ型半導体装置１ｂにおいても、前述の実施形態１と同様に、電極パッド６上の接合層７を実質的に硫黄、炭素、窒素、酸素、塩素を含まない層とすることにより、実装基板にＢＧＡ型半導体装置１ｂを実装した後のインターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができる。
【０１２１】
また、インターポーザ４の電極パッド６における半田接合部の耐衝撃強度の向上を図ることができるため、Ｐｂフリー組成の半田層を用いて実装基板にＬＧＡ型半導体装置１ｂを実装するモジュールの製造歩留まりの向上を図ることができる。また、このようなモジュールを組み込む携帯電話の衝撃に対する信頼性を確保することができる。
【０１２２】
なお、本実施形態では図示していないが、電子部品であるＬＧＡ型半導体装置１ｂを実装基板にＰｂフリー組成の半田層を用いて実装するモジュールにおいて、前述の実施形態１と同様に、実装基板の電極パッド上の接合層を実質的に硫黄、炭素、窒素、酸素、塩素を含まない層とすることにより、ＬＧＡ型半導体装置１ｂを実装した後の実装基板の電極パッドにおける半田接合部の耐衝撃強度の向上を図ることができる。
【０１２３】
（実施形態３）
本実施形態３では、フェースダウンボンディング構造のＢＧＡ型半導体装置に本発明を適用した例について説明する。
【０１２４】
図３１は、本発明の実施形態３であるＢＧＡ型半導体装置の概略構成を示す断面図であり、図３２は、図３１の一部を拡大した要部断面図である。
【０１２５】
図３１に示すように、ＢＧＡ型半導体装置１ｃは、インターポーザ６４の主面６４ｘ側に半導体チップ６０を搭載し、インターポーザ６４の裏面６４ｙ側に外部接続用端子として複数の半田バンプ１４を配置した構成になっている。
【０１２６】
半導体チップ６０の主面６０ｘには複数の電極パッド６２が形成されている。インターポーザ６４の主面６４には、半導体チップ６４の複数の電極パッド６２と対応して複数の電極パッド６５が形成され、インターポーザ６４の裏面６４ｙには複数の電極パッド６が形成されている。電極パッド６には半田バンプ１４が固着されている。
【０１２７】
半導体チップ６０は、その主面６４ｘがインターポーザ６４の主面６４ｘと向かい合う状態でインターポーザ６４の主面６４ｘに実装されている。半導体チップ６０の電極パッド６２とインターポーザ６４の電極パッド６５とは、これらの間に介在された半田バンプ６３によって電気的にかつ機械的に接続されている。半田バンプ６３は電極パッド６２及び６５に固着されている。
【０１２８】
図３２に示すように、電極パッド６２の表面上にはＮｉメッキ層からなる接合層７が設けられ、電極パッド６５の表面上にはＮｉメッキ層からなる接合層７が設けられている。半田バンプ６３としてはＰｂフリー組成の半田バンプが用いられている。即ち、電極パッド６２と半田バンプ６３との間には接合層７が設けられ、電極パッド６５と半田バンプ６３との間には接合層７が設けられている。半田バンプ６３としてはＰｂフリー組成の半田バンプが用いられている。半導体チップ６０とインターポーザ６４との間にはアンダーフィルと呼ばれる樹脂６６が充填されている。
【０１２９】
半導体チップ６０は、電極パッド６２と電極パッド６５との間にＰｂフリー組成の半田バンプ６３を介在してインターポーザ６４に実装されている。従って、前述の実施形態１と同様に、電極パッド６２上の接合層７及び電極パッド６５上の接合層７を実質的に硫黄、炭素、窒素、酸素、塩素を含まない層で形成することにより、インターポーザ６４に半導体チップ６０を実装した後の電極パッド６２及び６５における半田接合部の耐衝撃強度の向上を図ることができる。
【０１３０】
（実施形態４）
本実施形態４では、ＣＳＰ（Ｃhip Ｓize Ｐackage）型半導体装置に本発明を適用した例について説明する。
【０１３１】
図３３は、本発明の実施形態４である半導体装置の概略構成を示す断面図であり、
図３４は、図３３の一部を拡大した要部断面図である。
【０１３２】
図３３及び図３４に示すように、本実施形態４のＣＳＰ型半導体装置１ｄは、主に、半導体チップ層７０と、この半導体チップ層７０の主面上に形成された再配線層（パッド再配置層）７５と、この再配線層７５上に配置された複数の半田バンプ１４とを有する構成になっている。
【０１３３】
半導体チップ層７０は、主に、半導体基板７１と、この半導体基板７１の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層７２と、この多層配線層７２を覆うようにして形成された表面保護膜７４とを有する構成になっている。半導体基板７１は例えば単結晶シリコンで形成され、多層配線層７２の絶縁層は例えば酸化シリコン膜で形成され、多層配線層７２の配線層は例えばアルミニウム（Ａｌ）膜又はアルミニウム合金膜で形成され、表面保護膜７４は例えば窒化シリコン膜で形成されている。
【０１３４】
半導体チップ層７０の主面には複数の電極パッド７３が形成され、この複数の電極パッド７３は、ＣＳＰ型半導体装置１ｄの互いに向かい合う２つの辺に沿って配置されている。複数の電極パッド７３の夫々は、多層配線層７２の最上層の配線層に形成されている。多層配線層７２の最上層の配線層はその上層に形成された表面保護膜７４で覆われ、この表面保護膜７４には電極パッド７３の表面を露出する開口が形成されている。
【０１３５】
再配線層７５は、主に、表面保護膜７４上に形成された絶縁層（図示せず）と、この絶縁層上を延在する複数の配線７６と、この複数の配線７６を覆うようにして絶縁層上に形成された絶縁層７７と、絶縁層７７の上層に形成された複数の電極パッド７８とを有する構成になっている。
【０１３６】
複数の配線７６の夫々の一端側は、その下層の絶縁層に形成された開口及び表面保護膜７４に形成された開口を通して、複数の電極パッド７３に夫々電気的にかつ機械的に接続されている。
【０１３７】
複数の電極パッド７８の夫々には、再配線層７５上に配置された複数の半田バンプ１４が電気的にかつ機械的に接続されている。半田バンプ１４としては、Ｐｂを実質的に含まないＰｂフリー組成の半田バンプ、例えばＳｎ−３［ｗｔ％］Ａｇ−０．５［ｗｔ％］Ｃｕ組成の半田バンプを用いている。
【０１３８】
再配線層７５は、半導体チップ層７０の電極パッド７３に対して配列ピッチが広い電極パッド７８を再配置するための層であり、再配線層７５の電極パッド７８は、ＣＳＰ型半導体装置１ｄが実装される実装基板の電極パッドの配列ピッチと同一の配列ピッチで配置される。
【０１３９】
電極パッド７８の表面には、図３４に示すように、半田バンプ１４とのボンダビリティを高める目的として接合層７が設けられている。本実施形態において、接合層７は、Ｎｉを主成分とし、実質的に硫黄を含まないＮｉメッキ層で形成されている。
【０１４０】
ＣＳＰ型半導体装置１ｄは、電極パッド７８と実装基板の電極パッドとの間に半田バンプ１４を介在して実装基板に実装される。従って、前述の実施形態１と同様に、電極パッド７８上の接合層７を実質的に硫黄、炭素、窒素、酸素、塩素を含まない層とすることにより、実装基板に実装した後の半田接合部の耐衝撃強度の向上を図ることができる。
【０１４１】
なお、前述実施形態１〜４では、接合層７をニッケルを主成分とするＮｉメッキ層で形成した例について説明したが、接合層７としてはニッケル・リンを主成分とするメッキ層で形成してもよい。このメッキ層は無電解メッキ法で形成される。
【０１４２】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【０１４３】
例えば、本発明は、実装基板にＰｂフリー組成の半田バンプを用いて複数の半導体チップを実装するＭＣＭ（Ｍulti Ｃhip Ｍodule）と呼ばれる電子装置に適用することができる。
【０１４４】
また、本発明は、Ｐｂフリー組成の半田バンプを用いて実装基板に半導体装置が実装されたモジュールを組み込むＩＣ（Ｉntegrated Ｃircuit）カード、ＰＤＡ（Ｐersonal Ｄigital Ａssistants）等の携帯型電子機器に適用することができる。
【０１４５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１４６】
本発明によれば、半田接続部の耐衝撃強度の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１であるＢＧＡ型半導体装置の概略構成を示す平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図２の一部を拡大した要部断面図である。
【図４】図３の一部を拡大した要部断面図である。
【図５】本発明の実施形態１であるＢＧＡ型半導体装置の製造で使用されるインターポーザ（配線基板）の概略構成を示す図（（ａ）は底面図，（ｂ）は断面図）である。
【図６】本発明の実施形態１であるＢＧＡ型半導体装置の製造を説明するための図（（ａ）〜（ｄ）は各工程における断面図）である。
【図７】本発明の実施形態１であるＢＧＡ型半導体装置の製造において、第１のバンプ形成工程を説明するための図（（ａ）〜（ｃ）は各工程における断面図）である。
【図８】本発明の実施形態１であるＢＧＡ型半導体装置の製造において、第２のバンプ形成工程を説明するための図（（ａ）〜（ｂ）は各工程における断面図）である。
【図９】本発明の実施形態１であるＢＧＡ型半導体装置を組み込んだモジュール（電子装置）の概略構成を示す平面図である。
【図１０】図９のＢ−Ｂ線に沿う断面図である。
【図１１】図１０の一部を拡大した要部断面図である。
【図１２】図１１の一部を拡大した要部断面図である。
【図１３】図９のモジュールの製造で使用される実装基板の概略構成を示す図（（ａ）は平面図，（ｂ）は断面図）である。
【図１４】図１３の実装基板を含む多面取りパネルの概略構成を示す平面図である。
【図１５】図９のモジュールの製造を説明するための図（（ａ）及び（ｂ）は各工程における断面図）である。
【図１６】図９のモジュールを組み込んだ携帯電話（携帯型電子機器）の概略構成を示す平面図である。
【図１７】接合層中の硫黄濃度と半田接合部の耐衝撃強度との関係を示す特性図である。
【図１８】接合層中の硫黄濃度が高い場合の半田接合部の要部断面図である。
【図１９】耐衝撃評価を説明するための図である。
【図２０】耐衝撃評価を説明するための図である。
【図２１】接合層中の炭素濃度と半田接合部の耐衝撃強度との関係を示す特性図である。
【図２２】接合層中の炭素濃度が高い場合の半田接合部の要部断面図である。
【図２３】接合層中のフッ素濃度と半田接合部の耐衝撃強度との関係を示す特性図である。
【図２４】接合層中のフッ素濃度が高い場合の半田接合部の要部断面図である。
【図２５】接合層中の酸素濃度と半田接合部の耐衝撃強度との関係を示す特性図である。
【図２６】接合層中の酸素濃度が高い場合の半田接合部の要部断面図である。
【図２７】接合層中の塩素濃度と曲げ歪みとの関係を示す特性図である。
【図２８】接合層中の塩素濃度が高い場合における接合部の要部断面図である。
【図２９】本発明の実施形態２であるＬＧＡ型半導体装置の概略構成を示す断面図である。
【図３０】図２９の一部を拡大した要部断面図である。
【図３１】本発明の実施形態３であるフェースダウンボンディング構造のＢＧＡ型半導体装置の概略構成を示す断面図である。
【図３２】図３１の一部を拡大した要部断面図である。
【図３３】本発明の実施形態４であるＣＳＰ型半導体装置の概略構成を示す断面図である。
【図３４】図３３の一部を拡大した要部断面図である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ…半導体装置、２…半導体チップ、３…電極パッド、４…インターポーザ（配線基板）、５…配線、５ａ…電極パッド、６…電極パッド、７…接合層、８…Ａｕ膜、９ａ，９ｂ…合金層、１０…保護膜、１１…接着材、１２…ボンディングワイヤ、１３…樹脂封止体、１４…半田バンプ、１４ａ…半田ボール、１４ｂ…半田ペースト層、１５…フラックス、
２０…モジュール、２１…実装基板、２２…電極パッド、２３…保護膜、２４…搭載領域、２５…ＢＧＡ型半導体装置、２６…ＱＦＰ型半導体装置、
３０…多面取りパネル、３１…枠体、３２…製品形成領域、３３…連結部、
４０…携帯電話、４１…筐体、４２…表示部、４３…キー操作部、４４…アンテナ、
６０…半導体チップ、６２…電極パッド、６３…半田バンプ、６４…インターポーザ、６５…電極パッド、６６…アンダーフィル樹脂、
７０…半導体チップ層、７１…半導体基板、７２…多層配線層、７３…電極パッド、７４…表面保護膜、７５…再配線層（パッド再配置層）、７６…配線、７７…絶縁層、７８…電極パッド。

Claims (4)

  1. （ａ）配線基板と、
    （ｂ）前記配線基板の主面上に搭載された半導体チップと、
    （ｃ）前記配線基板の裏面上に形成された複数の電極パッドと、
    （ｄ）前記複数の電極パッド上にそれぞれ形成された、Ｎｉを主成分とする接合層と、
    （ｅ）前記接合層上に形成されたＳｎ−Ａｇ−Ｃｕ組成の半田バンプと、
    （ｆ）前記接合層と前記半田バンプとの間に形成されたＳｎ−Ｎｉ−Ｃｕ組成の合金層と、
    を含み、
    前記接合層中の硫黄濃度は、２次イオン質量分析における接合層イオンカウント数に対する割合で１％以下であることを特徴とする半導体装置。
  2. （ａ）配線基板と、
    （ｂ）前記配線基板の主面上に搭載された半導体チップと、
    （ｃ）前記配線基板の裏面上に形成された複数の電極パッドと、
    （ｄ）前記複数の電極パッド上にそれぞれ形成された、Ｎｉを主成分とする接合層と、
    （ｅ）前記接合層上に形成された鉛フリー半田バンプと、
    （ｆ）前記接合層と前記半田バンプとの間に形成された、前記半田バンプ中の元素とＮｉを含む合金層と、
    を含み、
    前記接合層中の硫黄濃度は、２次イオン質量分析における接合層イオンカウント数に対する割合で１％以下であることを特徴とする半導体装置。
  3. 前記複数の電極パッドは、Ｃｕを主成分とすることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記接合層は、メッキ法によって形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
JP2002114408A 2002-04-17 2002-04-17 半導体装置 Expired - Lifetime JP4034107B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002114408A JP4034107B2 (ja) 2002-04-17 2002-04-17 半導体装置
US10/396,326 US6879041B2 (en) 2002-04-17 2003-03-26 Semiconductor device with joint structure having lead-free solder layer over nickel layer
KR1020030021552A KR100941849B1 (ko) 2002-04-17 2003-04-07 반도체장치 및 그 제조방법, 전자장치 및 그 제조방법
TW092108665A TWI275170B (en) 2002-04-17 2003-04-15 Semiconductor device and its manufacturing method, electronic device and its manufacturing method
KR1020090099729A KR100969446B1 (ko) 2002-04-17 2009-10-20 반도체장치 및 그 제조방법, 전자장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002114408A JP4034107B2 (ja) 2002-04-17 2002-04-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006332738A Division JP4402102B2 (ja) 2006-12-11 2006-12-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2003309223A JP2003309223A (ja) 2003-10-31
JP2003309223A5 JP2003309223A5 (ja) 2005-09-22
JP4034107B2 true JP4034107B2 (ja) 2008-01-16

Family

ID=29207657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002114408A Expired - Lifetime JP4034107B2 (ja) 2002-04-17 2002-04-17 半導体装置

Country Status (4)

Country Link
US (1) US6879041B2 (ja)
JP (1) JP4034107B2 (ja)
KR (2) KR100941849B1 (ja)
TW (1) TWI275170B (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
US7005745B2 (en) * 2004-01-22 2006-02-28 Texas Instruments Incorporated Method and structure to reduce risk of gold embrittlement in solder joints
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
US20060068218A1 (en) 2004-09-28 2006-03-30 Hooghan Kultaransingh N Whisker-free lead frames
JP4817418B2 (ja) 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
TWI462236B (zh) * 2005-03-18 2014-11-21 Dowa Electronics Materials Co 副載置片及其製造方法
JP2006261569A (ja) * 2005-03-18 2006-09-28 Dowa Mining Co Ltd サブマウントおよびその製造方法
JP2006286944A (ja) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd サブマウント及びその製造方法
KR100723497B1 (ko) * 2005-08-11 2007-06-04 삼성전자주식회사 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
US7233074B2 (en) * 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts
JP4569423B2 (ja) 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2007258292A (ja) * 2006-03-22 2007-10-04 Nippon Inter Electronics Corp 縦型半導体装置
JP2007294899A (ja) * 2006-03-31 2007-11-08 Dowa Electronics Materials Co Ltd 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント
US7727805B2 (en) * 2007-06-11 2010-06-01 Intel Corporation Reducing stress in a flip chip assembly
JP5331322B2 (ja) * 2007-09-20 2013-10-30 株式会社日立製作所 半導体装置
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US8367244B2 (en) * 2008-04-17 2013-02-05 Enovix Corporation Anode material having a uniform metal-semiconductor alloy layer
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20090310320A1 (en) * 2008-06-16 2009-12-17 Weston Roth Low profile solder grid array technology for printed circuit board surface mount components
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
EP2340554B1 (en) * 2008-09-18 2017-05-10 Imec Methods and systems for material bonding
JP2010161136A (ja) 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
US8592995B2 (en) * 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8519537B2 (en) 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8698306B2 (en) 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
JP5557788B2 (ja) * 2011-04-07 2014-07-23 株式会社 日立パワーデバイス 電子装置の製造方法
JP5509295B2 (ja) * 2012-11-02 2014-06-04 パナソニック株式会社 半導体装置
US9355980B2 (en) * 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
JP6451866B2 (ja) * 2015-11-16 2019-01-16 株式会社豊田中央研究所 接合構造体およびその製造方法
JP2017103434A (ja) * 2015-12-04 2017-06-08 トヨタ自動車株式会社 半導体装置
KR102373440B1 (ko) * 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20190085590A (ko) * 2018-01-11 2019-07-19 삼성전자주식회사 반도체 장치, 이를 포함하는 반도체 패키지 및 이의 제조 방법
JP2022000676A (ja) 2020-06-19 2022-01-04 株式会社ジャパンディスプレイ 表示装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634983A (ja) 1992-07-17 1994-02-10 Sharp Corp 貼合わせ装置
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
JP3677983B2 (ja) 1998-02-05 2005-08-03 株式会社村田製作所 セラミック基板
JP2000244084A (ja) * 1999-02-24 2000-09-08 Kyocera Corp 配線基板
KR100306842B1 (ko) 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2001144214A (ja) 1999-11-17 2001-05-25 Canon Inc 半導体装置およびその接合構造
JP3475147B2 (ja) * 2000-04-17 2003-12-08 株式会社タムラ製作所 はんだ接続部
JP2002146548A (ja) 2000-11-08 2002-05-22 Matsushita Electric Ind Co Ltd 無電解ニッケルめっき皮膜およびそれを用いたプリント配線板
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子

Also Published As

Publication number Publication date
KR20030082382A (ko) 2003-10-22
US20030197277A1 (en) 2003-10-23
KR100969446B1 (ko) 2010-07-14
KR100941849B1 (ko) 2010-02-11
KR20090119748A (ko) 2009-11-19
TW200402860A (en) 2004-02-16
JP2003309223A (ja) 2003-10-31
TWI275170B (en) 2007-03-01
US6879041B2 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
JP4034107B2 (ja) 半導体装置
TWI458057B (zh) Semiconductor device and manufacturing method thereof
JP5271949B2 (ja) 半導体装置
US8314493B2 (en) Method for manufacturing a package-on-package type semiconductor device
KR101661442B1 (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
US8466540B2 (en) Semiconductor device and manufacturing method therefor
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
TWI627689B (zh) 半導體裝置
JP2007227783A (ja) 半導体装置の製造方法
JP2015073120A (ja) 半導体装置の製造方法
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JP5161847B2 (ja) 半導体装置
TWI556368B (zh) 晶片封裝結構及其製作方法
JP4402102B2 (ja) 半導体装置
JP2003318363A (ja) 突起電極接合型半導体装置およびその製造方法
JP2013258347A (ja) 半導体装置
JP2007142187A (ja) 半導体装置
TWI508243B (zh) 封裝結構及其製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
TWI412111B (zh) 電路板之電性連接結構及電路板裝置
JP2005057099A (ja) 半導体装置およびその製造方法
JP2007180123A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
JP2006140329A (ja) 半導体装置の製造方法
JP2006186128A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4034107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term