JP2003309223A - 半導体装置及びその製造方法、電子装置及びその製造方法 - Google Patents

半導体装置及びその製造方法、電子装置及びその製造方法

Info

Publication number
JP2003309223A
JP2003309223A JP2002114408A JP2002114408A JP2003309223A JP 2003309223 A JP2003309223 A JP 2003309223A JP 2002114408 A JP2002114408 A JP 2002114408A JP 2002114408 A JP2002114408 A JP 2002114408A JP 2003309223 A JP2003309223 A JP 2003309223A
Authority
JP
Japan
Prior art keywords
layer
electrode pad
bonding layer
lead
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002114408A
Other languages
English (en)
Other versions
JP2003309223A5 (ja
JP4034107B2 (ja
Inventor
Kenichi Yamamoto
健一 山本
Toshiaki Morita
俊章 守田
Munehiro Yamada
宗博 山田
Ryosuke Kimoto
良輔 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2002114408A priority Critical patent/JP4034107B2/ja
Priority to US10/396,326 priority patent/US6879041B2/en
Priority to KR1020030021552A priority patent/KR100941849B1/ko
Priority to TW092108665A priority patent/TWI275170B/zh
Publication of JP2003309223A publication Critical patent/JP2003309223A/ja
Publication of JP2003309223A5 publication Critical patent/JP2003309223A5/ja
Application granted granted Critical
Publication of JP4034107B2 publication Critical patent/JP4034107B2/ja
Priority to KR1020090099729A priority patent/KR100969446B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半田接合部の耐衝撃強度の向上を図る。 【解決手段】 半導体装置は、下地導体層と鉛フリー半
田層との間に、実質的に硫黄を含まない接合層が設けら
れ、かつ前記接合層と前記鉛フリー半田層との間に、こ
れらの元素を含む合金層が形成された接合構造を有す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造技術、並びに電子装置及びその製造技術に関し、
特に、携帯機器に組み込まれる半導体装置及び電子装置
に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置として、例えばＢＧＡ（Ｂal
l Ｇrid Ａrray）型と呼称される半導体装置が知られて
いる。このＢＧＡ型半導体装置は、インターポーザと呼
ばれる配線基板の主面側に半導体チップを搭載し、配線
基板の主面と対向する裏面側に外部接続用端子として複
数の半田バンプを配置したパッケージ構造になってい
る。
【０００３】ＢＧＡ型半導体装置においては、種々な構
造のものが開発され、製品化されているが、大別すると
ワイヤーボンディング構造とフェイスダウンボンディン
グ構造に分類される。ワイヤボンディング構造では、半
導体チップの主面に配置された電極パッドと、インター
ポーザの主面に配置された電極パッドとの電気的な接続
をボンディングワイヤで行っている。フェイスダウンボ
ンディング構造では、半導体チップの主面に配置された
電極パッドと、インターポーザの主面に配置された電極
パッドとの電気的な接続をこれらの電極パッド間に介在
された半田バンプで行っている。
【０００４】なお、ワイヤーボンディング構造のＢＧＡ
型半導体装置については、例えば、特開２００１−１４
４２１４号公報に開示されている。また、フェイスダウ
ンボンディング構造のＢＧＡ型半導体装置については、
例えば、特開平６−３４９８３号公報に開示されてい
る。
【０００５】
【発明が解決しようとする課題】近年、Ｐｂ（鉛）によ
る環境への悪影響が問題視されるようになり、半導体製
品においてもＰｂフリー化が活発になっている。ＢＧＡ
型半導体装置では、外部接続用端子として一般的に、溶
融温度の低いＰｂ−Ｓｎ（錫）共晶組成（６３［ｗｔ
％］Ｐｂ−３７［ｗｔ％］Ｓｎ）の半田バンプが使用さ
れているが、Ｐｂフリー組成の半田バンプ、例えばＳｎ
−Ａｇ（銀）−Ｃｕ（銅）組成の半田バンプが使用され
つつある。
【０００６】しかしながら、Ｐｂフリー組成の半田バン
プは、Ｐｂ−Ｓｎ共晶組成の半田バンプと比較して硬い
ため、実装基板にＢＧＡ型半導体装置を実装した後の半
田接合部における耐衝撃強度の向上が求められる。ＢＧ
Ａ型半導体装置は実装基板に実装されて種々な電子機器
に組み込まれるが、特に、携帯電話等の携帯型電子機器
においては使用者の不注意による落下の危険性が高いた
め、落下による衝撃が加わっても半田接合部にクラック
等の不具合が起こらない耐衝撃強度が求められる。ま
た、ＢＧＡ型半導体装置においても小型化及び狭ピッチ
化が進み、半田接合部の面積が小さくなってきているた
め、半田接合部の衝撃強度の向上が求められる。
【０００７】そこで、外部接続用端子としてＰｂフリー
組成の半田バンプを用いた場合の半田接合部の耐衝撃強
度について検討した結果、半田接合部の耐衝撃強度が低
いことが判明した。また、インターポーザや実装基板の
電極パッド上には、半田バンプとのボンダビリティを高
めるため、例えはＮｉ（ニッケル）を主成分とするメッ
キ層からなる接合層が設けられているが、この接合層中
に含まれる硫黄（Ｓ）、炭素（Ｃ）、フッ素（Ｆ）、酸
素（Ｏ２）、塩素（Ｃｌ）等の不純物による影響で半田
接合部の耐衝撃強度が低くなることも判明した。これら
の不純物による半田接合部の耐衝撃強度については、本
発明の実施の形態で詳細に説明する。
【０００８】なお、第１１回マイクロエレクトロニクス
シンポジウム論文集（ＭＥＳ２００１、２００１年１０
月、「ＢＧＡ部品の鉛フリーはんだ接合信頼性検証」、
第４７頁〜第５０）では、ＢＧＡ型半導体装置の外部接
続用端子としてＰｂフリー組成の半田バンプを用いた場
合の半田接合部のせん断応力による破断について論じら
れているが、耐衝撃強度については論じられていない。
【０００９】本発明の目的は、半田接合部の耐衝撃強度
の向上を図ることが可能な技術を提供することにある。
【００１０】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面によって明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。 （１）本発明の半導体装置は、下地導体層と鉛フリー半
田層との間に、実質的に硫黄を含まない接合層が設けら
れ、かつ前記接合層と前記鉛フリー半田層との間に、こ
れらの元素を含む合金層が形成された接合構造を有す
る。前記接合層は、ニッケルを主成分とするメッキ層、
若しくはニッケル・リンを主成分とするメッキ層であ
り、前記半田層は、錫系の合金材からなるバンプであ
る。前記下地導体層は、配線基板の電極パッドであり、
前記接合層は、前記電極パッドの表面に形成されたメッ
キ層であり、前記半田層は、前記接合層に接合されたバ
ンプである。
【００１２】（２）本発明の半導体装置の製造は、主面
と対向する裏面に電極パッドが形成され、かつ前記電極
パッドの表面に、実質的に硫黄を含まない接合層が形成
された配線基板を準備する工程と、前記配線基板の主面
に半導体チップを実装する工程と、前記接合層上に鉛フ
リー半田材を溶融してバンプを形成する工程とを有す
る。
【００１３】（３）本発明の電子装置は、電子部品の電
極パッドと配線基板の電極パッドとの間に鉛フリー半田
層が介在され、前記電子部品の電極パッドと前記鉛フリ
ー半田層との間に、実質的に硫黄を含まない接合層が介
在され、かつ前記接合層と前記鉛フリー半田層との間
に、これらの元素を含む合金層が介在された接合構造を
有する。
【００１４】（４）本発明の電子装置は、電子部品の電
極パッドと配線基板の電極パッドとの間に鉛フリー半田
層が介在され、前記配線基板の電極パッドと前記鉛フリ
ー半田層との間に、実質的に硫黄を含まない接合層が介
在され、かつ前記接合層と前記鉛フリー半田層との間
に、これらの元素を含む合金層が介在された接合構造を
有する。
【００１５】（５）本発明の電子装置の製造は、表面上
に実質的に硫黄を含まない接合層が形成された電極パッ
ドを持つ電子部品を準備する工程と、配線基板の電極パ
ッドと前記電子部品の接合層との間に介在された鉛フリ
ー半田層を溶融して、前記接合層と前記配線基板の電極
パッドとを接合する工程とを有する。
【００１６】（６）本発明の電子装置の製造は、電極パ
ッドを持つ電子部品と、表面上に実質的に硫黄を含まな
い接合層が形成された電極パッドを持つ配線基板とを準
備する工程と、前記配線基板の接合層と前記電子部品の
電極パッドとの間に介在された鉛フリー半田層を溶融し
て、前記接合層と前記電子部品の電極パッドとを接合す
る工程とを有する。
【００１７】（７）前記手段（１）乃至（６）におい
て、前記接合層中の硫黄濃度は、２次イオン質量分析に
おける接合層イオンカウント数に対する割合で１％以下
である。
【００１８】（８）本発明の半導体装置は、下地導体層
と鉛フリー半田層との間に、実質的に炭素を含まない接
合層が形成され、かつ前記接合層と前記鉛フリー半田層
との間に、これらの元素を含む合金層が形成された接合
構造を有する。
【００１９】（９）本発明の電子装置は、電子部品の電
極パッドと配線基板の電極パッドとの間に鉛フリー半田
層が介在され、前記電子部品の電極パッドと前記鉛フリ
ー半田層との間に、実質的に炭素を含まない接合層が介
在され、かつ前記接合層と前記鉛フリー半田層との間
に、これらの元素を含む合金層が介在された接合構造を
有する。
【００２０】（１０）本発明の電子装置は、電子部品の
電極パッドと配線基板の電極パッドとの間に鉛フリー半
田層が介在され、前記配線基板の電極パッドと前記鉛フ
リー半田層との間に、実質的に炭素を含まない接合層が
介在され、かつ前記接合層と前記鉛フリー半田層との間
に、これらの元素を含む合金層が介在された接合構造を
有する。
【００２１】（１１）前記手段（８）乃至（１０）にお
いて、前記接合層中の炭素濃度は、２次イオン質量分析
における接合層イオンカウント数に対する割合で１％以
下である。
【００２２】（１２）本発明の半導体装置は、下地導体
層と鉛フリー半田層との間に、実質的にフッ素を含まな
い接合層が形成され、かつ前記接合層と前記鉛フリー半
田層との間に、これらの元素を含む合金層が形成された
接合構造を有する。
【００２３】（１３）本発明の電子装置は、電子部品の
電極パッドと配線基板の電極パッドとの間に鉛フリー半
田層が介在され、前記電子部品の電極パッドと前記鉛フ
リー半田層との間に、実質的にフッ素を含まない接合層
が介在され、かつ前記接合層と前記鉛フリー半田層との
間に、これらの元素を含む合金層が介在された接合構造
を有する。
【００２４】（１４）本発明の電子装置は、電子部品の
電極パッドと配線基板の電極パッドとの間に鉛フリー半
田層が介在され、前記配線基板の電極パッドと前記鉛フ
リー半田層との間に、実質的にフッ素を含まない接合層
が介在され、かつ前記接合層と前記鉛フリー半田層との
間に、これらの元素を含む合金層が介在された接合構造
を有する。
【００２５】（１５）前記手段（１２）乃至（１４）に
おいて、前記接合層中のフッ素濃度は、２次イオン質量
分析における接合層イオンカウント数に対する割合で
０．２％以下である。
【００２６】（１６）本発明の半導体装置は、下地導体
層と鉛フリー半田層との間に、実質的に酸素を含まない
接合層が形成され、かつ前記接合層と前記鉛フリー半田
層との間に、これらの元素を含む合金層が形成された接
合構造を有する。
【００２７】（１７）本発明の電子装置は、電子部品の
電極パッドと配線基板の電極パッドとの間に鉛フリー半
田層が介在され、前記電子部品の電極パッドと前記鉛フ
リー半田層との間に、実質的に酸素を含まない接合層が
介在され、かつ前記接合層と前記鉛フリー半田層との間
に、これらの元素を含む合金層が介在された接合構造を
有する。
【００２８】（１８）本発明の電子装置は、電子部品の
電極パッドと配線基板の電極パッドとの間に鉛フリー半
田層が介在され、前記配線基板の電極パッドと前記鉛フ
リー半田層との間に、実質的に酸素を含まない接合層が
介在され、かつ前記接合層と前記鉛フリー半田層との間
に、これらの元素を含む合金層が介在された接合構造を
有する。
【００２９】（１９）手段（１６）乃至（１８）におい
て、前記接合層中の酸素濃度は、２次イオン質量分析に
おける接合層イオンカウント数に対する割合で１０％以
下である。
【００３０】（２０）本発明の半導体装置は、下地導体
層と鉛フリー半田層との間に、実質的に塩素を含まない
接合層が形成され、かつ前記接合層と前記鉛フリー半田
層との間に、これらの元素を含む合金層が形成された接
合構造を有する。
【００３１】（２１）本発明の電子装置は、電子部品の
電極パッドと配線基板の電極パッドとの間に鉛フリー半
田層が介在され、前記電子部品の電極パッドと前記鉛フ
リー半田層との間に、実質的に塩素を含まない接合層が
介在され、かつ前記接合層と前記鉛フリー半田層との間
に、これらの元素を含む合金層が介在された接合構造を
有する。
【００３２】（２２）本発明の電子装置は、電子部品の
電極パッドと配線基板の電極パッドとの間に鉛フリー半
田層が介在され、前記配線基板の電極パッドと前記鉛フ
リー半田層との間に、実質的に塩素を含まない接合層が
介在され、かつ前記接合層と前記鉛フリー半田層との間
に、これらの元素を含む合金層が介在された接合構造を
有する。
【００３３】（２３）前記手段（２０）乃至（２２）に
おいて、前記接合層中の塩素濃度は、２次イオン質量分
析における接合層イオンカウント数に対する割合で１０
％以下である。
【００３４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。ま
た、説明を容易にするため各部の寸法比を実際とは変え
てある。また、図面を見易くするため、断面を示すハッ
チングは一部省略している。
【００３５】（実施形態１）本実施形態１では、ワイヤ
ボンディング構造のＢＧＡ型半導体装置及びそれを組み
込んだモジュールに本発明を適用した例について説明す
る。
【００３６】図１は、本発明の実施形態１であるＢＧＡ
型半導体装置の概略構成を示す平面図であり、図２は、
図１のＡ−Ａ線に沿う断面図であり、図３は、図２の一
部を拡大した要部断面図であり、図４は、図３の一部を
拡大した要部断面図であり、図５は、本発明の実施形態
１であるＢＧＡ型半導体装置の製造で使用されるインタ
ーポーザ（配線基板）の概略構成を示す図（（ａ）は底
面図，（ｂ）は断面図）であり、図６は、本発明の実施
形態１である半導体装置の製造を説明するための図
（（ａ）〜（ｄ）は各工程における断面図）であり、図
７は、本発明の実施形態１であるＢＧＡ型半導体装置の
製造において、第１のバンプ形成工程を説明するための
図（（ａ）〜（ｃ）は各工程における断面図）であり、
図８は、本発明の実施形態１であるＢＧＡ型半導体装置
の製造において、第２のバンプ形成工程を説明するため
の図（（ａ）〜（ｂ）は各工程における断面図）であ
る。
【００３７】図１及び図２に示すように、本実施形態１
のＢＧＡ型半導体装置１ａは、インターポーザ（配線基
板）４の主面４ｘ側に半導体チップ２を搭載し、インタ
ーポーザ４の主面４ｘと対向する裏面４ｙ（インターポ
ーザ４の主面４ｘと反対側に位置する面）側に外部接続
用端子として複数の半田バンプ１４を配置したパッケー
ジ構造になっている。
【００３８】半導体チップ２は、その厚さ方向と交差す
る平面形状が方形状で形成され、本実施形態では例えば
６．０ｍｍ×６．０ｍｍの正方形で形成されている。半
導体チップ２は、これに限定されないが、主に、半導体
基板と、この半導体基板の主面に形成された複数のトラ
ンジスタ素子と、前記半導体基板の主面上において絶縁
層、配線層の夫々を複数段積み重ねた多層配線層と、こ
の多層配線層を覆うようにして形成された表面保護膜
（最終保護膜）とを有する構成になっている。半導体基
板は、例えば単結晶シリコンで形成されている。絶縁層
は、例えば酸化シリコン膜で形成されている。配線層
は、例えばアルミニウム（Ａｌ）、又はアルミニウム合
金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成され
ている。表面保護膜は、例えば、酸化シリコン膜又は窒
化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ね
た多層膜で形成されている。
【００３９】半導体チップ２には、集積回路として例え
ば制御回路が内蔵されている。この制御回路は、主に、
半導体基板の主面に形成されたトランジスタ素子及び多
層配線層に形成された配線によって構成されている。
【００４０】半導体チップ２の主面２ｘには、複数の電
極パッド３が形成されている。複数の電極パッド３は、
半導体チップ２の多層配線層のうちの最上層の配線層に
形成され、半導体チップ２の表面保護膜に形成されたボ
ンディング開口によって露出されている。複数の電極パ
ッド３は、半導体チップ２の主面２ｘの各辺に沿って配
置されている。
【００４１】半導体チップ２は、その裏面２ｙとインタ
ーポーザ４の主面４ｘとの間に接着材１１を介在した状
態でインターポーザ４の主面４ｘに接着固定されてい
る。
【００４２】インターポーザ４は、その厚さ方向と交差
する平面形状が方形状で形成され、本実施形態では例え
ば１３．０ｍｍ×１３．０ｍｍの正方形で形成されてい
る。インターポーザ４は、これに限定されないが、主
に、コア材と、このコア材の主面を覆うようにして形成
された保護膜と、このコア材の主面と対向する裏面（コ
ア材の主面と反対側に位置する面）を覆うようにして形
成された保護膜（図３に示す符号１０）とを有する構成
になっている。コア材は、例えばその表裏の両面に配線
を有する多層配線構造になっている。コア材の各絶縁層
は、例えばガラス繊維にエポキシ系若しくはポリイミド
系の樹脂を含浸させた高弾性樹脂基板で形成されてい
る。コア材の各配線層は、例えばＣｕを主成分とする金
属膜で形成されている。コア材の主面上の保護膜は、主
にコア材の最上層の配線層に形成された配線５を保護す
る目的で形成され、コア材の裏面上の保護膜は、主にコ
ア材の最下層の配線層に形成された配線を保護する目的
で形成されている。コア材の主面上及び裏面上の保護膜
は、例えば二液性アルカリ現像液型ソルダーレジストイ
ンキ、若しくは熱硬化型一液性ソルダーレジストインキ
で形成されている。
【００４３】インターポーザ４の主面４ｘには複数の電
極パッド５ａが形成され、インターポーザ４の裏面４ｙ
には複数の電極パッド６が形成されている。複数の電極
パッド５ａは、コア材の最上層の配線層に形成された複
数の配線５の夫々の一部分で構成され、コア材の主面上
の保護膜に形成された開口によって露出されている。複
数の電極パッド６は、コア材の最下層の配線層に形成さ
れた複数の配線の夫々の一部分で構成され、コア材の裏
面上の保護膜に形成された開口によって露出されてい
る。複数の電極パッド５ａは半導体チップ２の複数の電
極パッド３と対応して半導体チップ２の外側に配置さ
れ、複数の電極パッド６は図５（ａ）に示すように例え
ばアレイ状に配置されている。
【００４４】半導体チップ２の主面２ｘに形成された複
数の電極パッド３は、ボンディングワイヤ１２を介して
インターポーザ４の主面４ｘに形成された複数の電極パ
ッド５ａと夫々電気的に接続されている。ボンディング
ワイヤ１２としては、例えば金（Ａｕ）ワイヤを用いて
いる。ボンディングワイヤ１２の接続方法としては、例
えば、熱圧着に超音波振動を併用したボールボンディン
グ（ネイルヘッドボンディング）法を用いている。
【００４５】半導体チップ２、複数のボンディングワイ
ヤ１２等は、インターポーザ４の主面４ｘ上に形成され
た樹脂封止体１３によって封止されている。樹脂封止体
１３は、低応力化を図る目的として、例えば、フェノー
ル系硬化剤、シリコーンゴム及び多数のフィラー（例え
ばシリカ）等が添加されたエポキシ系の熱硬化性絶縁樹
脂で形成されている。樹脂封止体１３の形成方法として
は、例えば大量生産に好適なトランスファ・モールディ
ング法を用いている。
【００４６】複数の半田バンプ１４は、インターポーザ
４の裏面４ｙに形成された複数の電極パッド６に夫々固
着され、電気的にかつ機械的に接続されている。半田バ
ンプ１４としては、Ｐｂを実質的に含まないＰｂフリー
組成の半田バンプ、例えばＳｎ−１［ｗｔ％］Ａｇ−
０．５［ｗｔ％］Ｃｕ組成の半田バンプを用いている。
【００４７】図３に示すように、インターポーザ４の裏
面４ｙ側の電極パッド６の表面には、半田バンプ１４と
のボンダビリティを高める目的として接合層７が設けら
れている。本実施形態において、接合層７は、Ｎｉを主
成分とし、実質的に硫黄を含まないＮｉメッキ層で形成
されている。
【００４８】図４に示すように、接合層７と半田バンプ
１４との間には、これらの元素を含むＳｎ−Ｎｉ−Ｃｕ
組成の合金層（金属間化合物層）９ａが形成されてお
り、この合金層９ａによる接合層７と半田バンプ１４と
の接合によって電極パッド６と半田バンプ１４との固着
がなされる。即ち、本実施形態のＢＧＡ型半導体装置１
ａは、インターポーザ４の電極パッド（下地導体層）６
とＰｂフリー組成の半田バンプ（鉛フリー半田層）１４
との間に、実質的に硫黄を含まない接合層７が設けら
れ、かつ接合層７とＰｂフリー組成の半田バンプ（鉛フ
リー半田層）１４との間に、これらの元素を含む合金層
９ａが形成された接合構造を有している。
【００４９】なお、電極パッド６上に半田バンプ１４を
形成する前の段階において、接合層７の表面には、図５
（ｂ）に示すように、酸化防止膜として例えばメッキ層
からなるＡｕ（金）膜８が設けられている。このＡｕ膜
８は、一般的に１μｍ程度の薄い膜厚で形成されている
ため、半田バンプ１４の形成時に拡散によって消滅す
る。
【００５０】次に、ＢＧＡ型半導体装置１ａの製造につ
いて、図６乃至図８を用いて説明する。
【００５１】まず、図６（ａ）に示すように、インター
ポーザ４を準備し、その後、図６（ｂ）に示すように、
接着材１１を介在してインターポーザ４の主面４ｘに半
導体チップ２を接着固定する。
【００５２】次に、図６（ｃ）に示すように、半導体チ
ップ２の主面２ｘに形成された電極パッド３とインター
ポーザ４の主面４ｘに形成された電極パッド５ａとをボ
ンディングワイヤ１２で電気的に接続し、その後、図６
（ｄ）に示すように、半導体チップ２及びボンディング
ワイヤ１２等を封止する樹脂封止体１３をトランスファ
・モールディング法で形成する。
【００５３】次に、インターポーザ４の裏面４ｙ側の電
極パッド６上に半田バンプ１４を形成することにより、
本実施形態のＢＧＡ型半導体装置１ａがほぼ完成する。
半田バンプ１４の形成には種々な方法がある。例えば半
田ボールによる形成方法や、半田ペースト材による形成
方法がある。
【００５４】半田ボールによる形成方法は、まず、図７
（ａ）に示すように、電極パッド６上にフラックス層１
５をスクリーン印刷で形成し、その後、図７（ｂ）に示
すように、電極パッド６上にＳｎ−Ａｇ−Ｃｕ組成の半
田ボール１４ａを吸引治具で供給し、その後、半田ボー
ル１４ａを溶融し、その後、硬化させる。これにより、
図７（ｃ）に示すように、電極パッド６上に半田バンプ
１４が形成される。半田ボール１４ａの溶融は、例えば
赤外線リフロー炉にインターポーザ４を搬送して行う。
半田ボール１４ａの溶融工程において、接合層７中の元
素と半田ボール１４ａ中の元素とが反応し、これらの元
素を含む合金層９ａが形成される。また、半田ボール１
４ａの溶融工程において、Ａｕ膜８は拡散によって消滅
する。
【００５５】半田ペースト材による形成方法は、まず、
図８（ａ）に示すように、電極パッド６上に、Ｓｎ−Ａ
ｇ−Ｃｕ組成の半田粒子が多数混練された半田ペースト
層１４ｂをスクリーン印刷で形成し、その後、半田ペー
スト層１４ｂを溶融し、その後、硬化させる。これによ
り、図８（ｂ）に示すように、溶融した半田の表面張力
によって電極パッド６上に半田バンプ１４が形成され
る。半田ペースト層１４ｂの溶融は、例えば赤外線リフ
ロー炉にインターポーザ４を搬送して行う。半田ペース
ト層１４ｂの溶融工程において、接合層７中の元素と半
田ペースト層１４ｂ中の元素とが反応し、これらの元素
を含む合金層９ａが形成される。また、半田ペースト層
１４ｂの溶融工程において、Ａｕ膜８は拡散によって消
滅する。
【００５６】なお、半田バンプ１４の形成には、前述し
た方法の他に、半田ボール及び半田ペースト層を用いる
方法もある。この方法は、図示していないが、まず、電
極パッド６上に半田ペースト層をスクリーン印刷で形成
し、その後、電極パッド６上に半田ボールを吸引治具で
供給し、その後、半田ペースト層を溶融し、その後、硬
化させる。これにより、電極パッド６上に半田バンプ１
４が形成される。
【００５７】図９は、ＢＧＡ型半導体装置１ａを組み込
んだモジュール（電子装置）の概略構成を示す平面図で
あり、図１０は、図９のＢ−Ｂ線に沿う断面図であり、
図１１は、図１０の一部を拡大した要部断面図であり、
図１２は、図１１の一部を拡大した要部断面図であり、
図１３は、図９のモジュールの製造で使用される実装基
板の概略構成を示す図（（ａ）は平面図，（ｂ）は断面
図）であり、図１４は、図１３の実装基板を含む多面取
りパネルの概略構成を示す平面図であり、図１５は、図
９のモジュールの製造を説明するための図（（ａ）及び
（ｂ）は各工程における断面図）である。
【００５８】図９に示すように、モジュール２０は、実
装基板２１の主面２１ｘ側に、電子部品として、ＢＧＡ
型半導体装置１ａ、ＢＧＡ型半導体装置２５及びＱＦＰ
（Ｑuad Ｆlatpack Ｐackage）型半導体装置２６を搭載
した構成となっている。
【００５９】実装基板２１は、これに限定されないが、
主に、コア材と、このコア材の主面を覆うようにして形
成された保護膜（図１１に示す符号２３）と、このコア
材の主面と対向する裏面（コア材の主面と反対側に位置
する面）を覆うようにして形成された保護膜とを有する
構成になっている。コア材は、例えばその表裏の両面に
配線を有する多層配線構造になっている。コア材の各絶
縁層は、例えばガラス繊維にエポキシ系若しくはポリイ
ミド系の樹脂を含浸させた高弾性樹脂基板で形成されて
いる。コア材の各配線層は、例えばＣｕを主成分とする
金属膜で形成されている。コア材の主面上の保護膜（２
３）は、主にコア材の最上層の配線層に形成された配線
を保護する目的で形成され、コア材の裏面上の保護膜
は、主にコア材の最下層の配線層に形成された配線を保
護する目的で形成されている。コア材の主面上の保護膜
及び裏面上の保護膜は、例えば二液性アルカリ現像液型
ソルダーレジストインキ、若しくは熱硬化型一液性ソル
ダーレジストインキで形成されている。
【００６０】実装基板２１の主面２１ｘにおいて、図１
３（ａ）に示すように、ＢＧＡ型半導体装置１ａが搭載
される部品搭載領域２４には、複数の電極パッド２２が
形成されている。この複数の電極パッド２２は、ＢＧＡ
型半導体装置１ａの複数の外部接続用端子（半田バンプ
１４）と対応してアレイ状に配置されている。また、図
示していないが、ＢＧＡ型半導体装置２５が搭載される
部品搭載領域にもＢＧＡ型半導体装置２５の複数の外部
接続用端子（半田バンプ）と対応して複数の電極パッド
が配置され、また、ＱＦＰ型半導体装置２６が搭載され
る部品搭載領域にもＱＦＰ型半導体装置２６の複数の外
部接続用端子（封止体の側面から突出したリードの先端
部分）と対応して複数の電極パッドが配置されている。
これらの電極パッドは、コア材の最上層の配線層に形成
された複数の配線の夫々の一部分で構成され、コア材の
主面上の保護膜（２３）に形成された開口によって露出
されている。
【００６１】複数の半田バンプ１４は、図１１に示すよ
うに、ＢＧＡ型半導体装置１ａの複数の電極パッド６と
実装基板２１の複数の電極パッド２２との間に夫々介在
され、電極パッド６及び２２に固着されて電気的にかつ
機械的に接続されている。
【００６２】実装基板２１の電極パッド２２の表面に
は、半田バンプ１４とのボンダビリティを高める目的と
して接合層７が設けられている。本実施形態において、
接合層７は、Ｎｉを主成分とし、実質的に硫黄を含まな
いＮｉメッキ層で形成されている。
【００６３】図１２に示すように、電極パッド２２上の
接合層７と半田バンプ１４との間には、これらの元素を
含むＳｎ−Ｎｉ−Ｃｕ組成の合金層（金属間化合物層）
９ａが形成されており、この合金層９ａによる接合層７
と半田バンプ１４との接合によって電極パッド２２と半
田バンプ１４との固着がなされている。
【００６４】即ち、本実施形態のモジュール２０は、Ｂ
ＧＡ型半導体装置（電子部品）１ａの電極パッド（下地
導体層）６と実装基板（配線基板）２１の電極パッド
（下地導体層）２２との間にＰｂフリー組成の半田バン
プ（鉛フリー半田層）１４が介在され、実装基板２１の
電極パッド（下地導体層）２２とＰｂフリー組成の半田
バンプ（鉛フリー半田層）１４との間に、実質的に硫黄
を含まない接合層７が介在され、かつ接合層７とＰｂフ
リー半田バンプ（鉛フリー半田層）１４との間に、これ
らの元素を含む合金層９ａが形成された接合構造を有し
ている。
【００６５】また、本実施形態のモジュール２０は、Ｂ
ＧＡ型半導体装置（電子部品）１ａの電極パッド（下地
導体層）６と実装基板（配線基板）２１の電極パッド
（下地導体層）２２との間にＰｂフリー組成の半田バン
プ（鉛フリー半田層）１４が介在され、ＢＧＡ型半導体
装置１ａの電極パッド（下地導体層）６と鉛フリー半田
層（半田バンプ１４）との間に、実質的に硫黄を含まな
い接合層７が介在され、かつ接合層７とＰｂフリー組成
の半田バンプ（鉛フリー半田層）１４との間に、これら
の元素を含む合金層９ａが形成された接合構造を有して
いる。
【００６６】なお、電極パッド２２に半田バンプ１４を
接合する前の段階において、電極パッド２２上の接合層
７の表面には、図１３（ｂ）に示すように、酸化防止膜
として例えばメッキ層からなるＡｕ膜８が形成されてい
る。このＡｕ膜８は、一般的に１μｍ程度の薄い膜厚で
形成されているため、半田バンプ１４の接合時（ＢＧＡ
型半導体装置１ａの実装時）に拡散によって消滅する。
【００６７】モジュール２０は、生産性を高めるため、
図１４に示す多面取りパネル（多数個取りパネル）３０
を用いて製造される。多面取りパネル３０は、図１４に
示すように、枠体３１で規定された複数の製品形成領域
３２を一方向に配置した構成になっている。各製品形成
領域３２には実装基板２１が配置され、実装基板２１は
連結部３３を介して枠体３１と一体化されている。
【００６８】次に、モジュール２０の製造について、図
１４及び図１５を用いて説明する。
【００６９】まず、図１４に示す多面取りパネル３０を
準備し、その後、各実装基板２１の主面２１ｘに、ＢＧ
Ａ型半導体装置１ａ及び２５、並びにＱＦＰ型半導体装
置２６を含む電子部品をリフロー法で一括して実装す
る。ＢＧＡ型半導体装置１ａの実装は、まず、実装基板
２１の主面２１ｘの部品搭載領域２４に配置された電極
パッド２２上にフラックス層をスクリーン印刷で形成
し、その後、図１５（ａ）に示すように、電極パッド２
２上に半田バンプ１４が位置するように部品搭載領域２
４上にＢＧＡ型半導体装置１ａを配置し、その後、多面
取りパネル３０を例えば赤外線リフロー炉に搬送して、
図１５（ｂ）に示すように半田バンプ１４を溶融し、そ
の後、溶融した半田バンプ１４を硬化させることによっ
て行われる。このＢＧＡ型半導体装置１ａの実装工程に
おいて、実装基板２１における接合層７中の元素と、溶
融した半田中の元素とが反応し、図１２に示すように、
これらの元素を含む合金層９ａが形成される。また、こ
のＢＧＡ型半導体装置１ａの実装工程において、Ａｕ膜
８は拡散によって消滅する。
【００７０】次に、図１４に示す多面取りパネル３０の
連結部３３を切断して、枠体３１から実装基板２１を切
り離すことにより、図９に示すモジュール２０がほぼ完
成する。連結部３３の切断においては、多面取りパネル
３０の主面上から多面取りパネル３０に向かって上刃を
移動させ、多面取りパネル３０の主面と向かい合う裏面
上から多面取りパネル３０に向かって下刃を移動させて
連結部３３を剪断作用によって切断する方法や、多面取
りパネル３０の主面、裏面のうちの何れか一方の面上か
ら多面取りパネル３０に向かって刃を移動させて連結部
３３を剪断作用によって切断する方法等がある。また、
実装基板２１を切り離す方法としては、切断刃の移動に
よる剪断作用で連結部３３を切断する方法の他に、切削
工具で連結部３３を切削する方法等がある。
【００７１】図１６は、モジュール２０を組み込んだ携
帯電話（携帯型電子機器）の概略構成を示す平面図であ
る。
【００７２】図１６に示すように、携帯電話４０は、筐
体（ケース本体）４１、表示部４２、キー操作部４３及
びアンテナ４４等を有し、筐体４１は前面筐体及び背面
筐体で構成されている。この筐体４１の内部には液晶表
示装置及びモジュール２０等が組み込まれている。
【００７３】次に、半田接合部の耐衝撃強度について説
明する。図１７は、接合層中の硫黄濃度と耐衝撃強度と
の関係を示す図であり、図１８は、接合層中の硫黄濃度
が高い場合の半田接合部の要部断面図であり、図１９及
び図２０は、耐衝撃強度の評価方法を説明するための図
である。
【００７４】図１９及び図２０に示すように、ＢＧＡ型
半導体装置１ａを実装基板５０の主面側に実装したサン
プルを作成し、このサンプルに衝撃を与えて半田接合部
の耐衝撃強度を評価した。半田接合部の評価対象部とし
ては、インターポーザ４の電極パッド６における半田接
合部を評価対象部とした。サンプルに衝撃を与える方法
としては、枠状の装着台５１にサンプルを乗せた状態で
実装基板５０の主面と対向する裏面上からプローブ５２
を実装基板５０の裏面に落下させて評価した。衝撃の定
量化には、プローブ５２の落下によって実装基板５０に
発生した衝撃曲げ歪みを実装基板５０の主面側に貼り付
けた歪みゲージ５３で測定して行った。
【００７５】図１７において、接合層中の硫黄濃度は、
２次イオン質量分析（ＳＩＭＳ：Ｓecondary Ｉon Ｍas
s Ｓpectrometry）における接合層イオンカウント数に
対する割合で表しており、図中のデータは半田接合部に
破断が発生した時のデータである。２次イオン質量分析
は、１次イオンとしてＣｓ＋、加速電圧１４ｋＶ、真空
度５×１０−７Ｐａにて行った。また、測定エリアが３
００μｍ以上の場合は、電流２５ｎＡ、ビーム径６０μ
ｍ、エッチング面積２００μｍ×２００μｍ、データ集
積領域７０μｍ×７０μｍにて行っている。測定エリア
が３００μｍ未満の場合は、電流５ｎＡ、ビーム径２０
μｍ、エッチング面積２００μ×２００μｍ、データ集
積領域４０μｍ×４０μｍにて行っている。
【００７６】図１７に示すように、接合層中の硫黄濃度
が低くなるに従って接合部の耐衝撃強度は高くなってい
る。従って、実質的に硫黄を含まない接合層７にするこ
とで、Ｐｂフリー組成の半田バンプ１４を用いても、イ
ンターポーザ４の電極パッド６における半田接合部の耐
衝撃強度の向上を図ることができる。
【００７７】図１８に示すように、接合層中の硫黄濃度
が高い場合、半田バンプ１４と接合層７との間には２つ
の合金層（９ａ，９ｂ）が形成されており、合金層９ａ
と合金層９ｂとの界面に破断（クラック）Ｓ１が発生し
ている。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−Ｎ
ｉ−Ｃｕ）であるが、結晶状態が異なっており、接合層
７側に形成された合金層９ｂは粒状結晶になっている。
このように粒状結晶からなる合金層９ｂと合金層９ａと
の界面で破断Ｓ１が発生していることから、この界面の
密着強度は低いと推定する。
【００７８】粒状結晶からなる合金層９ｂは、硫黄濃度
が２次イオン質量分析における接合層イオンカウント数
に対する割合で１％を超える付近から生成される。従っ
て、硫黄濃度が１％以下であれば粒状結晶からなる合金
層９ｂが生成されないので、Ｐｂフリー組成の半田バン
プ１４を用いても、インターポーザ４の電極パッド６に
おける半田接合部の耐衝撃強度の向上を図ることができ
る。
【００７９】半田接合部の破断は、図１７に示すよう
に、硫黄濃度が１％を超える付近から２０００［ｐｐ
ｍ］以下で発生するようになる。携帯電話を耳に当てて
使用する高さ（約１．５ｍ）から携帯電話を落とした時
に実装基板に生じる衝撃曲げ歪み量は最大で２０００
［ｐｐｍ］程度である。従って、接合層７中の硫黄濃度
が１％以下であれば、通常の使用環境で携帯電話を落と
したとしても半田接合部に破断が生じるようなことはな
いので、Ｐｂフリー組成の半田バンプ１４を用いて実装
基板にＢＧＡ型半導体装置１ａが実装されたモジュール
２０を組み込む携帯電話４０の衝撃に対する信頼性を確
保することができる。
【００８０】Ｎｉメッキ層からなる接合層７は、メッキ
液を用いた電界メッキ法で形成される。メッキ液として
は、一般的に塩化ニッケル（ＮｉＣｌ）液と硫酸ニッケ
ル（ＮｉＳＯ４）液とを混ぜたメッキ液が使用される。
このメッキ液においては、接合層７の表面を滑らかにし
て接合層７上に形成されるＡｕ膜の光沢を出すために光
沢剤として硫黄を添加する場合がある。従って、接合層
７中の硫黄濃度を下げるためには、メッキ液中に光沢剤
として硫黄を添加しないようにすることが望ましい。
【００８１】インターポーザ４は、表裏面が樹脂材から
なる保護膜で覆われている。この保護膜に含まれている
硫黄が接合層７の形成時にメッキ液中に溶出する。従っ
て、接合層７中の硫黄濃度を下げるためには、メッキ液
の管理が重要である。
【００８２】モジュール２０の製造では、実装基板２１
にＢＧＡ型半導体装置１ａを実装した後、多面取りパネ
ル３０の連結部３３を切断して、枠体３１から実装基板
２１を切り離す工程がある。この時、切断刃の移動によ
る剪断作用で連結部３３を切断する場合、実装基板２１
に衝撃曲げ歪みが加わるため、電極パッド６における半
田接合部の耐衝撃強度が低い場合には半田接合部に破断
が発生してしまう。しかしながら、電極パッド６上の接
合層７を実質的に硫黄を含まない層とすることにより、
電極パッド６における半田接合部の耐衝撃強度の向上を
図ることができるため、枠体３１から実装基板２１を切
り離す工程において、電極パッド６における半田接合部
の破断を抑制することができる。この結果、Ｐｂフリー
組成の半田バンプ１４を用いて実装基板にＢＧＡ型半導
体装置１ａを実装するモジュール２０の製造歩留まりの
向上を図ることができる。
【００８３】なお、ＢＧＡ型半導体装置１ａを実装する
モジュール２０においては、実装基板２１の電極パッド
２２上にも接合層７が設けられている。従って、実装基
板２１における電極パッド２２上の接合層７を実質的に
硫黄を含まない層とすることにより、Ｐｂフリー組成の
半田バンプ１４を用いても、実装基板２１の電極パッド
２２における半田接合部の耐衝撃強度の向上を図ること
ができる。また、電極パッド２２における半田接合部の
耐衝撃強度の向上を図ることができるため、Ｐｂフリー
組成の半田バンプ１４を用いて実装基板２１にＢＧＡ型
半導体装置１ａを実装するモジュール２０の製造歩留ま
りの向上を図ることができる。また、このようなモジュ
ール２０を組み込む携帯電話４０の衝撃に対する信頼性
を確保することができる。
【００８４】図２１は、接合層中の炭素濃度と耐衝撃強
度との関係を示す図であり、図２２は、接合層中の炭素
濃度が高い場合の半田接合部の要部断面図である。この
炭素濃度に関する評価は、前述の硫黄濃度の評価と同じ
条件で行った。
【００８５】図２１に示すように、接合層７中の炭素濃
度が低くなるに従って半田接合部の耐衝撃強度は高くな
っている。従って、実質的に炭素を含まない接合層７に
することで、Ｐｂフリー組成の半田バンプ１４を用いて
も、インターポーザ４の電極パッド６における半田接合
部の耐衝撃強度の向上を図ることができる。
【００８６】図２２に示すように、接合層中の炭素濃度
が高い場合、半田バンプ１４と接合層７との間には２つ
の合金層（９ａ，９ｂ）が形成されており、合金層９ａ
と合金層９ｂとの界面に破断（クラック）Ｓ１が発生し
ている。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−Ｎ
ｉ−Ｃｕ）であるが、結晶状態が異なっている。但し、
接合層７側に形成された合金層９ｂは、硫黄の場合と違
なり粒状結晶にはなっていない。このように合金層９ｂ
と合金層９ａとの界面で破断Ｓ１が発生していることか
ら、この界面の密着強度は低いと推定する。
【００８７】合金層９ｂは、炭素濃度が２次イオン質量
分析における接合層イオンカウント数に対する割合で１
％を超える付近から生成される。従って、炭素濃度が１
％以下であれば合金層９ｂが生成されないので、Ｐｂフ
リー組成の半田バンプ１４を用いても、インターポーザ
４の電極パッド６における半田接合部の耐衝撃強度の向
上を図ることができる。
【００８８】また、インターポーザ４の電極パッド６に
おける半田接合部の耐衝撃強度の向上を図ることができ
るため、Ｐｂフリー組成の半田バンプ１４を用いて実装
基板２１にＢＧＡ型半導体装置１ａを実装するモジュー
ル２０の製造歩留まりの向上を図ることができる。
【００８９】半田接合部の破断は、図２１に示すよう
に、炭素濃度が１％を超える付近から２０００［ｐｐ
ｍ］以下で発生するようになる。従って、接合層中の炭
素濃度が１％以下であれば、通常の使用環境で携帯電話
を落としたとしても電極パッド６における半田接合部に
破断が生じるようなことはないので、Ｐｂフリー組成の
半田バンプ１４を用いて実装基板２１にＢＧＡ型半導体
装置１ａが実装されたモジュール２０を組み込む携帯電
話４０の衝撃に対する信頼性を確保することができる。
【００９０】なお、ＢＧＡ型半導体装置１ａを実装する
モジュール２０においては、実装基板２１の電極パッド
２２上にも接合層７が設けられている。従って、電極パ
ッド２２上の接合層７を実質的に炭素を含まない層とす
ることにより、Ｐｂフリー組成の半田バンプ１４を用い
ても、実装基板２１の電極パッド２２における半田接合
部の耐衝撃強度の向上を図ることができる。
【００９１】また、実装基板２１の電極パッド２２にお
ける半田接合部の耐衝撃強度の向上を図ることができる
ため、Ｐｂフリー組成の半田バンプ１４を用いて実装基
板２１にＢＧＡ型半導体装置１ａを実装するモジュール
２０の製造歩留まりの向上を図ることができる。また、
このようなモジュール２０を組み込む携帯電話４０の衝
撃に対する信頼性を確保することができる。
【００９２】図２３は、接合層中のフッ素濃度と耐衝撃
強度との関係を示す図であり、図２４は、接合層中のフ
ッ素濃度が高い場合の半田接合部の要部断面図である。
このフッ素濃度に関する評価は、前述の硫黄濃度の評価
と同じ条件で行った。
【００９３】図２３に示すように、接合層７中のフッ素
濃度が低くなるに従って半田接合部の耐衝撃強度は高く
なっている。従って、実質的にフッ素を含まない接合層
７にすることで、Ｐｂフリー組成の半田バンプ１４を用
いても、インターポーザ４の電極パッド６における半田
接合部の耐衝撃強度の向上を図ることができる。
【００９４】図２４に示すように、接合層中のフッ素濃
度が高い場合、半田バンプ１４と接合層７との間には２
つの合金層（９ａ，９ｂ）が形成されており、合金層９
ａと合金層９ｂとの界面に破断（クラック）Ｓ１が発生
している。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−
Ｎｉ−Ｃｕ）であるが、結晶状態が異なっている。但
し、接合層７側に形成された合金層９ｂは、硫黄の場合
と違なり粒状結晶にはなっていない。このように合金層
９ｂと合金層９ａとの界面で破断Ｓ１が発生しているこ
とから、この界面の密着強度は低いと推定する。
【００９５】合金層９ｂは、フッ素濃度が２次イオン質
量分析における接合層イオンカウント数に対する割合で
０．２％を超える付近から生成される。従って、フッ素
濃度が１％以下であれば合金層９ｂが生成されないの
で、Ｐｂフリー組成の半田バンプ１４を用いても、イン
ターポーザ４の電極パッド６における半田接合部の耐衝
撃強度の向上を図ることができる。
【００９６】また、インターポーザ４の電極パッド６に
おける半田接合部の耐衝撃強度の向上を図ることができ
るため、Ｐｂフリー組成の半田バンプ１４を用いて実装
基板２１にＢＧＡ型半導体装置１ａを実装するモジュー
ル２０の製造歩留まりの向上を図ることができる。
【００９７】半田接合部の破断は、図２３に示すよう
に、フッ素濃度が０．２％を超える付近から２０００
［ｐｐｍ］以下で発生するようになる。従って、接合層
中のフッ素濃度が１％以下であれば、通常の使用環境で
携帯電話を落としたとしても半田接合部に破断が生じる
ようなことはないので、Ｐｂフリー組成の半田バンプ１
４を用いて実装基板にＢＧＡ型半導体装置１ａが実装さ
れたモジュール２０を組み込む携帯電話４０の衝撃に対
する信頼性を確保することができる。
【００９８】なお、ＢＧＡ型半導体装置１ａを実装する
モジュール２０においては、実装基板２１の電極パッド
２２上にも接合層７が設けられている。従って、電極パ
ッド２２上の接合層７を実質的にフッ素を含まない層と
することにより、Ｐｂフリー組成の半田バンプ１４を用
いても、実装基板２１の電極パッド２２における半田接
合部の耐衝撃強度の向上を図ることができる。
【００９９】また、実装基板２１の電極パッド２２にお
ける半田接合部の耐衝撃強度の向上を図ることができる
ため、Ｐｂフリー組成の半田バンプ１４を用いて実装基
板２１にＢＧＡ型半導体装置１ａが実装されたモジュー
ル２０の製造歩留まりの向上を図ることができる。ま
た、このようなモジュール２０を組み込む携帯電話４０
の衝撃に対する信頼性を確保することができる。
【０１００】図２５は、接合層中の酸素度と耐衝撃強度
との関係を示す図であり、図２６は、接合層中の酸素濃
度が高い場合の半田接合部の要部断面図である。この酸
素濃度に関する評価は、前述の硫黄濃度の評価と同じ条
件で行った。
【０１０１】図２５に示すように、接合層７中の酸素濃
度が低くなるに従って半田接合部の耐衝撃強度は高くな
っている。従って、実質的に酸素を含まない接合層７に
することで、Ｐｂフリー組成の半田バンプ１４を用いて
も、インターポーザ４の電極パッド６における半田接合
部の耐衝撃強度の向上を図ることができる。
【０１０２】図２６に示すように、接合層中の酸素濃度
が高い場合、半田バンプ１４と接合層７との間には２つ
の合金層（９ａ，９ｂ）が形成されており、合金層９ａ
と合金層９ｂとの界面に破断（クラック）Ｓ１が発生し
ている。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−Ｎ
ｉ−Ｃｕ）であるが、結晶状態が異なっている。但し、
接合層７側に形成された合金層９ｂは、硫黄の場合と違
なり粒状結晶にはなっていない。このように合金層９ｂ
と合金層９ａとの界面で破断Ｓ１が発生していることか
ら、この界面での密着強度は低いと推定する。
【０１０３】合金層９ｂは、酸素濃度が２次イオン質量
分析における接合層イオンカウント数に対する割合で
０．２％を超える付近から生成される。従って、酸素濃
度が１％以下であれば合金層９ｂが生成されないので、
Ｐｂフリー組成の半田バンプ１４を用いても、インター
ポーザ４の電極パッド６における半田接合部の耐衝撃強
度の向上を図ることができる。
【０１０４】また、インターポーザ４の電極パッド６に
おける半田接合部の耐衝撃強度の向上を図ることができ
るため、Ｐｂフリー組成の半田バンプ１４を用いて実装
基板２１にＢＧＡ型半導体装置１ａを実装するモジュー
ル２０の製造歩留まりの向上を図ることができる。
【０１０５】半田接合部の破断は、図２５に示すよう
に、酸素濃度が１０％を超える付近から２０００［ｐｐ
ｍ］以下で発生するようになる。従って、接合層中の酸
素濃度が１０％以下であれば、通常の使用環境で携帯電
話を落としたとしても半田接合部に破断が生じるような
ことはないので、Ｐｂフリー組成の半田バンプ１４を用
いて実装基板２０にＢＧＡ型半導体装置１ａが実装され
たモジュール２０を組み込む携帯電話４０の衝撃に対す
る信頼性を確保することができる。
【０１０６】なお、ＢＧＡ型半導体装置１ａを実装する
モジュール２０においては、実装基板２１の電極パッド
２２上にも接合層７が設けられている。従って、電極パ
ッド２２上の接合層７を実質的に酸素を含まない層とす
ることにより、Ｐｂフリー組成の半田バンプ１４を用い
ても、実装基板２１の電極パッド２２における半田接合
部の耐衝撃強度の向上を図ることができる。
【０１０７】また、実装基板２１の電極パッド２２にお
ける半田接合部の耐衝撃強度の向上を図ることができる
ため、Ｐｂフリー組成の半田バンプ１４を用いて実装基
板２１にＢＧＡ型半導体装置１ａを実装するモジュール
２０の製造歩留まりの向上を図ることができる。また、
このようなモジュール２０を組み込む携帯電話４０の衝
撃に対する信頼性を確保することができる。
【０１０８】図２７は、接合層中の塩素濃度と耐衝撃強
度との関係を示す図であり、図２８は、接合層中の塩素
濃度が高い場合の半田接合部の要部断面図である。この
塩素濃度に関する評価は、前述の硫黄濃度の評価と同じ
条件で行った。
【０１０９】図２７に示すように、接合層７中の塩素濃
度が低くなるに従って半田接合部の耐衝撃強度は高くな
っている。従って、実質的に塩素を含まない接合層７に
することで、鉛フリー組成の半田バンプ１４を用いて
も、インターポーザ４の電極パッド６における半田接合
部の耐衝撃強度の向上を図ることができる。
【０１１０】図２８に示すように、接合層中の塩素濃度
が高い場合、半田バンプ１４と接合層７との間には２つ
の合金層（９ａ，９ｂ）が形成されており、合金層９ａ
と合金層９ｂとの界面に破断（クラック）Ｓ１が発生し
ている。合金層９ａ及び９ｂは同じ合金組成（Ｓｎ−Ｎ
ｉ−Ｃｕ）であるが、結晶状態が異なっている。但し、
接合層７側に形成された合金層９ｂは、硫黄の場合と違
なり粒状結晶にはならない。このような合金層９ｂと合
金層９ａとの界面で破断Ｓ１が発生していることから、
この界面の密着強度は低いと推定する。
【０１１１】合金層９ｂは、塩素濃度が２次イオン質量
分析における接合層イオンカウント数に対する割合で
０．２％を超える付近から生成される。従って、塩素濃
度が１％以下であれば合金層９ｂが生成されないので、
鉛フリー組成の半田バンプ１４を用いても、インターポ
ーザ４の電極パッド６における半田接合部の耐衝撃強度
の向上を図ることができる。
【０１１２】また、インターポーザ４の電極パッド６に
おける半田接合部の耐衝撃強度の向上を図ることができ
るため、Ｐｂフリー組成の半田バンプ１４を用いて実装
基板２１にＢＧＡ型半導体装置１ａを実装するモジュー
ル２０の製造歩留まりの向上を図ることができる。
【０１１３】半田接合部の破断は、図２７に示すよう
に、塩素濃度が１０％を超える付近から２０００［ｐｐ
ｍ］以下で発生するようになる。従って、接合層中の塩
素濃度が１０％以下であれば、通常の使用環境で携帯電
話を落としたとしても半田接合部に破断が生じるような
ことはないので、Ｐｂフリー組成の半田バンプ１４を用
いて実装基板にＢＧＡ型半導体装置１ａが実装されたモ
ジュール２０を組み込む携帯電話４０の衝撃に対する信
頼性を確保することができる。
【０１１４】なお、ＢＧＡ型半導体装置１ａを実装する
モジュール２０においては、実装基板２１の電極パッド
２２上にも接合層７が設けられている。従って、電極パ
ッド２２上の接合層７を実質的に塩素を含まない層とす
ることにより、Ｐｂフリー組成の半田バンプ１４を用い
ても、実装基板２１の電極パッド２２における半田接合
部の耐衝撃強度の向上を図ることができる。
【０１１５】また、実装基板２１の電極パッド２２にお
ける半田接合部の耐衝撃強度の向上を図ることができる
ため、Ｐｂフリー組成の半田バンプ１４を用いて実装基
板２１にＢＧＡ型半導体装置１ａを実装するモジュール
２０の製造歩留まりの向上を図ることができる。また、
このようなモジュール２０を組み込む携帯電話４０の衝
撃に対する信頼性を確保することができる。
【０１１６】（実施形態２）本実施形態２では、ＬＧＡ
型半導体装置に本発明を適用した例について説明する。
【０１１７】図２９は、本実施形態２である半導体装置
の概略構成を示す断面図であり、図３０は、図２９の一
部を拡大した要部断面図である。
【０１１８】図２９に示すように、ＬＧＡ型半導体装置
１ｂは、インターポーザ４の主面４ｘ側に半導体チップ
２を搭載し、インターポーザ４の裏面４ｙ側に外部接続
用端子として複数の電極パッド６を配置した構成となっ
ている。
【０１１９】図３０に示すように、電極パッド６の表面
上にはＮｉメッキ層からなる接合層７が設けられ、接合
層７の表面上には酸化防止膜として例えばメッキ層から
なるＡｕ膜８が設けられている。
【０１２０】ＬＧＡ型半導体装置１ｂは、そのインター
ポーザ４の電極パッド６と実装基板の電極パッドとの間
に半田層を介在して実装基板に実装される。この時の半
田層としてはＰｂフリー組成の半田層が使用される。従
って、半田バンプを持たないＬＧＡ型半導体装置１ｂに
おいても、前述の実施形態１と同様に、電極パッド６上
の接合層７を実質的に硫黄、炭素、窒素、酸素、塩素を
含まない層とすることにより、実装基板にＢＧＡ型半導
体装置１ｂを実装した後のインターポーザ４の電極パッ
ド６における半田接合部の耐衝撃強度の向上を図ること
ができる。
【０１２１】また、インターポーザ４の電極パッド６に
おける半田接合部の耐衝撃強度の向上を図ることができ
るため、Ｐｂフリー組成の半田層を用いて実装基板にＬ
ＧＡ型半導体装置１ｂを実装するモジュールの製造歩留
まりの向上を図ることができる。また、このようなモジ
ュールを組み込む携帯電話の衝撃に対する信頼性を確保
することができる。
【０１２２】なお、本実施形態では図示していないが、
電子部品であるＬＧＡ型半導体装置１ｂを実装基板にＰ
ｂフリー組成の半田層を用いて実装するモジュールにお
いて、前述の実施形態１と同様に、実装基板の電極パッ
ド上の接合層を実質的に硫黄、炭素、窒素、酸素、塩素
を含まない層とすることにより、ＬＧＡ型半導体装置１
ｂを実装した後の実装基板の電極パッドにおける半田接
合部の耐衝撃強度の向上を図ることができる。
【０１２３】（実施形態３）本実施形態３では、フェー
スダウンボンディング構造のＢＧＡ型半導体装置に本発
明を適用した例について説明する。
【０１２４】図３１は、本発明の実施形態３であるＢＧ
Ａ型半導体装置の概略構成を示す断面図であり、図３２
は、図３１の一部を拡大した要部断面図である。
【０１２５】図３１に示すように、ＢＧＡ型半導体装置
１ｃは、インターポーザ６４の主面６４ｘ側に半導体チ
ップ６０を搭載し、インターポーザ６４の裏面６４ｙ側
に外部接続用端子として複数の半田バンプ１４を配置し
た構成になっている。
【０１２６】半導体チップ６０の主面６０ｘには複数の
電極パッド６２が形成されている。インターポーザ６４
の主面６４には、半導体チップ６４の複数の電極パッド
６２と対応して複数の電極パッド６５が形成され、イン
ターポーザ６４の裏面６４ｙには複数の電極パッド６が
形成されている。電極パッド６には半田バンプ１４が固
着されている。
【０１２７】半導体チップ６０は、その主面６４ｘがイ
ンターポーザ６４の主面６４ｘと向かい合う状態でイン
ターポーザ６４の主面６４ｘに実装されている。半導体
チップ６０の電極パッド６２とインターポーザ６４の電
極パッド６５とは、これらの間に介在された半田バンプ
６３によって電気的にかつ機械的に接続されている。半
田バンプ６３は電極パッド６２及び６５に固着されてい
る。
【０１２８】図３２に示すように、電極パッド６２の表
面上にはＮｉメッキ層からなる接合層７が設けられ、電
極パッド６５の表面上にはＮｉメッキ層からなる接合層
７が設けられている。半田バンプ６３としてはＰｂフリ
ー組成の半田バンプが用いられている。即ち、電極パッ
ド６２と半田バンプ６３との間には接合層７が設けら
れ、電極パッド６５と半田バンプ６３との間には接合層
７が設けられている。半田バンプ６３としてはＰｂフリ
ー組成の半田バンプが用いられている。半導体チップ６
０とインターポーザ６４との間にはアンダーフィルと呼
ばれる樹脂６６が充填されている。
【０１２９】半導体チップ６０は、電極パッド６２と電
極パッド６５との間にＰｂフリー組成の半田バンプ６３
を介在してインターポーザ６４に実装されている。従っ
て、前述の実施形態１と同様に、電極パッド６２上の接
合層７及び電極パッド６５上の接合層７を実質的に硫
黄、炭素、窒素、酸素、塩素を含まない層で形成するこ
とにより、インターポーザ６４に半導体チップ６０を実
装した後の電極パッド６２及び６５における半田接合部
の耐衝撃強度の向上を図ることができる。
【０１３０】（実施形態４）本実施形態４では、ＣＳＰ
（Ｃhip Ｓize Ｐackage）型半導体装置に本発明を適用
した例について説明する。
【０１３１】図３３は、本発明の実施形態４である半導
体装置の概略構成を示す断面図であり、図３４は、図３
３の一部を拡大した要部断面図である。
【０１３２】図３３及び図３４に示すように、本実施形
態４のＣＳＰ型半導体装置１ｄは、主に、半導体チップ
層７０と、この半導体チップ層７０の主面上に形成され
た再配線層（パッド再配置層）７５と、この再配線層７
５上に配置された複数の半田バンプ１４とを有する構成
になっている。
【０１３３】半導体チップ層７０は、主に、半導体基板
７１と、この半導体基板７１の主面上において絶縁層、
配線層の夫々を複数段積み重ねた多層配線層７２と、こ
の多層配線層７２を覆うようにして形成された表面保護
膜７４とを有する構成になっている。半導体基板７１は
例えば単結晶シリコンで形成され、多層配線層７２の絶
縁層は例えば酸化シリコン膜で形成され、多層配線層７
２の配線層は例えばアルミニウム（Ａｌ）膜又はアルミ
ニウム合金膜で形成され、表面保護膜７４は例えば窒化
シリコン膜で形成されている。
【０１３４】半導体チップ層７０の主面には複数の電極
パッド７３が形成され、この複数の電極パッド７３は、
ＣＳＰ型半導体装置１ｄの互いに向かい合う２つの辺に
沿って配置されている。複数の電極パッド７３の夫々
は、多層配線層７２の最上層の配線層に形成されてい
る。多層配線層７２の最上層の配線層はその上層に形成
された表面保護膜７４で覆われ、この表面保護膜７４に
は電極パッド７３の表面を露出する開口が形成されてい
る。
【０１３５】再配線層７５は、主に、表面保護膜７４上
に形成された絶縁層（図示せず）と、この絶縁層上を延
在する複数の配線７６と、この複数の配線７６を覆うよ
うにして絶縁層上に形成された絶縁層７７と、絶縁層７
７の上層に形成された複数の電極パッド７８とを有する
構成になっている。
【０１３６】複数の配線７６の夫々の一端側は、その下
層の絶縁層に形成された開口及び表面保護膜７４に形成
された開口を通して、複数の電極パッド７３に夫々電気
的にかつ機械的に接続されている。
【０１３７】複数の電極パッド７８の夫々には、再配線
層７５上に配置された複数の半田バンプ１４が電気的に
かつ機械的に接続されている。半田バンプ１４として
は、Ｐｂを実質的に含まないＰｂフリー組成の半田バン
プ、例えばＳｎ−３［ｗｔ％］Ａｇ−０．５［ｗｔ％］
Ｃｕ組成の半田バンプを用いている。
【０１３８】再配線層７５は、半導体チップ層７０の電
極パッド７３に対して配列ピッチが広い電極パッド７８
を再配置するための層であり、再配線層７５の電極パッ
ド７８は、ＣＳＰ型半導体装置１ｄが実装される実装基
板の電極パッドの配列ピッチと同一の配列ピッチで配置
される。
【０１３９】電極パッド７８の表面には、図３４に示す
ように、半田バンプ１４とのボンダビリティを高める目
的として接合層７が設けられている。本実施形態におい
て、接合層７は、Ｎｉを主成分とし、実質的に硫黄を含
まないＮｉメッキ層で形成されている。
【０１４０】ＣＳＰ型半導体装置１ｄは、電極パッド７
８と実装基板の電極パッドとの間に半田バンプ１４を介
在して実装基板に実装される。従って、前述の実施形態
１と同様に、電極パッド７８上の接合層７を実質的に硫
黄、炭素、窒素、酸素、塩素を含まない層とすることに
より、実装基板に実装した後の半田接合部の耐衝撃強度
の向上を図ることができる。
【０１４１】なお、前述実施形態１〜４では、接合層７
をニッケルを主成分とするＮｉメッキ層で形成した例に
ついて説明したが、接合層７としてはニッケル・リンを
主成分とするメッキ層で形成してもよい。このメッキ層
は無電界メッキ法で形成される。
【０１４２】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【０１４３】例えば、本発明は、実装基板にＰｂフリー
組成の半田バンプを用いて複数の半導体チップを実装す
るＭＣＭ（Ｍulti Ｃhip Ｍodule）と呼ばれる電子装置
に適用することができる。
【０１４４】また、本発明は、Ｐｂフリー組成の半田バ
ンプを用いて実装基板に半導体装置が実装されたモジュ
ールを組み込むＩＣ（Ｉntegrated Ｃircuit）カード、
ＰＤＡ（Ｐersonal Ｄigital Ａssistants）等の携帯型
電子機器に適用することができる。
【０１４５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１４６】本発明によれば、半田接続部の耐衝撃強度
の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態１であるＢＧＡ型半導体装置
の概略構成を示す平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図２の一部を拡大した要部断面図である。
【図４】図３の一部を拡大した要部断面図である。
【図５】本発明の実施形態１であるＢＧＡ型半導体装置
の製造で使用されるインターポーザ（配線基板）の概略
構成を示す図（（ａ）は底面図，（ｂ）は断面図）であ
る。
【図６】本発明の実施形態１であるＢＧＡ型半導体装置
の製造を説明するための図（（ａ）〜（ｄ）は各工程に
おける断面図）である。
【図７】本発明の実施形態１であるＢＧＡ型半導体装置
の製造において、第１のバンプ形成工程を説明するため
の図（（ａ）〜（ｃ）は各工程における断面図）であ
る。
【図８】本発明の実施形態１であるＢＧＡ型半導体装置
の製造において、第２のバンプ形成工程を説明するため
の図（（ａ）〜（ｂ）は各工程における断面図）であ
る。
【図９】本発明の実施形態１であるＢＧＡ型半導体装置
を組み込んだモジュール（電子装置）の概略構成を示す
平面図である。
【図１０】図９のＢ−Ｂ線に沿う断面図である。
【図１１】図１０の一部を拡大した要部断面図である。
【図１２】図１１の一部を拡大した要部断面図である。
【図１３】図９のモジュールの製造で使用される実装基
板の概略構成を示す図（（ａ）は平面図，（ｂ）は断面
図）である。
【図１４】図１３の実装基板を含む多面取りパネルの概
略構成を示す平面図である。
【図１５】図９のモジュールの製造を説明するための図
（（ａ）及び（ｂ）は各工程における断面図）である。
【図１６】図９のモジュールを組み込んだ携帯電話（携
帯型電子機器）の概略構成を示す平面図である。
【図１７】接合層中の硫黄濃度と半田接合部の耐衝撃強
度との関係を示す特性図である。
【図１８】接合層中の硫黄濃度が高い場合の半田接合部
の要部断面図である。
【図１９】耐衝撃評価を説明するための図である。
【図２０】耐衝撃評価を説明するための図である。
【図２１】接合層中の炭素濃度と半田接合部の耐衝撃強
度との関係を示す特性図である。
【図２２】接合層中の炭素濃度が高い場合の半田接合部
の要部断面図である。
【図２３】接合層中のフッ素濃度と半田接合部の耐衝撃
強度との関係を示す特性図である。
【図２４】接合層中のフッ素濃度が高い場合の半田接合
部の要部断面図である。
【図２５】接合層中の酸素濃度と半田接合部の耐衝撃強
度との関係を示す特性図である。
【図２６】接合層中の酸素濃度が高い場合の半田接合部
の要部断面図である。
【図２７】接合層中の塩素濃度と曲げ歪みとの関係を示
す特性図である。
【図２８】接合層中の塩素濃度が高い場合における接合
部の要部断面図である。
【図２９】本発明の実施形態２であるＬＧＡ型半導体装
置の概略構成を示す断面図である。
【図３０】図２９の一部を拡大した要部断面図である。
【図３１】本発明の実施形態３であるフェースダウンボ
ンディング構造のＢＧＡ型半導体装置の概略構成を示す
断面図である。
【図３２】図３１の一部を拡大した要部断面図である。
【図３３】本発明の実施形態４であるＣＳＰ型半導体装
置の概略構成を示す断面図である。
【図３４】図３３の一部を拡大した要部断面図である。
【符号の説明】
１ａ，１ｂ，１ｃ，１ｄ…半導体装置、２…半導体チッ
プ、３…電極パッド、４…インターポーザ（配線基
板）、５…配線、５ａ…電極パッド、６…電極パッド、
７…接合層、８…Ａｕ膜、９ａ，９ｂ…合金層、１０…
保護膜、１１…接着材、１２…ボンディングワイヤ、１
３…樹脂封止体、１４…半田バンプ、１４ａ…半田ボー
ル、１４ｂ…半田ペースト層、１５…フラックス、２０
…モジュール、２１…実装基板、２２…電極パッド、２
３…保護膜、２４…搭載領域、２５…ＢＧＡ型半導体装
置、２６…ＱＦＰ型半導体装置、３０…多面取りパネ
ル、３１…枠体、３２…製品形成領域、３３…連結部、
４０…携帯電話、４１…筐体、４２…表示部、４３…キ
ー操作部、４４…アンテナ、６０…半導体チップ、６２
…電極パッド、６３…半田バンプ、６４…インターポー
ザ、６５…電極パッド、６６…アンダーフィル樹脂、７
０…半導体チップ層、７１…半導体基板、７２…多層配
線層、７３…電極パッド、７４…表面保護膜、７５…再
配線層（パッド再配置層）、７６…配線、７７…絶縁
層、７８…電極パッド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 守田 俊章 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 山田 宗博 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 木本 良輔 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内

Claims (43)

    【特許請求の範囲】
  1. 【請求項１】 下地導体層と鉛フリー半田層との間に、
    実質的に硫黄を含まない接合層が設けられ、かつ前記接
    合層と前記鉛フリー半田層との間に、これらの元素を含
    む合金層が形成された接合構造を有することを特徴とす
    る半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記接合層中の硫黄濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１％以下であ
    ることを特徴とする半導体装置。
  3. 【請求項３】 請求項１に記載の半導体装置において、 前記接合層は、ニッケルを主成分とするメッキ層、若し
    くはニッケル・リンを主成分とするメッキ層であること
    を特徴とする半導体装置。
  4. 【請求項４】 請求項１に記載の半導体装置において、
    前記半田層は、錫系の合金材からなることを特徴とする
    半導体装置。
  5. 【請求項５】 請求項１に記載の半導体装置において、 前記半田層は、バンプであることを特徴とする半導体装
    置。
  6. 【請求項６】 請求項１に記載の半導体装置において、 前記下地導体層は、配線基板の電極パッドであり、 前記接合層は、前記電極パッドの表面に形成されたメッ
    キ層であり、 前記半田層は、前記接合層に接合されたバンプであるこ
    とを特徴とする半導体装置。
  7. 【請求項７】 請求項１に記載の半導体装置において、 主面と対向する裏面に電極パッドが形成された配線基板
    と、前記配線基板の主面に実装された半導体チップとを
    更に有し、 前記下地導体層は、前記配線基板の電極パッドであり、 前記接合層は、前記電極パッドの表面に形成されたメッ
    キ層であり、 前記半田層は、前記接合層に接合されたバンプであるこ
    とを特徴とする半導体装置。
  8. 【請求項８】 請求項１に記載の半導体装置において、 主面に電極パッドが形成された配線基板と、主面に電極
    パッドが形成された半導体チップとを更に有し、 前記下地導体層は、前記配線基板の電極パッドであり、 前記接合層は、前記電極パッドの表面に形成されたメッ
    キ層であり、 前記半田層は、前記配線基板の電極パッドと前記半導体
    チップの電極パッドとの間に介在されたバンプであるこ
    とを特徴とする半導体装置。
  9. 【請求項９】 請求項１に記載の半導体装置において、 主面に電極パッドが形成された配線基板と、主面に電極
    パッドが形成された半導体チップとを更に有し、 前記下地導体層は、前記半導体チップの電極パッドであ
    り、 前記接合層は、前記電極パッドの表面に形成されたメッ
    キ層であり、 前記半田層は、前記配線基板の電極パッドと前記半導体
    チップの電極パッドとの間に介在されたバンプであるこ
    とを特徴とする半導体装置。
  10. 【請求項１０】 請求項１に記載の半導体装置におい
    て、 半導体基板と、前記半導体基板上に配置された複数の第
    １電極パッドと、前記複数の第１電極パッドの上層に、
    この第１電極パッドよりも広い配列ピッチで配置され、
    かつ前記複数の第１電極パッドに夫々電気的に接続され
    た第２電極パッドとを更に有し、 前記下地導体層は、前記第２電極パッドであり、 前記接合層は、前記第２電極パッドの表面に形成された
    メッキ層であり、 前記半田層は、前記接合層に接合されたバンプであるこ
    とを特徴とする半導体装置。
  11. 【請求項１１】 請求項１に記載の半導体装置におい
    て、携帯型電子機器に組み込まれることを特徴とする半
    導体装置。
  12. 【請求項１２】 主面と対向する裏面に電極パッドが形
    成され、かつ前記電極パッドの表面に、実質的に硫黄を
    含まない接合層が形成された配線基板を準備する工程
    と、 前記配線基板の主面に半導体チップを実装する工程と、 前記接合層上に鉛フリー半田材を溶融してバンプを形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  13. 【請求項１３】 主面に電極パッドが形成され、かつ前
    記電極パッドの表面に、実質的に硫黄を含まない接合層
    が形成された配線基板と、主面に電極パッドが形成され
    た半導体チップとを準備する工程と、 前記配線基板の接合層と前記半導体チップの電極パッド
    との間に鉛フリー半田材からなるバンプを介在させた状
    態で前記バンプを溶融して前記半導体チップを実装する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  14. 【請求項１４】 請求項１２又は１３に記載の半導体装
    置の製造方法において、 前記接合層中の硫黄濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１％以下であ
    ることを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 請求項１２又は１３に記載の半導体装
    置の製造方法において、 前記接合層は、ニッケルを主成分とするメッキ層、若し
    くはニッケル・リンを主成分とするメッキ層であること
    を特徴とする半導体装置の製造方法。
  16. 【請求項１６】 請求項１２又は１３に記載の半導体装
    置の製造方法において、 前記鉛フリー半田材は、錫系の合金材であることを特徴
    とする半導体装置の製造方法。
  17. 【請求項１７】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記電子
    部品の電極パッドと前記鉛フリー半田層との間に、実質
    的に硫黄を含まない接合層が介在され、かつ前記接合層
    と前記鉛フリー半田層との間に、これらの元素を含む合
    金層が介在された接合構造を有することを特徴とする電
    子装置。
  18. 【請求項１８】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記配線
    基板の電極パッドと前記鉛フリー半田層との間に、実質
    的に硫黄を含まない接合層が介在され、かつ前記接合層
    と前記鉛フリー半田層との間に、これらの元素を含む合
    金層が介在された接合構造を有することを特徴とする電
    子装置。
  19. 【請求項１９】 請求項１７又は１８に記載の電子装置
    において、 前記接合層中の硫黄濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１％以下であ
    ることを特徴とする電子装置。
  20. 【請求項２０】 請求項１７又は１８に記載の電子装置
    において、携帯型電子機器に組み込まれることを特徴と
    する電子装置。
  21. 【請求項２１】 表面上に実質的に硫黄を含まない接合
    層が形成された電極パッドを持つ電子部品を準備する工
    程と、 配線基板の電極パッドと前記電子部品の接合層との間に
    介在された鉛フリー半田層を溶融して、前記接合層と前
    記配線基板の電極パッドとを接合する工程とを有するこ
    とを特徴とする電子装置の製造方法。
  22. 【請求項２２】 電極パッドを持つ電子部品と、表面上
    に実質的に硫黄を含まない接合層が形成された電極パッ
    ドを持つ配線基板とを準備する工程と、 前記配線基板の接合層と前記電子部品の電極パッドとの
    間に介在された鉛フリー半田層を溶融して、前記接合層
    と前記電子部品の電極パッドとを接合する工程とを有す
    ることを特徴とする電子装置の製造方法。
  23. 【請求項２３】 請求項２１又は２２に記載の電子装置
    の製造方法において、 前記接合層中の硫黄濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１％以下であ
    ることを特徴とする電子装置の製造方法。
  24. 【請求項２４】 下地導体層と鉛フリー半田層との間
    に、実質的に炭素を含まない接合層が形成され、かつ前
    記接合層と前記鉛フリー半田層との間に、これらの元素
    を含む合金層が形成された接合構造を有することを特徴
    とする半導体装置。
  25. 【請求項２５】 請求項２４に記載の半導体装置におい
    て、 前記接合層中の炭素濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１％以下であ
    ることを特徴とする半導体装置。
  26. 【請求項２６】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記電子
    部品の電極パッドと前記鉛フリー半田層との間に、実質
    的に炭素を含まない接合層が介在され、かつ前記接合層
    と前記鉛フリー半田層との間に、これらの元素を含む合
    金層が介在された接合構造を有することを特徴とする電
    子装置。
  27. 【請求項２７】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記配線
    基板の電極パッドと前記鉛フリー半田層との間に、実質
    的に炭素を含まない接合層が介在され、かつ前記接合層
    と前記鉛フリー半田層との間に、これらの元素を含む合
    金層が介在された接合構造を有することを特徴とする電
    子装置。
  28. 【請求項２８】 請求項２６又は２７記載の電子装置に
    おいて、 前記接合層中の炭素濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１％以下であ
    ることを特徴とする電子装置。
  29. 【請求項２９】 下地導体層と鉛フリー半田層との間
    に、実質的にフッ素を含まない接合層が形成され、かつ
    前記接合層と前記鉛フリー半田層との間に、これらの元
    素を含む合金層が形成された接合構造を有することを特
    徴とする半導体装置。
  30. 【請求項３０】 請求項２９に記載の半導体装置におい
    て、 前記接合層中のフッ素濃度は、２次イオン質量分析にお
    ける接合層イオンカウント数に対する割合で０．２％以
    下であることを特徴とする半導体装置。
  31. 【請求項３１】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記電子
    部品の電極パッドと前記鉛フリー半田層との間に、実質
    的にフッ素を含まない接合層が介在され、かつ前記接合
    層と前記鉛フリー半田層との間に、これらの元素を含む
    合金層が介在された接合構造を有することを特徴とする
    電子装置。
  32. 【請求項３２】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記配線
    基板の電極パッドと前記鉛フリー半田層との間に、実質
    的にフッ素を含まない接合層が介在され、かつ前記接合
    層と前記鉛フリー半田層との間に、これらの元素を含む
    合金層が介在された接合構造を有することを特徴とする
    電子装置。
  33. 【請求項３３】 請求項３１又は３２記載の電子装置に
    おいて、 前記接合層中のフッ素濃度は、２次イオン質量分析にお
    ける接合層イオンカウント数に対する割合で０．２％以
    下であることを特徴とする電子装置。
  34. 【請求項３４】 下地導体層と鉛フリー半田層との間
    に、実質的に酸素を含まない接合層が形成され、かつ前
    記接合層と前記鉛フリー半田層との間に、これらの元素
    を含む合金層が形成された接合構造を有することを特徴
    とする半導体装置。
  35. 【請求項３５】 請求項３４に記載の半導体装置におい
    て、 前記接合層中の酸素濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１０％以下で
    あることを特徴とする半導体装置。
  36. 【請求項３６】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記電子
    部品の電極パッドと前記鉛フリー半田層との間に、実質
    的に酸素を含まない接合層が介在され、かつ前記接合層
    と前記鉛フリー半田層との間に、これらの元素を含む合
    金層が介在された接合構造を有することを特徴とする電
    子装置。
  37. 【請求項３７】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記配線
    基板の電極パッドと前記鉛フリー半田層との間に、実質
    的に酸素を含まない接合層が介在され、かつ前記接合層
    と前記鉛フリー半田層との間に、これらの元素を含む合
    金層が介在された接合構造を有することを特徴とする電
    子装置。
  38. 【請求項３８】 請求項３６又は３７記載の電子装置に
    おいて、 前記接合層中の酸素濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１０％以下で
    あることを特徴とする電子装置。
  39. 【請求項３９】 下地導体層と鉛フリー半田層との間
    に、実質的に塩素を含まない接合層が形成され、かつ前
    記接合層と前記鉛フリー半田層との間に、これらの元素
    を含む合金層が形成された接合構造を有することを特徴
    とする半導体装置。
  40. 【請求項４０】 請求項３９に記載の半導体装置におい
    て、 前記接合層中の塩素濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１０％以下で
    あることを特徴とする半導体装置。
  41. 【請求項４１】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記電子
    部品の電極パッドと前記鉛フリー半田層との間に、実質
    的に塩素を含まない接合層が介在され、かつ前記接合層
    と前記鉛フリー半田層との間に、これらの元素を含む合
    金層が介在された接合構造を有することを特徴とする電
    子装置。
  42. 【請求項４２】 電子部品の電極パッドと配線基板の電
    極パッドとの間に鉛フリー半田層が介在され、前記配線
    基板の電極パッドと前記鉛フリー半田層との間に、実質
    的に塩素を含まない接合層が介在され、かつ前記接合層
    と前記鉛フリー半田層との間に、これらの元素を含む合
    金層が介在された接合構造を有することを特徴とする電
    子装置。
  43. 【請求項４３】 請求項４１又は４２記載の電子装置に
    おいて、 前記接合層中の塩素濃度は、２次イオン質量分析におけ
    る接合層イオンカウント数に対する割合で１０％以下で
    あることを特徴とする電子装置。
JP2002114408A 2002-04-17 2002-04-17 半導体装置 Expired - Lifetime JP4034107B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002114408A JP4034107B2 (ja) 2002-04-17 2002-04-17 半導体装置
US10/396,326 US6879041B2 (en) 2002-04-17 2003-03-26 Semiconductor device with joint structure having lead-free solder layer over nickel layer
KR1020030021552A KR100941849B1 (ko) 2002-04-17 2003-04-07 반도체장치 및 그 제조방법, 전자장치 및 그 제조방법
TW092108665A TWI275170B (en) 2002-04-17 2003-04-15 Semiconductor device and its manufacturing method, electronic device and its manufacturing method
KR1020090099729A KR100969446B1 (ko) 2002-04-17 2009-10-20 반도체장치 및 그 제조방법, 전자장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002114408A JP4034107B2 (ja) 2002-04-17 2002-04-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006332738A Division JP4402102B2 (ja) 2006-12-11 2006-12-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2003309223A true JP2003309223A (ja) 2003-10-31
JP2003309223A5 JP2003309223A5 (ja) 2005-09-22
JP4034107B2 JP4034107B2 (ja) 2008-01-16

Family

ID=29207657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002114408A Expired - Lifetime JP4034107B2 (ja) 2002-04-17 2002-04-17 半導体装置

Country Status (4)

Country Link
US (1) US6879041B2 (ja)
JP (1) JP4034107B2 (ja)
KR (2) KR100941849B1 (ja)
TW (1) TWI275170B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098454A1 (ja) * 2005-03-18 2006-09-21 Dowa Electronics Materials Co., Ltd. サブマウントおよびその製造方法
JP2006286944A (ja) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd サブマウント及びその製造方法
JP2007067158A (ja) * 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2007258292A (ja) * 2006-03-22 2007-10-04 Nippon Inter Electronics Corp 縦型半導体装置
JP2009076611A (ja) * 2007-09-20 2009-04-09 Hitachi Ltd 半導体装置
JP2009302539A (ja) * 2008-06-16 2009-12-24 Intel Corp 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム
WO2010079542A1 (ja) * 2009-01-07 2010-07-15 パナソニック株式会社 半導体装置及びその製造方法
US7936569B2 (en) 2005-01-31 2011-05-03 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP2011233879A (ja) * 2011-04-07 2011-11-17 Hitachi Ltd 電子装置の製造方法
CN101194359B (zh) * 2005-03-18 2012-04-18 同和电子科技有限公司 副安装座及其制造方法
JP2013048285A (ja) * 2012-11-02 2013-03-07 Panasonic Corp 半導体装置
JP2015135974A (ja) * 2009-07-02 2015-07-27 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 銅柱バンプ上の金属間化合物の接合のための構造

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
US7005745B2 (en) * 2004-01-22 2006-02-28 Texas Instruments Incorporated Method and structure to reduce risk of gold embrittlement in solder joints
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
US20060068218A1 (en) 2004-09-28 2006-03-30 Hooghan Kultaransingh N Whisker-free lead frames
KR100723497B1 (ko) * 2005-08-11 2007-06-04 삼성전자주식회사 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
US7233074B2 (en) * 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2007294899A (ja) * 2006-03-31 2007-11-08 Dowa Electronics Materials Co Ltd 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント
US7727805B2 (en) * 2007-06-11 2010-06-01 Intel Corporation Reducing stress in a flip chip assembly
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US8367244B2 (en) * 2008-04-17 2013-02-05 Enovix Corporation Anode material having a uniform metal-semiconductor alloy layer
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
EP2340554B1 (en) * 2008-09-18 2017-05-10 Imec Methods and systems for material bonding
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8698306B2 (en) 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US9355980B2 (en) 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11094661B2 (en) * 2015-11-16 2021-08-17 Kabushiki Kaisha Toyota Chuo Kenkyusho Bonded structure and method of manufacturing the same
JP2017103434A (ja) * 2015-12-04 2017-06-08 トヨタ自動車株式会社 半導体装置
KR102373440B1 (ko) * 2017-03-17 2022-03-14 삼성디스플레이 주식회사 디스플레이 패널 및 이를 구비하는 디스플레이 장치
KR20190085590A (ko) * 2018-01-11 2019-07-19 삼성전자주식회사 반도체 장치, 이를 포함하는 반도체 패키지 및 이의 제조 방법
JP2022000676A (ja) 2020-06-19 2022-01-04 株式会社ジャパンディスプレイ 表示装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634983A (ja) 1992-07-17 1994-02-10 Sharp Corp 貼合わせ装置
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
JP3677983B2 (ja) 1998-02-05 2005-08-03 株式会社村田製作所 セラミック基板
JP2000244084A (ja) * 1999-02-24 2000-09-08 Kyocera Corp 配線基板
KR100306842B1 (ko) 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2001144214A (ja) 1999-11-17 2001-05-25 Canon Inc 半導体装置およびその接合構造
JP3475147B2 (ja) * 2000-04-17 2003-12-08 株式会社タムラ製作所 はんだ接続部
JP2002146548A (ja) 2000-11-08 2002-05-22 Matsushita Electric Ind Co Ltd 無電解ニッケルめっき皮膜およびそれを用いたプリント配線板
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936569B2 (en) 2005-01-31 2011-05-03 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US8581106B2 (en) 2005-03-18 2013-11-12 Dowa Electronics Materials Co., Ltd. Submount
US8472208B2 (en) 2005-03-18 2013-06-25 Dowa Electronics Materials Co., Ltd. Submount and method of manufacturing the same
WO2006098454A1 (ja) * 2005-03-18 2006-09-21 Dowa Electronics Materials Co., Ltd. サブマウントおよびその製造方法
CN101194359B (zh) * 2005-03-18 2012-04-18 同和电子科技有限公司 副安装座及其制造方法
JP2006286944A (ja) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd サブマウント及びその製造方法
US8421232B2 (en) 2005-08-31 2013-04-16 Hitachi, Ltd. Semiconductor device and automotive ac generator
US7964492B2 (en) 2005-08-31 2011-06-21 Hitachi, Ltd. Semiconductor device and automotive AC generator
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
JP2007067158A (ja) * 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2007258292A (ja) * 2006-03-22 2007-10-04 Nippon Inter Electronics Corp 縦型半導体装置
JP2009076611A (ja) * 2007-09-20 2009-04-09 Hitachi Ltd 半導体装置
JP2009302539A (ja) * 2008-06-16 2009-12-24 Intel Corp 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム
JP2012151487A (ja) * 2008-06-16 2012-08-09 Intel Corp 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
US8513818B2 (en) 2009-01-07 2013-08-20 Panasonic Corporation Semiconductor device and method for fabricating the same
WO2010079542A1 (ja) * 2009-01-07 2010-07-15 パナソニック株式会社 半導体装置及びその製造方法
JP2015135974A (ja) * 2009-07-02 2015-07-27 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 銅柱バンプ上の金属間化合物の接合のための構造
JP2011233879A (ja) * 2011-04-07 2011-11-17 Hitachi Ltd 電子装置の製造方法
JP2013048285A (ja) * 2012-11-02 2013-03-07 Panasonic Corp 半導体装置

Also Published As

Publication number Publication date
KR20030082382A (ko) 2003-10-22
KR100941849B1 (ko) 2010-02-11
JP4034107B2 (ja) 2008-01-16
TW200402860A (en) 2004-02-16
US6879041B2 (en) 2005-04-12
KR20090119748A (ko) 2009-11-19
KR100969446B1 (ko) 2010-07-14
TWI275170B (en) 2007-03-01
US20030197277A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
JP4034107B2 (ja) 半導体装置
US10879203B2 (en) Stud bump structure for semiconductor package assemblies
US7776649B1 (en) Method for fabricating wafer level chip scale packages
US20080029884A1 (en) Multichip device and method for producing a multichip device
JP2008166527A (ja) 半導体装置およびその製造方法
JPH11340365A (ja) 絶縁性配線基板及び樹脂封止型半導体装置
JP5921297B2 (ja) 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
US20070202682A1 (en) Manufacturing method of semiconductor device
US6849952B2 (en) Semiconductor device and its manufacturing method
JP5161847B2 (ja) 半導体装置
US9935030B2 (en) Resin-encapsulated semiconductor device
JP4402102B2 (ja) 半導体装置
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
US20060071346A1 (en) Semiconductor device and manufacturing method thereof
US20070216003A1 (en) Semiconductor package with enhancing layer and method for manufacturing the same
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
US20220302001A1 (en) Semiconductor package and semiconductor device
KR100706574B1 (ko) 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
JPH0951051A (ja) 半導体装置
KR100753795B1 (ko) 반도체 패키지 및 그 제조 방법
CN117727705A (zh) 电子装置和制造电子装置的方法
KR100767193B1 (ko) 라인 플립 칩 패키지 및 그 제조 방법
KR20070079361A (ko) 반도체 칩 패키지 및 그 제조 방법
KR20100078958A (ko) 플립 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4034107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term