JP2007294899A - 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント - Google Patents

半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント Download PDF

Info

Publication number
JP2007294899A
JP2007294899A JP2007067629A JP2007067629A JP2007294899A JP 2007294899 A JP2007294899 A JP 2007294899A JP 2007067629 A JP2007067629 A JP 2007067629A JP 2007067629 A JP2007067629 A JP 2007067629A JP 2007294899 A JP2007294899 A JP 2007294899A
Authority
JP
Japan
Prior art keywords
solder layer
electronic device
substrate
layer
submount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007067629A
Other languages
English (en)
Inventor
Yoshikazu Oshika
嘉和 大鹿
Masayuki Nakano
雅之 中野
Munenori Hashimoto
宗則 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2007067629A priority Critical patent/JP2007294899A/ja
Priority to DE102007015115A priority patent/DE102007015115A1/de
Priority to US11/694,920 priority patent/US8404359B2/en
Publication of JP2007294899A publication Critical patent/JP2007294899A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013—Au as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/38—Selection of media, e.g. special atmospheres for surrounding the working area
    • B23K35/383—Selection of media, e.g. special atmospheres for surrounding the working area mainly containing noble gases or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 接合する電子デバイスなどの特性を低下させない、半田層及びそれを用いた電子デバイス接合用基板を提供する。
【解決手段】 基板１１上に形成される鉛を含まない半田層１４又はこの半田層を有する電子デバイス接合用基板１０であって、半田層１４の比抵抗を０．４Ω・μｍ以下とする。電子デバイス接合用基板１０の熱抵抗を０．５Ｋ／Ｗ以下とし、半田層１４の厚みを１０μｍ以下とすることができる。この場合、半田層１４内に含まれるボイドの最大径が０．５μｍ以下である。基板としては、サブマウント基板を用いてもよい。
【選択図】 図１

Description

本発明は、半導体装置等の電子デバイスなどを接合する、半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウントに関する。
従来、半導体装置等の電子デバイスを基板上に形成した回路に組み込む際、鉛（Ｐｂ）を主成分とする半田層を用いて電子デバイスを基板に接合し、電気回路や電子回路を形成していた。このＰｂを含む半田層は電気抵抗が低く、電子デバイスの回路への接合に多用されてきた。
しかし、Ｐｂ及びスズ（Ｓｎ）からなる半田は、近年、使用が制限される傾向となってきている。特に欧州では、ＲｏＨＳ指令（電気電子機器に含まれる特定有害物質の使用制限に関する欧州議会および理事会指令）により２００６年７月１日から使用が禁止されている。このため、Ｐｂを含む半田の代替半田としてＰｂを不可避程度にしか含有していない、即ち鉛フリー半田として、例えば、Ａｕ−Ｓｎ、Ａｇ−Ｓｎ、Ｉｎ−Ｓｎ、Ｚｎ−Ｓｎ、Ｂｉ−Ｓｎなどの半田で形成することが提案されている。
非特許文献１及び２では、Ｐｂフリーのオーミック電極材料として、Ａｕ−Ｓｎなどの半導体への電気的接合性について報告されている。非特許文献３には、Ａｕ−Ｓｎ半導体層により形成したバンプ電極の形状が報告されている。
また、近年の電子回路の集積化に伴い、高い電力で駆動させる電子デバイスが望まれている。しかし、高電力で駆動する電子デバイスは駆動中の発熱量が大きく、その発生した熱により半導体素子等の電子デバイスは電気特性が変化してしまう。さらに、半導体装置、放熱板、半導体装置と放熱板を接合するための半田の各熱膨張率は通常それぞれ異なっているため、半導体装置の発熱が大きい場合には、半導体装置や半田が放熱板から剥離したりする不都合が生じる。そのため、発生する熱を放出させるために種々の工夫がなされている。例えば、半導体装置をパッケージ化する際の基板として、放熱板または放熱器となる熱伝導度の高い基板上に半導体装置を搭載することで、半導体装置から発生する熱を効率良く放出させるようにしている。また、さらに放熱特性を改善して、より高電力駆動される電子デバイスから生じる熱を放出するために、熱伝導率の高い基板を、半導体装置とパッケージの放熱板との間に介在させて、サブマウントとする場合がある。この熱伝導率の高いサブマウント基板として、窒化アルミニウム（ＡｌＮ）などが挙げられる。
特許文献１には、窒化アルミニウム焼結体基板上の一部にＴｉ（チタン）及びＰｔ（白金）からなる密着層、Ａｕ（金）からなる電極層、Ｐｔ（白金）からなる半田バリア層、Ａｕ−Ｓｕからなる半田層が順次積層されたサブマウントが開示されている。
本発明者等による特許文献２には、窒化アルミニウム焼結体基板と、窒化アルミニウム焼結体基板の表面に形成される電極層と、電極層上に形成される半田層と、からなるサブマウントが開示されている。このサブマウントにおいては、窒化アルミニウム焼結体基板と電極層との間に形成される界面及び／又は電極層と半田層との間に形成される界面における炭素濃度を、１×１０20ａｔｏｍｓ／ｃｍ3以下とすれば、窒化アルミニウム焼結体基板とその表面に形成される電極層や半田層同士の密着性を向上できることが開示されている。
特開２００３−２５８３６０号公報 特開２００６−２８６９４４号公報 L. BUENE 他４名, "ALLOYING BEHAVIOR OF Au-In AND Au-Sn FILMS ON SEMICONDUCTORS", Thin Solid Films, Vol.34(1), pp.149-152, 1976 S.Knight 他１名, "OHMIC CONTACTS FOR GALLIUM ARSENIDE BULK EFFECT DEVICES", Symposium on Ohmic Contacts,pp.102-114, 1969 M.Hutter 他６名, "Calculation of Shape and Experimental Creation of AuSn Solder Bumps for Flip Chip Applications", IEEE Electronic Components and Technology Conference, pp.282-288, 2002
しかしながら、Ｐｂフリー半田により形成した半田層において、半田層をランプ加熱法などにより溶解させた後凝固させると、半田層内に存在するボイドにより半田層の電気抵抗が大きくなる。そのため、Ｐｂフリーの半田層を介して電子デバイスを基板に接合すると、基板に形成された半田層の抵抗が上昇し、その分の電圧降下が生じるために印加する電圧を高くする必要があった。特に、発光ダイオードなどの半導体装置を搭載して光デバイス回路を形成すると、ボイドにより寄生抵抗が生じるため、ノイズが発生したりジュール熱が発生したりすることで特性が低下するという課題がある。
特許文献１の技術では、半田層の成膜条件を調整することで、半田層の粒子径の増大を抑制して、成膜後の半田層の表面粗さを小さくしている。しかしながら、電極層をフォトリソグラフィ法により作製しているため、Ａｕ電極層の成膜時の加熱により揮発したレジスト成分、またはリフトオフ時に使用した剥離液に含まれる炭素等の元素が電極表面に付着する。このため、電極層上に半田層を成膜する際に電極層表面に付着した炭素等の元素が半田層内に混入し、溶解凝固後の半田層にボイドを形成してしまう。そして、この電極層上に作製した半田層を介して発光素子を接合した際に抵抗が生じていた。また、半田層の形成にはメタルマスク法を用いているため、半田層の位置決めの制御が困難でかつ制御性が悪く、半田層の形成位置がずれてしまい、良品率が低下してしまう。
特許文献２の技術では、界面の洗浄を紫外線オゾン処理法又はプラズマアッシャー法で行うことにより、例えば、電極層と半田層との界面における炭素濃度を減少することで、電極層と半田層との界面の密着性を改善している。しかしながら、半田層をフォトリソグラフィ法で成膜しているため、半田層の成膜時にマスク材料が半田層へ混入し、サブマウントの熱抵抗や半田層の比抵抗が高いままとなっていた。
本発明は、上記課題に鑑み、鉛を含まず、かつ、電気抵抗の小さい半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウントを提供することを目的とする。
本発明者らは鋭意研究を重ねた結果、溶解凝固前後における鉛を含まない半田層内や半導体装置との接合面でのボイドの密度やボイドの最大径を小さくすることで、半田層の電気抵抗を小さくすることができるという知見を得て、本発明を完成するに至った。
上記目的を達成するために、本発明の一構成による鉛を含まない半田層は、基板上に形成され、比抵抗が０．４Ω・μｍ以下であることを特徴とする。
本発明の他の構成による鉛を含まない半田層は、層内に含まれるボイドの最大径が０．５μｍ以下であることを特徴とする。
本発明の他の構成の鉛を含まない半田層は、電子デバイスを接合していて、層内に含まれるボイドの最大径が０．５μｍ以下であることを特徴とする。
上記各構成において、半田層の溶解凝固後の厚みは、好ましくは１０μｍ以下である。
上記構成によれば、鉛を含まない半田層を溶解凝固して電子デバイス等を半田接合する場合に、半田層による寄生抵抗を低下させることができる。このため、ジュール熱の発生による電力の損失を低減できるため、印加電圧も小さい、必要最低限の電力で駆動する電子回路を形成することができる。
上記目的を達成するために、本発明の一構成に係る電子デバイス接合用基板は、基板と基板上に形成される鉛を含まない半田層とを含み、半田層の比抵抗が０．４Ω・μｍ以下であることを特徴とする。
本発明の他の構成に係る電子デバイス接合用基板は、基板と基板上に形成される鉛を含まない半田層とを含み、半田層内に含まれるボイドの最大径が０．５μｍ以下である。
上記各構成において、電子デバイス接合用基板の熱抵抗は、好ましくは、０．５Ｋ／Ｗ以下である。半田層の溶解凝固後の厚みは、好ましくは１０μｍ以下である。基板は、電子デバイスを接合するためのサブマウント基板であってよい。
上記構成によれば、電子デバイスを搭載する半田層で発生する抵抗を小さくすることができ、電子デバイスの動作に影響を及ぼさないようにすることができる。好ましい形態では、半田層の溶解前後の表面粗さは小さいので、半田層内及び半田層及び半導体装置との接合面でのボイドの最大径が小さいため、良好なオーミック接触が可能となる。このため、例えば、発光ダイオードなどの半導体装置を搭載し光デバイス回路を形成しても、寄生抵抗を小さくすることができるので、半導体装置の出力特性におけるノイズやジュール熱の発生を抑制することができる。
本発明によれば、鉛を含まない半田層においても、電気抵抗が小さい半田層を提供することができる。
本発明の鉛を含まない半田層を用いた電子デバイス接合用基板又は電子デバイス接合用サブマウントによれば、電気抵抗が小さい半田層を有し、かつ、熱抵抗を小さくすることができる。このため、ジュール熱の発生による電力の損失を低減でき、印加電圧を小さくし、必要最低限の電力で駆動する電子回路を形成することができる。
以下、本発明の実施の形態を詳細に説明する。
本発明の半田層は、所定の基板上に形成されており、鉛を含まない半田、即ち、Ｐｂフリー半田から成る。本発明における鉛を含まない半田層とは、故意には鉛を成分としない半田である。鉛を含まない半田層の成分中に精製の際に不可避的に含まれる残留物としての鉛は、環境等に影響を与えない程度が含まれていてもよい。この鉛を含まない半田としては、例えば銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、ビスマス（Ｂｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）のうち、２種類以上の元素を含んだ半田を用いるのが好ましい。
電子デバイスとしての発光ダイオードチップを半田層に接合した場合、半田層が厚いと接合時に発光ダイオードチップの発光層が半田層内に埋まってしまい、発光ダイオードが発光しなくなる。このため半田層の厚みは、溶解凝固後において１０μｍ以下であることが好ましい。
本発明の半田層は、溶融凝固後に半田層中に存在する空隙（以下、適宜にボイドと称する。）の数が少なく、かつ、ボイドの寸法も小さいため、半田層の比抵抗が小さくなっている。特に、半田層の溶解凝固後の半田層内に含まれるボイドの最大直径を０．５μｍ以下とすることで、半田層の比抵抗は、溶融凝固後で０．４Ω・μｍ以下となる。半田層の溶解凝固後の比抵抗を０．４Ω・μｍ以下にすることにより、この半田層に接合される半導体レーザや発光ダイオードを発光させるのに必要な電圧及び電流に対し、半田層の電気抵抗による抵抗損失の影響が無視できる程度となる。このため、入力電力に対する発光出力の割合、すなわち、効率が改善される。また、余分な抵抗によるジュール熱の発生も抑制できるので、上記発光素子の熱による発光出力の低下も抑制することが可能となる。さらに加えて、ボイド密度も１個／μｍ2 以下とすることで、半田層の比抵抗を０．２Ω・μｍ以下とさらに低下させることができる。
なお、溶融凝固とは、基板上に形成された半田層を、一旦融点以上に加熱して溶解させ、その後融点以下に冷却して凝固させることをいう。
以上のように、本発明の鉛を含まない半田層は、ボイドの最大径が小さいため半田層の比抵抗を小さくすることができる。これにより、鉛を含まない半田層に発光ダイオードなどの半導体装置を接合して電流を通電しても、半田層内でのジュール熱の発生が抑制されるため、各種の電子デバイスの性能低下も抑制することができる。
ここで、電子デバイスとは、半導体装置、半導体装置による集積回路などの能動素子、抵抗、コンデンサ、インダクタンス、スイッチなどの各種の受動部品を含む回路用部品を意味する。
次に、本発明の電子デバイス接合用基板について説明する。
本発明の電子デバイス接合用基板は、セラミック基板やプリント基板などの基板上に、銅やＡｕ（金）を主成分とする電子デバイスを動作させるための電気回路や電子回路配線や金属層が形成され、さらにその配線や金属層上に、電子デバイス接合用基板と電子デバイスを接合するための鉛を含まない半田層が形成されている。そして、この鉛を含まない半田層は、半田層中に存在するボイドの数が少なく、ボイドの寸法も小さいため、半田層の比抵抗が小さくなっている。特に、溶解凝固後のボイドの最大径を０．５μｍ以下にすることにより、溶解凝固後の半田層の比抵抗を０．４Ω・μｍ以下とすることができる。半田層は比抵抗が小さいので、ジュール熱の発生や消費電力を抑制することができる。さらに、半田層のボイド密度を１個／μｍ2 以下とすることで、半田層の比抵抗を０．２Ω・μｍ以下とすることができる。
溶解凝固後に半田層内に発生するボイドの径が小さいので、半田層を溶解凝固させた後の半田層表面の平坦性も保たれる。したがって、半田層表面の光反射率を高くすることができる。このため、電子デバイス接合用基板に発光素子を実装した場合には、発光素子から半田層側に出射してきた光が高確率で反射されるため、発光出力を向上させることができる。
半田層内のボイド径が小さく、その密度も低いことから、半田層の熱抵抗が小さくなっている。さらに、電子デバイス接合用基板の電極層と半田層との界面、基板と電極層との界面の炭素濃度を共に１×１０20ｃｍ-3以下とすることにより、電極層と半田層、基板と電極層との界面の熱抵抗も小さくすることができる。上記の電子デバイス接合用基板によれば、その熱抵抗を０．５Ｋ／Ｗ以下とすることができ、電子デバイスが駆動中に発生した熱を効率よく基板に伝熱して放熱させることができる。熱抵抗を０．５Ｋ／Ｗ以下とすることで、半田接合したデバイスの特性及びその信頼性を向上させることができ、従来の携帯電話や民生機器等の小型モジュールのみならず、熱的に負荷が大きい用途、たとえば自動車用途、パワーデバイス用途にも十分使用することができる。
半田層の溶解凝固後の厚みは１０μｍ以下であることが好ましい。この範囲を超えると、例えば電子デバイスとしての発光ダイオードチップなどを接合した場合、接合時にチップの発光層が半田層内に埋まってしまい、発光ダイオードが発光できなくなるため好ましくない。
以上、本発明の半田層及びそれを備えた電子デバイス接合用基板について説明したが、次に、本発明の実施形態について図面を参照してさらに詳細に説明する。
図１は本発明に係る電子デバイス接合用基板１０の構造を示す断面図である。本発明の電子デバイス接合用基板１０は、図１に示されているように、基板１１と、基板１１の上面、即ち、半導体装置を搭載する側の面上に形成される密着層１２と、その密着層１２上に形成される電極層１３と、電極層１３上に形成される半田層１４と、から構成される。半導体装置を搭載する上面と反対の面、即ち、金属放射体を被着する基板１１の裏面の一部又は全部には、密着層１５が形成され、密着層１５上に半田層１６を必要に応じて形成してもよい。基板１１の裏面側の密着層１５及び半田層１６は、それぞれ、上面側の密着層１２及び半田層１４の材料で形成されてもよいし、異なる材料で形成されてもよい。
基板１１として、熱伝導率の高い窒化アルミニウム（ＡｌＮ）セラミックス基板、シリコンカーバイド（ＳｉＣ）などの絶縁性基板、シリコンやダイヤモンドＩＩａなどの半導体単結晶基板を用いることができる。基板１１の表面粗さを０．０５μｍ以下とすることで、基板１１上に作製する半田層１４中のボイドを低減することができ好ましい。基板１１と電極層１３との密着性を高めるために、図１に示すように基板１１の上面に密着層１２が形成されている。密着層１２は、電極層１３とは異なる金属が好ましく、チタン（Ｔｉ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、銀（Ａｇ）、銅（Ｃｕ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、金（Ａｕ）の何れかを用いることができる。
なお、密着層１２上に拡散防止層（図示せず）を介在させてもよい。この拡散防止層は白金やパラジウム（Ｐｄ）等を用いることができる。
電極層１３としては金属が好ましく、例えば金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、銅（Ｃｕ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、チタン、タングステン（Ｗ）の何れかを用いることができる。これらの金属を二種類以上含んでもよい。電極層１３は所定の回路パターン状に形成されてもよいし、電極層１３の一部には、外部端子との接続のために金線やアルミニウム線を接続して電気回路を形成してもよい。
なお、電極層１３と半田層１４との間に、半田バリア層（図示せず）を介在させてもよい。この半田バリア層は、電極層１３を構成する金などの半田層１４への拡散を防止し、半田層１４の融点上昇を防止するので、半田拡散防止層とも呼ばれる。なお、半田バリア層は白金やパラジウム（Ｐｄ）等を用いることができる。
本発明の電子デバイス接合用基板１０の半田層１４は、溶解凝固後に半田層中に存在するボイドの数が少なく、ボイドの寸法も小さいため、半田層１４の比抵抗が小さくなっている。特に、溶解凝固後のボイドの最大径を０．５μｍ以下にすることにより、溶解凝固後の半田層１４の比抵抗を０．４Ω・μｍ以下とすることができる。さらに加えて、ボイド密度も１個／μｍ2以下とすることで、半田層１４の比抵抗を０．２Ω・μｍ以下とすることができる。この半田層１４は比抵抗が小さいので、ジュール熱の発生や消費電力を抑制することができる。
溶解凝固後に半田層１４内に発生するボイドの径が小さいので、半田層１４を溶解凝固させた後の半田層１４表面の平坦性も保たれる。したがって、半田層１４表面の光に対する反射率を高くすることができる。そのため、電子デバイス接合用基板１０に発光素子を実装した場合には、発光素子の半田層１４側に出射してきた光が高確率で反射されるため、発光出力を向上させることができる。
半田層１４内のボイド径が小さく、その密度も低いことから、半田層１４の熱抵抗が小さくなっている。さらに、電子デバイス接合用基板１０の電極層１３と半田層１４との界面、基板１１と電極層１３との界面の炭素濃度を共に１×１０20ｃｍ-3以下とすることで、電極層１３と半田層１４、基板１１と電極層１３との界面の熱抵抗も小さくなる。
上記の電子デバイス接合用基板１０によれば、電子デバイス接合用基板１０の熱抵抗を０．５Ｋ／Ｗ以下とすることができ、発光素子のような電子デバイスが駆動中に発生した熱を効率よく基板１１に伝熱して放熱させることができる。
次に、図１に示す電子デバイス接合用基板に半導体装置を載置した例について説明する。電子デバイス接合用基板としては、発光素子や半導体レーザダイオードのような比較的面積の小さい素子を搭載するサブマウント基板を用いた電子デバイス接合用サブマウントへの適用例を説明する。
図２は、図１の電子デバイス接合用サブマウント１０Ａに半導体装置１を搭載して構成した電子部品２０の断面を示す図である。図２に示すように、電子部品２０は、本発明の電子デバイス接合用サブマウント１０Ａの半田層１４を介して、半導体装置１の下部電極１Ａと半田層１４とが半田接合されてサブマウント基板１１Ａに半導体装置１が搭載されている。また、半導体装置１の上部電極１Ｂは、図示しない外部端子と金線２Ｂなどによりワイヤボンディングされる。一方、図示するように、半田層１４を積層していない電極層１３上には、図示しない外部端子と金線２Ａなどによりワイヤボンディングされ、半導体装置１と半田層１４と電極層１３と各金線２Ａ及び２Ｂで電気回路が形成される。
なお、サブマウント基板１１Ａは、基板１１と同様の材料を用いることができる。半導体装置１は、レーザダイオードや発光ダイオードなどの発光素子や、ダイオード、高周波増幅やスイッチングに使用されるトランジスタやサイリスタなどのような能動素子や集積回路などを挙げることができる。半導体装置１以外には、受動部品、スイッチなどを含む電子デバイスでもよい。
ここで、半田層１４は、半導体装置１を電子デバイス接合用サブマウント１０Ａに接合するため、ランプ加熱などにより一旦融点以上に加熱して溶解し、その後冷却して凝固している。図２に示すように、電子デバイス接合用サブマウント１０Ａに半導体装置１が搭載されている状態では、鉛を含まない半田で構成された半田層１４は、その比抵抗が、前述のように、０．４Ω・μｍ以下と小さい。このため、上記電気回路において、半田層１４によるジュール熱の発生を抑制し、半導体装置１の順方向電圧の上昇を抑制し、効率良く動作させることができる。
次に、本発明の電子デバイス接合用サブマウント１０Ａの製造方法について説明する。サブマウント基板１１Ａを用意し、その両側をラッピング装置により研削する。さらに、ポリッシング装置などを用いて仕上げ研磨を実施する。この研磨により、サブマウント基板１１Ａの表面粗さを０．０５μｍ以下とすることが好ましい。サブマウント基板１１Ａの表面粗さを０．０５μｍより大きくすると、サブマウント基板１１Ａ上に形成される電極層１３や半田層１４の成膜後の表面粗さが大きくなる、すなわち半田層１４内の成膜時に半田層内にボイドが生じるため好ましくない。その後、研磨済みのサブマウント基板１１Ａを洗浄する。
次に、フォトリソグラフィ法により密着層１２及び電極層１３のパターニングを行う。具体的には、サブマウント基板１１Ａの上面全体にスピナーを用いてレジストを均一に塗布した後、ベーキング炉によって所定のベーキングを行い、マスクアライナー装置を用いてコンタクト露光を行う。露光後、テトラメチルアミン系の現像液により電極層１３を成膜する部分のレジストを溶解する。そして、電極層１３を作製するサブマウント基板１１Ａの表面の清浄化を紫外線オゾン処理や酸素プラズマアッシャー法などを用いて行い、サブマウント基板１１Ａの表面に付着した炭素化合物を除去し、炭素濃度を１×１０20ｃｍ-3以下とする。この表面清浄化によりサブマウント基板１１Ａと電極層１３との界面の不純物が除去され、電子デバイス接合用サブマウント１０Ａの熱抵抗を減少させることができる。
次に、真空蒸着装置やスパッタ装置などにより密着層１２及び電極層１３となる金属を蒸着し、アセトンなどを用いてレジスト全体を溶解させることにより、密着層１２及び電極層１３となる領域以外の金属をリフトオフにより除去し、所定の密着層１２及び電極層１３を形成する。
続いて、上記電極層１３と同様に、フォトリソグラフィ法により、電極層１３を作製したサブマウント基板１１Ａの表面にレジストを作製し、半田層１４を形成する部分の電極層１３の表面を露出する。その後、紫外線オゾン処理や酸素プラズマアッシャー法などを用いて電極１３の表面洗浄化を行い、電極層１３の表面に付着した炭素化合物を除去し、電極層１３表面の炭素濃度を１×１０20ｃｍ-3以下とすることが望ましい。これにより、半田層１４と電極層１３との間に発生する電気抵抗（接触抵抗）、電子デバイス接合用サブマウント１０Ａの熱抵抗の上昇を抑制することができる。
続いて、真空蒸着装置やスパッタ装置を用いて表面清浄化を行った電極層１３上に半田層１４を形成する。半田層１４となる半田の成膜は、ボイドの発生を抑制し、ボイドの径が所定の寸法以下となるよう成膜速度、成膜時の基板温度、成膜時の真空度（バックグランド圧）を制御して行う。
半田層１４の形成に際して、好ましい真空度は１×１０-3Ｐａ以下である。これよりも低真空の場合には、蒸着時の蒸発原子が残存ガス分子と衝突することでサブマウント基板１１Ａまで直進できなくなり、その結果、成膜時に均一な膜を形成したり、表面粗さの小さい半田層１４を形成することができなくなるので好ましくない。
サブマウント基板１１Ａの加熱温度、即ち基板温度は、好ましくは、１００℃以下とする。サブマウント基板１１Ａの加熱温度を１００℃以下に維持することで、レジストからのアウトガスの発生を抑えることができ、半田層１４を形成する電極層１３表面へのレジスト成分の付着や、半田層１４内へのレジストからの放出ガスの混入を抑制できる。サブマウント基板１１Ａの加熱温度が１００℃以上では、蒸着した原子が冷却されるまでに時間がかかり、その間に原子の拡散などが生じて、半田層１４表面の粗さが大きくなって好ましくない。さらに、パターン用に塗布したレジストが高温のためにサブマウント基板１１Ａや電極層１３の表面に固着してしまい、リフトオフ工程などができなくなる。サブマウント基板１１Ａの加熱温度を好ましくは８０℃以下に維持することで、サブマウント基板１１Ａ自身の反りを抑制でき、均一な半田層１４が形成できる。
半田層１４の成膜速度は、１ｎｍ／秒以上５ｎｍ以下とすることが好ましく、とくに、１．５ｎｍ以上５ｎｍ以下とすることが望ましい。半田層１４の成膜速度を１ｎｍ以上とすることで成膜時間を短縮し、蒸着源によるサブマウント基板１１Ａの温度上昇を抑制することができる。このため、成膜される半田層１４内のボイドを効果的に抑制して緻密な半田層１４を形成することができ、半田層１４の溶解凝固後の表面粗さを小さくすることができる。特に半田層１４の成膜速度を１．５ｎｍ以上とすることで、サブマウント基板１１Ａの温度上昇や温度制御が容易になる。また、成膜速度が５ｎｍ／秒以上と速くなり過ぎると、蒸着後の原子の冷却時間に余裕がなくなり、このため、サブマウント基板１１Ａの温度が上昇したりして、半田層１４の表面粗さが悪くなり、ボイドが発生しやすくなるので好ましくない。
最後に、得られたサブマウント基板１１Ａを、ダイシング装置などを用いて所定のサブマウント１０の寸法に分割する。
以上のようにして製造した電子デバイス接合用サブマウント１０Ａは、ランプ加熱法で半田層１４を溶解して半導体装置１を接合し、必要となるワイヤボンディングを行うことで、半導体装置１を実装することができる。
上記製造方法によれば、電極層１３と半田層１４との間の金属界面の表面を清浄化し、その清浄化した表面上に溶融凝固後においても含有するボイドの径が小さい半田層１４を形成することで、比抵抗及び熱抵抗の小さい半田層１４を備えた電子デバイス接合用サブマウント１０Ａを形成することができる。
以下、本発明の半田層を用いた電子デバイス接合用基板として、電子デバイス接合用サブマウントに関する実施例をさらに詳細に説明する。
高熱伝導性（２３０Ｗ／ｍＫ）を有する焼結窒化アルミニウム基板１１Ａの両面をラッピング装置によって研削し、ポリッシング装置を用いて仕上げ研磨を実施した。このときの窒化アルミニウム基板１１Ａの表面粗さは、０．０３μｍであった。表面粗さの測定には、表面粗さ測定装置（Tencor Instruments社製、モデルＰ−２）を用いて、１ｍｍ範囲のライン測定を３回行い、その測定値の平均値を求めた。
次に、研磨した窒化アルミニウム基板１１Ａを洗浄した。続いて、フォトリソグラフィ法によるパターニングを行うため、窒化アルミニウム基板１１Ａの表面全体にスピナーを用いてレジストを均一に塗布した後、ベーキング炉によって所定のベーキングを行い、マスクアライナー装置を用いてコンタクト露光を行った。露光用のマスクは窒化アルミニウム基板１１Ａ寸法で所定の個分を同時にパターニング出来るようにマスクを設計した。露光後、テトラメチルアンモニウム系の現像液により、電極層１３となる部分のレジストを溶解し、窒化アルミニウム基板１１Ａを露出させた。
露出させた窒化アルミニウム基板１１Ａの表面を酸素プラズマアッシャー処理（圧力１Ｐａ、高周波電力３００Ｗ、２分間処理）を行い、窒化アルミニウム基板１１Ａの表面の炭素濃度を低減化した。
次に、真空蒸着装置により密着層１２としてＴｉ、拡散防止層としてＰｔ、電極層１３としてＡｕを蒸着し、アセトンを用いてレジスト全体を溶解させることにより、密着層１２及び電極層１３を形成する領域以外のＴｉ、白金及びＡｕをリフトオフで除去した。この電子デバイス接合用サブマウント１０Ａの密着層１２、半田拡散防止層、電極層１３の蒸着面積は、２ｍｍ×４０ｍｍとし、厚みはそれぞれ０．０５μｍ、０．２μｍ、０．５μｍとした。
同様に、フォトリソグラフィ法により、電極層１３を作製した窒化アルミニウム基板１１Ａの面全体をレジストでマスクし、半田層１４を作製する部分のレジストを溶解して電極層１３を露出させた。露出させた電極層１３の表面を酸素プラズマアッシャー処理（圧力１Ｐａ、高周波電力３００Ｗ、２分間処理）を行い、電極層１３の表面の炭素濃度を低減化した。その後、真空蒸着装置を用い、厚さが１μｍ、面積が２ｍｍ×２５ｍｍの半田層１４を形成した。半田層１４の組成は、ＡｕとＳｎの原子比が７０：３０となるようにした。半田層１４の成膜条件は、真空度を５×１０-4Ｐａ、窒化アルミニウム基板温度を６０℃、成膜速度を２ｎｍ／秒、成膜時間を５００秒とした。
次に、窒化アルミニウム基板１１Ａの所定の箇所を、ダイシング装置を用いて切断し、電子デバイス接合用サブマウント１０Ａを得た。
次に、実施例１に対する比較例１について説明する。
（比較例１）
実施例１と同様にして電子デバイス接合用サブマウントを製造した。ただし、比較例１では、実施例１で行なった電極層１３の形成前の窒化アルミニウム１１基板の表面清浄化と、半田層１４の形成前の電極層１３の表面清浄化は、行なわなかった。
実施例１及び比較例１の各電子デバイス接合用サブマウント１０Ａの半田層１４形成前の電極層１３の表面の炭素濃度を、ＳＩＭＳ（ Secondary Ion Mass Spectroscopy ）及びＥＳＣＡ（ Electron Spectroscopy for Chemical Analysis ）法により測定した。ＥＳＣＡ測定における炭素濃度は、炭素ピーク強度を電極層１３の金ピーク強度で規格化することで算出した。
次に、実施例及び比較例において、電子デバイス接合用サブマウント１０Ａの半田層の溶解前後の表面粗さと電気抵抗を測定した。本測定において、実施例及び比較例の各電子デバイス接合用サブマウント１０Ａの半田層１４を、窒素雰囲気中で３００℃までランプ加熱し、１０秒維持することにより溶解させ、その後窒素ガスパージにより約１℃／秒で冷却して凝固させた。
本発明の半田層１４を成膜した後、その溶融凝固前及び溶融凝固後のそれぞれの表面粗さを、表面粗さ測定装置（Ｔｅｎｃｏｒ Ｉｎｓｔｒｕｍｅｎｔｓ社製、モデルＰ−２）を用いて測定した。測定は、１ｍｍ範囲のライン測定を３回行い、これらの測定値を算術平均して表面粗さ（Ｒａ）を求めた。
図３は、電子デバイス接合用サブマウント１０Ａの半田層１４の比抵抗を四端子法により測定する方法を模式的に示すもので、半田層１４と、密着層１２、拡散防止層及び電極層１３からなる金属層との間に接触抵抗が生じない理想のモデルにおいて、半田層１４の比抵抗測定における電子デバイス接合用サブマウントの等価回路を示したものである。図３において、半田層１４の抵抗をｒｓ、金属である密着層１２、拡散防止層及び電極層１３の各抵抗が並列接続されてなる金属層の抵抗をｒｂ（Ｔｉ／Ｐｔ／Ａｕ）、窒化アルミニウム基板１１Ａの抵抗をｒ（ＡｌＮ）とし、絶縁体である窒化アルミニウム基板１１Ａと密着層１２間の電位差を接合容量Ｃとしている。四端子法による比抵抗の測定は図３に示すように、電流端子３２を半田層１４上に接触させ、その電流端子３２を通して、直流電源３１から電流Ｉを半田層１４に通電させる。その電流端子３２間に、電流端子３２と電圧端子３３の間隔、電圧端子３３間の間隔が一定間隔Ｌとなり、かつ電流端子３１と電圧端子３２とが一直線となる位置に電圧端子３３を配置して、電流通電時に電子デバイス接合用サブマウント１０Ａで生じる電圧を電圧計３４で測定する。そして電流端子３２間に通電する電流値と、電圧端子３３間に生じる電圧から、電子デバイス接合用サブマウント１０Ａの抵抗Ｒを測定する。このとき得られる電子デバイス接合用サブマウント１０Ａの抵抗Ｒは、半田層１４の抵抗ｒｓ、金属層の抵抗ｒｂの合成抵抗であり、下記（１）式で表わされる。
次に、半田層１４を形成していない電子デバイス接合用サブマウント１０Ａの金属層の抵抗ｒｂ’を測定する。測定は、上述した電子デバイス接合用サブマウント１０Ａと同様に、同条件で作製した電極層１３表面に電流端子３２を接触させ、電流端子３２を通して、直流電源３１から電流Ｉを電極層（金属層）に通電する。電流端子３２間において、電流端子３２と電圧端子３３の間隔、電圧端子３３間の間隔が一定間隔Ｌ’となり、かつ電流端子３１と電圧端子３３とが一直線となる位置に電圧端子３３を配置して、電流通電時に金属層で生じる電圧を電圧計３４で測定する。そして電流端子３２間に通電する電流値と、電圧端子３３間に生じる電圧から、金属層の抵抗ｒｂ’を測定する。このとき、電圧端子３３間の電流通電方向に対して垂直方向となる金属層の断面積をＳ２’とすると、金属層の抵抗rｂ'より金属層の比抵抗ρbを下記（２）式により算出する。
上記（２）式で得られた半田層１４を形成していない電子デバイス接合用サブマウント１０Ａの金属層の比抵抗ρｂが、半田層１４を形成した電子デバイス接合用サブマウント１０Ａの金属層と同一の比抵抗であるとする。この場合、半田層１４を作製した電子デバイス接合用サブマウント１０Ａにおける金属層の抵抗ｒｂは、電子デバイス接合用サブマウント１０Ａの電極端子３３間の電流通電方向に対して垂直方向となる金属層の断面積をＳ１’とすると、下記（３）式に示すように算出することができる。
上述の電子デバイス接合用サブマウント１０Ａの抵抗値Ｒから、半田層１４を作製しない電子デバイス接合用サブマウントの抵抗値を除いた値Ｒ’を半田層１４の抵抗値とした。そして、電圧端子３３間の電流通電方向に対して垂直方向となる半田層１４の断面積をＳとして、半田層１４の比抵抗を下記（４）式で算出した。
本実施例では、上記比抵抗の測定にはアドバンテスト社製の電圧電流発生器Ｒ６２４０Ａを使用し、通電電流（Ｉ）を２０ｍＡとして測定した。
熱抵抗は、作製した電子デバイス接合用サブマウント１０Ａから任意の個数を抜き出し、発光ダイオード１を実装し、テクノローグ社によって開発された熱抵抗測定法を用いて測定した。発光ダイオード１の実装は、実施例１、比較例１の方法で作製した各電子デバイス接合用サブマウント１０Ａの半田層１４を、窒素雰囲気中においてランプ加熱し、溶融温度３００℃で溶融時間として１０秒間維持することにより溶解し、発光ダイオード１を半田接合した。発光ダイオード１は、ＧａＡｌＡｓ系の赤色発光ダイオードを用いた。この発光ダイオードチップ１の上部には、３００μｍ直径の範囲で２．３Ｎの荷重を印加して半田接合し、窒素ガスパージにより約１℃／秒で冷却して凝固させた。
次に、電子デバイス接合用サブマウント１０Ａに発光ダイオード１を実装したときの熱抵抗測定について説明する。
図４は、発光ダイオード１を実装した電子デバイス接合用サブマウント１０Ａをステムに実装した様子を示す模式的な断面図である。図４に示すように、発光ダイオード１が半田接合された電子デバイス接合用サブマウント１０Ａは、ステム４０上に低温半田やＡｇペースト４２を用いて接着することで搭載されており、任意の温度Ｔja1に保持した恒温槽内に設置される。図４では、発光ダイオード１への配線は示していない。この発光ダイオード１に発熱が無視できる定電流Ｉ、例えば１ｍＡを通電し、このときの発光ダイオード１の順方向電圧Ｖfa1を測定する。次に、恒温槽の温度をＴja2に変化させて維持し、定電流Ｉを通電したときの発光ダイオード１の順方向電圧Ｖfa2を測定する。恒温槽の温度を変化させて同様の測定を繰り返すことで、発光ダイオード１の周囲温度Ｔjと順方向電圧Ｖfの関係が得られる。
図５は、上記した測定から得られた発光ダイオード１の周囲温度Ｔjと順方向電圧Ｖfの関係を示すグラフである。図５において、縦軸は発光ダイオード１の順方向電圧Ｖf（任意目盛）であり、横軸は周囲温度Ｔj（任意目盛）である。
図５に示すグラフから、発光ダイオード１の順方向電圧は、線形近似で下記（５）式で表わされる。
ここで、Ｖf0は定数である。
このように求めた発光ダイオード１の順方向電圧Ｖfの温度特性から、その温度依存性（ΔＶf／ΔＴj）を求める。
次に、恒温槽を室温（２５℃）に戻し、発光ダイオード１に直流定電流を印加してその順方向電圧を測定する。
図６は、発光ダイオード１に直流定電流を流したときのタイムチャートである。図において、縦軸は順方向電圧Ｖf（任意目盛）であり、横軸は時間（任意目盛）である。図６に示すように、発光ダイオード１には直流定電流をＩf1，Ｉf2，Ｉf1の順に印加し、そのときの順方向電圧をオシロスコープなどで測定する。電流をＩf1からＩf2，次に、Ｉf2からＩf1に変化させるときには過渡電圧が生じる。このため、図示するようにＩf2の通電時間及びＩf2からＩf1に戻した際のＩf1の通電時間は、それぞれ定常状態のＶf2及びＶf1値が得られるまで通電した。このとき、電流値をＩf2からＩf1に変化させた際に、測定電圧が最初に電流値Ｉf1を通電したときの順方向電圧Ｖf1よりも低い値（Ｖf3）をとった後、一定時間経過後にＶf1で安定する。発光ダイオード１の順方向電圧の最低値Ｖf3と、Ｖf1の差をΔＶfとする。予め求めておいた発光ダイオードのＶfの温度依存性（ΔＶf／ΔＴj）より、ΔＴjを導出する。
ここで、熱抵抗の定義である単位電力当りの温度上昇から、下記（６）式のように、発光ダイオード１の熱抵抗Ｒを求めることができる。
なお、上記熱抵抗測定は、デジタルマルチメータ（アドバンテスト社製、Ｒ６２４０Ａ）を用い、電流Ｉf1を１ｍＡ、電流Ｉf2を５０ｍＡとして測定した。
次に、電子デバイス接合用サブマウント１０Ａを用いないで、ステム４０に直接発光ダイオード１を実装したときの熱抵抗の測定を行った。
図７は、本発明の電子デバイス接合用サブマウント１０Ａを用いないで、発光ダイオード１をステム４０に直接実装した様子を示す模式的な断面図である。図７に示すように、上記の熱抵抗測定を行った電子デバイス接合用サブマウント１０Ａを搭載した同じステム４０に低温半田やＡｇペースト等の導電ペースト４２により発光ダイオード１を直接実装する。この場合の熱抵抗は、上記と同じ方法により測定した。このステム４０に直接発光ダイオード１を実装したときの熱抵抗と、ステム４０に電子デバイス接合用サブマウント１０Ａを介して発光ダイオード１を実装したときの熱抵抗との差が、半田層１４を含む本発明の電子デバイス接合用サブマウント１０Ａの熱抵抗となる。
表１には、上述した実施例１及び比較例１の電子デバイス接合用サブマウント１０Ａにおいて、ＳＩＭＳ、ＥＳＣＡ測定で得られたＡｕ電極層１３の表面の炭素濃度と、半田層１４の溶融凝固前、溶融凝固後それぞれの半田層１４の表面粗さと比抵抗、半田層１４の溶融凝固後の熱抵抗を示している。また、電子デバイス接合用サブマウント１０Ａに発光ダイオード１を実装し、１５０ｍＡの順方向電流を通電したときの発光ダイオード１の順方向電圧も併せて示している。
表１から明らかなように、ＳＩＭＳによれば、実施例１及び比較例１において、Ａｕ電極層１３表面の炭素濃度は、それぞれ、９×１０19ａｔｏｍｓ／ｃｍ3、３×１０20ａｔｏｍｓ／ｃｍ3であった。ＥＳＣＡ測定においては、Ａｕ電極層１３表面における炭素の信号強度は、金の信号強度に対してそれぞれ、０．０２５倍、０．０８５倍であった。ＳＩＭＳ及びＥＳＣＡの測定から、実施例１のＡｕ電極層１３表面の清浄化を行った場合に、その表面の炭素濃度が減少していることが分かった。
表１に示すように、実施例１で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の表面粗さは、溶解凝固前後でそれぞれ、０．０３７μｍ、０．０３９μｍとなり、溶解凝固前後でも半田層１４の表面粗さは殆ど同じであった。
一方、比較例１で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の表面粗さは、溶解凝固前後でそれぞれ、０．０４μｍ、０．３０５μｍであり、半田層１４の形成前に清浄化工程を行わなかった比較例１では、半田層１４の溶解凝固前の表面荒さは実施例１とほぼ同等の値であるが、半田層１４の溶解凝固後の表面荒さは著しく大きくなることが判明した。上記結果から、半田層１４の形成前にＡｕ電極層１３表面の清浄化工程を行い、Ａｕ電極層１３表面の炭素濃度を低くした実施例１では、半田層１４の溶解凝固前後の表面荒さが変化しないことが分かった。
実施例１で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の比抵抗は、溶解凝固前後で、それぞれ、０．０７７Ω・μｍ、０．１０３Ω・μｍであった。
一方、比較例１で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の比抵抗は、溶解凝固前後でそれぞれ、０．４９８Ω・μｍ、０．５０３Ω・μｍであった。上記結果から、半田層１４の形成前に清浄化工程を行い、Ａｕ電極層１３表面の炭素濃度を低くした実施例１の場合に、半田層１４の溶解凝固前後の比抵抗は殆ど変化しなかった。
しかしながら、半田層１４の形成前に清浄化工程を行わなかった比較例１の場合には、半田層１４の溶解凝固前後の比抵抗は、実施例１の約５倍の大きさとなり、Ａｕ電極層１３表面の炭素濃度が高くなると半田層１４の比抵抗が大きくなることが判明した。
また、Ａｕ電極層１３、半田層１４の形成前にそれぞれ、サブマウント基板１１Ａ表面、Ａｕ電極層１３表面の清浄化工程を行い、サブマウント基板１１Ａ表面及びＡｕ電極層１３表面の両方の炭素濃度を低減化した実施例１の電子デバイス接合用サブマウント１０Ａの熱抵抗は、０．２８Ｋ／Ｗと低い値であった。しかしながら、どちらの清浄化工程も施さなかった比較例１の熱抵抗は０．９８Ｋ／Ｗと実施例１の約４倍であり、Ａｕ電極層１３表面の炭素濃度が高くなると熱抵抗が大きくなることが分かった。
実施例１及び比較例１で製造した電子デバイス接合用サブマウント１０Ａに半田接合した発光ダイオード１の順方向電圧は、それぞれ、２．６７Ｖ、２．９８Ｖであった。上記結果から、半田層１４の形成前に清浄化工程を行い、Ａｕ電極層１３表面の炭素濃度を低くした実施例１の電子デバイス接合用サブマウント１０Ａに実装した発光ダイオード１の順方向電圧も比較例１の場合の約９０％に低減できることが分かった。
上記実施例１の結果から、半田層１４の厚みが３μｍとなるよう、半田層１４の成膜時間を実施例１の３倍の１５００秒とした以外は、上記実施例１と同様にして電子デバイス接合用サブマウント１０Ａを製造した。
半田層１４の厚みを６．５μｍとなるよう、半田層１４の成膜時間を実施例１の６．５倍の３２５０秒とした以外は、実施例１と同様にして電子デバイス接合用サブマウント１０Ａを製造した。
半田層１４の形成時の基板温度を８０℃とした以外は、実施例２と同様にして電子デバイス接合用サブマウント１０Ａを製造した。
半田層１４の組成をＡｕとＳｎの比を６０：４０とした以外は、実施例２と同様にして電子デバイス接合用サブマウント１０Ａを製造した。
半田層１４の組成をＡｇとＳｎの比を９５：５とした以外は、実施例２と同様にして電子デバイス接合用サブマウント１０Ａを製造した。
（比較例２）
実施例２との比較のために、半田層１４を形成する際の成膜条件を、基板温度を１２０℃とした以外は、実施例２と同様にして比較例２の電子デバイス接合用サブマウントを製造した。
表２に、上記した実施例及び比較例における、半田層組成（原子比）、半田層成膜時の真空度（Ｐａ）、窒化アルミニウム基板２の温度（℃）、成膜速度（ｎｍ／秒）、成膜時間（秒）及び半田層１４の厚み（μｍ）の電子デバイス接合用サブマウント１０Ａの製造条件を纏めて示す。
表３は、実施例及び比較例の電子デバイス接合用サブマウント１０Ａにおける半田層１４の溶解凝固前後における厚さ、表面粗さ及び比抵抗と、電子デバイス接合用サブマウント１０Ａの熱抵抗、発光ダイオード１を搭載したときの順方向電圧、発光出力を示す表である。ここで、順方向電圧は、電子デバイス接合用サブマウント１０Ａに発光ダイオード１を実装し、１５０ｍＡの順方向電流を通電しデジタルマルチメータ（アドバンテスト社製、ＴＲ６１４３）を用いて測定した。発光出力は積分球（オプトロニクス社製、4インチ積分球７４０−ＢＣ）及びパワーメータ（オプトロニクス社製、７３０Ａ）を用いて測定した。
表３に示すように、実施例２で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の溶解凝固前後の厚さは、それぞれ３μｍ、２．９６μｍであった。半田層１４の溶解凝固前後の表面粗さは、それぞれ０．０４μｍ、０．０９５μｍであった。半田層１４の溶解凝固前後の比抵抗は、それぞれ０．０９３Ω・μｍ、０．１０７Ω・μｍであった。電子デバイス接合用サブマウント１０Ａの熱抵抗は０．２９Ｋ／Ｗであり、発光ダイオード１の順方向電圧は２．６８Ｖで、発光出力は６．２８ｍＷであった。
実施例３で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の溶解凝固前後の厚さは、それぞれ６．５μｍ、６．５１μｍであった。半田層１４の溶解凝固前後の表面粗さは、それぞれ０．０４６μｍ、０．３１２μｍであった。半田層１４の溶解凝固前後の比抵抗は、それぞれ０．１０８Ω・μｍ、０．１２５Ω・μｍであった。電子デバイス接合用サブマウント１０Ａの熱抵抗は０．３７Ｋ／Ｗであり、発光ダイオード１の順方向電圧は２．７２Ｖで、発光出力は５．９３ｍＷであった。
実施例４で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の溶解凝固前後の厚さは、それぞれ３μｍ、２．９５μｍであった。半田層１４の溶解凝固前後の表面粗さは、それぞれ０．０３９μｍ、０．２９５μｍであった。半田層１４の溶解凝固前後の比抵抗は、それぞれ０．０９９Ω・μｍ、０．２５８Ω・μｍであった。電子デバイス接合用サブマウント１０Ａの熱抵抗は０．４４Ｋ／Ｗであり、発光ダイオード１の順方向電圧は２．７７Ｖで、発光出力は５．６８ｍＷであった。
実施例５で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の溶解凝固前後の厚さは、それぞれ３μｍ、２．９５μｍであった。半田層１４の溶解凝固前後の表面粗さは、それぞれ０．０３５μｍ、０．０９３μｍであった。半田層１４の溶解凝固前後の比抵抗は、それぞれ０．０８６Ω・μｍ、０．０９９Ω・μｍであった。電子デバイス接合用サブマウント１０Ａの熱抵抗は０．２４Ｋ／Ｗであり、発光ダイオード１の順方向電圧は２．６５Ｖで、発光出力は５．４１ｍＷであった。
実施例６で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の溶解凝固前後の厚さは、それぞれ３μｍ、２．９６μｍであった。半田層１４の溶解凝固前後の表面粗さは、それぞれ０．０３７μｍ、０．１０３μｍであった。半田層１４の溶解凝固前後の比抵抗は、それぞれ０．０３５Ω・μｍ、０．０４２Ω・μｍであった。電子デバイス接合用サブマウント１０Ａの熱抵抗は０．１２Ｋ／Ｗであり、発光ダイオード１の順方向電圧は２．６３Ｖで、発光出力は６．７６ｍＷであった。
比較例２で製造した電子デバイス接合用サブマウント１０Ａにおける半田層１４の溶解凝固前後の厚さは、それぞれ、３μｍ、２．９８μｍであった。半田層１４の溶解凝固前後の表面粗さは、それぞれ、０．２７７μｍ、０．５２４μｍであった。半田層１４の溶解凝固前後の比抵抗は、それぞれ、０．１０６Ω・μｍ、０．４１９Ω・μｍであった。電子デバイス接合用サブマウント１０Ａの熱抵抗は０．５２Ｋ／Ｗであり、発光ダイオード１の順方向電圧は２．９Ｖ、発光出力は４．６８ｍＷであった。
上記測定結果において、実施例１〜３を比較すると、基板温度を６０℃、成膜速度２ｎｍ／秒とし、半田層１４の厚みを６．５μｍ未満とすることで、溶解凝固後の半田層１４の比抵抗が略０．４Ωμｍ以下、かつ、電子デバイス接合用サブマウント１０Ａの熱抵抗が０．５Ｋ／Ｗ以下になることが判明した。
実施例２、５、６を比較すると、半田層１４の組成の異なる場合であっても、半田層１４の表面粗さ及び比抵抗は、溶解凝固の前後いずれにおいても、略同等の値を示すことがわかる。これにより、半田層１４の基板温度を６０℃、成膜速度を２ｎｍ／秒とすることで、半田層１４の溶解凝固後においてもその比抵抗が略０．４Ωμｍ以下、かつ、電子デバイス接合用サブマウント１０Ａの熱抵抗が０．５Ｋ／Ｗ以下になることが判明した。
実施例２、４及び比較例２を比較すると、基板温度を６０℃とした実施例２及び基板温度を８０℃とした実施例４は、溶解凝固の半田層１４の比抵抗は０．４Ω・μｍと小さいものであった。特に基板温度を６０℃とした実施例２の半田層１４の表面粗さ及びその比抵抗は、溶解凝固の前後で変化は小さいことが分かる。
一方、基板温度を１２０℃とした比較例２において、半田層１４の表面粗さは溶融凝固後で約２倍に増加し、比抵抗も溶融凝固後で約４倍に増加した。そして、電子デバイス接合用サブマウント１０Ａの熱抵抗も０．５Ｋ／Ｗ以上となり、その結果発光ダイオード１の発光出力も低下することが分かる。
これにより、半田層１４の成膜温度を８０℃以下、成膜速度を２ｎｍ／秒とすることで、半田層１４の溶解凝固後においてもその比抵抗が略０．４Ωμｍ以下、かつ電子デバイス接合用サブマウント１０Ａの熱抵抗が０．５Ｋ／Ｗ以下になることが判明した。
ここで、実施例及び比較例の半田層１４の比抵抗について比較する。
半田層１４の溶解凝固後の比抵抗について検討すると、実施例１〜６の比抵抗は、比較例１及び２よりも小さい。これにより、発光ダイオードの順方向電圧も、２．６７Ｖ前後に抑えられる。このため、電子デバイス接合用サブマウント１０Ａにおいて、半田層１４の溶解凝固後の比抵抗は、０．４Ω・μｍ以下であることがよいことが判明した。また、半田層１４の溶解前の表面粗さは０．０５μｍ以下、溶解凝固後の表面粗さは０．４μｍ以下であることがよいことも判明した。さらに、半田層１４の表面粗さを０．４μｍ以下と小さくすることが可能となり、光の反射率も向上させることが可能となった。このため、電子デバイス接合用サブマウント１０Ａに搭載した発光ダイオードで生じる光を効率良く表側に出射することができた。
次に、製造した実施例２、比較例２の電子デバイス接合用サブマウントを、半田層１４を溶解凝固させずに切断して、その切断面を研磨した後、半田層１４の切断面を走査型電子顕微鏡で観察した。電子の加速電圧は１５ｋＶで倍率は５０００倍である。その結果、実施例２及び比較例２において溶解凝固前の半田層１４内には何れもボイドは殆ど観察されなかった。
次に、発光ダイオード１を搭載した実施例２、比較例２の電子デバイス接合用サブマウント１０Ａを切断し、同様に切断面を研磨した後、半田層１４の切断面を走査型電子顕微鏡で観察した。発光ダイオード１の接合は、電子デバイス接合用サブマウント１０Ａの半田層１４を、窒素雰囲気中においてランプ加熱し、溶融温度３００℃で溶融時間として１０秒間維持することにより溶解し、発光ダイオード１を半田接合した。この発光ダイオード１のチップ上部には、３００μｍ直径の範囲で２．３Ｎの荷重を印加して半田接合し、窒素ガスパージにより約１℃／秒で冷却して凝固させた。
図８（ａ），（ｂ）は、実施例２の電子デバイス接合用サブマウントに発光ダイオードを搭載し、その切断面を観察したときの走査型電子顕微鏡像とその説明図である。図８から分かるように、半田層１４は発光ダイオード１との接合面が平坦であり、半田層１４中にボイドは殆ど観察できなかった。なお、符号１ａは、発光ダイオードの基板である。
図９（ａ），（ｂ）は、比較例２の電子デバイス接合用サブマウントに発光ダイオードを搭載し、その切断面を観察したときの走査型電子顕微鏡像とその説明図である。この図から分かるように、半田層１４は発光ダイオードとの接合面が凸凹であり、半田層１４中にボイドが確認できた。
次に、上記実施例１及び比較例２の走査型電子顕微鏡像における半田層１４の一部を画像処理し、粒径解析プログラムを用いてボイドの断面形状を円近似してボイド径の解析を行った。即ち、先ず所定領域の走査型電子顕微鏡像を画像解析ソフト(Scion Image) を用い、２値化して各ボイドの面積を算出した。次にこの算出した面積を有する円を求め、円の直径をボイドの直径とした。実施例１では１２．９１μｍ2 、比較例２では１６．８３μｍ2 の各領域（図８及び９で点線の囲み部分）について行った。
表４は、実施例１及び比較例２における半田層１４のボイド径の解析結果を示す表である。表４に示す面積分率、ボイド総面積及びボイド個数密度は、次のように定義される数値である。面積分率は測定全面積に対するボイドの総面積の割合である。ボイド総面積は画像処理により計測されたボイドの面積であり、換算後のボイド直径から求めた面積ではない。ボイド個数密度は、測定したボイドの個数を測定面積で割った値である。
実施例１では、その測定面積中のボイドの数は６個であり、上述の方法で測定したボイド径のうち、最大ボイド径は０．２１μｍ、平均ボイド径は０．１１μｍであり、ボイド総面積は０．０７μｍ2 であった。これらの値に基づいて計算したところ、ボイド面積分率は０．０１％、ボイド個数密度は０．４６個／μｍ2 であった。
一方、比較例２では、その測定面積中のボイドの数は３１個であり、上述の方法で測定したボイド径のうち、最大のボイド径（以下、最大ボイド径と呼ぶ）は０．６１μｍ、平均ボイド径は０．１６μｍであり、ボイド総面積は０．９３μｍ2 であった。これらの値に基づいて計算したところ、ボイド面積分率は０．０６％、ボイド個数密度は１．８４個／μｍ2 であった。
図１０は、実施例１及び比較例２における半田層内に含まれるボイド径分布を示す図である。縦軸は個数（個）、横軸はボイド直径（μｍ）を示す。黒丸（●）プロットが実施例１の値であり、黒三角（▲）プロットが比較例２の値を示す。
実施例１では、比較例２と比較して、ボイド数のピークはその最大径が０．１μｍ近傍にあり、比較例２と比較して小さくなっており、ボイドの最大径は、０．５μｍ程度であることが判明した。また、観測されるボイドの数も比較例に比べ少なくなっていることが分かる。
以上の結果から、実施例１は比較例２と比べて最大ボイド径、ボイド面積分率やボイド個数密度は小さいため、比抵抗が低いことが分かる。即ち、ボイド径を円近似で計算した値の最大値が、約０．５μｍ以下であることが必要なことが分かる。
以上の実施例から分かるように、電子デバイス接合用サブマウント１０Ａにおける鉛を含まない半田層１４中のボイドの寸法を小さくし、ボイドの数も抑えることにより、比抵抗を小さくすることができ、さらには、表面粗さも小さくすることができる。鉛を含まない半田層１４の溶解凝固後の比抵抗は０．４Ω・μｍ以下、好ましくは０．２Ω・μｍ以下とすることで、搭載した半導体装置１の特性を劣化させない電子デバイス接合用サブマウント１０Ａとすることができる。
上記実施例では、鉛を含まない半田層１４はＡｕ−Ｓｎ、Ａｇ−Ｓｎで形成されているが、銀、金、銅、亜鉛、ニッケル、インジウム、ガリウム、ビスマス、アルミニウム、スズのうち、２種類以上の元素を含んでいてもよい。
本発明は上記実施例に記載の電子デバイス接合用サブマウントに限定されることなく、基板上に形成された半田層や電子デバイス接合用基板についても、特許請求の範囲に記載した発明の範囲で種々変形、変更及び適用が可能であり、それらも本発明の範囲内に含まれることは言うまでもない。
本発明に係る電子デバイス接合用サブマウントの構造を示す断面図である。 図１の電子デバイス接合用サブマウントに半導体装置を搭載した構造を模式的に示す断面図である。 実施例の電子デバイス接合用サブマウントの等価回路と、その半田層の比抵抗を四端子法により測定する方法を模式的に示す図である。 発光ダイオードを実装した電子デバイス接合用サブマウントをステムに実装した様子を示す模式的な断面図である。 測定から得られた発光ダイオードの周囲温度Ｔjと順方向電圧Ｖfの関係を示すグラフである。 発光ダイオードに直流定電流を流したときのタイムチャートを示す図である。 本発明の電子デバイス接合用サブマウントを用いないで、発光ダイオードをステムに直接実装した様子を示す模式的な断面図である。 （ａ）及び（ｂ）は、実施例２の電子デバイス接合用サブマウントに発光ダイオードを搭載し、その切断面を観察したときの走査型電子顕微鏡像とその説明図である。 （ａ）及び（ｂ）は、比較例２の電子デバイス接合用サブマウントに発光ダイオードを搭載し、その切断面を観察したときの走査型電子顕微鏡像とその説明図である。 実施例１及び比較例２における半田層内に含まれるボイド径分布を示す図である。
符号の説明
１：半導体装置（発光ダイオード）
１ａ：発光ダイオードの基板
１Ａ：下部電極
１Ｂ：上部電極
２Ａ，２Ｂ：金線
１０：電子デバイス接合用基板
１０Ａ：電子デバイス接合用サブマウント
１１：基板
１１Ａ：サブマウント基板
１２，１５：密着層
１３：電極層
１４，１６：半田層
２０：電子部品
３１：直流電源
３２：電流Ｉの流入端子
３３：電圧端子
４０：ステム
４２：低温半田

Claims (9)

  1. 基板上に形成される鉛を含まない半田層であって、
    上記半田層の比抵抗が０．４Ω・μｍ以下であることを特徴とする、半田層。
  2. 基板上に形成される鉛を含まない半田層であって、
    上記半田層内に含まれるボイドの最大径が０．５μｍ以下であることを特徴とする、半田層。
  3. 電子デバイスを接合した鉛を含まない半田層であって、
    上記半田層内に含まれるボイドの最大径が０．５μｍ以下であることを特徴とする、半田層。
  4. 前記半田層の溶解凝固後の厚みが１０μｍ以下であることを特徴とする、請求項１〜３の何れかに記載の半田層。
  5. 基板と該基板上に形成される鉛を含まない半田層とを含む電子デバイス接合用基板であって、
    上記半田層の比抵抗が０．４Ω・μｍ以下であることを特徴とする、電子デバイス接合用基板。
  6. 基板と該基板上に形成される鉛を含まない半田層とを含む電子デバイス接合用基板であって、
    上記半田層に含まれるボイドの最大径が０．５μｍ以下であることを特徴とする、電子デバイス接合用基板。
  7. 前記電子デバイス接合用基板の熱抵抗が０．５Ｋ／Ｗ以下であることを特徴とする、請求項５又は６に記載の電子デバイス接合用基板。
  8. 前記半田層の厚みが１０μｍ以下であることを特徴とする、請求項５又は６に記載の電子デバイス接合用基板。
  9. 基板と該基板上に形成される鉛を含まない半田層とを含む電子デバイス接合用サブマウントであって、
    上記半田層の厚さが５μｍ以下であり、その比抵抗が０．４Ω・μｍ以下であることを特徴とする、電子デバイス接合用サブマウント。
JP2007067629A 2006-03-31 2007-03-15 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント Pending JP2007294899A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007067629A JP2007294899A (ja) 2006-03-31 2007-03-15 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント
DE102007015115A DE102007015115A1 (de) 2006-03-31 2007-03-29 Lötschicht und Substrat bzw. Submount zum Kontaktieren von elektronischen Bauelementen unter Verwendung derselben
US11/694,920 US8404359B2 (en) 2006-03-31 2007-03-30 Solder layer and electronic device bonding substrate and submount using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006101227 2006-03-31
JP2007067629A JP2007294899A (ja) 2006-03-31 2007-03-15 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント

Publications (1)

Publication Number Publication Date
JP2007294899A true JP2007294899A (ja) 2007-11-08

Family

ID=38536975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007067629A Pending JP2007294899A (ja) 2006-03-31 2007-03-15 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント

Country Status (3)

Country Link
US (1) US8404359B2 (ja)
JP (1) JP2007294899A (ja)
DE (1) DE102007015115A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047604A (ja) * 2006-08-11 2008-02-28 Tokuyama Corp メタライズ基板、半導体装置
JP2009158816A (ja) * 2007-12-27 2009-07-16 Rohm Co Ltd 半導体装置
JP2010062388A (ja) * 2008-09-04 2010-03-18 Kobe Steel Ltd ダイヤモンド半導体素子
JP2014063816A (ja) * 2012-09-20 2014-04-10 Dowa Electronics Materials Co Ltd 半導体積層体接合用基板およびその製造方法
JP2014099668A (ja) * 2009-06-10 2014-05-29 Toshiba Techno Center Inc 半導体装置の製造方法
JP2017535078A (ja) * 2014-10-21 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 電子装置、及び電子装置を製造する方法
US9887333B2 (en) 2015-11-27 2018-02-06 Nichia Corporation Light emitting device and element mounting board
JP2021056044A (ja) * 2019-09-27 2021-04-08 豊田合成株式会社 熱抵抗予測方法及び特性検査機

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007011564B4 (de) * 2007-03-07 2019-08-22 Jenoptik Optical Systems Gmbh Verfahren zur verbesserten Herstellung von Diodenlaserbarren
US8211752B2 (en) 2007-11-26 2012-07-03 Infineon Technologies Ag Device and method including a soldering process
US9070387B1 (en) 2013-08-23 2015-06-30 Western Digital Technologies, Inc. Integrated heat-assisted magnetic recording head/laser assembly
JP7168280B2 (ja) * 2018-06-26 2022-11-09 住友電工デバイス・イノベーション株式会社 半導体装置、および、半導体チップの搭載方法
JP7207150B2 (ja) * 2019-05-15 2023-01-18 株式会社デンソー 半導体装置
CN112164687A (zh) * 2020-09-07 2021-01-01 江苏富乐德半导体科技有限公司 一种覆铜陶瓷基板及其制备方法
CN117583686B (zh) * 2024-01-18 2024-04-26 山西星心半导体科技有限公司 一种贴片led灯珠基板焊接装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318649A (ja) * 1993-04-30 1994-11-15 Hitachi Cable Ltd 半導体モジュール基板，及びそれを用いた半導体装置
JPH1174298A (ja) * 1997-08-27 1999-03-16 Fujitsu Ltd はんだバンプの形成方法
JPH11226775A (ja) * 1998-02-12 1999-08-24 Mitsubishi Shindoh Co Ltd ハンダ材およびその製造方法
JP2000138320A (ja) * 1998-11-02 2000-05-16 Nec Corp 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体
JP2002184698A (ja) * 2000-12-18 2002-06-28 Murata Mfg Co Ltd 電子部品の製造方法
JP2002353255A (ja) * 2001-05-30 2002-12-06 Moric Co Ltd 半導体チップ半田付け用ランドパターン
JP2004072048A (ja) * 2002-08-09 2004-03-04 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2005310956A (ja) * 2004-04-20 2005-11-04 Denso Corp 半導体装置の製造方法
JP2006007288A (ja) * 2004-06-28 2006-01-12 Mitsubishi Materials Corp はんだペースト用Ａｕ−Ｓｎ合金粉末

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4260405B2 (ja) * 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3982284B2 (ja) 2002-03-06 2007-09-26 住友電気工業株式会社 サブマウントおよび半導体装置
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
US6780751B2 (en) * 2002-10-09 2004-08-24 Freescale Semiconductor, Inc. Method for eliminating voiding in plated solder
JP2006286944A (ja) 2005-03-31 2006-10-19 Dowa Mining Co Ltd サブマウント及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318649A (ja) * 1993-04-30 1994-11-15 Hitachi Cable Ltd 半導体モジュール基板，及びそれを用いた半導体装置
JPH1174298A (ja) * 1997-08-27 1999-03-16 Fujitsu Ltd はんだバンプの形成方法
JPH11226775A (ja) * 1998-02-12 1999-08-24 Mitsubishi Shindoh Co Ltd ハンダ材およびその製造方法
JP2000138320A (ja) * 1998-11-02 2000-05-16 Nec Corp 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体
JP2002184698A (ja) * 2000-12-18 2002-06-28 Murata Mfg Co Ltd 電子部品の製造方法
JP2002353255A (ja) * 2001-05-30 2002-12-06 Moric Co Ltd 半導体チップ半田付け用ランドパターン
JP2004072048A (ja) * 2002-08-09 2004-03-04 Sumitomo Electric Ind Ltd サブマウントおよび半導体装置
JP2005310956A (ja) * 2004-04-20 2005-11-04 Denso Corp 半導体装置の製造方法
JP2006007288A (ja) * 2004-06-28 2006-01-12 Mitsubishi Materials Corp はんだペースト用Ａｕ−Ｓｎ合金粉末

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047604A (ja) * 2006-08-11 2008-02-28 Tokuyama Corp メタライズ基板、半導体装置
JP2009158816A (ja) * 2007-12-27 2009-07-16 Rohm Co Ltd 半導体装置
JP2010062388A (ja) * 2008-09-04 2010-03-18 Kobe Steel Ltd ダイヤモンド半導体素子
JP2014099668A (ja) * 2009-06-10 2014-05-29 Toshiba Techno Center Inc 半導体装置の製造方法
US9142742B2 (en) 2009-06-10 2015-09-22 Kabushiki Kaisha Toshiba Thin-film LED with P and N contacts electrically isolated from the substrate
JP2014063816A (ja) * 2012-09-20 2014-04-10 Dowa Electronics Materials Co Ltd 半導体積層体接合用基板およびその製造方法
JP2017535078A (ja) * 2014-10-21 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 電子装置、及び電子装置を製造する方法
US10147696B2 (en) 2014-10-21 2018-12-04 Osram Opto Semiconductors Gmbh Electronic device and method for producing an electronic device
US9887333B2 (en) 2015-11-27 2018-02-06 Nichia Corporation Light emitting device and element mounting board
JP2021056044A (ja) * 2019-09-27 2021-04-08 豊田合成株式会社 熱抵抗予測方法及び特性検査機
JP7226230B2 (ja) 2019-09-27 2023-02-21 豊田合成株式会社 熱抵抗予測方法及び特性検査機

Also Published As

Publication number Publication date
US8404359B2 (en) 2013-03-26
US20070228105A1 (en) 2007-10-04
DE102007015115A1 (de) 2007-10-25

Similar Documents

Publication Publication Date Title
JP2007294899A (ja) 半田層及びそれを用いた電子デバイス接合用基板並びに電子デバイス接合用サブマウント
US10475778B2 (en) Optoelectronic component and method for producing an optoelectronic component
TWI383428B (zh) 發光二極體陣列之製造系統與方法
US8660157B2 (en) Means for improved implementation of laser diodes and laser diode arrays
US9203213B2 (en) Semiconductor light-emitting device
JP5120653B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法
EP2193696B1 (en) High thermal performance packaging for optoelectronics devices
JP5223677B2 (ja) 半導体装置
US8309377B2 (en) Fabrication of reflective layer on semiconductor light emitting devices
US20060151801A1 (en) Light emitting diode with thermo-electric cooler
US20060198162A1 (en) Light emitting element mounting member, and semiconductor device using the same
TW201316633A (zh) 具完整擴散阻障層的半導體雷射安裝
KR20100059986A (ko) 서브 마운트 및 그 제조 방법
JP2006261569A (ja) サブマウントおよびその製造方法
Rupp et al. Laser backside contact annealing of SiC power devices: A prerequisite for SiC thin wafer technology
US8310047B2 (en) Solder layer, heat sink using such a solder layer and method for manufacturing such a heat sink
Kunimune et al. Low-temperature pressure-less silver direct bonding
JP2008211101A (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP2005051233A (ja) 半導体発光装置およびその製造方法
KR100781859B1 (ko) 반도체 레이저 소자의 제조 방법
JP2003303992A (ja) 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法
JP2006518102A (ja) 薄膜半導体素子およびその製造方法
JP2002359427A (ja) サブマウントおよび半導体装置
JP2007251142A (ja) 半田層及びそれを用いた電子デバイス接合用基板並びにその製造方法
Tsai et al. Reducing heat crowding in InGaN/GaN flip-chip light-emitting diodes with diamond-like carbon heat-spreading layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212