JP5223677B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5223677B2
JP5223677B2 JP2008541989A JP2008541989A JP5223677B2 JP 5223677 B2 JP5223677 B2 JP 5223677B2 JP 2008541989 A JP2008541989 A JP 2008541989A JP 2008541989 A JP2008541989 A JP 2008541989A JP 5223677 B2 JP5223677 B2 JP 5223677B2
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
semiconductor
semiconductor element
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008541989A
Other languages
English (en)
Other versions
JPWO2008053586A1 (ja
Inventor
尚孝 黒田
彰男 分島
昌宏 田能村
広信 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008541989A priority Critical patent/JP5223677B2/ja
Publication of JPWO2008053586A1 publication Critical patent/JPWO2008053586A1/ja
Application granted granted Critical
Publication of JP5223677B2 publication Critical patent/JP5223677B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に携帯電話基地局、衛星通信、レーダなどに用いられる高出力電力増幅器や、高出力半導体レーザ、発光ダイオードなどに関する。
シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウムナイトライド（ＧａＮ）などの半導体を用いた高出力電力増幅器は携帯電話基地局用電力増幅器や衛星搭載用電力増幅器などに広く応用されている。これらの用途では増幅器に１００Ｗを越える高出力が要求される。一方で、これらの増幅器は小型化を要求されており、その結果、出力電力密度は増大することになる。出力電力密度が大幅に増大すると増幅器を構成する電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）のチャネル温度が大幅に増大し、FETの長期信頼性に悪影響を与える。このような温度上昇による信頼性の悪化を防止するため、発熱源である電界効果トランジスタが形成されたチップはヒートシンク上に搭載されており、前記ヒートシンクは通常熱伝導率の良い金属材料で形成されている。金属材料のうち安価でかつ熱伝導率の良い材料として銅（Ｃｕ）が一般に用いられるが、Ｃｕと半導体基板、例えばシリコンやガリウム砒素とは３倍から６倍程度、熱膨張係数が異なるためアセンブリ工程で熱応力が半導体基板に加わり、信頼性を損なうという問題があった。この課題を解決するためＣｕにタングステン（Ｗ）やモリブデン（Ｍｏ）などの熱膨張係数の小さな材料を混ぜたり複数の層構造にすることにより熱膨張係数を半導体基板に近い値に調整するという方法が取られている。これにより比較的高い熱伝導率と半導体基板に近い熱膨張係数の両立を図っている。
また、ＧａＡｓなどの化合物半導体を用いた高出力半導体レーザや発光ダイオードにおいても自己発熱によるジャンクション温度上昇は信頼性に悪影響を与えるため、同様に放熱のためチップをヒートシンク上に搭載する。この場合もやはり高熱伝導率と低熱応力を両立するため窒化アルミニウム（ＡｌＮ）などの材料が用いられていた。
しかしながら、近年携帯電話基地局用の電力増幅器などの高出力増幅器には前述のように小型・高出力化要求が増大しており、ＣｕＷやＣｕＭｏなどのヒートシンク材ではＦＥＴにおいて十分に高い信頼性を確保することのできるチャネル温度（保証温度：例えばＧａＡｓやＳｉにおいては１２０から１５０℃程度）が得られなくなるという問題が生じている。これを解決するには半導体装置の熱抵抗を更に小さくすることが必要になるが、高出力増幅器のように大型の半導体素子を用いる場合には半導体素子の熱抵抗成分に比べてパッケージの熱抵抗成分が大きく、系全体の熱抵抗を低減するにはパッケージの熱抵抗成分を低減する必要がある。また、高出力半導体レーザや発光ダイオードにおいても出力の増大が望まれており、ヒートシンクの低熱抵抗化が必要となる。
ところで、高出力増幅器に用いられている従来のＣｕＷやＣｕＭｏなどの金属系のヒートシンクにおいて更に低い熱抵抗を得るためには熱伝導率の大きなＣｕの成分を増加させる必要があるが、前記Ｃｕは熱膨張係数が１７ｐｐｍ／Ｋと大きいことからその組成を増加させるとヒートシンク材の熱膨張係数が大きくなる。これによりヒートシンクと半導体基板との熱膨張係数差が大きくなり、アセンブリ工程で温度上昇が起こると半導体素子の加わる熱応力が増加しその信頼性が悪化するという問題が生じる。このような理由により金属製ヒートシンクには熱応力を十分小さく保ったまま熱伝導率をこれ以上高くすることが困難であるという課題があった。この課題を解決するため高熱伝導黒鉛材料や炭素系複合材料をヒートシンク材料として用いる例が特許文献１乃至３に開示されている。これによって比較的高い熱伝導率と小さな熱応力が両立される。
特開２００５−２００２３９号公報 特開平１０−２３３４７５号公報 特開平１０−１０７１９０号公報
しかしながら、上記のような材料は熱伝導率に異方性を有し、熱伝導率の高い方位が存在する一方で、低い方位も存在する。そのため、発熱源となる半導体素子の形状やその配置される方位によって放熱性能が従来の金属製ヒートシンクやＡｌＮと同程度に留まる、或いは悪化することが懸念される。従って、発熱源となる半導体素子とヒートシンク部との方位関係について、従来の金属材料のような等方的な熱伝導率を有するヒートシンク部とは異なる放熱設計思想を採用することが重要となる。また、方位を規定する場合においても、平面内（２次元）の方位関係だけでは不十分であり、３次元の方位関係で規定することが重要となる。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、矩形の平面形状を有する発熱源である半導体装置とヒートシンク部の３次元の方位関係を規定することで優れた放熱性能をもち、信頼性の高い半導体装置を提供することである。
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装されたヒートシンク部と、前記ヒートシンク部の表面及び裏面に金属層と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率のうち最も小さい値をもつ方向がＸ方向に対して平行、または１０°以内の傾斜角度で傾斜し、前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率をそれぞれＫｘｘ、Ｋｙｙ、Ｋｚｚとしたときに、前記熱伝導率がＫｚｚ≧Ｋｙｙ＞Ｋｘｘであることを特徴とする半導体装置が提供される。
また、本発明によれば、ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率のうち最も小さい値をもつ方向がＸ方向に平行であることを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率をそれぞれＫｘｘ、Ｋｙｙ、Ｋｚｚとしたときに、前記熱伝導率がＫｚｚ≧Ｋｙｙ＞Ｋｘｘであることを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。
このような本発明の半導体装置の熱抵抗が、熱伝導率が等方性の材料を用いた金属製パッケージに比べて低減されたことを図１８〜図１９を用いて以下に述べる。
図１８は、窒化ガリウム系FETである半導体素子がパッケージ上に実装された半導体装置の模式的な斜視図であり、これを用いて有限要素法による熱シミュレーションを行った。図ではシミュレーションに必要な部分以外は省略されている。図１８において８０は半導体素子（ＧａＮ ＦＥＴ／ＳｉＣ基板）、８１は発熱領域、８２はＡｕＳｎソルダ、８３はヒートシンク部、８４はＣｕ箔（金属層）、８５は接合層である。半導体素子８０は、矩形の平面形状を有し発熱源となる。半導体素子８０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とする。図１８に示すような半導体装置について、有限要素法による熱シミュレーションを用いて、熱伝導率に異方性を有するヒートシンク部の方位を変えた時に発熱源（デバイスの能動領域）とヒートシンク裏面との間の温度上昇がどのように変化するか計算を行った。
シミュレーション条件は以下の通りである。本シミュレーションでは、窒化ガリウム系ＦＥＴがＳｉＣ基板上に形成された半導体素子８０が、Ｃｕ箔８４が表面及び裏面に形成されたヒートシンク部８３を備えたパッケージ上にマウントされた半導体装置を用いた。ヒートシンク部８３は、Ｃｕが含浸された炭素系複合材である。Ｃｕ箔８４とヒートシンク部８３との界面には、熱伝導率３０Ｗ／ｍＫを有する接合層８５が挟み込まれている。この半導体装置の発熱領域（デバイスの能動領域）８１に、１００Ｗの消費電力を与え、パッケージ裏面の温度を２５℃に拘束した。これは、パッケージ裏面の下部（Ｚ方向）に次のレベルのヒートシンクが配置されていることに相当する。
ヒートシンク部８３の炭素系複合材のＸ、Ｙ、Ｚ方向の熱伝導率の値は、それぞれ５４０Ｗ／ｍＫ、４５０Ｗ／ｍＫ、１４０Ｗ／ｍＫである。熱シミュレーションでは、ヒートシンク部８３の炭素系複合材のＸ、Ｙ、Ｚ方向の熱伝導率の値をそれぞれの方向に配置した場合（図１９）のそれぞれの能動領域８１の平均温度上昇分を計算した。
図１９は、熱シミュレーション結果を示す図である。図１９から、Ｘ、Ｙ、Ｚ方向の熱伝導率の値の中で最も小さな値（１４０Ｗ／ｍＫ）をＺ方向に向けた場合、従来の金属（ＣｕＭｏ）製ヒートシンクと比較して、温度上昇分は殆ど変わらないことが分かる。それに対して、Ｘ、Ｙ、Ｚ方向の熱伝導率の値の中で最も小さな値をＺ方向以外の方向に向けた場合には、従来の金属（ＣｕＭｏ）製ヒートシンクと比較して、３０℃以上の大きな温度低下が得られることが分かる。また、大きな温度低下が得られるＸ、Ｙ、Ｚ方向の熱伝導率の方位群の中でも、Ｘ、Ｙ、Ｚ方向の熱伝導率の中で最も小さな値をデバイス能動領域８１の短辺に平行な方向（短辺方向）であるＹ軸に向けた場合に比べて、デバイス能動領域８１の長辺に平行な方向（長辺方向）であるＸ軸に向けた方が更に温度上昇分は抑制されることが分かる。
次に、本シミュレーションの妥当性を検証するため、シミュレーションで最も温度上昇分が低減されたＸ、Ｙ、Ｚ方向の熱伝導率、すなわちＸ方向に４５０Ｗ／ｍＫ、Ｙ方向に１４０Ｗ／ｍＫ、Ｚ方向に５４０Ｗ／ｍＫとした場合について、試作および評価を行った。ヒートシンク構造はシミュレーションと同様に、炭素系複合材の表面及び裏面にＣｕ箔を接合層を介して貼り付けた構造である。本シミュレーションの結果では、本発明の半導体装置は従来の金属（ＣｕＭｏ）製ヒートシンクを用いた場合に比べて温度上昇分が約３０％低減する。実際に本発明の半導体装置を試作し、能動領域の表面温度とヒートシンク裏面温度を測定することで、温度上昇分を見積もると、従来の金属製ヒートシンクに比べて約２０％の低減効果が得られた。
以上のシミュレーションと実測結果が示すように、本発明の半導体装置においては、系全体のヒートシンク部が配置されているＺ方向に比較的高い熱伝導率を向けることで、効率的な放熱が可能になり半導体装置の熱抵抗を低減することが可能になる。より好ましくは、最も熱伝導率の低い方位を発熱源の長辺方向（Ｘ方向）とすることにより、放熱効率の良い発熱源の長辺側から効果的に熱を逃がすことが可能になり、更に熱抵抗の低減が可能になる。
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装された第一のヒートシンク部と、前記第一のヒートシンク部は前記半導体素子の直下に実装され、前記第一のヒートシンク部の周囲に接合された第二のヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｚｚ≧Ｋ１ｙｙ＞Ｋ１ｘｘまたはＫ１ｙｙ≧Ｋ１ｚｚ＞Ｋ１ｘｘであり、前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｙｙ≧Ｋ２ｘｘ＞Ｋ２ｚｚであることを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。
これにより、半導体素子の直下の領域においてはＺ方向へ効率的に放熱することが可能になる。一方、第二のヒートシンク部では、ＸＹ方向へ熱伝導率の高い方位が向いている。そのため第二のヒートシンク部においては熱をＸＹ平面内に広く拡散させて放熱することが可能になる。
これら２種類のヒートシンク部の放熱効果により半導体装置全体の熱抵抗を低減することが可能になる。
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装された第一のヒートシンク部と、前記第一のヒートシンク部の半導体素子とは反対側に接合された第二のヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｚｚ≧Ｋ２ｙｙ＞Ｋ２ｘｘまたはＫ２ｙｙ≧Ｋ２ｚｚ＞Ｋ２ｘｘであることを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。
これにより、前記第一のヒートシンク部では、大きなヒートスプレッド効果を得ることが可能になる。また第一のヒートシンク部の厚みが薄いことにより熱抵抗の増大が抑制される。さらに、第二のヒートシンク部では、第一のヒートシンク部で広げられた熱がＺ方向への大きな熱伝導率により効率よく放熱される。
以上の２層の組み合わせにおいても第一層のヒートスプレッド効果と第二層におけるＺ方向への高い熱伝導率の組み合わせにより、半導体装置全体の熱抵抗を低減することが可能になる。
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子と、前記半導体素子が実装された第一のヒートシンク部と、前記第一のヒートシンク部の半導体素子とは反対側に接合された第二のヒートシンク部と、を有する半導体装置であって、前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋｌｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫｌｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、前記第二のヒートシンク部が等方的な熱伝導率を有する材料であって、前記熱伝導率が３００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。

また、本発明によれば、前記の半導体装置において、前記ヒートシンク部の少なくとも表面及び裏面に金属層を有することを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記半導体素子が複数であって、
前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置が提供される。
また、本発明によれば、前記の半導体装置において、前記熱伝導率に異方性を有する前記ヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置が提供される。
これにより、前記第一のヒートシンク部では、大きなヒートスプレッド効果を得ることが可能になる。また第一のヒートシンク部の厚みが薄いことにより熱抵抗の増大が抑制される。
以上の２層の組み合わせにおいても第一層のヒートスプレッド効果と第二層における高い熱伝導率のヒートシンク部との組み合わせにより、半導体装置全体の熱抵抗を低減することが可能になる。
本発明によれば、矩形の平面形状を有し発熱源となる半導体素子とヒートシンク部の３次元の方位関係を規定することで優れた放熱性能をもち、信頼性の高い半導体装置が提供される。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
本発明の第１実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された模式的な斜視図である。 本発明の第１実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第１実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第２実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。 本発明の第２実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第２実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第３実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。 本発明の第３実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第３実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第４実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。 本発明の第４実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第４実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第５実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。 本発明の第５実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第５実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の断面図である。 本発明の第６実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。 本発明の第７実施形態における矩形の平面形状を有し発熱源となる半導体素子がヒートシンク部を備えたパッケージ上に実装された半導体装置の模式的な斜視図である。 有限要素法による熱シミュレーションに用いた半導体素子がパッケージ上に実装された半導体装置の模式的な斜視図である。 有限要素法による熱シミュレーション結果を示す図である。
以下、本発明による実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。長辺（短辺）方向は長手（短手）方向のことをいう。
（第１実施形態）
図１は本発明の第１の実施形態を示す半導体装置の模式的な斜視図、図２及び図３は半導体素子の中央部で矩形の平面形状を有する半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１〜３において１０は半導体素子、１１は半導体素子の発熱領域、１２は整合回路基板、１３はパッケージの蓋、１４は金線、１５はヒートシンク部である。半導体素子１０は、矩形の平面形状を有し発熱源となる。図３においては、更にヒートシンク部１５となる複合材の表面及び裏面に金属、たとえばＣｕからなる厚さ４０〜６０μｍのＣｕ薄層１５１（金属層）を、金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。接合層はＣｕ薄層１５１とヒートシンク部の界面を接合する機能を有する。なお、接合層は薄いため図面ではこれを省略している。これによりヒートシンク部１５の表面の凹凸を金属並みに平坦化した。なお、このＣｕ薄層１５１の厚みは１００μｍ以下であれば好ましく、７５μｍ以下であれば更に好ましい。こうすることより、温度上昇をさらに押さえることができる。また、図２及び３ともにヒートシンク部は全面にＡｕめっきを施している。これにより半導体素子とヒートシンクの融着を可能にしている。
なお、半導体素子１０及び整合回路基板１２の構成は公知の技術と同様であるので、その説明は省略する。
上記ヒートシンク部の熱伝導率は、半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫｘｘ、Ｋｙｙ、Ｋｚｚとする。ここでヒートシンク部は、炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＸＺ平面内に大きな熱伝導率を有する一方で、Ｙ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｘｘ＞ＫｙｙまたはＫｘｘ≧Ｋｚｚ＞Ｋｙｙという関係を満たしている。
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてシリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウムナイトライド（ＧａＮ）、炭化ケイ素（ＳｉＣ）などの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰｌａｔｅｄ Ｈｅａｔ Ｓｉｎｋ（ＰＨＳ）メッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子１０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。
続いて、作製されたチップをパッケージ１０１内に実装する後工程を行う。半導体素子１０及び整合回路基板１２は３００℃に保たれたマウント装置上に保持されたヒートシンク部１５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いてワイヤーボンディング装置により、金線１４を用いて、半導体素子１０の入力側パッド電極と整合回路基板１２のパッド電極とが、さらにパッケージの入力端子１８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子１９との間が金線１４によって電気的に接続される。最後にパッケージに蓋１３を被せ封止されて、半導体素子１０が実装されたヒートシンク部１５を有する半導体装置が作製される。
次に本実施形態における半導体装置の効果を説明する。
図１に示すように半導体素子１０の能動領域１１で発生した熱は半導体素子１０からヒートシンク部１５に伝導する。前記ヒートシンク部１５では系全体のヒートシンクがあり熱抵抗の支配要因となるＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を促進している。これにより、半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。
本発明における熱伝導率は、より好ましくは、Ｋｚｚ及びＫｘｘ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。
（第２実施形態）
図４は本発明の第２の実施形態を示す半導体装置の模式的な斜視図、図５及び図６は半導体素子の中央部で矩形の平面形状を有する半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図４〜６において２０は半導体素子、２１は半導体素子の発熱領域、２２は整合回路基板、２３はパッケージの蓋、２４は金線、２５はヒートシンク部である。半導体素子２０は、矩形の平面形状を有し発熱源となる。図６においては、更にヒートシンク部２５となる複合材の表面及び裏面に金属、たとえばＣｕからなる厚さ４０〜６０μｍのＣｕ薄層２５１（金属層）を、金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。接合層はＣｕ薄層２５１とヒートシンク部の界面を接合する機能を有する。なお、接合層は薄いため図面ではこれを省略している。これによりヒートシンク部２５の表面の凹凸を金属並みに平坦化した。なお、このＣｕ薄層２５１の厚みは１００μｍ以下であれば好ましく、７５μｍ以下であれば更に好ましい。こうすることより、温度上昇をさらに押さえることができる。また、図５及び６ともにヒートシンク部２５は全面にＡｕめっきを施している。これにより半導体素子とヒートシンクの融着を可能にしている。
なお、半導体素子２０及び整合回路基板２２の構成は公知の技術と同様であるので、その説明は省略する。
上記ヒートシンク部２５の熱伝導率は、半導体素子１０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫｘｘ、Ｋｙｙ、Ｋｚｚとする。ここでヒートシンク部２５は、炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｙｙ＞Ｋｘｘという関係を満たしている。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値を互いに入れ替えても良く、両方が比較的近い値をもつ場合は、これらの値を入れ替えても同等の効果が得られる。
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてシリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウムナイトライド（ＧａＮ）、炭化ケイ素（ＳｉＣ）などの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰｌａｔｅｄ Ｈｅａｔ Ｓｉｎｋ（ＰＨＳ）メッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子２０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。
続いて、作製されたチップをパッケージ２０１内に実装する後工程を行う。半導体素子２０及び整合回路基板２２は３００℃に保たれたマウント装置上に保持されたヒートシンク部２５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いてワイヤーボンディング装置により、金線２４を用いて、半導体素子２０の入力側パッド電極と整合回路基板２２のパッド電極とが、さらにパッケージの入力端子２８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子２９との間が金線２４によって電気的に接続される。最後にパッケージに蓋２３を被せ封止されて、半導体素子２０が実装されたヒートシンク部２５を有する半導体装置が作製される。
次に本実施形態における半導体装置の効果を説明する。
図４に示すように半導体素子２０の能動領域２１で発生した熱は半導体素子２０からヒートシンク部２５に伝導する。前記ヒートシンク部２５では系全体のヒートシンクが存在するＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を促進しつつ、かつＹ方向へ２番目に熱伝導率の大きな方位を向けることで、広い放熱領域により効率よく放熱する。これにより放熱可能な領域の小さなＸ方向へは最も熱伝導率の低い方位が向くことになる。また、Ｘ方向の熱伝導率を小さくすることにより発熱領域の中での熱干渉を抑制し、半導体素子の中央部の温度上昇を抑制するという副次的な効果も生じる。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値が比較的近い値をもつ場合、これらの値を入れ替えてもほぼ同等の効果が得られる。
以上述べたような効果により、半導体装置全体の熱抵抗をさらに低減することが可能になり、それによって半導体素子の信頼性が向上する。
本発明における熱伝導率は、より好ましくは、Ｋｚｚ及びＫｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。
（第３実施形態）
図７は本発明の第３の実施形態を示す半導体装置の模式的な斜視図、図８及び図９は矩形の平面形状を有する半導体素子の中央部で半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図７〜９において３０は半導体素子、３１は半導体素子の発熱領域、３２は整合回路基板、３３はパッケージの蓋、３４は金線、３６は第一のヒートシンク部、３７は第二のヒートシンク部である。発熱源の直下に第一のヒートシンク部３６を設け、かつ前記第一のヒートシンク３６の周囲に第二のヒートシンク部３７を設けている。半導体素子３０は、矩形の平面形状を有し発熱源となる。図９においては、更にヒートシンク部３５となる複合材の表面及び裏面に金属、たとえばＣｕからなる厚さ４０〜６０μｍのＣｕ薄層３５１（金属層）を、金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。接合層はＣｕ薄層３５１とヒートシンク部の界面を接合する機能を有する。なお、接合層は薄いため図面ではこれを省略している。これによりヒートシンク部３５の表面の凹凸を金属並みに平坦化した。なお、このＣｕ薄層３５１の厚みは１００μｍ以下であれば好ましく、７５μｍ以下であれば更に好ましい。こうすることより、温度上昇をさらに押さえることができる。また、図７及び８ともにヒートシンク部は全面にＡｕめっきを施している。これにより半導体素子とヒートシンクの融着を可能にしている。
なお、半導体素子３０及び整合回路基板３２の構成は公知の技術と同様であるので、その説明は省略する。
上記第一及び第二のヒートシンク部３６及び３７の熱伝導率は半導体素子３０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚ、及びＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとする。ここで第一のヒートシンク部３６は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｙｙ＞ＫｘｘまたはＫ１ｙｙ≧Ｋ１ｚｚ＞Ｋ１ｘｘという関係を満たしている。一方、第二のヒートシンク部３７は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＸＹ平面内に大きな熱伝導率を有する一方で、Ｚ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｙｙ≧Ｋｘｘ＞Ｋｚｚという関係を満たしている。
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣなどの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰＨＳメッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子３０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。
続いて、作製されたチップをパッケージ３０１内に実装する後工程を行う。半導体素子３０及び整合回路基板３２は３００℃に保たれたマウント装置上に保持されたヒートシンク部３５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。このとき、半導体素子３０は、ヒートシンク部３６の直上に搭載されるようにマウントされる。続いてワイヤーボンディング装置により、金線３４を用いて、半導体素子３０の入力側パッド電極と整合回路基板３２のパッド電極とが、さらにパッケージの入力端子３８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子３９との間が金線３４によって電気的に接続される。最後にパッケージに蓋３３を被せ封止されて、半導体素子３０が実装されたヒートシンク部３５を有する半導体装置が作製される。
次に本実施形態における半導体装置の効果を説明する。
図７に示すように半導体素子３０の能動領域３１で発生した熱は半導体素子３０からヒートシンク部３６及び３７に伝導するが、前記半導体素子３０直下の第一のヒートシンク部３６ではＹＺ平面内に大きな熱伝導率をもつ方位を向ける。Ｚ方向と、放熱領域の大きなＹ方向へ大きな熱伝導率を向けることで半導体素子３０の直下の領域においては効率的に放熱することが可能になる。また、放熱領域の小さなＸ方向へは熱伝導率の最も小さな方位が向き、発熱領域内での熱干渉が低減される副次的効果も生じる。一方、第二のヒートシンク部３７においてはＸＹ平面内に大きな熱伝導率をもつ方位を向け、かつＹ方向へ最も熱伝導率の大きな方位を向けて、広い領域へ向けて効率よく放熱できるようにする。そのため第二のヒートシンク部３７においては熱をＸＹ平面内に広く拡散することが可能になる。
以上、述べたようにこれら２種類のヒートシンク部の効果により半導体装置全体として高い放熱効果を得ることが可能になる。そのため半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。
本発明における半導体装置は、上記半導体素子が複数であって、前記半導体素子の長辺方向に前記半導体素子が直列に並んでいる半導体装置としてもよい。
本発明における熱伝導率は、より好ましくは、Ｋ１ｚｚ及びＫ１ｙｙ≧６００Ｗ／ｍＫかつＫ２ｚｚ及びＫ２ｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。
本発明のように、ヒートシンク部をキャビティ構造にして２種類の方位関係をもつ異方性材料を組み合わせても高い放熱性能が得られる。
（第４実施形態）
図１０は本発明の第４の実施形態を示す半導体装置の模式的な斜視図、図１１及び図１２は半導体素子の中央部で矩形の平面形状を有する半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１０〜１２において４０は半導体素子、４１は半導体素子の発熱領域、４２は整合回路基板、４３はパッケージの蓋、４４は金線、４６は第一のヒートシンク部、４７は第二のヒートシンク部である。第二のヒートシンク部４７は、第一のヒートシンク部４６の半導体素子とは反対側に接合されている。半導体素子４０は、矩形の平面形状を有し発熱源となる。図１２においては、更にヒートシンク部４５となる複合材の表面及び裏面に金属、たとえばＣｕからなる厚さ４０〜６０μｍのＣｕ薄層４５１（金属層）を、金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。接合層はＣｕ薄層４５１とヒートシンク部の界面を接合する機能を有する。なお、接合層は薄いため図面ではこれを省略している。これによりヒートシンク部４５の表面の凹凸を金属並みに平坦化した。なお、このＣｕ薄層４５１の厚みは１００μｍ以下であれば好ましく、７５μｍ以下であれば更に好ましい。こうすることより、温度上昇をさらに押さえることができる。また、図１１及び１２ともにヒートシンク部は全面にＡｕめっきを施している。これにより半導体素子とヒートシンクの融着を可能にしている。
なお、半導体素子４０及び整合回路基板４２の構成は公知の技術と同様であるので、その説明は省略する。上記第一及び第二のヒートシンク部４６及び４７の熱伝導率は、半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚ、及びＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとする。
ここで第一のヒートシンク部４６は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＸＹ平面内に大きな熱伝導率を有する一方で、Ｚ方向には比較的小さな熱伝導率を有するように配置されており、Ｋ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚという関係を満たしている。一方、第二のヒートシンク部４７は炭素及び炭素繊維からなる複合材にＣｕを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋ２ｚｚ≧Ｋ２ｙｙ＞Ｋ２ｘｘまたはＫ２ｙｙ≧Ｋ２ｚｚ＞Ｋ２ｘｘという関係を満たしている。
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣなどの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰＨＳメッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子４０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。
続いて、作製されたチップをパッケージ４０１内に実装する後工程を行う。半導体素子４０及び整合回路基板４２は３００℃に保たれたマウント装置上に保持されたヒートシンク部４５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いてワイヤーボンディング装置により、金線４４を用いて、半導体素子４０の入力側パッド電極と整合回路基板４２のパッド電極とが、さらにパッケージの入力端子４８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子４９との間が金線４４によって電気的に接続される。最後にパッケージに蓋４３を被せ封止されて、半導体素子４０が実装されたヒートシンク部４５を有する半導体装置が作製される。
次に本実施形態における半導体装置の効果を説明する。
図１０に示すように半導体素子４０の能動領域４１で発生した熱は半導体素子４０からヒートシンク部４６及び４７に伝導するが、前記第一のヒートシンク部４６ではＸＹ平面内に大きな熱伝導率をもつ方位を向け、かつＹ方向へ最も大きな熱伝導率をもつ方位を、Ｘ方向へ次に大きな熱伝導率をもつ方位を向ける。これにより、大きなヒートスプレッド効果を得ることが可能になる。Ｚ方向には低い熱伝導率をもつ方位が向くことになるが、第一のヒートシンク部４６の厚みを薄くして熱抵抗の増大を抑制する。次に第二のヒートシンク部４７では系全体のヒートシンクが存在するＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を促進し、かつＹ方向へ２番目に熱伝導率の大きな方位を向けて、広い領域へ向けて効率よく放熱する。これにより放熱可能なスペースの小さなＸ方向へは最も熱伝導率の低い方位が向くことになる。
以上の２層の組み合わせにおいても第一層のヒートスプレッド効果と第二層におけるＺ方向への高い熱伝導率の組み合わせにより、半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。
本発明における半導体装置は、上記半導体素子は複数であって、前記半導体素子の長辺方向に前記半導体素子が直列に並んでいる半導体装置としてもよい。
本発明における熱伝導率は、より好ましくは、Ｋ１ｚｚ及びＫ１ｙｙ≧６００Ｗ／ｍＫかつＫ２ｚｚ及びＫ２ｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。
本発明においては、上記のような２層構造のヒートシンク部に加えて、適宜３層以上の多層構造のヒートシンク材を用いても高い放熱性能を実現できる。
（第５実施形態）
図１３は本発明の第５の実施形態を示す半導体装置の模式的な斜視図、図１４及び図１５は半導体素子の中央部で半導体素子の短辺方向であるＹ方向に切断した模式的な断面図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１３〜１５において５０は半導体素子、５１は半導体素子の発熱領域、５２は整合回路基板、５３はパッケージの蓋、５４は金線、５６は第一のヒートシンク部、５７は第二のヒートシンク部である。第二のヒートシンク部５７は、第一のヒートシンク部５６の半導体素子５０と反対側に接合されている。半導体素子５０は、矩形の平面形状を有し発熱源となる。図１５においては、第一のヒートシンク部５６のＸＹ平面での大きさを、半導体素子５０と整合回路基板５２が搭載できる大きさ（いわゆるサブマウント構造）とした。なお、半導体素子５０及び整合回路基板５２の構成は公知の技術と同様であるので、その説明は省略する。
上記第一及び第二のヒートシンク部５６及び５７の熱伝導率は半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚ、及びＫ２とする。ここで第一のヒートシンク部５６は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＸＹ平面内に大きな熱伝導率を有する一方で、Ｚ方向には比較的小さな熱伝導率を有するように配置されており、Ｋ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚという関係を満たしている。一方、第二のヒートシンク部５７は例えばＡｇ、Ｃｕ、Ａｕなどの金属材料やダイヤモンドなどの熱伝導率Ｋ２が３００Ｗ／ｍＫ以上の値をもった等方性材料からなっている。このような等方的な熱伝導率を持つものであれば他の材料を用いてもよい。
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣなどの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰＨＳメッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子５０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。
続いて、作製されたチップをパッケージ５０１内に実装する後工程を行う。半導体素子５０及び整合回路基板５２は３００℃に保たれたマウント装置上に保持されたヒートシンク部５５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いてワイヤーボンディング装置により、金線５４を用いて、半導体素子５０の入力側パッド電極と整合回路基板５２のパッド電極とが、さらにパッケージの入力端子５８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子５９との間が金線５４によって電気的に接続される。最後にパッケージに蓋５３を被せ封止されて、半導体素子５０が実装されたヒートシンク部５５を有する半導体装置が作製される。
次に本実施形態における半導体装置の効果を説明する。
図１３に示すように半導体素子５０の能動領域５１で発生した熱は半導体素子５０からヒートシンク部５６及び５７に伝導するが、前記第一のヒートシンク部５６ではＸＹ平面内に大きな熱伝導率をもつ方位を向け、かつＹ方向へ最も大きな熱伝導率をもつ方位を、Ｘ方向へ次に大きな熱伝導率をもつ方位を向ける。これにより、大きなヒートスプレッド効果を得ることが可能になる。Ｚ方向には低い熱伝導率をもつ方位が向くことになるが、第一のヒートシンク部５６の厚みを薄くして熱抵抗の増大を抑制する。次に第二のヒートシンク部５７では３００Ｗ／ｍＫ以上の等方的な熱伝導率を持つ金属又はダイヤモンドを用いる。
以上の２層の組み合わせにおいても第一のヒートシンク部５６のヒートスプレッド効果と第二のヒートシンク部５７におけるＺ方向へ３００Ｗ／ｍＫ以上という高い熱伝導率の組み合わせにより、半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。
本発明における半導体装置は、上記半導体素子が複数であって、前記半導体素子の長辺方向に前記半導体素子が直列に並んでいる半導体装置としてもよい。
本発明における熱伝導率は、より好ましくは、Ｋ１ｚｚ及びＫ１ｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。
（第６実施形態）
図１６は本発明の第６の実施形態を示す半導体装置の模式的な斜視図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１６において６０は半導体素子、６１は半導体素子の発熱領域、６２は整合回路基板でそれぞれ同じものが４個並んでおり、６５はヒートシンク部である。半導体素子６０は、矩形の平面形状を有し発熱源となる。半導体素子６０はすべて長辺方向に直列に並んでいる。つまりそれぞれの半導体素子６０の長辺方向はほぼ一直線上に並んでいる。なお、半導体素子６０及び整合回路基板６２の構成は公知の技術と同様であるので、その説明は省略する。上記ヒートシンク部６５の熱伝導率は半導体素子６０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫｘｘ、Ｋｙｙ、Ｋｚｚとする。ここでヒートシンク部６５は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｙｙ＞Ｋｘｘという関係を満たしている。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値が比較的近い値をもつ場合は、これらの値を入れ替えても同等の効果が得られる。
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣなどの半導体材料で形成されたＦＥＴなどの半導体デバイスに電極や配線などの表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰＨＳメッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体素子６０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。
続いて、作製されたチップをパッケージに実装する後工程を行う。半導体素子６０及び整合回路基板６２は３００℃に保たれたマウント装置上に保持されたヒートシンク部６５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。このとき、複数の半導体素子６０が、半導体素子６０の長辺方向に直列に並べられる。続いてワイヤーボンディング装置により、金線を用いて、半導体素子６０の入力側パッド電極と整合回路基板６２のパッド電極とが、さらにパッケージの入力端子６８との間が電気的に接続される。出力側も同様にして、半導体素子の出力側電極パッドとパッケージの出力端子６９との間が金線によって電気的に接続される。最後にパッケージに蓋を被せ封止されて、複数の半導体素子６０が実装されたヒートシンク部６５を有する半導体装置が作製される。
次に本実施形態における半導体装置の効果を説明する。
図１６に示すように直列に並んだ４つの半導体素子６０の能動領域６１で発生した熱は半導体素子６０からヒートシンク部６５に伝導するが、前記ヒートシンク部６５では系全体のヒートシンクがあり熱抵抗の支配要因となるＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を強化し、かつＹ方向へ２番目に熱伝導率の大きな方位を向けて、広い領域へ向けて効率よく放熱する。これにより放熱可能なスペースの小さなＸ方向へは最も熱伝導率の低い方位が向くことになる。また、Ｘ方向の熱伝導率を小さくすることにより発熱領域の中での熱干渉を抑制し半導体素子６０の中央部の温度上昇を抑制するという効果もある。複数チップを並べた本実施形態では、チップ間の熱干渉も抑制することも可能になり、4つの半導体素子６０のうち中央部に位置する半導体素子の温度上昇を抑制する効果もある。
以上述べたように、前記効果により半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。
半導体素子の数については高出力増幅器においては１チップの場合に限られない。例えば、複数のＦＥＴを並列に並べ２チップあるいは本実施形態で述べたように４チップ構成として、半導体素子の数がそれぞれ２あるいは４などであってもよい。一般に、高出力増幅器において複数のチップ構成として高出力を得ることが行われている。
本実施形態ではヒートシンク部の構造として、第１及び第２実施形態で述べた単層構造で構成されたものを示したが、これ以外の構造、たとえば第３実施形態で述べた発熱源の直下に第一のヒートシンク部を設け、かつ前記第一のヒートシンクの周囲に第二のヒートシンク部を設けた構造としてもよい。また、第４及び第５実施形態で述べた２層構造としてもよい。また、ヒートシンク部の少なくとも表面または裏面にＣｕなどの金属層を形成してもよい。
本発明における熱伝導率は、より好ましくは、Ｋｚｚ及びＫｙｙ≧６００Ｗ／ｍＫとする。こうすることにより、半導体装置全体の熱抵抗がさらに低減されるようになる。
（第７実施形態）
図１７は本発明の第７の実施形態を示す半導体装置の模式的な斜視図である。本図面においては各部の詳細は省略し説明に必要な箇所のみを抽出して示している。図１７において７０は半導体素子、７１は半導体素子の発熱領域、７５はヒートシンク部、７１０はヒートシンクを搭載するステムである。なお、半導体素子７０の構成は公知の技術と同様であるので、その説明は省略する。
上記ヒートシンク部７５の熱伝導率は矩形の平面形状を有する半導体素子７０の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向として、それぞれの方向にＫｘｘ、Ｋｙｙ、Ｋｚｚとする。ここでヒートシンク部は炭素及び炭素繊維からなる複合材にＣｕやＡｌなどを含浸させた複合材料からなり、ＹＺ平面内に大きな熱伝導率を有する一方で、Ｘ方向には比較的小さな熱伝導率を有するように配置されており、Ｋｚｚ≧Ｋｙｙ＞Ｋｘｘという関係を満たしている。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値が比較的近い値をもつ場合は、これらの値を入れ替えても同等の効果が得られる。
本実施の形態における半導体装置は以下のように作製される。
まず、プロセス前工程においてガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、窒化ガリウム（ＧａＮ）、セレン化亜鉛（ＺｎＳｅ）などの半導体材料で形成されたレーザダイオードなどの半導体デバイスに電極プロセスや必要に応じて電流狭窄のための埋め込み成長などの結晶成長プロセスが行われる。続いて、へきかい等がされ、共振器が形成されると共に個々にチップ化をされる。これにより半導体素子７０が形成されたチップが得られる。これらの前工程は公知の技術と同様であるので、その説明は省略する。
続いてできたチップをパッケージに実装する後工程を行う。半導体素子７０は３００℃に保たれたマウント装置上に保持されたヒートシンク部７５を備えたパッケージ上にＡｕＳｎ半田（Ｓｎ２０％含有）により融着される。続いて図示はしていないが、ワイヤーボンディングにより金線を用いて半導体素子７０のパッド電極とパッケージの端子の間とが電気的に接続される。最後にパッケージが封止され、半導体素子７０が実装されたヒートシンク部７５を有する半導体装置が作製される。
次に本実施形態における半導体装置の効果を説明する。
図１７に示すように半導体素子７０の能動領域７１で発生した熱は半導体素子７０からヒートシンク部７５に伝導するが、前記ヒートシンク部７５では系全体のヒートシンクが存在するＺ方向へ最も熱伝導率の大きな方位を向けてＺ方向への放熱を強化し、かつＹ方向へ２番目に熱伝導率の大きな方位を向けて、広い領域へ向けて効率よく放熱する。これにより放熱可能なスペースの小さなＸ方向へは最も熱伝導率の低い方位が向くことになる。また、Ｘ方向の熱伝導率を小さくすることにより発熱領域の中での熱干渉を抑制し半導体素子の中での局所的な温度上昇を抑制するという副次的な効果も生じる。ここで、Ｋｙｙ、Ｋｚｚについてはこれらの値が比較的近い値をもつ場合、これらの値を入れ替えてもほぼ同等の効果が得られる。
以上述べたように、前記効果により半導体装置全体の熱抵抗を低減することが可能になり、それによって半導体素子の信頼性が向上する。
本実施形態ではヒートシンク部の構造として、第１及び第２実施形態で述べた単層構造で構成されたものを示したが、これ以外の構造、たとえば第３実施形態で述べた発熱源の直下に第一のヒートシンク部を設け、かつ前記第一のヒートシンクの周囲に第二のヒートシンク部を設けた構造としても良い。また、第４及び第５実施形態で述べた２層構造としても良い。また、ヒートシンク部の少なくとも表面または裏面をＣｕなどの金属層で覆っても勿論良い。
（実施例１）
図２の本発明の一実施例を示す断面図において、半導体素子１０を例えばＧａＡｓ ＦＥＴとし、ヒートシンク部１５を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝４５０Ｗ／ｍＫ、Ｋｙｙ＝１５０Ｗ／ｍＫ、Ｋｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍとした。発熱源となる半導体素子１０の平面形状は、１ｍｍ×４ｍｍの矩形である。
（比較例１）
前記実施例１において、ヒートシンク部１５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例２）
図３の本発明の一実施例を示す断面図において、半導体素子１０を例えばＧａＡｓ ＦＥＴとし、ヒートシンク部１５を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝４５０Ｗ／ｍＫ、Ｋｙｙ＝１００Ｗ／ｍＫ、Ｋｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍとした。更に前記複合材の表面及び裏面にＣｕからなる厚さ４０〜６０μｍの薄層構造を金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。発熱源となる半導体素子１０の平面形状は、１ｍｍ×４ｍｍの矩形である。
（比較例２）
前記実施例２において、ヒートシンク部１５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例３）
図５の本発明の一実施例を示す断面図において、半導体素子２０を例えばＧａＮ ＦＥＴとし、ヒートシンク部２５を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝１５０Ｗ／ｍＫ、Ｋｙｙ＝４５０Ｗ／ｍＫ、Ｋｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍとした。発熱源となる半導体素子２０の平面形状は、１ｍｍ×４ｍｍの矩形である。
（比較例３）
前記実施例３において、ヒートシンク部２５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例４）
図６の本発明の一実施例を示す断面図において、半導体素子２０を例えばＧａＮ ＦＥＴとし、ヒートシンク部２５を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝１５０Ｗ／ｍＫ、Ｋｙｙ＝４５０Ｗ／ｍＫ、Ｋｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍとした。更に前記複合材の表面及び裏面にＣｕからなる厚さ４０〜６０μｍの薄層構造を金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。発熱源となる半導体素子２０の平面形状は、１ｍｍ×４ｍｍの矩形である。
（比較例４）
前記実施例２において、ヒートシンク部２５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例５）
図８の本発明の一実施例を示す断面図において、半導体素子３０を例えばＧａＡｓ ＦＥＴとし、ヒートシンク部３６及び３７を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、第一及び第二のヒートシンク部３６、３７の各方位の熱伝導率をＫ１ｘｘ＝１００Ｗ／ｍＫ、Ｋ１ｙｙ＝４５０Ｗ／ｍＫ、Ｋ１ｚｚ＝５５０Ｗ／ｍＫ、厚さ１．３ｍｍ、及びＫ２ｘｘ＝４５０Ｗ／ｍＫ、Ｋ２ｙｙ＝５５０Ｗ／ｍＫ、Ｋ２ｚｚ＝１００Ｗ／ｍＫ、厚さ１．３ｍｍとした。発熱源となる半導体素子３０の平面形状は、１ｍｍ×４ｍｍの矩形である。
（比較例５）
前記実施例５において、ヒートシンク部３６及び３７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例６）
図９の本発明の一実施例を示す断面図において、半導体素子３０を例えばＧａＡｓ ＦＥＴとし、ヒートシンク部３６及び３７を炭素及び炭素繊維からなる炭素系複合材料にAｌを含浸させた複合材とし、第一及び第二のヒートシンク部３６、３７の各方位の熱伝導率をＫ１ｘｘ＝１００Ｗ／ｍＫ、Ｋ１ｙｙ＝５００Ｗ／ｍＫ、Ｋ１ｚｚ＝６００Ｗ／ｍＫ、厚さ１．３ｍｍ、及びＫ２ｘｘ＝５００Ｗ／ｍＫ、Ｋ２ｙｙ＝６００Ｗ／ｍＫ、Ｋ２ｚｚ＝１００Ｗ／ｍＫ、厚さ１．０ｍｍとした。更に前記複合材の表面及び裏面にＣｕからなる厚さ４０〜６０μｍの薄層構造を金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。発熱源となる半導体素子３０の平面形状は、１ｍｍ×４ｍｍの矩形である。
（比較例６）
前記実施例６において、ヒートシンク部３６及び３７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例７）
図１１の本発明の一実施例を示す断面図において、半導体素子４０を例えばＳｉの横方向拡散ＭＯＳ ＦＥＴ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ ＭＯＳ：ＬＤＭＯＳ）とし、ヒートシンク部４６及び４７を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、第一のヒートシンク部４６及び第二のヒートシンク部４７の各方位の熱伝導率をＫ１ｘｘ＝４５０Ｗ／ｍＫ、Ｋ１ｙｙ＝５５０Ｗ／ｍＫ、Ｋ１ｚｚ＝１００Ｗ／ｍＫ、厚さ０．３ｍｍ、及びＫ２ｘｘ＝１００Ｗ／ｍＫ、Ｋ２ｙｙ＝４５０Ｗ／ｍＫ、Ｋ２ｚｚ＝５５０Ｗ／ｍＫ、厚さ１．０ｍｍとした。発熱源となる半導体素子１０の平面形状は、１ｍｍ×４ｍｍの矩形である。
（比較例７）
前記実施例３において、ヒートシンク部４６及び４７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例８）
図１２の本発明の一実施例を示す断面図において、半導体素子４０を例えばＳｉの横方向拡散ＭＯＳ ＦＥＴ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ ＭＯＳ：ＬＤＭＯＳ）とし、ヒートシンク部４６及び４７を炭素及び炭素繊維からなる炭素系複合材料にAlを含浸させた複合材とし、第一のヒートシンク部４６及び第二のヒートシンク部４７の各方位の熱伝導率をＫ１ｘｘ＝５００Ｗ／ｍＫ、Ｋ１ｙｙ＝６００Ｗ／ｍＫ、Ｋ１ｚｚ＝１００Ｗ／ｍＫ、厚さ０．３ｍｍ、及びＫ２ｘｘ＝１００Ｗ／ｍＫ、Ｋ２ｙｙ＝５００Ｗ／ｍＫ、Ｋ２ｚｚ＝６００Ｗ／ｍＫ、厚さ１．０ｍｍとした。更に前記複合材の表面及び裏面にＣｕからなる厚さ４０〜６０μｍの薄層構造を金属からなる接合層を用いて強固に貼り付け、サンドイッチ構造とした。発熱源となる半導体素子４０の平面形状は、１ｍｍ×５ｍｍの矩形である。
（比較例８）
前記実施例８において、ヒートシンク部４６及び４７に従来の熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例９）
図１４の本発明の一実施例を示す断面図において、半導体素子５０を例えばＧａＮ ＦＥＴとし、第一のヒートシンク部５６を炭素及び炭素繊維からなる炭素系複合材料にＣｕを含浸させた複合材とし、第二のヒートシンク部５７には等方性熱伝導率を有する金属材料とする。第一のヒートシンク部５６の各方位の熱伝導率をＫ１ｘｘ＝４５０Ｗ／ｍＫ、Ｋ１ｙｙ＝５５０Ｗ／ｍＫ、Ｋ１ｚｚ＝１００Ｗ／ｍＫ、厚さ０．３ｍｍとする。また、第二のヒートシンク部５７を熱伝導率Ｋ２＝４２０Ｗ／ｍＫ、厚さ１．０ｍｍのＡｇとした。発熱源となる半導体素子５０の平面形状は、１ｍｍ×４ｍｍの矩形である。
（比較例９）
前記実施例９において、ヒートシンク部５６及び５７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例１０）
図１５の本発明の一実施例を示す断面図において、半導体素子５０を例えばＧａＮ ＦＥＴとし、第一のヒートシンク部５６を炭素及び炭素繊維からなる炭素系複合材料にAlを含浸させた複合材とし、第二のヒートシンク部５７は等方性熱伝導率を有するダイヤモンドとする。第一のヒートシンク部５６の各方位の熱伝導率をＫ１ｘｘ＝５００Ｗ／ｍＫ、Ｋ１ｙｙ＝６００Ｗ／ｍＫ、Ｋ１ｚｚ＝１００Ｗ／ｍＫ、厚さ０．３ｍｍとし、ＸＹ面内の大きさは半導体素子５０と整合回路基板５２が搭載できる大きさ（いわゆるサブマウント構造）とした。また、第二のヒートシンク部５７には例えば熱伝導率５００Ｗ／ｍＫ、厚さ１．０ｍｍの合成ダイヤモンドを用いた。発熱源となる半導体素子５０の平面形状は、１ｍｍ×５ｍｍの矩形である。
（比較例１０）
前記実施例１０において、ヒートシンク部５６及び５７に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例１１）
図１６の本発明の一実施例を示す斜視図において、半導体素子６０（４個）を例えばＧａＡｓ ＦＥＴとし、ヒートシンク部６５を炭素及び炭素繊維からなる炭素系複合材料にAlを含浸させた複合材とし、それぞれの方位の熱伝導率をＫｘｘ＝１００Ｗ／ｍＫ、Ｋｙｙ＝５００Ｗ／ｍＫ、Ｋｚｚ＝６００Ｗ／ｍＫ、厚さ１．３ｍｍとした。発熱源となる半導体素子６０の平面形状は、１ｍｍ×４ｍｍの矩形である。
（比較例１１）
前記実施例１１において、ヒートシンク部６５に従来の等方的な熱伝導率２２０Ｗ／ｍＫを有するＣｕＭｏ製の材料を用いた。
（実施例１２）
図１７の本発明の一実施例を示す斜視図において、半導体素子７０を例えばＧａＡｓ系半導体レーザダイオード（ＬＤ）とし、ヒートシンク部７５を炭素及び炭素繊維からなる炭素系複合材料にAlを含浸させた複合材とし、ヒートシンク部７５の各方位の熱伝導率をＫ１ｘｘ＝１００Ｗ／ｍＫ、Ｋ１ｙｙ＝５００Ｗ／ｍＫ、Ｋ１ｚｚ＝６００Ｗ／ｍＫ、厚さ１．０ｍｍとした。これをパッケージのＣｕ製ステム７１０の上にＡｕＳｎ半田でマウントした。発熱源となる半導体素子７０の平面形状は、３００μｍ×６００μｍの矩形である。
本実施例においては半導体素子７０としてＧａＡｓ系半導体レーザを挙げたが、これに限らず、ＩｎＰ系半導体レーザ、ＧａＮ系半導体レーザ、ＺｎＳｅ系半導体レーザなどでも本発明は実現できる。また、半導体レーザに限らず、発光ダイオードでも本発明は実現できる。
（比較例１２）
前記実施例１２において、ヒートシンク部７５に従来の等方的な熱伝導率２００Ｗ／ｍＫを有するＡｌＮ製の材料を用いた。
実施例１〜１０，比較例１〜１０では、半導体素子の消費電力を５０Ｗとした場合の、チャネルの温度上昇を測定した。
実施例１１，比較例１１では、半導体素子１個あたりの消費電力を５０Ｗとし、チャネルの温度上昇を測定した。
実施例１２，比較例１２では、半導体レーザの消費電力を１Ｗとした場合の、ジャンクションの温度上昇を測定した。
それぞれの結果を以下の表１に示す。
Figure 0005223677
以上、本発明を上記実施形態に即して説明したが、本発明は上記態様のみに限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。
以上の実施形態においては異方性熱伝導率をもつ材料として炭素及び炭素繊維からなる炭素系複合材料にＣｕやＡｌなどを含浸させた複合材を用いたが、熱伝導率に異方性を有する他の材料を用いても良い。
例えば、炭素を少なくとも含む複合材であれば他の材料でもよい。上記実施形態とは異なる炭素系複合材や、異なる金属材料を含浸させた炭素系複合材、黒鉛、炭素繊維、カーボンナノチューブ、カーボンナノワイヤ、炭化ケイ素（ＳｉＣ）単結晶などを用いても良い。
以上の実施形態においてはヒートシンク部の熱伝導率の異方性に関しては、１：５：６程度としている。しかし、以上の実施例のように半導体素子の長辺方向と短辺方向のサイズの比率が１：４程度という条件下においては、熱伝導率の異方性に関しては、熱伝導率の大きな２方向の値を更に大きくする方が系全体の熱抵抗は低下する。この場合、最も熱伝導率の小さな方向の値は低下し、異方性がさらに大きくなる。各方位の熱伝導率の比率は半導体素子の形状を考慮して、任意の二方向の熱伝導率が残りの一方向の熱伝導率よりも大きいという条件の下で任意に選ぶことが可能である。
また、矩形の形状を有する半導体素子は、略矩形でもよい。ＸＹ平面において、低熱抵抗化に寄与しうる長い放熱部分を有していることが好ましい。
また、以上の実施形態においては複合材の方位Ｘ、Ｙ、Ｚは全て矩形の形状を有する半導体素子の各辺にそれぞれ平行な方向であったが、本発明の原理を損なわない範囲で傾斜していても本発明は実現できる。但し、傾斜角が大きくなると本発明の原理が損なわれる傾向にあるため各方向に約１０°以内の傾斜とすることが望ましい。
また、パッケージの形状、サイズ、構成なども以上の実施形態において説明したものだけに限定されない。
本発明における半導体素子とは電界効果トランジスタ、バイポーラトランジスタなどの電子デバイス、さらには半導体レーザ、発光ダイオードなどの光デバイス、太陽電池などを含むものである。以上の実施例においては半導体素子としてＳｉ ＬＤＭＯＳ、ＧａＡｓ ＦＥＴ、ＧａＮ ＦＥＴ、ＧａＡｓ系ＬＤについて説明したが、これ以外の半導体素子、例えばＳｉやＳｉＣを用いた絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ： ＩＧＢＴ）などでも本発明は実現できる。以上の実施例においては、トランジスタは単体素子の場合について説明したが、ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）でも本発明は実現できる。この場合は、単体素子の場合と異なり、半導体チップ全体の平面形状とそれに含まれる各半導体素子の形状とは、必ずしも一致しないが、最も発熱量の大きな半導体素子を、矩形の平面形状を有し発熱源となる半導体素子として、その長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とすればよい。また、半導体素子の材料としてはシリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、インジウム燐（ＩｎＰ）、ガリウムナイトライド（ＧａＮ）、シリコンカーバイド（ＳｉＣ）、セレン化亜鉛（ＺｎＳｅ）などが挙げられる。半導体装置として、電力増幅器や半導体レーザを例にとり説明したが、これらに限定されることはなく、自己発熱による接合温度上昇が生じるものであれば、スイッチなど他のデバイスでも本発明は実現できる。

Claims (20)

  1. 矩形の平面形状を有し発熱源となる半導体素子と、
    前記半導体素子が実装されたヒートシンク部と、
    前記ヒートシンク部の表面及び裏面に金属層と、
    を有する半導体装置であって、
    前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
    前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の熱伝導率のうち最も小さい値をもつ方向がＸ方向に対して平行、または１０°以内の傾斜角度で傾斜し、
    前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向の前記熱伝導率をそれぞれＫｘｘ、Ｋｙｙ、Ｋｚｚとしたときに、前記熱伝導率がＫｚｚ≧Ｋｙｙ＞Ｋｘｘであることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記半導体素子が複数であって、
    前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記熱伝導率に異方性を有する前記ヒートシンク部の前記Ｘ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
  5. 矩形の平面形状を有し発熱源となる半導体素子と、
    前記半導体素子が実装された第一のヒートシンク部と、
    前記第一のヒートシンク部は前記半導体素子の直下に実装され、
    前記第一のヒートシンク部の周囲に接合された第二のヒートシンク部と、
    を有する半導体装置であって、
    前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
    前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｚｚ≧Ｋ１ｙｙ＞Ｋ１ｘｘまたはＫ１ｙｙ≧Ｋ１ｚｚ＞Ｋ１ｘｘであり、
    前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｙｙ≧Ｋ２ｘｘ＞Ｋ２ｚｚであることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記ヒートシンク部の少なくとも表面又は裏面に金属層を有することを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
  8. 請求項５乃至７いずれかに記載の半導体装置において、
    前記半導体素子が複数であって、
    前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
  9. 請求項５乃至８いずれかに記載の半導体装置において、
    前記熱伝導率に異方性を有するヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
  10. 矩形の平面形状を有し発熱源となる半導体素子と、
    前記半導体素子が実装された第一のヒートシンク部と、
    前記第一のヒートシンク部の前記半導体素子とは反対側に接合された第二のヒートシンク部と、
    を有する半導体装置であって、
    前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
    前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋ１ｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫ１ｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、
    前記第二のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ２ｘｘ、Ｋ２ｙｙ、Ｋ２ｚｚとしたときに、前記熱伝導率がＫ２ｚｚ≧Ｋ２ｙｙ＞Ｋ２ｘｘまたはＫ２ｙｙ≧Ｋ２ｚｚ＞Ｋ２ｘｘであることを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記ヒートシンク部の少なくとも表面又は裏面に金属層を有することを特徴とする半導体装置。
  12. 請求項１０または１１に記載の半導体装置において、
    前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
  13. 請求項１０乃至１２いずれかに記載の半導体装置において、
    前記半導体素子が複数であって、
    前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
  14. 請求項１０乃至１３いずれかに記載の半導体装置において、
    前記熱伝導率に異方性を有するヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
  15. 矩形の平面形状を有し発熱源となる半導体素子と、
    前記半導体素子が実装された第一のヒートシンク部と、
    前記第一のヒートシンク部の前記半導体素子とは反対側に接合された第二のヒートシンク部と、
    を有する半導体装置であって、
    前記半導体素子の長辺方向をＸ方向、短辺方向をＹ方向、厚み方向をＺ方向とし、
    前記第一のヒートシンク部の前記Ｘ、Ｙ、Ｚ方向に対して平行、または傾斜角度１０°以内の方向の熱伝導率をそれぞれＫ１ｘｘ、Ｋｌｙｙ、Ｋ１ｚｚとしたときに、前記熱伝導率がＫｌｙｙ≧Ｋ１ｘｘ＞Ｋ１ｚｚであり、
    前記第二のヒートシンク部が等方的な熱伝導率を有する材料であって、前記熱伝導率が３００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
  16. 請求項１５に記載の半導体装置において、
    前記ヒートシンク部の前記半導体素子が実装された表面側に金属層を有することを特徴とする半導体装置。
  17. 請求項１６に記載の半導体装置において、
    前記金属層と前記ヒートシンク部の界面に接合層を有することを特徴とする半導体装置。
  18. 請求項１５乃至１７いずれかに記載の半導体装置において、
    前記半導体素子が複数であって、
    前記半導体素子の長辺方向に前記半導体素子が直列に並んでいることを特徴とする半導体装置。
  19. 請求項１５乃至１８いずれかに記載の半導体装置において、
    前記熱伝導率に異方性を有する前記ヒートシンク部のＸ、Ｙ、Ｚ方向のうち少なくとも２方向の前記熱伝導率が６００Ｗ／ｍＫ以上であることを特徴とする半導体装置。
  20. 請求項１乃至１９のいずれかに記載の半導体装置であって、
    前記ヒートシンク部が炭素を少なくとも含む複合材からなることを特徴とする半導体装置。
JP2008541989A 2006-11-02 2007-10-25 半導体装置 Expired - Fee Related JP5223677B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008541989A JP5223677B2 (ja) 2006-11-02 2007-10-25 半導体装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006299670 2006-11-02
JP2006299670 2006-11-02
JP2007254832 2007-09-28
JP2007254832 2007-09-28
JP2008541989A JP5223677B2 (ja) 2006-11-02 2007-10-25 半導体装置
PCT/JP2007/001169 WO2008053586A1 (en) 2006-11-02 2007-10-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JPWO2008053586A1 JPWO2008053586A1 (ja) 2010-02-25
JP5223677B2 true JP5223677B2 (ja) 2013-06-26

Family

ID=39343940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008541989A Expired - Fee Related JP5223677B2 (ja) 2006-11-02 2007-10-25 半導体装置

Country Status (5)

Country Link
US (2) US8063484B2 (ja)
EP (1) EP2109886A4 (ja)
JP (1) JP5223677B2 (ja)
CN (2) CN101536182B (ja)
WO (1) WO2008053586A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194811B (zh) * 2010-03-05 2012-12-05 中芯国际集成电路制造(上海)有限公司 热电装置
WO2013128794A1 (ja) * 2012-03-02 2013-09-06 パナソニック株式会社 半導体発光装置
US9380733B2 (en) * 2013-02-20 2016-06-28 Mitsubishi Electric Corporation Cooling device and power module equipped with cooling device
JP5940214B2 (ja) * 2013-05-13 2016-06-29 三菱電機株式会社 半導体レーザ装置
DE102014016565B3 (de) * 2014-11-11 2015-11-12 Micronas Gmbh Schaltkreisgehäuse
JP6380037B2 (ja) * 2014-11-19 2018-08-29 株式会社デンソー 半導体装置およびそれを用いた電子部品
US9928317B2 (en) * 2015-02-02 2018-03-27 Mentor Graphics Corporation Additive design of heat sinks
CN108028240B (zh) 2015-08-17 2020-06-09 恩耐公司 具有优化的热膨胀和/或热传递系数的热扩散器
JP6391852B2 (ja) * 2015-12-17 2018-09-19 三菱電機株式会社 フェーズドアレイアンテナ
WO2018047988A1 (ko) * 2016-09-06 2018-03-15 주식회사 더굿시스템 고출력 소자용 방열판재
US10332820B2 (en) * 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
CN110495258B (zh) 2017-04-25 2022-06-14 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
US10374553B2 (en) * 2017-06-15 2019-08-06 Akash Systems, Inc. Microwave transmitter with improved information throughput
CN111108594B (zh) * 2017-09-28 2024-03-19 京瓷株式会社 电子元件搭载用基板及电子装置
JP7084134B2 (ja) * 2017-12-26 2022-06-14 京セラ株式会社 電子装置
CN117096105A (zh) 2018-01-30 2023-11-21 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
JP7182403B2 (ja) * 2018-09-03 2022-12-02 昭和電工株式会社 冷却装置
CN111739843A (zh) * 2020-06-30 2020-10-02 上海矽睿科技有限公司 一种惯性测量仪封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152146A (ja) * 2001-11-16 2003-05-23 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP2004356625A (ja) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2007059875A (ja) * 2005-07-26 2007-03-08 Kyocera Corp 放熱部材およびこれを用いた電子部品収納用パッケージおよび電子装置
JP2008091369A (ja) * 2006-09-29 2008-04-17 Nec Schott Components Corp 電子部品用パッケージ
JP2008091432A (ja) * 2006-09-29 2008-04-17 Kodenshi Corp 電子部品

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130441A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Integrated circuit device
JPH0232553A (ja) * 1988-07-22 1990-02-02 Toshiba Corp 高周波半導体素子用セラミックス基板
JPH10107190A (ja) 1996-10-01 1998-04-24 Tonen Corp 半導体パッケージ
JPH10233475A (ja) 1996-12-16 1998-09-02 Sentan Zairyo:Kk シリコンウェハーと炭素材との複合材
JP2000273196A (ja) * 1999-03-24 2000-10-03 Polymatech Co Ltd 熱伝導性樹脂基板および半導体パッケージ
US6469381B1 (en) * 2000-09-29 2002-10-22 Intel Corporation Carbon-carbon and/or metal-carbon fiber composite heat spreader
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP2002368468A (ja) * 2001-06-07 2002-12-20 Matsushita Electric Ind Co Ltd ヒートシンクとその製造方法およびそれを用いた冷却装置
US6821625B2 (en) * 2001-09-27 2004-11-23 International Business Machines Corporation Thermal spreader using thermal conduits
US6758263B2 (en) * 2001-12-13 2004-07-06 Advanced Energy Technology Inc. Heat dissipating component using high conducting inserts
JP2003204021A (ja) * 2002-01-10 2003-07-18 Sumitomo Metal Electronics Devices Inc 半導体モジュール用基板
US6946190B2 (en) * 2002-02-06 2005-09-20 Parker-Hannifin Corporation Thermal management materials
US20040118501A1 (en) * 2002-12-19 2004-06-24 Intel Corporation Heat transfer composite with anisotropic heat flow structure
US6985359B2 (en) * 2003-04-21 2006-01-10 Hewlett-Packard Development Company, L.P. Variable-wedge thermal-interface device
KR100705868B1 (ko) * 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4180980B2 (ja) * 2003-06-10 2008-11-12 本田技研工業株式会社 半導体装置
US7030483B2 (en) * 2003-06-30 2006-04-18 Intel Corporation Polymer solder hybrid interface material with improved solder filler particle size and microelectronic package application
US7004243B1 (en) * 2003-07-22 2006-02-28 Unisys Corporation Method of extending the operational period of a heat-exchanger in a chip tester
US7239016B2 (en) * 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
US20050121776A1 (en) * 2003-12-05 2005-06-09 Deppisch Carl L. Integrated solder and heat spreader fabrication
JP4809582B2 (ja) 2004-01-13 2011-11-09 東洋炭素株式会社 高熱伝導黒鉛材料及びその製造方法
WO2005117917A2 (en) * 2004-04-07 2005-12-15 Thermonix Llc Thermal management system and computer arrangement
WO2006016479A1 (ja) * 2004-08-10 2006-02-16 Neomax Materials Co., Ltd. ヒートシンク部材およびその製造方法
CN100390974C (zh) * 2004-08-20 2008-05-28 清华大学 一种大功率半导体器件用的大面积散热结构
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US7351360B2 (en) * 2004-11-12 2008-04-01 International Business Machines Corporation Self orienting micro plates of thermally conducting material as component in thermal paste or adhesive
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置
EP1878061A2 (en) * 2005-04-27 2008-01-16 Koninklijke Philips Electronics N.V. A cooling device for a light-emitting semiconductor device and a method of manufacturing such a cooling device
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
CN100352045C (zh) * 2006-03-31 2007-11-28 湖南大学 Cu－W薄膜涂层集成复合热沉
US8030760B2 (en) * 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof
JP2008294280A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152146A (ja) * 2001-11-16 2003-05-23 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP2004356625A (ja) * 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
JP2007059875A (ja) * 2005-07-26 2007-03-08 Kyocera Corp 放熱部材およびこれを用いた電子部品収納用パッケージおよび電子装置
JP2008091369A (ja) * 2006-09-29 2008-04-17 Nec Schott Components Corp 電子部品用パッケージ
JP2008091432A (ja) * 2006-09-29 2008-04-17 Kodenshi Corp 電子部品

Also Published As

Publication number Publication date
US8063484B2 (en) 2011-11-22
CN102208376B (zh) 2012-11-14
US20120012995A1 (en) 2012-01-19
US20100007013A1 (en) 2010-01-14
WO2008053586A1 (en) 2008-05-08
CN101536182A (zh) 2009-09-16
JPWO2008053586A1 (ja) 2010-02-25
CN101536182B (zh) 2011-07-06
CN102208376A (zh) 2011-10-05
EP2109886A4 (en) 2010-05-26
US8476756B2 (en) 2013-07-02
EP2109886A1 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
JP5223677B2 (ja) 半導体装置
US7759144B2 (en) Package for a semiconductor light emitting device
JP5040765B2 (ja) 半導体装置
US8987769B2 (en) High thermal performance packaging for optoelectronics devices
CN102593081B (zh) 包括散热器的半导体器件
US20070237197A1 (en) Semiconductor light emitting device
EP2378616B1 (en) High-power semiconductor laser and method for manufacturing the same
JP5965687B2 (ja) パワー半導体モジュール
CN108604768B (zh) 半导体激光器装置及其制造方法
US8796843B1 (en) RF and milimeter-wave high-power semiconductor device
US10748836B2 (en) Semiconductor laser module and method for manufacturing the same
JP2009176839A (ja) 半導体素子の放熱構造
JP5031136B2 (ja) 半導体レーザ装置
US20070200223A1 (en) Semiconductor device and semiconductor module therewith
JP2021082714A (ja) 半導体装置
JP2007305977A (ja) 半導体レーザ装置及びその製造方法
CN112447615A (zh) 半导体器件封装组件及其制造方法
WO2023136264A1 (ja) 樹脂封止型半導体装置
CN109742057B (zh) 功率器件及其基底、功率器件组件、射频模块和基站
JP2001352015A (ja) 半導体パッケージ
JP2004186322A (ja) 半導体レーザ装置
JPH09162198A (ja) 半導体装置
CN114204407A (zh) 激光器管芯的封装结构及封装方法
JP2010212520A (ja) 電子装置及びその製造方法
CN118020220A (zh) 光电子半导体器件和光电子模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees