JPH10107190A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH10107190A
JPH10107190A JP8279987A JP27998796A JPH10107190A JP H10107190 A JPH10107190 A JP H10107190A JP 8279987 A JP8279987 A JP 8279987A JP 27998796 A JP27998796 A JP 27998796A JP H10107190 A JPH10107190 A JP H10107190A
Authority
JP
Japan
Prior art keywords
carbon
plate
semiconductor package
semiconductor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8279987A
Other languages
English (en)
Inventor
Takayuki Izumi
孝幸 泉
Eiki Tsushima
栄樹 津島
Jun Takayasu
潤 高安
Noriaki Kawamura
憲明 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tonen General Sekiyu KK
Original Assignee
Tonen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tonen Corp filed Critical Tonen Corp
Priority to JP8279987A priority Critical patent/JPH10107190A/ja
Publication of JPH10107190A publication Critical patent/JPH10107190A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱板を組み込んだ半導体パッケージにおい
て、製作時、実装時あるいは使用時に、接着不良、剥が
れ、クラックなどの発生しない、安価で且つ熱抵抗が小
さく、高い信頼性を有する半導体パッケージを提供す
る。 【解決手段】 半導体が緩衝材を介して金属製放熱板と
接着されてなる構造を有する半導体パッケージにおい
て、前記緩衝材が厚さ方向の熱伝導率が１００〔Ｗ／
（ｍ・Ｋ）〕以上であり且つ広さ方向の熱膨脹係数が１
５〔１０-6／Ｋ〕以下であり、しかも広さ方向の剛性が
２０［ＧＰａ］以下である炭素材料の平板からなる、特
定的には炭素繊維が厚さ方向に配列している一方向性炭
素繊維強化複合材料の平板からなるか、又は等方性高密
度炭素材料の平板からなるものとする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
関し、詳しくはシリコン等の半導体材料からなる超ＬＳ
Ｉなどの半導体電子素子、光電子素子、パワー素子など
の高集積、高速処理用の、あるいは高出力用の半導体素
子の低熱抵抗且つ高信頼を有するパッケージに関する。
【０００２】
【従来の技術】各種半導体素子はベアチップとして実装
されることもあるが、耐久性、信頼度を向上するため
に、一般には保護材料で被覆されたパッケージとして形
成され、プリント配線基板などに実装される。パッケー
ジの役割は次のようなものである。 外界雰囲気から保護する。 実装時の取扱いを容易にする。 外部回路との電気的接続のリード部を保持する。 素子からの放熱を十分にする。
【０００３】半導体素子の種類、目的によって、上記
〜の役割から、封止方法には種々あるが、図６に示す
ように大別して４種の封止法が行われている。すなわ
ち、金属、ガラス、セラミックスを用いる気密封止（ハ
ーメチックシール）と、樹脂封止（プラスチックパッケ
ージ）である。当初は、気密封止が主流であったが、封
止コストが高いために特殊なものを除いて、出来るだけ
樹脂封止が望まれるようになってきた。樹脂封止型はパ
ッケージ化コストが安い、周波数特性がよいので高速化
が図れる、軽いなどの特徴を持つ。しかし、（１）樹脂
層を水分子などのガスがわずかに拡散透過することによ
り、気密性、耐湿性が完全とはいえない、（２）樹脂の
熱伝導率はセラミックス、ガラス、金属に比べ１〜３桁
小さいので、素子の発熱量が大きくなると放熱が十分で
ないために、素子の温度が上がり過ぎて、誤動作ないし
パッケージの破損に至るという、二つの欠点を有する。
【０００４】上記（１）の欠点に関しては、新しい樹脂
の開発と使用方法などにより、特殊な用途を除いて、耐
湿性及び気密性が問題とならないようになってきてい
る。上記（２）の問題に関しては、図７−（ｂ）、−
（ｃ）に示すような放熱板（ヒートスプレッダー）を組
み込み、これと半導体素子を接着した後に封止したもの
が、プラスチックパッケージでも用いられるようになっ
てきた。このような構造のものは、熱抵抗を十分小さく
することができ、素子の温度が上がり過ぎることがない
ようにすることができる。放熱板は、ヒートシンク又は
ヒートスラグとも呼ばれ、更に放熱性をよくするため
に、この上に放熱フィンやファンの付いたヒートシンク
を接合して、図８のような形で用いられることが多い。
図８において、１は半導体素子、２は放熱板、４はリー
ドフレーム／積層リード基板、５はリードボンディン
グ、６は外部リード（ＰＧＡ）、７は封止材、８は放熱
フィン及び９はファンを、それぞれ示す。なお、図７−
（ａ）は、放熱板の組み込みのないセラミックパッケー
ジであるが、この場合も、高速処理用などの発熱量の大
きなＬＳＩ素子になると、図９のように放熱板を組み込
んだものが必要になり、熱抵抗の小さいパッケージほど
コストが高くなることが、一般の傾向である。
【０００５】放熱板の材料は、表１に示すようなものが
用いられ、銅、アルミニウム、これらの合金のほか、銅
・タングステンの複合金属材料などが一般的である。こ
のほかに、Ｍｏ、ＡｌＮ、ＢｅＯ、ＳｉＣ、ｃ−ＢＮ、
ダイヤモンドなどが用いられることもある。
【０００６】
【表１】
【０００７】これらの放熱板の要件としては、熱伝導
率が高いこと、熱膨脹係数が半導体のそれ（約４〜６
×１０-6／Ｋ）に近いか、あるいは剛性が小さく、大き
な熱応力を与えないこと、それ自身パッケージの一部
として封止性があること、誘電率が低いこと、コス
トが十分安いことなどである。なお、放熱用の熱伝板
は、ＩＣパッケージだけでなく、半導体レーザー、マイ
クロ波素子、パワートランジスタなどの個別半導体素子
にも、素子と接着して用いられる。
【０００８】近年、半導体素子コストが安くなってき
て、パッケージングの材料、工程のコストを少しでも安
くする要求が高まっている一方、素子の集積度が高くな
り、且つ動作速度が早くなる方向に進歩しているので、
素子の発熱量も大きくなる傾向にある。従って、放熱板
を組み込んだ低い熱抵抗のプラスチックパッケージの構
造が一つの好ましい方向である。しかしながら、セラミ
ックパッケージでは一般化している銅・タングステン複
合材料にしても、ＡｌＮ、ＢｅＯ、ＳｉＣやｃ−ＢＮあ
るいはダイヤモンドなどの板状成型物にしても、それら
の熱膨脹係数が十分に低いという特徴を有するものの、
価格が非常に高いという欠点を有する。一方、銅、又は
アルミニウム、あるいはこれらの合金の板状成型物は、
上記の材料に比べると格段と低価格であり、特にプラス
チックパッケージの方式には好ましい材料であるが、熱
膨脹係数が半導体の４〜６×１０-6／Ｋに比べ１７〜２
３×１０-6／Ｋと大きく且つ剛性も大きいことが重大な
欠点である。すなわち、このために、半導体素子とこれ
らの金属製放熱板とを接着する工程、あるいはリードボ
ンディングや実装工程における加熱冷却による大きな温
度変化、あるいは使用時の温度変化で、接着界面に大き
な熱応力、熱歪が発生し、接着不良や剥がれ、クラック
などが生じやすい。また、製作時に特に大きな欠陥がな
くても、実装時あるいは使用時の熱サイクルによって、
パッケージクラックが生じたり、あるいは欠陥が成長し
て故障するなど、信頼性、耐久性に問題がある。この問
題は、素子が薄く、大面積になるほど著しい。
【０００９】
【発明が解決しようとする課題】上記の問題をできるだ
け回避するために、緩衝材として剛性の小さい高分子接
着材（ダイボンディングペースト）を用いて、素子と銅
やアルミニウムの放熱板を接着する方法が試みられてい
る。しかしながら、この場合、緩衝材として十分に作用
するためには、接着剤層が十分厚く４０〜１００μｍあ
ることが望ましいが、このように厚いと接着剤層自体の
バルク破壊を起こしやすく、信頼性が低下し、また熱抵
抗が大きくなり、本来の目的を阻害するという問題があ
る。また、接着層を４０μｍより薄くすると、半導体と
金属板の界面に働く熱応力、界面剪断応力によって剥が
れを生じたり、半導体素子にクラックを生じたりする危
険がある。
【００１０】従って、本発明の目的は、上記の問題点を
解消し、高速、高集積度、大面積、あるいは高出力の半
導体素子の安価で且つ熱抵抗が小さく、高い信頼性を有
する半導体パッケージを提供することにある。
【００１１】
【課題を解決するための手段】本発明者らは上記の問題
を検討している過程で、一方向性炭素繊維複合材料及び
特定の等方性高密度炭素材料の板状物が、厚さ方向には
非常に大きい熱伝導率を有しながら、板状物の広さ方向
の熱膨脹係数が半導体と金属の中間の大きさに制御可能
であり、しかも広さ方向の剛性を小さくしてプラスチッ
ク並の柔軽性を持たせることが可能であることを見い出
した。このことにより、半導体が上記の炭素（複合）材
料の平板を介して、金属製放熱板と接着されている構造
を有する半導体パッケージからなる本発明に到達した。
【００１２】すなわち、本発明によれば、第一に、半導
体が緩衝材を介して金属製放熱板と接着されてなる構造
を有する半導体パッケージにおいて、前記緩衝材が厚さ
方向の熱伝導率が１００〔Ｗ／（ｍ・Ｋ）〕以上であり
且つ広さ方向の熱膨脹係数が１５〔１０-6／Ｋ〕以下で
あり、しかも広さ方向の剛性が２０［ＧＰａ］以下であ
る炭素材料の平板からなることを特徴とする半導体パッ
ケージが提供される。第二に、前記緩衝材が、炭素繊維
が厚さ方向に配列している一方向性炭素繊維強化複合材
料の平板からなることを特徴とする上記第一にに記載し
た半導体パッケージが提供される。第三に、前記緩衝材
が、等方性高密度炭素材料の平板からなることを特徴と
する上記第一に記載した半導体パッケージが提供され
る。第四に、前記金属製放熱板がアルミニウム、銅、あ
るいはこれらの合金の薄板からなることを特徴とする上
記第一〜第三のいずれかに記載した半導体パッケージが
提供される。第五に、前記半導体パッケージの封止材と
して樹脂が用いられてなることを特徴とする上記第一〜
第四のいずれかに記載した半導体パッケージが提供され
る。
【００１３】
【発明の実施の形態】以下、本発明の半導体パッケージ
について、更に詳しく説明する。本発明の半導体パッケ
ージは、半導体が緩衝材を介して金属製放熱板と接着さ
れてなる構造を有する半導体パッケージにおいて、前記
緩衝材が厚さ方向の熱伝導率が１００〔Ｗ／（ｍ・
Ｋ）〕以上であり且つ広さ方向の熱膨脹係数が１５〔１
０-6／Ｋ〕以下であり、しかも広さ方向の剛性が２０
［ＧＰａ］以下である炭素材料の平板からなる、特定的
には炭素繊維が厚さ方向に配列している一方向性炭素繊
維強化複合材料の平板からなるか、又は等方性高密度炭
素材料の平板からなることを特徴とする。すなわち、本
発明の半導体パッケージの基本構造は、図１で示され
る。図１において、１は半導体素子、２は放熱板、３は
本発明の緩衝材、６は外部リード、及び７は封止材を、
それぞれ示す。
【００１４】本発明において、前記金属製放熱板の材質
としては、種々の金属材料を用いることができ、特に限
定するものではないが、銅又はアルミニウム、あるいは
これらの合金のような、低価格で入手及び加工が容易で
あり、且つ熱伝導率が大きく、十分封止性があり、構造
強度もある一般的な金属材料を用いることができ、銅・
タングステン複合材料のような高価な材質を用いなくて
もよいことが特徴である。その理由は、銅又はアルミニ
ウムのような金属は、その熱膨脹係数が大きく、剛性も
大きいけれども、この金属製放熱板と半導体との間に仲
介している特定の前記炭素（複合）材料が、熱応力の緩
衝材（クッション）となり、パッケージ製作工程及び使
用時の熱ショックあるいは熱サイクルに対し、剥がれ、
クラック等の欠陥を全く生じさせないという高い信頼性
をもたらすからである。
【００１５】更に詳しく説明すると、上記の熱応力の発
生は、０．５ｍｍ程度の厚さのシリコン等の半導体板の
小さい熱膨脹と、銅やアルミニウムのような１ｍｍ程度
の厚さの金属板の大きな熱膨脹との差によって、接着界
面の広さ方向に大きなズリ応力（剪断応力）として働く
が、その界面に仲介として、厚さ０．５〜１ｍｍ程度の
前記炭素（複合）材料が存在すると、この炭素（複合）
材料の広さ方向の熱膨脹は半導体と金属板の中間くらい
であり、且つ広さ方向の剛性が非常に小さく伸縮性であ
るために、熱変形を吸収し、従って上述の熱応力は緩和
されてしまい、金属板と炭素（複合）材料、及び炭素
（複合）材料と半導体のそれぞれの接着界面の熱応力
を、非常に小さくすることができる。
【００１６】上述の金属板と炭素複合材料との接着は、
この複合材料の母材の耐熱性が十分に高い場合（母材
が、炭素、セラミックスあるいは金属などの場合）は、
金属ロウなどによる接着もできるが、エポキシ樹脂、ポ
リイミド樹脂などをベースとした熱伝導性が比較的良
く、且つ１５０〜３００℃の耐熱性を有する高分子接着
剤による接着を用いることができる。これらの接着剤
は、市販の、いわゆる銀エポキシぺーストなどの、ダイ
ボンディングペーストの中から選ぶことができる。ま
た、半導体と炭素（複合）材料との接着は、これに限定
するものではないが、上述のものと同じダイボンディン
グペーストを用いることができる。
【００１７】上述の高分子接着剤の接着層は、本発明の
構造の場合は、二層形成されるとしても、それぞれの厚
さは５〜１０μｍ程度であれば、熱応力に十分対応で
き、接着信頼性が高くなることが特徴である。従って、
金属板と半導体を直接接着する場合の必要な接着層厚さ
４０〜１００μｍに比べ、本発明の構造における接着層
の熱抵抗は小さい。また、高価なダイボンディングペー
ストの使用量も少なくて済む。なお、介在する厚さ１ｍ
ｍ程度の炭素（複合）材料の熱抵抗は、熱伝導率１００
Ｗ／ｍＫとして、一般的なダイボンディングペーストの
厚さ１０μｍ程度に相当するので、問題とはならない。
【００１８】上述した構造を有することを特徴にした本
発明の半導体パッケージは、主としてセラミックスや金
属材料を封止剤として用いた、いわゆるセラミックパッ
ケージやメタルパッケージにも用いることができるし、
半導体素子の活性面を直接配線基板上に実装するフリッ
プチップ型のパッケージにも、放熱構造として応用可能
であるので、本発明はこれらも含むが、本発明が最も有
利に作用し、最も効果があるのは、プラスチックスを、
少なくとも一部に封止剤として用いた、いわゆるプラス
チックパッケージである。その理由は、本発明を用いれ
ば、プラスチックパッケージにおいても、放熱性を大き
くして、高集積高速処理のための素子を用いて、耐久
性、信頼性を高く保つことができ、且つ材料価格を安く
でき、パッケージ製作工程も簡略化できるからである。
また、本発明の構造では、金属製放熱板自体が、強度的
に弱い半導体とプラスチックス部分の補強保護材として
も機能するからである。
【００１９】本発明の半導体パッケージの基本構造は、
前述したように図１に示されるが、外部回路との接続リ
ード部の構造と、金属製放熱板の形状によって、多様な
方式構造のものに応用できる。いくつかの例を示してよ
り詳しく説明すると、図２は、インナーリードの接続を
リードフレーム（又は積層リード基板）４とリードボン
ディング５によりワイヤボンディングする場合であり、
アウターリードはピングリッドアレイ（ＰＧＡ）の構造
で示してあるが、ボールグリッドアレイ（ＢＧＡ）、フ
ラットパッケージ（ＦＰ）、ヂュアルインラインパッケ
ージ（ＤＩＰ）あるいはリードレスチップキャリヤ（Ｌ
ＣＣ）の構造とすることも可能である。金属放熱板２
は、図２（イ）のようにフラットなもののほか、図２
（ロ）のように緩衝材を埋め込んだものが、リードフレ
ームの構造によっては好ましい場合がある。また、図２
（ハ）のように、予め、フィン放熱部を設けた金属製放
熱板を用いることもできる。
【００２０】図３は、金属製放熱板２を、パッケージの
容器を兼ねて用いた場合である。この方式では、プラス
チックス封止の工程が、エポキシ系、あるいはシリコー
ン系の液状樹脂封止剤を、注入して硬化させるだけとい
う、シーリング法、あるいはポッティング法が適用でき
るので、一般的なトランスファーモールデイング法に比
べ簡略であり、且つ信頼性が高くなる。図３において、
４’はリードフレーム（テープ）、６’は外部リード
（ＢＧＡ）を示す。図３（イ）はリードボンディングに
ポリイミドや、ポリエステルなどをベースにした柔軟な
テープに配線及び半田バンプを印刷したものを、素子の
リード端子にボンディングした、テープボンディングＢ
ＧＡである。図３（ロ）は、インナーリードボンディン
グを、樹脂注入用の孔を開けたガラスエポキシプリント
基板にリードボンディングした例である。
【００２１】図４はプリント基板１０に本発明の構造物
を、直接実装する例を示した。図５は、ガラスエポキシ
プリント基板に、本発明の構造シリコン材料の配線プリ
ント基板、あるいはシリコン半導体素子を含むシリコン
配線プリント基板を埋込み、この上に複数の本発明の構
造の、又は通常の半導体素子を、フリップチップ方式で
ボンディングしたマルチチップモヂュールの例である。
（図中、８は放熱フィンを示す。）このようにすると、
個々の集積度の高い素子を、複数集合して、直接プリン
ト基板に実装することができ、実装密度が極めて高く、
且つ放熱性に優れ、且つ信頼性の高いパッケージングと
実装が、同時に達成される。
【００２２】本発明においては、緩衝材として、厚さ方
向の熱伝導率が１００〔Ｗ／（ｍ・Ｋ）〕以上であり且
つ広さ方向の熱膨脹係数が１５〔１０-6／Ｋ〕以下であ
り、しかも広さ方向の剛性が２０［ＧＰａ］以下である
炭素材料の平板が用いられる。該炭素材料は、厚さ方向
の熱伝導率が１００〔Ｗ／（ｍ・Ｋ）〕以上であって、
銀、銅、アルミ等の金属と同様に大きく、且つ広さ方向
の熱膨脹係数が５〜１５〔１０-6／Ｋ〕であるため、半
導体（熱膨脹係数約４〜６×１０-6／Ｋ）の値に近い
か、又は半導体と銅、アルミニウム等の金属（熱膨脹係
数１７〜２３×１０-6／Ｋ）との中間位の値であり、し
かも広さ方向の剛性が５〜２０［ＧＰａ］と非常に小さ
く伸縮性であることから、シリコン等の半導体板の小さ
い熱膨脹と、銅やアルミニウムの金属板の大きな熱膨脹
との差によって、その広さ方向に大きなズリ変形が発生
しても、その界面に上記炭素材が存在すると、熱変形を
吸収し、熱応力が緩和される。すなわち、半導体パッケ
ージ製作工程及び使用時の熱ショック、熱サイクルに対
し、剥がれ、クラック等の欠陥を生じさせないものとな
る。
【００２３】本発明の緩衝材として、特に好ましい具体
例としては、炭素繊維が厚さ方向に配列している一方向
性炭素繊維強化複合材料の平板が挙げられる。この炭素
繊維が厚さ方向に配列している一方向性複合材料の平板
は、炭素繊維の長さ方向の熱伝導率が十分に大きいもの
を用いることによって、その平板の厚さ方向の熱伝導率
は、銀、銅、アルミニウム等の金属よりも大きくするこ
とができる。例えば、液晶ピッチを原料にしたピッチ系
炭素繊維で約３，０００℃迄熱処理したものでは、長さ
方向の熱伝導率は、１，０００Ｗ／（ｍ・Ｋ）以上のも
のがあり、そのような炭素繊維を用いて繊維容積含有率
５０％の一方向性複合材料を形成すると、母材の種類に
かかわらず、炭素繊維の配列方向の熱伝導率は、５００
Ｗ／（ｍ・Ｋ）以上のものが得られる。
【００２４】この複合材料の母材としては、炭素、シリ
コンカーバイド等のセラミックス、金属シリコン、ガラ
ス、樹脂など種々のものが用いられるが、薄い板に切削
加工する迄の成形コストなどの面を考慮すると、次に述
べるような炭素母材が好ましい。すなわち、本発明の緩
衝材を構成する一方向性複合材料の平板は、補強繊維が
炭素繊維であって、母材が炭素を主成分とする炭素繊維
強化炭素複合材料（炭素／炭素複合材料）が好適であ
る。一方向性炭素／炭素複合材料の中でも、特に特開平
８−１５７２７３号で提供されるもの、あるいは特開平
３−２４７５６３号公報や特開平５−５１２５７号の製
造方法により製造されるものなどを用いることが好まし
い。
【００２５】上述の一方向性炭素／炭素複合材料は、一
方向に配列した炭素繊維の束に、固体のピッチあるいは
コークスなどの微粉体を分散したフェノール樹脂などの
熱硬化性樹脂の溶液（溶媒としてフルフリルアルコール
などを用いる）を含浸した後、溶媒を乾燥除去しつつ、
炭素母材前駆体が含浸され、且つ一方向に繊維が配列し
ているシート状物（プリプレグ）を形成し、これを一方
向に多数枚積層して、加圧下に加熱して熱硬化性樹脂部
分を硬化させて、その後不活性雰囲気中で高温焼成し
て、フェノール樹脂とピッチあるいはコークスの微粉体
を炭素化するという方法によって製造されるものであ
る。この方法によれば、再含浸、再焼成のような緻密化
処理なしで、一回の焼成炭化処理にて、必要十分に緻密
な母材組織が得られることが特徴である。また、その
後、熱伝導率を大きくするために、黒鉛化処理を加える
ことができる。
【００２６】上述の方法で得られた炭素／炭素複合材料
は、その所定の大きさのブロックを繊維の配列方向に対
して直角方向に、ワイヤーソーあるいは回転ダイヤモン
ドソーなどで、厚さ１ｍｍのような薄板を精度良く切出
すことができるので、特に好ましい。また、上述の炭素
／炭素複合材料は、その母材中に直径が１〜１０μｍの
ような微細な気孔を有し、その大部分が表面に連通した
開気孔となっているように作ることができるので、この
表面に金属製放熱板及び半導体素子を接着する際に、接
着剤の液体がこの気孔に浸入し、薄い接着層を形成し且
つ強く接着されるので、特に好ましい材料である。更
に、上述の炭素／炭素複合材料は、繊維の配列方向と直
角方向の剛性が５〜１０ＧＰａと低いため、この方向の
伸縮性があり、金属あるいは半導体やセラミックスなど
の熱膨脹係数の異なる材料とこの方向で接着した場合、
熱応力緩和作用が発現される。
【００２７】このような複合材料の平板は、炭素繊維の
配列と直角方向の面で半導体やセラミックスあるいは金
属と接着しても、−４０〜３５０℃のような温度範囲
で、熱応力の発生が小さい。その理由は、このような複
合材料の炭素繊維の断面方向の熱膨脹係数が５〜１０×
１０-6／Ｋと、シリコンなどの半導体やセラミックスの
それと金属の中間の値であり、且つ炭素繊維の配列の直
角方向の剛性が５〜１０ＧＰａと小さいことによる。
【００２８】このような複合材料の平板は、熱伝導率、
接着時の熱応力の観点からすれば、それ自体、半導体パ
ッケージ用の放熱板として優れているが、十分な強度を
有し、反りのない平面性の良い表面を有し、また十分な
気密性、封止性を有するようにするために、上述した複
合材料の薄板の片面に金属製放熱板を被覆接着し、もう
一方の片面に半導体を接着することが、本発明の特徴で
ある。
【００２９】また、本発明の緩衝材として、別の具体例
としては、前記物性を有する等方性高密度炭素材料の平
板が挙げられる。該炭素材料は、種々の製法で製せら
れ、多くの市販のものから上記の物性を有するものを選
ぶことができる。これらは一般に、焼結性を有する黒鉛
前駆体の微粒子、例えば、生コークス粉、メソカーボン
マイクロビーズ等を加圧成形しつつ、１０００℃〜２０
００℃の温度で焼成するか、あるいは黒鉛微粒子やカー
ボンウイスカー粉体をピッチや樹脂の炭素前駆体からな
るバインダーと混合して加圧成形焼成することによって
製せられる。
【００３０】本発明の構造の半導体パッケージを組み立
て製造する方法は、多様な方法を採り得るので、特に限
定するものではないが、次のような方法が好んで用いら
れる。 （イ）まず、金属製放熱板と炭素(繊維複合)材料の板と
を接着したものを調製しておき、その上に半導体素子を
接着して、その後リードフレームを接合して封止する。 （ロ）半導体素子と炭素(繊維複合)材料の板とを先に接
着しておき、このチップを金属製放熱板の上に接着し、
その後リードフレームを接合し封止する。 （ハ）炭素(繊維複合)材料の板の両面に、予め所定厚さ
のダイボンディングペーストを塗布したものを作製して
おいて、これを金属製放熱板と半導体素子の間に置い
て、加熱下で押し圧を加え、同時にこの３枚の板を接着
し、その後リードフレームを接合し封止する。
【００３１】上記（イ）の場合の金属製放熱板と炭素
(繊維複合)材料との接着は、ダイボンディングペースト
のような、高分子接着剤のほか、金属ロウによる接着が
用いられる。（ロ）の場合は、半導体ウエハーの裏面に
炭素(繊維複合)材料の板を接着したものを予め製作し、
その後、これを素子単位にダイシングしたものを用いる
ことができる。上述のいずれの場合も、炭素(繊維複合)
材料の板は、そのまま用いてもよいが、この表面に銅、
ニッケル、金などの薄層、あるいは、これらの複合多層
の金属層を、メッキ又はスパッタリング、蒸着、熔射な
どで付けて用いることができる。
【００３２】
【実施例】以下、実施例により本発明を更に詳細に説明
するが、本発明の技術的範囲がこれらにより限定される
ものではない。
【００３３】実施例１ 厚さ３ｍｍの３２×３２ｍｍ正方形の銅板の中央に、直
径１５．６ｍｍ、深さ１ｍｍの円筒形の窪みを設け、こ
の窪みの底面に、ニッケル系の金属ロウペーストを約２
０μｍ塗布し、溶剤を乾燥させて、この上に厚さ１ｍ
ｍ、１１×１１ｍｍ正方形の炭素繊維強化炭素複合材料
の板を乗せ、ベルトコンベア連続水素炉にて９００℃で
数分間加熱し、銅板と炭素繊維強化炭素複合材料の板と
を接着した。この炭素繊維強化炭素複合材料の板は、前
述の詳細説明の中で説明した方法で製造した、一方向性
炭素・炭素複合材料（以下ＵＤ−Ｃ／Ｃと記すことがあ
る）であり、そのブロックを、繊維の配列方向と直角に
厚さ１ｍｍで、ワイヤーでスライシングしたものを、正
方形に切り出したものである。この板は、炭素繊維が厚
さ方向に配列しており、その繊維容積含有率は約５５
％、母材部分は、微細孔を含む炭素の焼結体であり、こ
のＵＤ−Ｃ／Ｃの板の特性は前記表１に示すものであっ
た。次に、上述で得られた銅板とＵＤ−Ｃ／Ｃの板の接
着物の、ＵＤ−Ｃ／Ｃの面に、銀／エポキシ系のダイボ
ンディングペーストを約２０μｍ厚さに塗布し、この上
に厚さ０．５ｍｍ、１１×１１ｍｍ正方形のシリコン単
結晶板を乗せ、荷重を加えつつ１７０℃で６０分間、接
着硬化処理した。
【００３４】上述の接着成型物を１５個作成し、そのう
ちの１０個を、順次、２５０、３００、３５０℃に温度
制御した炉の中に投入し、１分間保持して取り出し急冷
した。その結果、３５０℃の熱ショックに対してもすべ
て接着剥がれ、シリコン板のクラックや反りなどの欠陥
は見られなかった。次に、これらのサンプルを、熱サイ
クル試験機中で、−５５〜１２５℃の１００サイクルテ
ストを行なったが、全く異常は認められなかった。次
に、このサンプルを、熱テスト前のサンプルとともに、
接着部分をダイシングソーで切り出し、接着層の顕微鏡
観察とレーザーフラッシュ法による熱伝導率の測定を行
った。熱テスト前後での、接着層の変化及び熱伝導率の
変化は、ほとんど見られず、耐熱性が十分であることが
判定された。また、接着面側のシリコン板表面から銅板
の裏側放熱面までの、１ｃｍ2当たりの熱抵抗は、０．
３℃／Ｗ以下と推定された。
【００３５】実施例２ 実施例１と同じ厚さ１ｍｍ、１１×１１ｍｍ正方形のＵ
Ｄ−Ｃ／Ｃの板の表裏面に、銀／エポキシ系のダイボン
ディングペーストを約２０μｍ厚さに塗布したものを、
１ｍｍ厚さ、３２×３２ｍｍ正方形のアルミニウム板の
中央に置き、その上（ＵＤ−Ｃ／Ｃの板の面）に０．５
ｍｍ厚さ、１１×１１ｍｍ正方形のシリコーン単結晶を
重ね、その上から荷重を加えつつ、１７０℃で６０分
間、接着硬化処理した。
【００３６】上述のサンプルを１５個作成し、実施例１
と同様にして熱ショック、熱サイクルテスト、接着層顕
微鏡観察、熱伝導率測定を行った。その結果、３５０℃
の熱ショック及び熱サイクルテスト、接着層観察いずれ
においても、全く欠陥異常は認められなかった。また、
接着面側のシリコン板表面からアルミニウム板の裏側放
熱面までの、１ｃｍ2当たりの熱抵抗は、０．３℃／Ｗ
以下と推定された。
【００３７】実施例３ ＵＤ−Ｃ／Ｃの板の表裏面のダイボンディングペースト
の塗布厚さを、約５μｍとしたこと以外は、実施例２と
同様にしてサンプル作成と評価を行った。熱テスト結果
はすべて異常なく、また接着面側のシリコン板表面から
アルミニウム板の裏側放熱面までの、１ｃｍ2当たりの
熱抵抗は、０．１℃／Ｗ以下と推定された。
【００３８】実施例４ 厚さ１ｍｍ、１１×１１ｍｍ正方形に加工した等方性黒
鉛の板の表裏面に、銀／エポキシ系ダイボンディングペ
ーストを約２０μｍの厚さに塗布したものを、１ｍｍ厚
さ、３２×３２ｍｍ正方形のアルミニウム板の中央に置
き、その上（等方性黒鉛の面）に０．５ｍｍ、厚さ１１
×１１ｍｍ正方形のシリコン単結晶板を重ね、その上か
ら荷重を加えつつ、１７０℃で６０分間、接着硬化処理
した。この等方性黒鉛の板の熱伝導率は約１３０Ｗ／ｍ
・Ｋであり、熱膨脹係数は４．８×１０-6／Ｋ、弾性率
は約１２ＧＰａであった。
【００３９】上述のサンプルを１５個作成し、実施例１
と同様にして熱ショック、熱サイクルテスト、接着層顕
微鏡観察、熱伝導率測定を行った。その結果、３５０℃
の熱ショック及び熱サイクルテスト、接着層観察におい
ても、全く欠陥異常は認められなかった。また、接着面
側のシリコン板表面からアルミニウム板の裏側放熱面ま
での、１ｃｍ2当たりの熱抵抗は、０．５℃／Ｗ以下と
推定された。
【００４０】比較例１ 実施例１と同じ、中央に窪みを設けた銅板の窪みの底面
に、実施例１と同じダイボンディングペーストを厚さ約
２０μｍ塗布し、この上に厚さ０．５ｍｍ、１１×１１
ｍｍ正方形のシリコン単結晶板を置き、荷重をかけつ
つ、１７０℃、６０分間接着熱処理をした。この銅板と
シリコン板との接着成型物を、１５枚作成し、そのうち
１０枚を熱ショックテストしたところ、２５０℃の熱シ
ョックで、４枚に端部の接着剥がれが見られ、３００℃
ではすべて接着剥がれが生じた。
【００４１】比較例２ 実施例２と同じアルミニウム板の中央に、ダイボンディ
ングペーストを約２０μｍの厚さで塗布し、その上に、
厚さ０．５ｍｍ、１１×１１ｍｍ正方形のシリコン単結
晶板を置き、荷重をかけつつ、１７０℃、６０分間、接
着硬化処理をした。このサンプルの１０枚を熱ショック
テストしたところ、２５０℃で、６枚に接着剥がれが見
られた。
【００４２】比較例３ ダイボンディングペーストの塗布厚さを約５μｍとした
こと以外は、比較例２と同様にしてサンプルを作成し
た。このサンプルの１０枚を熱ショックテストしたとこ
ろ、２５０℃で、３枚に接着剥がれが見られた。
【００４３】
【発明の効果】本発明の半導体パッケージは、半導体が
緩衝材を介して金属製放熱板と接着されてなる構造を有
する半導体パッケージにおいて、前記緩衝材が厚さ方向
の熱伝導率が１００〔Ｗ／（ｍ・Ｋ）〕以上であり且つ
広さ方向の熱膨脹係数が１５〔１０-6／Ｋ〕以下であ
り、しかも広さ方向の剛性が２０［ＧＰａ］以下である
炭素材料の平板からなる、特定的には炭素繊維が厚さ方
向に配列している一方向性炭素繊維強化複合材料の平板
からなるか、又は等方性高密度炭素材料の平板からなる
ものとしたことから、これらの平板が厚さ方向には非常
に大きい熱伝導率を有しながら、平板の広さ方向の熱膨
脹係数を半導体と金属の中間の大きさに制御することが
でき、しかも平板の広さ方向の剛性を小さくしてプラス
チック並の柔軟性を持たせることが可能であるため、半
導体と金属製放熱板の界面に働く熱応力を小さくし、製
作時、実装時あるいは使用時に接着不良、剥がれ、クラ
ックなどが発生しない。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの基本構造を示す概
略図である。
【図２】平板放熱板を用いた本発明の半導体パッケージ
例を示す概略図である。
【図３】容器型放熱板を用いた本発明の半導体パッケー
ジ例を示す概略図である。
【図４】本発明の半導体パッケージをプリント基板に直
接実装した例を示す概略図である。
【図５】本発明の半導体パッケージをプリント基板にフ
リップチップ方式で実装したマルチチップモジュールの
例を示す概略図である。
【図６】半導体素子の封止方法を示す説明図である。
【図７】ＰＣ向けマイクロプロセサ・パッケージの構造
を示し、（ａ）はヒート・スプレッダを付けないセラミ
ック・パッケージ、（ｂ）はワイヤー・ボンディングを
使ったプラスチック・パッケージ、（ｃ）はフリップチ
ップ接続を使ったプラスチックパッケージのそれぞれの
概略図である。
【図８】フィン放熱器及びファンを取り付けた半導体パ
ッケージ例を示す概略図である。
【図９】ＰＧＡにヒート・スプレッダとヒート・スラグ
を付けたときのコストと熱抵抗の相対的イメージを示す
図である。
【符号の説明】
１ 半導体素子 ２ 放熱板 ３ 緩衝材 ４ リードフレーム／積層リード基板 ４’ リードフレーム（テープ） ５ リードボンディング ６ 外部リード（ＰＧＡ） ６’ 外部リード（ＢＧＡ） ７ 封止材 ８ 放熱フィン ９ ファン １０ プリント配線基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高安 潤 埼玉県入間郡大井町西鶴ケ岡１丁目３番１ 号 東燃株式会社総合研究所内 (72)発明者 川村 憲明 埼玉県入間郡大井町西鶴ケ岡１丁目３番１ 号 東燃株式会社総合研究所内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体が緩衝材を介して金属製放熱板と
    接着されてなる構造を有する半導体パッケージにおい
    て、前記緩衝材が厚さ方向の熱伝導率が１００〔Ｗ／
    （ｍ・Ｋ）〕以上であり且つ広さ方向の熱膨脹係数が１
    ５〔１０-6／Ｋ〕以下であり、しかも広さ方向の剛性が
    ２０［ＧＰａ］以下である炭素材料の平板からなること
    を特徴とする半導体パッケージ。
  2. 【請求項２】 前記緩衝材が、炭素繊維が厚さ方向に配
    列している一方向性炭素繊維強化複合材料の平板からな
    ることを特徴とする請求項１に記載の半導体パッケー
    ジ。
  3. 【請求項３】 前記緩衝材が、等方性高密度炭素材料の
    平板からなることを特徴とする請求項１に記載の半導体
    パッケージ。
  4. 【請求項４】 前記金属製放熱板がアルミニウム、銅、
    あるいはこれらの合金の薄板からなることを特徴とする
    請求項１〜３のいずれかに記載の半導体パッケージ。
  5. 【請求項５】 前記半導体パッケージの封止材として樹
    脂が用いられてなることを特徴とする請求項１〜４のい
    ずれかに記載の半導体パッケージ。
JP8279987A 1996-10-01 1996-10-01 半導体パッケージ Pending JPH10107190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8279987A JPH10107190A (ja) 1996-10-01 1996-10-01 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8279987A JPH10107190A (ja) 1996-10-01 1996-10-01 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH10107190A true JPH10107190A (ja) 1998-04-24

Family

ID=17618733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8279987A Pending JPH10107190A (ja) 1996-10-01 1996-10-01 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH10107190A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005095944A (ja) * 2003-09-25 2005-04-14 Sentan Zairyo:Kk 金属基板−炭素基金属複合材料構造体および該構造体の製造方法。
DE10013189B4 (de) * 1999-03-24 2006-01-12 Mitsubishi Materials Corp. Substrat für ein Leistungsmodul
JP2006086391A (ja) * 2004-09-17 2006-03-30 Nec Schott Components Corp Ｌｅｄパッケージ
JP2006196885A (ja) * 2005-01-14 2006-07-27 Internatl Business Mach Corp <Ibm> 半導体モジュールにおける熱放散のための方法および装置
US7202558B2 (en) 2001-04-26 2007-04-10 Fuji Photo Film Co., Ltd. Packages base which allows mounting of a semiconductor element and electrode-wiring terminals on a mounting surface
KR100764461B1 (ko) * 2006-03-27 2007-10-05 삼성전기주식회사 버퍼층을 갖는 반도체 패키지
KR100783458B1 (ko) 2005-06-30 2007-12-07 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US7308009B2 (en) 2004-03-02 2007-12-11 Sharp Kabushiki Kaisha Semiconductor laser and apparatus
WO2008053586A1 (en) 2006-11-02 2008-05-08 Nec Corporation Semiconductor device
US20140002998A1 (en) * 2012-06-28 2014-01-02 Intel Corporation High heat capacity electronic components and methods for fabricating
US20140043769A1 (en) * 2012-08-13 2014-02-13 Asustek Computer Inc. Thermal buffering element
US9390999B2 (en) 2005-03-23 2016-07-12 Noriaki Kawamura Metal substrate/metal impregnated carbon composite material structure and method for manufacturing said structure
WO2020090354A1 (ja) * 2018-10-29 2020-05-07 株式会社ヨコオ 検出装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10013189B4 (de) * 1999-03-24 2006-01-12 Mitsubishi Materials Corp. Substrat für ein Leistungsmodul
US7202558B2 (en) 2001-04-26 2007-04-10 Fuji Photo Film Co., Ltd. Packages base which allows mounting of a semiconductor element and electrode-wiring terminals on a mounting surface
JP2005095944A (ja) * 2003-09-25 2005-04-14 Sentan Zairyo:Kk 金属基板−炭素基金属複合材料構造体および該構造体の製造方法。
US7308009B2 (en) 2004-03-02 2007-12-11 Sharp Kabushiki Kaisha Semiconductor laser and apparatus
JP2006086391A (ja) * 2004-09-17 2006-03-30 Nec Schott Components Corp Ｌｅｄパッケージ
JP2006196885A (ja) * 2005-01-14 2006-07-27 Internatl Business Mach Corp <Ibm> 半導体モジュールにおける熱放散のための方法および装置
US9390999B2 (en) 2005-03-23 2016-07-12 Noriaki Kawamura Metal substrate/metal impregnated carbon composite material structure and method for manufacturing said structure
KR100783458B1 (ko) 2005-06-30 2007-12-07 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR100764461B1 (ko) * 2006-03-27 2007-10-05 삼성전기주식회사 버퍼층을 갖는 반도체 패키지
WO2008053586A1 (en) 2006-11-02 2008-05-08 Nec Corporation Semiconductor device
US8476756B2 (en) 2006-11-02 2013-07-02 Nec Corporation Semiconductor device and heat sink with 3-dimensional thermal conductivity
US8063484B2 (en) 2006-11-02 2011-11-22 Nec Corporation Semiconductor device and heat sink with 3-dimensional thermal conductivity
US20140002998A1 (en) * 2012-06-28 2014-01-02 Intel Corporation High heat capacity electronic components and methods for fabricating
US9226428B2 (en) * 2012-06-28 2015-12-29 Intel Corporation High heat capacity electronic components and methods for fabricating
US20140043769A1 (en) * 2012-08-13 2014-02-13 Asustek Computer Inc. Thermal buffering element
US9210832B2 (en) * 2012-08-13 2015-12-08 Asustek Computer Inc. Thermal buffering element
WO2020090354A1 (ja) * 2018-10-29 2020-05-07 株式会社ヨコオ 検出装置
JPWO2020090354A1 (ja) * 2018-10-29 2021-09-24 株式会社ヨコオ 検出装置

Similar Documents

Publication Publication Date Title
US7067903B2 (en) Heat spreader and semiconductor device and package using the same
US5785799A (en) Apparatus for attaching heat sinks directly to chip carrier modules using flexible epoxy
US6410988B1 (en) Thermally enhanced and mechanically balanced flip chip package and method of forming
US6285075B1 (en) Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly
US4827082A (en) Ceramic package
JP2914242B2 (ja) マルチチップモジュール及びその製造方法
US6144108A (en) Semiconductor device and method of fabricating the same
JPS6327860B2 (ja)
JPH10107190A (ja) 半導体パッケージ
JPH11150135A (ja) 熱伝導性が良好な導電性ペースト及び電子部品
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
TW200423337A (en) Chip package structure
JPH088354A (ja) 半導体装置およびその製法
JPH09298260A (ja) 放熱板
Nakako et al. Copper sintering pastes for die bonding
JP2002231850A (ja) 半導体素子収納用配線基板
JP2002184942A (ja) 実装基板
JPH10284643A (ja) 半導体装置用基板
JP2003124431A (ja) ウェーハ状シート、チップ状電子部品、およびそれらの製造方法
US20050139974A1 (en) Chip package structure
JP2000183253A (ja) 半導体素子収納用パッケージ
Chen et al. Study on thermal conductive adhesives for high-power LEDs packaging
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
JPH07335792A (ja) 半導体素子搭載用パッケージ
JPH08255851A (ja) 半導体用パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405