JPH08255851A - 半導体用パッケージ - Google Patents
半導体用パッケージInfo
- Publication number
- JPH08255851A JPH08255851A JP7058637A JP5863795A JPH08255851A JP H08255851 A JPH08255851 A JP H08255851A JP 7058637 A JP7058637 A JP 7058637A JP 5863795 A JP5863795 A JP 5863795A JP H08255851 A JPH08255851 A JP H08255851A
- Authority
- JP
- Japan
- Prior art keywords
- package
- protrusion
- resin
- ceramic
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 入出力端子として突起接続体（バンプ）を有
するセラミックス製パッケージの接続部信頼性を向上さ
せると共に、ソケット等に実装する際に確実に電気的接
続をとることを可能にした半導体用パッケージを提供す
る。 【構成】 内部配線層１２を有するセラミックス製パッ
ケージ本体１１と、内部配線層１２と電気的に接続され
ると共に、セラミックス製パッケージ１１本体の一主面
上に形成された突起接続体１７とを有する半導体用パッ
ケージ１８である。突起接続体１７は、ヤング率が1000
0MPa以下の樹脂からなる突起体１９と、突起体１７の表
面に形成された金属コーティング層２０とを有すると共
に、セラミックス製パッケージ本体１１の一主面に半田
接続されている。
するセラミックス製パッケージの接続部信頼性を向上さ
せると共に、ソケット等に実装する際に確実に電気的接
続をとることを可能にした半導体用パッケージを提供す
る。 【構成】 内部配線層１２を有するセラミックス製パッ
ケージ本体１１と、内部配線層１２と電気的に接続され
ると共に、セラミックス製パッケージ１１本体の一主面
上に形成された突起接続体１７とを有する半導体用パッ
ケージ１８である。突起接続体１７は、ヤング率が1000
0MPa以下の樹脂からなる突起体１９と、突起体１７の表
面に形成された金属コーティング層２０とを有すると共
に、セラミックス製パッケージ本体１１の一主面に半田
接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、入出力端子として突起
接続体（バンプ）を有する半導体用パッケージに関す
る。
接続体（バンプ）を有する半導体用パッケージに関す
る。
【０００２】
【従来の技術】ＬＳＩ等の半導体チップが実装されるセ
ラミックス、樹脂、金属等からなる各種のパッケージ
は、ＬＳＩの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化の傾向
にある。また、これらの半導体の用途も、ワークステー
ション、パーソナルコンピュータ、ミニコンピュータ、
大型コンピュータ等の産業用から、携帯用機器、プリン
タ、コピー、カメラ、テレビ、ビデオ等の電子機器まで
多くの範囲に広がり、半導体の性能自体も向上してい
る。
ラミックス、樹脂、金属等からなる各種のパッケージ
は、ＬＳＩの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化の傾向
にある。また、これらの半導体の用途も、ワークステー
ション、パーソナルコンピュータ、ミニコンピュータ、
大型コンピュータ等の産業用から、携帯用機器、プリン
タ、コピー、カメラ、テレビ、ビデオ等の電子機器まで
多くの範囲に広がり、半導体の性能自体も向上してい
る。
【０００３】高性能、高集積なＬＳＩを搭載するパッケ
ージには、ＬＳＩと多端子・狭ピッチで接続ができるこ
と、配線密度が高いこと、放熱性がよいこと、高速の信
号を扱うことができること、パッケージの端子自体を多
端子・狭ピッチ化できること、等が求められている。さ
らに、これらの条件を満足する高性能なパッケージを、
簡単な工程でかつ高信頼性の下で安価に作製する技術が
必要になっている。
ージには、ＬＳＩと多端子・狭ピッチで接続ができるこ
と、配線密度が高いこと、放熱性がよいこと、高速の信
号を扱うことができること、パッケージの端子自体を多
端子・狭ピッチ化できること、等が求められている。さ
らに、これらの条件を満足する高性能なパッケージを、
簡単な工程でかつ高信頼性の下で安価に作製する技術が
必要になっている。
【０００４】上述したようなパッケージの多端子・狭ピ
ッチ化を満足させるために、パッケージ構造は従来のピ
ン挿入型からＱＦＰ(Quad Flat Package) 等の表面実装
型に移行している。表面実装型の中で特に端子数が多く
高速なものとしては、多層配線を使用したＳＭ−ＰＧＡ
（Surface Mount type-Pin Grid Array)パッケージや、
狭ピッチＱＦＰパッケージ等が知られている。しかしな
がら、これらのピンやリードを使用した表面実装型パッ
ケージでは、パッケージ本体にピンやリードを接合して
いるため、さらに狭ピッチ化することが困難であった。
例えば、ＰＧＡパッケージでは1.27mmピッチ、ＱＦＰで
は 0.3mmピッチより狭ピッチ化するためにはプロセス上
問題が多い。
ッチ化を満足させるために、パッケージ構造は従来のピ
ン挿入型からＱＦＰ(Quad Flat Package) 等の表面実装
型に移行している。表面実装型の中で特に端子数が多く
高速なものとしては、多層配線を使用したＳＭ−ＰＧＡ
（Surface Mount type-Pin Grid Array)パッケージや、
狭ピッチＱＦＰパッケージ等が知られている。しかしな
がら、これらのピンやリードを使用した表面実装型パッ
ケージでは、パッケージ本体にピンやリードを接合して
いるため、さらに狭ピッチ化することが困難であった。
例えば、ＰＧＡパッケージでは1.27mmピッチ、ＱＦＰで
は 0.3mmピッチより狭ピッチ化するためにはプロセス上
問題が多い。
【０００５】また、ＰＧＡやＱＦＰ等のピンやリードを
有するパッケージでは、高速信号を扱おうとすると、ピ
ンやリード部分でのインダクタンスの効果が大きくな
り、高周波特性での信号の反射、インダクタンス成分に
よる信号の遅延増加等が起こるという問題があった。パ
ッケージ本体の多層配線構造を高速対応させるために、
特性インピーダンスを制御したり、電源やグラウンド面
を設けてインダクタンスを低減しても、上記したような
ピンやリード部分での特性劣化が大きく、高速信号への
対応が困難であった。
有するパッケージでは、高速信号を扱おうとすると、ピ
ンやリード部分でのインダクタンスの効果が大きくな
り、高周波特性での信号の反射、インダクタンス成分に
よる信号の遅延増加等が起こるという問題があった。パ
ッケージ本体の多層配線構造を高速対応させるために、
特性インピーダンスを制御したり、電源やグラウンド面
を設けてインダクタンスを低減しても、上記したような
ピンやリード部分での特性劣化が大きく、高速信号への
対応が困難であった。
【０００６】ＢＧＡ（Ball Grid Array)パッケージは、
上述したような問題を解決すべく提案されたもので、当
初はスーパーコンピュータや大型コンピュータ等の用途
に使用され、最近ではパーソナルコンピュータや携帯機
器等の民生品へと使用用途が広がってきている。ＢＧＡ
はパッケージの入出力端子として半田からなる突起接続
体（バンプ）を用いたパッケージ構造であり、上述した
ようなピンやリードに起因するインダクタンスによる高
速信号の反射や遅延等の問題を改善することを可能にし
たものである。
上述したような問題を解決すべく提案されたもので、当
初はスーパーコンピュータや大型コンピュータ等の用途
に使用され、最近ではパーソナルコンピュータや携帯機
器等の民生品へと使用用途が広がってきている。ＢＧＡ
はパッケージの入出力端子として半田からなる突起接続
体（バンプ）を用いたパッケージ構造であり、上述した
ようなピンやリードに起因するインダクタンスによる高
速信号の反射や遅延等の問題を改善することを可能にし
たものである。
【０００７】また、バンプによる接続距離の短縮に加え
て、バンプ形成により狭ピッチ・多端子化が容易とな
り、ＢＧＡは今後のＬＳＩパッケージとして有望視され
ている。さらに、このバンプ形成による狭ピッチ・多端
子化は、パッケージサイズそのものを縮小化し、プリン
ト基板等への実装密度の向上、配線の寄生容量、インダ
クタンス、抵抗等の低減による電気特性の向上、パッケ
ージの小型化による高周波特性の改善等が期待できる。
また、実装も1.27mmピッチＳＭ−ＰＧＡや 0.3mmピッチ
ＱＦＰ等と比較して容易である。上記バンプの形成材料
としては、一般にPb -Sn系の共晶半田が使用されてい
る。
て、バンプ形成により狭ピッチ・多端子化が容易とな
り、ＢＧＡは今後のＬＳＩパッケージとして有望視され
ている。さらに、このバンプ形成による狭ピッチ・多端
子化は、パッケージサイズそのものを縮小化し、プリン
ト基板等への実装密度の向上、配線の寄生容量、インダ
クタンス、抵抗等の低減による電気特性の向上、パッケ
ージの小型化による高周波特性の改善等が期待できる。
また、実装も1.27mmピッチＳＭ−ＰＧＡや 0.3mmピッチ
ＱＦＰ等と比較して容易である。上記バンプの形成材料
としては、一般にPb -Sn系の共晶半田が使用されてい
る。
【０００８】一方、ＬＳＩの高速化に伴って消費電力が
上昇し、発熱量は年々増加する傾向にあることから、パ
ッケージの放熱面からは放熱性に優れる構造や材料が必
要となっている。高放熱性パッケージとしては、セラミ
ックスパッケージ、金属をパッケージ本体とするもの、
プリント基板、樹脂等からなるパッケージに放熱用のヒ
ートシンクを取り付けたもの等が使用されているが、セ
ラミックスパッケージを使用する場合が多い。セラミッ
クスパッケージの中でも、窒化アルミニウム(AlN) 等の
高熱伝導性材料を使用したものは、特にパッケージの熱
抵抗が低いものとして使用されている。
上昇し、発熱量は年々増加する傾向にあることから、パ
ッケージの放熱面からは放熱性に優れる構造や材料が必
要となっている。高放熱性パッケージとしては、セラミ
ックスパッケージ、金属をパッケージ本体とするもの、
プリント基板、樹脂等からなるパッケージに放熱用のヒ
ートシンクを取り付けたもの等が使用されているが、セ
ラミックスパッケージを使用する場合が多い。セラミッ
クスパッケージの中でも、窒化アルミニウム(AlN) 等の
高熱伝導性材料を使用したものは、特にパッケージの熱
抵抗が低いものとして使用されている。
【０００９】上述したように、セラミックスを用いたＢ
ＧＡパッケージは、高放熱性と優れた電気特性を満足
し、かつ多端子・狭ピッチ化が可能な高密度パッケージ
であり、高速化および高集積化された半導体チップ用の
パッケージとして期待されている。しかしながら、セラ
ミックス製ＢＧＡパッケージは、プリント基板等に搭載
した際に、セラミックス製のパッケージ本体とプリント
基板との間の熱膨張係数の差が大きいことから、接続部
である半田バンプ部分の信頼性が低下しやすいという問
題を有している。
ＧＡパッケージは、高放熱性と優れた電気特性を満足
し、かつ多端子・狭ピッチ化が可能な高密度パッケージ
であり、高速化および高集積化された半導体チップ用の
パッケージとして期待されている。しかしながら、セラ
ミックス製ＢＧＡパッケージは、プリント基板等に搭載
した際に、セラミックス製のパッケージ本体とプリント
基板との間の熱膨張係数の差が大きいことから、接続部
である半田バンプ部分の信頼性が低下しやすいという問
題を有している。
【００１０】すなわち、一般にセラミックス材料の熱膨
張係数は10-6オーダであり、一方プラスチック材料のそ
れは10-5のオーダであるため、ＢＧＡパッケージをプリ
ント基板に搭載する際のリフロー半田付け工程で受ける
熱履歴や、通常の使用中における環境温度変化による熱
履歴によって、半田バンプ部分に亀裂等が発生し、接合
強度の低下や接続抵抗の増加による接続不良等を招いて
いた。
張係数は10-6オーダであり、一方プラスチック材料のそ
れは10-5のオーダであるため、ＢＧＡパッケージをプリ
ント基板に搭載する際のリフロー半田付け工程で受ける
熱履歴や、通常の使用中における環境温度変化による熱
履歴によって、半田バンプ部分に亀裂等が発生し、接合
強度の低下や接続抵抗の増加による接続不良等を招いて
いた。
【００１１】また、ＢＧＡパッケージをソケットに実装
する場合、半田バンプの大きさにばらつきがあると、半
田バンプは硬く、ソケットの圧力では容易に変形しない
ために、電気的に良好な接続をとることが難しいという
問題もある。
する場合、半田バンプの大きさにばらつきがあると、半
田バンプは硬く、ソケットの圧力では容易に変形しない
ために、電気的に良好な接続をとることが難しいという
問題もある。
【００１２】
【発明が解決しようとする課題】上述したように、従来
のセラミック製ＢＧＡパッケージでは、それをプリント
基板等に実装する際のリフロー半田付け工程や使用中に
おける環境温度変化による熱履歴を受けた際に、セラミ
ック製パッケージとプリント基板等との間の熱膨張差に
よって、接続部である半田バンプ部分に応力や歪が発生
して、半田バンプが熱疲労破壊したり、あるいはセラミ
ックス製パッケージが応力破壊する等、接続部信頼性が
低いという問題を有していた。また、半田バンプの大き
さにばらつきがあると、ソケットに実装する際に良好な
電気的接続をとることが難しいという問題があった。
のセラミック製ＢＧＡパッケージでは、それをプリント
基板等に実装する際のリフロー半田付け工程や使用中に
おける環境温度変化による熱履歴を受けた際に、セラミ
ック製パッケージとプリント基板等との間の熱膨張差に
よって、接続部である半田バンプ部分に応力や歪が発生
して、半田バンプが熱疲労破壊したり、あるいはセラミ
ックス製パッケージが応力破壊する等、接続部信頼性が
低いという問題を有していた。また、半田バンプの大き
さにばらつきがあると、ソケットに実装する際に良好な
電気的接続をとることが難しいという問題があった。
【００１３】本発明は、このような課題に対処するべく
なされたもので、入出力端子として突起接続体（バン
プ）を有するセラミックス製パッケージの接続部信頼性
を向上させると共に、ソケット等に実装する際に確実に
電気的接続をとることを可能にした半導体用パッケージ
を提供することを目的としている。
なされたもので、入出力端子として突起接続体（バン
プ）を有するセラミックス製パッケージの接続部信頼性
を向上させると共に、ソケット等に実装する際に確実に
電気的接続をとることを可能にした半導体用パッケージ
を提供することを目的としている。
【００１４】
【課題を解決するための手段】本発明の半導体用パッケ
ージは、内部配線層を有するセラミックス製パッケージ
本体と、前記内部配線層と電気的に接続されると共に、
前記セラミックス製パッケージ本体の一主面上に形成さ
れた突起接続体とを有する半導体用パッケージにおい
て、前記突起接続体は、ヤング率が10000MPa以下の樹脂
からなる突起体と、前記突起体の表面に形成された金属
コーティング層とを有し、かつ前記突起接続体は前記セ
ラミックス製パッケージ本体の一主面に半田接続されて
いることを特徴としている。
ージは、内部配線層を有するセラミックス製パッケージ
本体と、前記内部配線層と電気的に接続されると共に、
前記セラミックス製パッケージ本体の一主面上に形成さ
れた突起接続体とを有する半導体用パッケージにおい
て、前記突起接続体は、ヤング率が10000MPa以下の樹脂
からなる突起体と、前記突起体の表面に形成された金属
コーティング層とを有し、かつ前記突起接続体は前記セ
ラミックス製パッケージ本体の一主面に半田接続されて
いることを特徴としている。
【００１５】
【作用】半田バンプ等の突起接続体（バンプ）を入出力
端子として用いた半導体用パッケージにおいて、突起接
続体からなる接続部の疲労は、温度変化による熱履歴を
受けた際にパッケージとそれが実装されるプリント基板
等との間の熱膨張差に起因して発生する、繰り返し塑性
変形に基く低サイクル疲労である。ここで、突起接続体
の低サイクル疲労寿命Ｎf と塑性歪振幅δとの間には、
下記の (1)式で表される Coffin-Mansonの実験式が成立
つことが知られている。
端子として用いた半導体用パッケージにおいて、突起接
続体からなる接続部の疲労は、温度変化による熱履歴を
受けた際にパッケージとそれが実装されるプリント基板
等との間の熱膨張差に起因して発生する、繰り返し塑性
変形に基く低サイクル疲労である。ここで、突起接続体
の低サイクル疲労寿命Ｎf と塑性歪振幅δとの間には、
下記の (1)式で表される Coffin-Mansonの実験式が成立
つことが知られている。
【００１６】Ｎf ＝Ｃ（δ）-2 ……(1) （式中、Ｃは定数である） また、突起接続体の塑性歪振幅δは、図８に模式的に示
すように、 δ＝ｄ・△α・△Ｔ ……(2) （式中、ｄはパッケージ中心から接続部までの距離、△
αはプリント基板に対するパッケージの相対的熱膨張
率、△Ｔは温度変化幅である）で表されるものである。
なお、図８において、１はパッケージ、２はバンプ、３
はパッケージ１が実装されるプリント基板である。ま
た、本来は突起接続体の高さｈを考慮した最大せん断歪
γ（＝δ／ｈ）で議論するべきであるが、ここでは簡易
化のために塑性歪振幅δで考察する。
すように、 δ＝ｄ・△α・△Ｔ ……(2) （式中、ｄはパッケージ中心から接続部までの距離、△
αはプリント基板に対するパッケージの相対的熱膨張
率、△Ｔは温度変化幅である）で表されるものである。
なお、図８において、１はパッケージ、２はバンプ、３
はパッケージ１が実装されるプリント基板である。ま
た、本来は突起接続体の高さｈを考慮した最大せん断歪
γ（＝δ／ｈ）で議論するべきであるが、ここでは簡易
化のために塑性歪振幅δで考察する。
【００１７】パッケージとそれが実装されるプリント基
板等の構成材料の熱膨張率が異なる場合には、温度変化
が生じた際のそれぞれの伸びが異なるために、上述した
ような塑性歪振幅δが生じ、その結果として接続部に塑
性歪振幅δと突起接続体の構成材料のヤング率εとによ
り決まる内部応力σ（＝ε・δ）が生じる。この内部応
力は、例えばプリント基板側に反りを発生させる。そし
て、上記内部応力σやプリント基板側の反りによって、
突起接続体に亀裂等が発生して接続強度が低下したり、
また接続抵抗の増加による (1)式で決まる接続不良が発
生する。
板等の構成材料の熱膨張率が異なる場合には、温度変化
が生じた際のそれぞれの伸びが異なるために、上述した
ような塑性歪振幅δが生じ、その結果として接続部に塑
性歪振幅δと突起接続体の構成材料のヤング率εとによ
り決まる内部応力σ（＝ε・δ）が生じる。この内部応
力は、例えばプリント基板側に反りを発生させる。そし
て、上記内部応力σやプリント基板側の反りによって、
突起接続体に亀裂等が発生して接続強度が低下したり、
また接続抵抗の増加による (1)式で決まる接続不良が発
生する。
【００１８】上述したように、温度変化に伴う突起接続
体の疲労Ｎは、内部応力σと塑性歪振幅δとにより決定
される。すなわち、応力−歪曲線の面積により決定さ
れ、下記のように表される。
体の疲労Ｎは、内部応力σと塑性歪振幅δとにより決定
される。すなわち、応力−歪曲線の面積により決定さ
れ、下記のように表される。
【００１９】 Ｎ＝σ・δ＝（ε・δ）・δ＝ε・δ2 ……(3) パッケージの構成材料がセラミックスで、それが実装さ
れる基板材料が樹脂である場合には、温度変化に伴う塑
性歪振幅δの発生は避けがたいものの、突起接続体のヤ
ング率εはその構成材料により種々選択することがで
き、ヤング率εが小さい材料を用いることによって、突
起接続体の内部応力、ひいては熱履歴による疲労等を小
さくすることができる。
れる基板材料が樹脂である場合には、温度変化に伴う塑
性歪振幅δの発生は避けがたいものの、突起接続体のヤ
ング率εはその構成材料により種々選択することがで
き、ヤング率εが小さい材料を用いることによって、突
起接続体の内部応力、ひいては熱履歴による疲労等を小
さくすることができる。
【００２０】本発明の半導体用パッケージは、上述した
ような知見に基いてなされたものであって、突起接続体
の主体となる突起体をヤング率が10000MPa以下の樹脂に
より構成している。ここで、従来の半田バンプのヤング
率は20000MPa程度であるため、変位量が同等であるとす
れば突起接続体にかかる応力は 1/2程度となり、また変
位量が多少大きくなったとしても突起接続体にかかる応
力を小さくすることができる。このように、本発明の半
導体用パッケージにおいては、突起接続体に発生する内
部応力を低減することができるため、プリント基板等に
生じる反り等が原因で発生する突起接続体やその接続部
の亀裂進展が抑制され、同様にクリープ等の機械的強度
の低下が抑制される。従って、熱履歴の印加等による接
続部信頼性の低下を抑制することが可能となる。
ような知見に基いてなされたものであって、突起接続体
の主体となる突起体をヤング率が10000MPa以下の樹脂に
より構成している。ここで、従来の半田バンプのヤング
率は20000MPa程度であるため、変位量が同等であるとす
れば突起接続体にかかる応力は 1/2程度となり、また変
位量が多少大きくなったとしても突起接続体にかかる応
力を小さくすることができる。このように、本発明の半
導体用パッケージにおいては、突起接続体に発生する内
部応力を低減することができるため、プリント基板等に
生じる反り等が原因で発生する突起接続体やその接続部
の亀裂進展が抑制され、同様にクリープ等の機械的強度
の低下が抑制される。従って、熱履歴の印加等による接
続部信頼性の低下を抑制することが可能となる。
【００２１】また、本発明の半導体用パッケージにおい
ては、突起接続体の主体となる突起体を絶縁性材料であ
る樹脂により構成しているが、その表面に金属コーティ
ング層を設けているため、突起接続体の電気的接続部と
しての機能は十分に確保することができる。
ては、突起接続体の主体となる突起体を絶縁性材料であ
る樹脂により構成しているが、その表面に金属コーティ
ング層を設けているため、突起接続体の電気的接続部と
しての機能は十分に確保することができる。
【００２２】さらに、本発明の半導体用パッケージは、
半田より柔らかくヤング率が小さい樹脂で突起体を構成
しているため、このような突起体を主体とする突起接続
体は小さい応力で容易に変形する。従って、例えばソケ
ットに実装する際に、突起接続体の大きさに多少ばらつ
きがあったとしても、このばらつきを簡単に吸収でき、
確実に電気的接続を図ることができる。
半田より柔らかくヤング率が小さい樹脂で突起体を構成
しているため、このような突起体を主体とする突起接続
体は小さい応力で容易に変形する。従って、例えばソケ
ットに実装する際に、突起接続体の大きさに多少ばらつ
きがあったとしても、このばらつきを簡単に吸収でき、
確実に電気的接続を図ることができる。
【００２３】
【実施例】以下、本発明の実施例について図面を参照し
てを説明する。
てを説明する。
【００２４】図１は、本発明の一実施例によるセラミッ
クス製ＢＧＡパッケージおよびそれをプリント基板に実
装して構成した実装モジュールの構造を模式的に示す断
面図である。同図において、１１はセラミックス製パッ
ケージ本体であり、このセラミックス製パッケージ本体
１１は、例えばセラミックスグリーンシ−トにスルーホ
ールを形成し、タングステンメタライズペーストによる
表面印刷やスルーホールへのメタライズ充填を行った
後、積層、圧着および還元雰囲気中での焼結を行って作
製した多層セラミック回路基板からなるものであり、例
えば32×32× 1.5mmというような外形を有している。
クス製ＢＧＡパッケージおよびそれをプリント基板に実
装して構成した実装モジュールの構造を模式的に示す断
面図である。同図において、１１はセラミックス製パッ
ケージ本体であり、このセラミックス製パッケージ本体
１１は、例えばセラミックスグリーンシ−トにスルーホ
ールを形成し、タングステンメタライズペーストによる
表面印刷やスルーホールへのメタライズ充填を行った
後、積層、圧着および還元雰囲気中での焼結を行って作
製した多層セラミック回路基板からなるものであり、例
えば32×32× 1.5mmというような外形を有している。
【００２５】上記セラミックス製パッケージ本体１１の
構成材料としては、窒化アルミニウム、窒化ケイ素、ア
ルミナ、ムライト、ガラスセラミックス等の種々のセラ
ミックス材料を用いることができ、これらの 1種または
2種以上の組合せにより構成される。また、本発明の半
導体用パッケージは、上述したようなセラミックス単体
で作製したパッケージ本体に限らず、後に詳述する突起
接続体の形成部が少なくともセラミックス材料からなる
パッケージ本体を適用することも可能である。セラミッ
クス製パッケージ本体１１は、上記スルーホールへのメ
タライズ充填等により形成された内部配線層１２を有し
ていると共に、下方の主面の所定領域には内部配線層１
２に電気的に接続された円形パッド１３が形成されてい
る。また、チップ搭載面となる上方の主面には、内部配
線層１２に電気的に接続された表面配線層１４およびチ
ップ搭載部１５が設けられている。
構成材料としては、窒化アルミニウム、窒化ケイ素、ア
ルミナ、ムライト、ガラスセラミックス等の種々のセラ
ミックス材料を用いることができ、これらの 1種または
2種以上の組合せにより構成される。また、本発明の半
導体用パッケージは、上述したようなセラミックス単体
で作製したパッケージ本体に限らず、後に詳述する突起
接続体の形成部が少なくともセラミックス材料からなる
パッケージ本体を適用することも可能である。セラミッ
クス製パッケージ本体１１は、上記スルーホールへのメ
タライズ充填等により形成された内部配線層１２を有し
ていると共に、下方の主面の所定領域には内部配線層１
２に電気的に接続された円形パッド１３が形成されてい
る。また、チップ搭載面となる上方の主面には、内部配
線層１２に電気的に接続された表面配線層１４およびチ
ップ搭載部１５が設けられている。
【００２６】上述した円形パッド１３は、上記同時焼結
法による Wメタライズ層や焼結後のメタライズによる金
属層等からなるものである。また、円形パッド１３の表
面には必要に応じて、半田付け性を高める Ni/Auメッキ
処理等が施される。このような円形パット１３上には、
それぞれ半田ペースト１６を介して、突起接続体（バン
プ）１７として樹脂ボールがそれぞれ接続されており、
これらによってセラミックス製ＢＧＡパッケージ１８が
構成されている。
法による Wメタライズ層や焼結後のメタライズによる金
属層等からなるものである。また、円形パッド１３の表
面には必要に応じて、半田付け性を高める Ni/Auメッキ
処理等が施される。このような円形パット１３上には、
それぞれ半田ペースト１６を介して、突起接続体（バン
プ）１７として樹脂ボールがそれぞれ接続されており、
これらによってセラミックス製ＢＧＡパッケージ１８が
構成されている。
【００２７】ここで、上記樹脂ボールは、図２に示すよ
うに、ヤング率が10000MPa以下の樹脂からなる突起体１
９としてのボール本体と、その表面に形成された金属コ
ーティング層２０とから構成されている。ボール本体の
構成材料となる樹脂としては、ヤング率が10000MPa以下
であれば種々の樹脂材料を用いることができ、例えばエ
ポキシ樹脂、ポリイミド樹脂、アクリル樹脂等が例示さ
れる。上述したような樹脂のうち、特にヤング率が5000
MPa 以下の樹脂材料を用いることが望ましい。また、ボ
ール本体中に、アルミナ、シリカ、窒化ケイ素、窒化ホ
ウ素、窒化アルミニウム等の 1種または 2種以上をフィ
ラーとして混合してもよい。
うに、ヤング率が10000MPa以下の樹脂からなる突起体１
９としてのボール本体と、その表面に形成された金属コ
ーティング層２０とから構成されている。ボール本体の
構成材料となる樹脂としては、ヤング率が10000MPa以下
であれば種々の樹脂材料を用いることができ、例えばエ
ポキシ樹脂、ポリイミド樹脂、アクリル樹脂等が例示さ
れる。上述したような樹脂のうち、特にヤング率が5000
MPa 以下の樹脂材料を用いることが望ましい。また、ボ
ール本体中に、アルミナ、シリカ、窒化ケイ素、窒化ホ
ウ素、窒化アルミニウム等の 1種または 2種以上をフィ
ラーとして混合してもよい。
【００２８】また、突起体１９としてのボール本体の表
面に形成する金属コーティング層２０は、導電性の良好
なNi、Cu、Au、Su、半田等により形成することが好まし
く、またその厚さは 1〜10μm 程度とすることが好まし
い。金属コーティング層２０の厚さが 1μm 未満である
と、十分な導電性を得られないおそれがあり、一方10μ
m を超えると歪により剥がれが生じるおそれがある。こ
のような金属コーティング層２０は、めっき法、蒸着法
等でボール本体の表面に形成することができる。このよ
うな金属コーティング層２０を使用することによって、
突起接続体１７としての樹脂ボールの実質的な抵抗値を
従来の半田ボールと同等とすることができる。
面に形成する金属コーティング層２０は、導電性の良好
なNi、Cu、Au、Su、半田等により形成することが好まし
く、またその厚さは 1〜10μm 程度とすることが好まし
い。金属コーティング層２０の厚さが 1μm 未満である
と、十分な導電性を得られないおそれがあり、一方10μ
m を超えると歪により剥がれが生じるおそれがある。こ
のような金属コーティング層２０は、めっき法、蒸着法
等でボール本体の表面に形成することができる。このよ
うな金属コーティング層２０を使用することによって、
突起接続体１７としての樹脂ボールの実質的な抵抗値を
従来の半田ボールと同等とすることができる。
【００２９】上述した突起接続体（バンプ）１７の形状
は、図２に示したような球状に限らず、例えば図３に示
すような円柱状の突起体１９の表面に金属コーティング
層２０を形成したもの、図４に示すような鼓状の突起体
１９の表面に金属コーティング層２０を形成したもの等
でもよく、さらに図５に示すような円筒状の突起体１
９、図６に示すような中空ボール状の突起体１９等を適
用することも可能である。なお、図６に示す中空ボール
状の突起接続体１７は、成形が容易な一部開放された形
状としたが、完全な中空体であってもよい。円筒状や中
空ボール状等の突起接続体１７を用いることにより弾性
を高めることができるため、より一層の内部応力の緩和
を図ることができる。また、図３ないし図５に示したよ
うな突起接続体１７を用いる場合には、図７に示すよう
に、直径Ｄと高さｈとが同一のものを用いることが好ま
しく、これにより突起接続体１７の配置方向にばらつき
が生じても接続後の高さを揃えることができる。
は、図２に示したような球状に限らず、例えば図３に示
すような円柱状の突起体１９の表面に金属コーティング
層２０を形成したもの、図４に示すような鼓状の突起体
１９の表面に金属コーティング層２０を形成したもの等
でもよく、さらに図５に示すような円筒状の突起体１
９、図６に示すような中空ボール状の突起体１９等を適
用することも可能である。なお、図６に示す中空ボール
状の突起接続体１７は、成形が容易な一部開放された形
状としたが、完全な中空体であってもよい。円筒状や中
空ボール状等の突起接続体１７を用いることにより弾性
を高めることができるため、より一層の内部応力の緩和
を図ることができる。また、図３ないし図５に示したよ
うな突起接続体１７を用いる場合には、図７に示すよう
に、直径Ｄと高さｈとが同一のものを用いることが好ま
しく、これにより突起接続体１７の配置方向にばらつき
が生じても接続後の高さを揃えることができる。
【００３０】突起体１９としてのボール本体の表面に金
属コーティング層２０を形成した樹脂ボールは、通常の
半田接続によって、円形パット１３上に接続することが
できる。具体的には、円形パッド１３上に例えば 200μ
m 厚程度の Sn-Pb共晶半田ペースト１６を印刷し、この
半田ペースト１６上に治具を用いて樹脂ボール（１７）
を載せた後、半田ペースト１６を溶融して樹脂ボールか
らなる突起接続体群（バンプ群）を形成する。この際、
半田接続時の熱処理に対する樹脂ボールの耐熱性は、樹
脂を適切に選択することによって十分に持たせることが
できる。このような点からも、上述したエポキシ樹脂、
ポリイミド樹脂、アクリル樹脂等はボール本体の構成材
料として好適である。
属コーティング層２０を形成した樹脂ボールは、通常の
半田接続によって、円形パット１３上に接続することが
できる。具体的には、円形パッド１３上に例えば 200μ
m 厚程度の Sn-Pb共晶半田ペースト１６を印刷し、この
半田ペースト１６上に治具を用いて樹脂ボール（１７）
を載せた後、半田ペースト１６を溶融して樹脂ボールか
らなる突起接続体群（バンプ群）を形成する。この際、
半田接続時の熱処理に対する樹脂ボールの耐熱性は、樹
脂を適切に選択することによって十分に持たせることが
できる。このような点からも、上述したエポキシ樹脂、
ポリイミド樹脂、アクリル樹脂等はボール本体の構成材
料として好適である。
【００３１】上述したような構成のセラミックス製ＢＧ
Ａパッケージ１８には、セラミックス製パッケージ本体
１１の一方の主面に形成されたチップ搭載部１５上に、
半田、ろう材、ガラス系接着剤等の接合材を介して半導
体チップ２１が接合搭載される。そして、半導体チップ
２１と表面配線層１４とをボンディングワイヤ２２を介
して電気的に接続すると共に、セラミックス製リッド２
３等で半導体チップ２１を気密封止することによって、
パッケージ部品２４が得られる。
Ａパッケージ１８には、セラミックス製パッケージ本体
１１の一方の主面に形成されたチップ搭載部１５上に、
半田、ろう材、ガラス系接着剤等の接合材を介して半導
体チップ２１が接合搭載される。そして、半導体チップ
２１と表面配線層１４とをボンディングワイヤ２２を介
して電気的に接続すると共に、セラミックス製リッド２
３等で半導体チップ２１を気密封止することによって、
パッケージ部品２４が得られる。
【００３２】このようなパッケージ部品２４は、図１に
示したように、ガラスエポキシ系等のプリント基板３１
に実装することによって、実装モジュール３２として使
用される。このプリント基板３１への実装は、例えばセ
ラミックス製ＢＧＡパッケージ１８側の樹脂ボール等か
らなる突起接続体１７と対向するガラスエポキシ系等の
プリント基板３１の端子３３上に半田ペーストを印刷し
た後、セラミックス製ＢＧＡパッケージ１８を載せてリ
フローすればよい。
示したように、ガラスエポキシ系等のプリント基板３１
に実装することによって、実装モジュール３２として使
用される。このプリント基板３１への実装は、例えばセ
ラミックス製ＢＧＡパッケージ１８側の樹脂ボール等か
らなる突起接続体１７と対向するガラスエポキシ系等の
プリント基板３１の端子３３上に半田ペーストを印刷し
た後、セラミックス製ＢＧＡパッケージ１８を載せてリ
フローすればよい。
【００３３】上述したような構成の実装モジュール２３
においては、セラミックス製ＢＧＡパッケージ１８とそ
れが実装されるプリント基板３１との熱膨張率が異なる
ことに起因して、温度変化に伴う変位（塑性歪振幅δ）
が生じても、突起接続体１７の主体となる突起体１９を
ヤング率εが10000MPa以下の樹脂により構成しているた
め、塑性歪振幅δと突起接続体１７の構成材料のヤング
率εとにより決まる内部応力σを低減することができ
る。従って、プリント基板３１に生じる反り等が原因で
発生する突起接続体１７やその接続部である半田ペース
ト１６部分の亀裂進展が抑制され、同様にクリープ等の
機械的強度の低下が抑制される。これらによって、熱履
歴の印加等による接続部信頼性の低下を抑制することが
可能となる。また、突起接続体１７の主体となる突起体
１９の表面に金属コーティング層２０を設けているた
め、突起接続体１７の電気的接続部としての機能は、従
来の半田バンプと同様に十分に確保することができると
共に、半田ペースト１６で良好に接続することができ
る。
においては、セラミックス製ＢＧＡパッケージ１８とそ
れが実装されるプリント基板３１との熱膨張率が異なる
ことに起因して、温度変化に伴う変位（塑性歪振幅δ）
が生じても、突起接続体１７の主体となる突起体１９を
ヤング率εが10000MPa以下の樹脂により構成しているた
め、塑性歪振幅δと突起接続体１７の構成材料のヤング
率εとにより決まる内部応力σを低減することができ
る。従って、プリント基板３１に生じる反り等が原因で
発生する突起接続体１７やその接続部である半田ペース
ト１６部分の亀裂進展が抑制され、同様にクリープ等の
機械的強度の低下が抑制される。これらによって、熱履
歴の印加等による接続部信頼性の低下を抑制することが
可能となる。また、突起接続体１７の主体となる突起体
１９の表面に金属コーティング層２０を設けているた
め、突起接続体１７の電気的接続部としての機能は、従
来の半田バンプと同様に十分に確保することができると
共に、半田ペースト１６で良好に接続することができ
る。
【００３４】さらに、半田より柔らかくヤング率が小さ
い樹脂で突起体１９を構成しているため、このような突
起体１９を主体とする突起接続体１７は小さい応力で容
易に変形する。従って、例えばソケットに実装する際に
おいても、突起接続体１７の大きさに多少ばらつきがあ
ったとしても、このばらつきを簡単に吸収でき、確実に
電気的接続を図ることができる。
い樹脂で突起体１９を構成しているため、このような突
起体１９を主体とする突起接続体１７は小さい応力で容
易に変形する。従って、例えばソケットに実装する際に
おいても、突起接続体１７の大きさに多少ばらつきがあ
ったとしても、このばらつきを簡単に吸収でき、確実に
電気的接続を図ることができる。
【００３５】なお、従来、フリップチップ構造の半導体
チップにおいて、Auメッキした樹脂ボールを用いた例
（電子材料1994年 5月号参照）が知られているが、この
樹脂ボールは半導体チップとプリント基板との間に介装
される絶縁樹脂の収縮率で接合されたものである。これ
は、電気的な接続を良好にとるための構造であり、変位
に伴う内部応力を低減させて亀裂発生を防ぐようなもの
ではなく、またそのような効果も発揮しない。そもそ
も、半導体チップの大きさは15×15mm程度であり、温度
変化に伴う変位自体が小さいために、接続部の内部応力
を特に低減させる必要はなく、本発明とは明確に区別さ
れるものである。
チップにおいて、Auメッキした樹脂ボールを用いた例
（電子材料1994年 5月号参照）が知られているが、この
樹脂ボールは半導体チップとプリント基板との間に介装
される絶縁樹脂の収縮率で接合されたものである。これ
は、電気的な接続を良好にとるための構造であり、変位
に伴う内部応力を低減させて亀裂発生を防ぐようなもの
ではなく、またそのような効果も発揮しない。そもそ
も、半導体チップの大きさは15×15mm程度であり、温度
変化に伴う変位自体が小さいために、接続部の内部応力
を特に低減させる必要はなく、本発明とは明確に区別さ
れるものである。
【００３６】次に、上述したセラミックス製ＢＧＡパッ
ケージ１８およびそれをプリント基板３１に実装して構
成した実装モジュール２３の具体例とその評価結果につ
いて述べる。
ケージ１８およびそれをプリント基板３１に実装して構
成した実装モジュール２３の具体例とその評価結果につ
いて述べる。
【００３７】実施例１〜３ まず、セラミックス製パッケージ本体１１の構成材料と
して、アルミナ（実施例１）、窒化アルミニウム（実施
例２）、ガラスセラミックス（実施例３）を用いると共
に、突起体１９としてのボール本体の構成材料として、
アクリル樹脂（実施例１）、ポリイミド樹脂（実施例
２）、エポキシ樹脂（実施例３）を用いた。また、上記
ボール本体への金属コーティングは、それぞれNi（実施
例１、実施例２）、Cu（実施例３）を用いて行い、その
厚さは 5μm とした。これらを用いて、図１に示したセ
ラミックス製ＢＧＡパッケージ１８をそれぞれ作製し
た。なお、突起接続体１７による高さは 700μm とし、
最外周部の突起接続体１７はパッケージ本体１１の端部
から 1mm内側に位置させた。
して、アルミナ（実施例１）、窒化アルミニウム（実施
例２）、ガラスセラミックス（実施例３）を用いると共
に、突起体１９としてのボール本体の構成材料として、
アクリル樹脂（実施例１）、ポリイミド樹脂（実施例
２）、エポキシ樹脂（実施例３）を用いた。また、上記
ボール本体への金属コーティングは、それぞれNi（実施
例１、実施例２）、Cu（実施例３）を用いて行い、その
厚さは 5μm とした。これらを用いて、図１に示したセ
ラミックス製ＢＧＡパッケージ１８をそれぞれ作製し
た。なお、突起接続体１７による高さは 700μm とし、
最外周部の突起接続体１７はパッケージ本体１１の端部
から 1mm内側に位置させた。
【００３８】次に、上述したようなセラミックス製ＢＧ
Ａパッケージ１８をそれぞれガラスエポキシ系プリント
基板３１に以下のようにして実装した。すなわち、ガラ
スエポキシ系プリント基板３１の端子３３上に共晶半田
ペーストを印刷した後、その上に上記突起接続体（バン
プ）１７を有するセラミックス製ＢＧＡパッケージ１８
を載せ、共晶半田の溶融する温度でリフローして実装し
た。
Ａパッケージ１８をそれぞれガラスエポキシ系プリント
基板３１に以下のようにして実装した。すなわち、ガラ
スエポキシ系プリント基板３１の端子３３上に共晶半田
ペーストを印刷した後、その上に上記突起接続体（バン
プ）１７を有するセラミックス製ＢＧＡパッケージ１８
を載せ、共晶半田の溶融する温度でリフローして実装し
た。
【００３９】また、本発明との比較例として、 10%Sn-9
0%Pb組成の半田バンプおよび 60%Sn-40%Pb組成の半田ペ
ーストと、上記実施例１と同様なアルミナ製パッケージ
本体とを用いて、セラミックス製ＢＧＡパッケージを作
製すると共に、上記実施例と同様にしてガラスエポキシ
系プリント基板に実装した。
0%Pb組成の半田バンプおよび 60%Sn-40%Pb組成の半田ペ
ーストと、上記実施例１と同様なアルミナ製パッケージ
本体とを用いて、セラミックス製ＢＧＡパッケージを作
製すると共に、上記実施例と同様にしてガラスエポキシ
系プリント基板に実装した。
【００４０】このようにして得た各実施例および比較例
による実装モジュールの信頼性試験を以下のようにして
行った。すなわち、208Kで30分保持した後、室温で 5保
持し、さらに398Kで30分保持する。これを 1サイクルと
する冷熱サイクル試験を行い、一定のサイクル経過後に
おいて良否を判定した。良否判定には電気抵抗を調べ、
初期値の倍の電気抵抗に到達した場合に不良と判定し
た。なお、電気抵抗を測るために、プリント基板３１に
は突起接続体（バンプ）１７およびパッケージ本体１１
を介して接続抵抗が測定できるように予め回路を形成し
た。
による実装モジュールの信頼性試験を以下のようにして
行った。すなわち、208Kで30分保持した後、室温で 5保
持し、さらに398Kで30分保持する。これを 1サイクルと
する冷熱サイクル試験を行い、一定のサイクル経過後に
おいて良否を判定した。良否判定には電気抵抗を調べ、
初期値の倍の電気抵抗に到達した場合に不良と判定し
た。なお、電気抵抗を測るために、プリント基板３１に
は突起接続体（バンプ）１７およびパッケージ本体１１
を介して接続抵抗が測定できるように予め回路を形成し
た。
【００４１】以上のようにして信頼性試験を実施した結
果、比較例の半田ボールを用いたＢＧＡパッケージは、
100サイクル経過後において不良が発生した。これに対
して、各実施例によるＢＧＡパッケージは、 500サイク
ルの冷熱サイクル試験後においても抵抗値は初期の 1.1
倍程度と良好な結果が得られた。また、1000サイクルの
冷熱サイクル試験後に半田接合部の断面を研磨し、クラ
ックの状態を観察したところ、クラックの存在は認めら
れず、接続部信頼性に優れることを確認した。それらの
結果を表１に示す。
果、比較例の半田ボールを用いたＢＧＡパッケージは、
100サイクル経過後において不良が発生した。これに対
して、各実施例によるＢＧＡパッケージは、 500サイク
ルの冷熱サイクル試験後においても抵抗値は初期の 1.1
倍程度と良好な結果が得られた。また、1000サイクルの
冷熱サイクル試験後に半田接合部の断面を研磨し、クラ
ックの状態を観察したところ、クラックの存在は認めら
れず、接続部信頼性に優れることを確認した。それらの
結果を表１に示す。
【００４２】
【表１】
【００４３】
【発明の効果】以上説明したように、本発明の半導体用
パッケージによれば、温度変化に伴う突起接続体（バン
プ）の内部応力を低減できることから、突起接続体やそ
の接続部の亀裂進展やクリープ等の機械的強度の低下を
抑制することができる。さらに、ソケット等に実装する
際に確実に電気的接続をとることができる。従って、突
起接続体による接続部信頼性を向上させた半導体用パッ
ケージを提供することが可能となる。
パッケージによれば、温度変化に伴う突起接続体（バン
プ）の内部応力を低減できることから、突起接続体やそ
の接続部の亀裂進展やクリープ等の機械的強度の低下を
抑制することができる。さらに、ソケット等に実装する
際に確実に電気的接続をとることができる。従って、突
起接続体による接続部信頼性を向上させた半導体用パッ
ケージを提供することが可能となる。
【図１】 本発明の一実施例によるセラミックス製ＢＧ
Ａパッケージおよびそれを用いた実装モジュールの構成
を示す断面図である。
Ａパッケージおよびそれを用いた実装モジュールの構成
を示す断面図である。
【図２】 図１に示すセラミックス製ＢＧＡパッケージ
の突起接続体部分を拡大して示す断面図である。
の突起接続体部分を拡大して示す断面図である。
【図３】 本発明のセラミックス製ＢＧＡパッケージに
おける突起接続体の他の例を示す図である。
おける突起接続体の他の例を示す図である。
【図４】 本発明のセラミックス製ＢＧＡパッケージに
おける突起接続体のさらに他の例を示す図である。
おける突起接続体のさらに他の例を示す図である。
【図５】 本発明のセラミックス製ＢＧＡパッケージに
おける突起接続体のさらに他の例を示す図である。
おける突起接続体のさらに他の例を示す図である。
【図６】 本発明のセラミックス製ＢＧＡパッケージに
おける突起接続体のさらに他の例を示す図である。
おける突起接続体のさらに他の例を示す図である。
【図７】 突起接続体の形状を説明するための図であ
る。
る。
【図８】 セラミックス製ＢＧＡパッケージの温度変化
に伴う変位を説明するための図である。
に伴う変位を説明するための図である。
１１……セラミックス製パッケージ本体 １２……内部配線層 １６……半田ペースト １７……突起接続体 １８……セラミックス製ＢＧＡパッケージ １９……突起体 ２０……金属コーティング層
Claims (3)
- 【請求項１】 内部配線層を有するセラミックス製パッ
ケージ本体と、前記内部配線層と電気的に接続されると
共に、前記セラミックス製パッケージ本体の一主面上に
形成された突起接続体とを有する半導体用パッケージに
おいて、 前記突起接続体は、ヤング率が10000MPa以下の樹脂から
なる突起体と、前記突起体の表面に形成された金属コー
ティング層とを有し、かつ前記突起接続体は前記セラミ
ックス製パッケージ本体の一主面に半田接続されている
ことを特徴とする半導体用パッケージ。 - 【請求項２】 請求項１記載の半導体用パッケージにお
いて、 前記突起体を構成する樹脂は、エポキシ樹脂、ポリイミ
ド樹脂およびアクリル樹脂から選ばれる 1種または 2種
以上の混合物からなることを特徴とする半導体用パッケ
ージ。 - 【請求項３】 請求項１記載の半導体用パッケージにお
いて、 前記金属コーティング層は、その厚さが 1〜10μm の範
囲であることを特徴とする半導体用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7058637A JPH08255851A (ja) | 1995-03-17 | 1995-03-17 | 半導体用パッケージ |
| KR1019960007135A KR100215687B1 (ko) | 1995-03-17 | 1996-03-16 | 반도체용 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7058637A JPH08255851A (ja) | 1995-03-17 | 1995-03-17 | 半導体用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255851A true JPH08255851A (ja) | 1996-10-01 |
Family
ID=13090107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7058637A Withdrawn JPH08255851A (ja) | 1995-03-17 | 1995-03-17 | 半導体用パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08255851A (ja) |
| KR (1) | KR100215687B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016633A (ja) * | 2007-07-06 | 2009-01-22 | Panasonic Corp | 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法 |
| JP2010141175A (ja) * | 2008-12-12 | 2010-06-24 | Toyota Motor Corp | 半導体装置 |
| WO2012045214A1 (zh) * | 2010-10-08 | 2012-04-12 | 潮州三环（集团）股份有限公司 | 带凸台的陶瓷封装基座 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4028929B2 (ja) * | 1998-05-12 | 2008-01-09 | 共同カイテック株式会社 | 植栽用マット及びその敷設方法 |
| KR100376044B1 (ko) * | 1999-05-13 | 2003-03-15 | 한오근 | 반도체 패키지의 솔더 및 이를 이용한 반도체 패키지 |
-
1995
- 1995-03-17 JP JP7058637A patent/JPH08255851A/ja not_active Withdrawn
-
1996
- 1996-03-16 KR KR1019960007135A patent/KR100215687B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016633A (ja) * | 2007-07-06 | 2009-01-22 | Panasonic Corp | 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法 |
| JP2010141175A (ja) * | 2008-12-12 | 2010-06-24 | Toyota Motor Corp | 半導体装置 |
| WO2012045214A1 (zh) * | 2010-10-08 | 2012-04-12 | 潮州三环（集团）股份有限公司 | 带凸台的陶瓷封装基座 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100215687B1 (ko) | 1999-08-16 |
| KR960035994A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161365B1 (ko) | 전자 부품 및 전자 부품 접속 구조체 | |
| JP2914242B2 (ja) | マルチチップモジュール及びその製造方法 | |
| US4724472A (en) | Semiconductor device | |
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6046499A (en) | Heat transfer configuration for a semiconductor device | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP3864259B2 (ja) | 基板接合ｃ４ハンダ・ボールの疲労寿命の延長 | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| Ghosal et al. | Ceramic and Plastic Pin Grid Array Technology | |
| KR100215687B1 (ko) | 반도체용 패키지 | |
| US6649833B1 (en) | Negative volume expansion lead-free electrical connection | |
| JPH0888297A (ja) | 電子部品および電子部品接続構造体 | |
| US20090284941A1 (en) | Semiconductor package, mounting circuit board, and mounting structure | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP3432552B2 (ja) | 窒化アルミニウム多層基板 | |
| JPH08204060A (ja) | 半導体装置 | |
| JPH08340060A (ja) | 半導体用パッケージおよび半導体実装モジュール | |
| KR101018218B1 (ko) | 와이어 본딩 구조체 및 그 제조방법 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JPH09148334A (ja) | バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP4071893B2 (ja) | 配線基板およびその実装構造 | |
| JP2000307238A (ja) | ピン振込み治具およびプリント基板へのピンの取付方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |