JP2009016633A - 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法 - Google Patents

導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法 Download PDF

Info

Publication number
JP2009016633A
JP2009016633A JP2007177920A JP2007177920A JP2009016633A JP 2009016633 A JP2009016633 A JP 2009016633A JP 2007177920 A JP2007177920 A JP 2007177920A JP 2007177920 A JP2007177920 A JP 2007177920A JP 2009016633 A JP2009016633 A JP 2009016633A
Authority
JP
Japan
Prior art keywords
bump
conductive
core
conductive paste
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007177920A
Other languages
English (en)
Other versions
JP2009016633A5 (ja
JP5003320B2 (ja
Inventor
Takahiko Yagi
能彦 八木
Daisuke Sakurai
大輔 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007177920A priority Critical patent/JP5003320B2/ja
Publication of JP2009016633A publication Critical patent/JP2009016633A/ja
Publication of JP2009016633A5 publication Critical patent/JP2009016633A5/ja
Application granted granted Critical
Publication of JP5003320B2 publication Critical patent/JP5003320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H01L2224/11554—Stereolithography, i.e. solidification of a pattern defined by a laser trace in a photosensitive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

【課題】本発明は、狭ピッチで、かつ低い加圧力で接続できる導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法を提供することを目的とする。
【解決手段】電子部品１０の電極端子１２の表面１２ａに形成した導電性バンプ１であって、導電性バンプ１が弾性を有するバンプコア１４とバンプコア１４の周囲に保持された導電ペースト１６とを、少なくとも備え、バンプコア１４が導電ペースト捕獲部１８を備えた構成を有する。
【選択図】図１

Description

本発明は、半導体素子や回路基板などの電子部品を、狭ピッチで、かつ低い加圧力で実装できる導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法に関する。
近年、半導体素子の高密度化に伴って、半導体素子の電極端子の狭ピッチ化およびその面積の縮小化が図られている。そのため、半導体素子を実装基板にフリップチップ実装する際に用いる電極端子の表面に形成される突起電極（導電性バンプ）に関しても厳しい要求がなされている。
通常、はんだバンプなどを用いるフリップチップ実装においては、まず、例えばＬＳＩなどの半導体素子に形成された電極端子上に、はんだバンプをあらかじめ形成する。その後、半導体素子を圧接・加熱し、実装基板の接続端子とフェイスダウンボンディングでバンプ接続して実装する方法が一般的である。しかし、この実装方法では、実装工程において、例えば２６０℃を超える高い温度が必要である。さらに、圧接工程において高い加圧力が必要となるなど、半導体素子へ大きな機械的負荷が掛かるという問題があった。
さらに、一般的なフリップチップ実装方法では、電極端子の狭ピッチ化に伴う実装基板の隣接電極端子間での短絡の発生や、半導体素子と実装基板との熱膨張係数（熱膨張率）の差に起因して発生する応力により接続不良などが発生するという課題があった。
また、半導体素子の層間絶縁膜として、配線ルールの微細化や高速信号処理に対応するために、低誘電率膜（いわゆるｌｏｗ−ｋ膜）が用いられている。しかし、この低誘電率膜はポーラス状であるため、実装時の圧接工程で低誘電率膜の破断や半導体素子の素子割れ、結晶歪による素子特性の変動という問題もある。
上述したような状況の中、突起電極形成や実装工程を低い加圧力で実施すること、および実装・封止後の応力負荷を突起電極で吸収することが強く求められてきている。
特に、携帯電話やノートパソコン、ＰＤＡ、デジタルビデオカメラなどに代表される移動体電子機器では落下による衝撃を受ける可能性がある。そのため、電極端子間の接続強度などの信頼性が不十分であると、移動体電子機器の不良につながる恐れがある。
従来、フリップチップ実装による電子部品の接続方法や半導体装置の組立方法として、種々の技術が開示されている。例えば、半導体素子などの電極端子上に形成された突起電極として、半導体素子のＡｌ電極端子上に凸形状のＡｕスタッドバンプを形成し、そのバンプ上にクリームはんだを転写して接続用バンプを形成し接続する例が開示されている（例えば、特許文献１参照）。これにより、半導体素子のリペア性が可能になるとしている。しかし、特許文献１に示された接続方法は、２段構造の突起電極を形成するために、複数の工程を必要とし、コストの上昇を招くという課題がある。
また、半導体素子の電極端子上に熱硬化性導電接着剤を円錐または角錐状に形成した後、さらに導電性接着剤を付与した突起電極の構造が開示されている（例えば、特許文献２参照）。しかし、特許文献２では、突起電極のコア部分を熱硬化性導電接着剤で先細状に形成し、その外表面に導電性接着剤を付与しているため、狭ピッチで形成された電極端子上に高アスペクト比を有する突起電極を設けることが困難である。また、電子部品の接合時において、突起電極の先端に圧接時の応力が集中して半導体素子やＵＬＫ（Ｕｌｔｒａ ｌｏｗ−ｋ）材料からなる層間絶縁膜に障害を及ぼすことが考えられる。
そこで、近年、上記のような電子部品の接続時における応力負荷による課題を避けるために、半導体素子などの電極端子上に応力を吸収できる突起電極を形成する技術が開示されている。
例えば、半導体素子の電極端子と配線基板の接続端子との間に導電部材を表面に形成した高分子球からなる応力吸収球を配置し、導電部材を電極端子および接続端子と拡散接合して接続する半導体装置が開示されている（例えば、特許文献３参照）。
これにより、圧接・加熱工程で生じる応力を応力吸収球が吸収するため、接続不良を低減するとともに、拡散接合により電気抵抗を下げることができるとしている。しかし、特許文献３の半導体装置では、導電部材を表面に形成した応力吸収球は、その大きさが微小になるほど製造コストが高くなるという課題がある。また、微小形状の応力吸収球を電極端子上に配置してバンプ電極を形成する方法なので、微細化に対応して高アスペクト比で配置することが難しく、高密度実装を困難にしている。
そこで、半導体ウェハーのＡｌ電極端子上に形成された突起電極を、弾性を有する突起状の絶縁体からなる突起電極核と、その突起電極核の表面に蒸着などで形成した金属膜とにより構成した例が開示されている（例えば、特許文献４参照）。これにより、突起電極核の弾性変形を利用し、突起電極の高さばらつきや配線基板の平面度の影響による接続時の歩留まりの低下を解決できるとしている。
特開平５−１９０５９９号公報 特開平１１−３１２７１１号公報 特開平５−２１５１９号公報 特開平３−６２９２７号公報
しかしながら、上記特許文献４の半導体装置では、突起電極を形成する工程が、蒸着やスパッタリングなどの複雑な工程を必要とするため、コスト上昇を招く恐れがある。また、金属膜の金属間接合により電気的接続を得るため、実装時に一定の高い加圧力を必要とし、半導体素子自体や半導体素子の層間絶縁膜に破損を生じるという課題が残る。
本発明は上記課題を解決するためになされたもので、狭ピッチで、かつ低い加圧力で接続できる導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法を提供することを目的とする。
上述したような目的を達成するために、本発明の導電性バンプは、電子部品の電極端子の表面に形成した導電性バンプであって、導電性バンプが弾性を有するバンプコアとバンプコアの周囲に保持された導電ペーストとを、少なくとも備え、バンプコアが導電ペースト捕獲部を備えた構成を有する。さらに、電子部品が、半導体ウェハーまたは半導体素子であってもよい。
これらの構成により、電子部品同士の接続時に、高い導電性を備えるに必要な量の導電ペーストを高いアスペクト比で形成することを可能とする。また、電子部品などの実装時の加圧力を、弾性を有するバンプコアによって吸収することにより、電子部品表面の平坦性に起因する接続不良や半導体素子やＵＬＫ材料からなる層間絶縁膜などの破損を防止することができる。
さらに、バンプコアは電極端子の表面に逆凸形状に形成された断面構造を備え、電極端子の表面と逆凸形状バンプコアのコア頭頂部との間の凹部により導電ペースト捕獲部を形成してもよい。さらに、バンプコアは電極端子の表面に螺旋形状、Ｓ字形状または中空形状を有して形成され、螺旋形状内の間隙部、Ｓ字形状の凹部または中空形状の凹部により導電ペースト捕獲部を形成してもよい。これらにより、任意のアスペクト比を有する狭ピッチで、十分な導電ペーストを担持した導電性バンプが得られる。
さらに、バンプコアが、感光性樹脂よりなる。これにより、低い加圧力で均一な接続を実現できるとともに、任意の形状のバンプコアを容易に形成できる。
さらに、導電ペーストが、Ａｇ、Ａｕ、Ａｇ−Ｐｄ合金、Ａｕめっき樹脂ボールまたははんだ粒子の少なくともいずれかを導電性フィラーとして含有してもよい。これにより、接続抵抗の低い導電性バンプを実現できる。
さらに、導電ペーストが、樹脂成分として光硬化性樹脂、熱硬化性樹脂または熱可塑性樹脂を有する。これにより、電子部品の特性、実装方法や実装条件に対応させて任意の構成の導電性バンプが得られる。
また、本発明の導電性バンプの製造方法は、電子部品の電極端子の表面に導電ペースト捕獲部を有するバンプコアを形成する工程と、バンプコアの導電ペースト捕獲部に導電ペーストを担持する工程と、を含む。これにより、狭ピッチで、任意のアスペクト比を有する導電性バンプを容易に作製できる。
また、本発明の電子部品実装構造体は、上記導電性バンプを電極端子の表面に形成した電子部品と、接続端子を形成した回路基板と、を備え、導電性バンプを介して、電子部品の電極端子と回路基板の接続端子を接続した構成を有する。これにより、電子部品や回路基板の反りや変形を吸収するとともに、狭ピッチで、接続抵抗が低く接続信頼性に優れた電子部品実装構造体を実現できる。
また、本発明の電子部品実装構造体の製造方法は、電子部品の電極端子の表面に導電ペースト捕獲部を有するバンプコアを形成し、バンプコアの導電ペースト捕獲部に導電ペーストを担持させて導電性バンプを形成する工程と、電子部品に形成した導電性バンプと回路基板に形成した接続端子とを位置合わせして実装する工程と、を少なくとも含む。これにより、電子部品や回路基板の反りや変形を吸収しながら、狭ピッチで、接続信頼性に優れた電子部品実装構造体を容易に作製できる。
本発明の導電性バンプと電子部品実装構造体によれば、弾性を有するバンプコアにより、圧接時の応力を吸収して電子部品などを低い加圧力で実装できるため、狭ピッチで、高い接続信頼性の実現において大きな効果を奏する。
以下、本発明の実施の形態について図面を参照しながら、また、各図面において同じ構成要素には同じ符号を付して説明する。なお、以下の本発明の実施の形態では電子部品として半導体素子を用いた例について説明するが、これに限られないことはいうまでもない。
（実施の形態１）
図１は、本発明の実施の形態１における導電性バンプ１の構造を概念的に説明する断面図である。
図１に示すように、導電性バンプ１は、半導体素子１０の電極端子１２を除く表面を保護する絶縁膜（図示せず）で被覆された半導体素子１０上の電極端子１２の表面上に設けられている。そして、導電性バンプ１は、例えば紫外光または可視光により光硬化させて形成した弾性を有するバンプコア１４と、そのバンプコア１４の周囲に担持された導電ペースト１６とから構成されている。このとき、バンプコア１４は、例えば弾性率１×１０３Ｐａ〜１×１０８Ｐａを有する低弾性率の、例えばシリコーン樹脂やブタジエンゴム、シリコーンゴムなどのゴム系樹脂またはウレタン系樹脂やシリコーン分散型エポキシウレタン変性エポキシ樹脂から形成されている。なお、特に、弾性率１×１０６Ｐａ〜１×１０８Ｐａを有するウレタン系やエポキシ樹脂が、接続安定性や接続時の機械的な強度などを考慮すると好ましい。
また、導電ペースト１６は、少なくとも導電性フィラーと樹脂成分とから構成されている。そして、導電性フィラーとしては、例えばＡｇ、Ａｕ、Ａｇ−Ｐｄ合金、Ａｕめっき樹脂ボールまたははんだ粒子の少なくともいずれかが用いられ、樹脂成分としては、例えばウレタンアクリレート、ポリエステルアクリレートやエポキシアクリレートなどの光硬化性樹脂、例えばエポキシなどの熱硬化性樹脂や、例えばポリエステル、アクリル、ウレタン樹脂などの熱可塑性樹脂を用いることができる。このとき、樹脂中に含まれる官能基は、１個か２個程度が好ましい。これは、官能基の数が少ないほど架橋密度が低くなり、結果的に柔軟性が高くなるからである。
また、バンプコア１４は、その断面形状が半導体素子１０上の電極端子１２の表面に対して、例えば円柱状のコア柱状部１４ａとコア頭頂部１４ｂとを有する逆凸形状で形成されている。そして、コア頭頂部１４ｂと電極端子１２との間、すなわちコア柱状部１４ａの周囲の凹部により導電ペースト捕獲部１８が形成されている。このとき、バンプコア１４は、例えばコア柱状部１４ａの直径１５μｍ〜３０μｍ、コア頭頂部１４ｂの直径３０μｍ〜１００μｍ（厚み１０μｍ〜４０μｍ）で、総高さ５０μｍ〜１５０μｍで形成される。
そして、この導電ペースト捕獲部１８により、必要とする量の導電ペースト１６を効率よく電極端子１２の表面上に担持することができる。
本実施の形態によれば、弾性を有するバンプコアにより、電子部品や回路基板などの反りや変形を吸収し、低い加圧力での実装を実現できる。また、広い面積のコア頭頂部により広い接続面積で接続できるため、接続強度の向上とともに、接続抵抗を低減できる。さらに、狭ピッチ化により電極端子の面積が小さくなっても十分な量の導電ペーストを導電ペースト捕獲部により確保できるため、接続抵抗を増加させることなく安定した接続が得られる。
なお、上記実施の形態では、バンプコア１４の平面形状が円柱状を例に説明したが、これに限られず、例えば角柱状や楕円状であってもよい。また、バンプコアのコア柱状部の形状を高さ方向において同じ幅形状で説明したが、これに限られず、高さ方向において、幅形状が異なってもよい。このとき、バンプコアのコア頭頂部のコア柱状部の幅が、電極端子と接続されるコア柱状部の幅よりも小さいことが好ましい。これにより、コア柱状部の座屈などの防止や付着面積の拡大により接続信頼性を向上させることができる。
さらに、断面形状が逆凸形状を例に説明したが、少なくともコア頭頂部とコア柱状部の接続部において、コア頭頂部の形状が大きければ、形状は任意である。つまり、コア柱状部で凹部が形成される形状であれば、何でもよく、同様の効果が得られる。
以下に、本発明の実施の形態１における導電性バンプの製造方法について、図２と図３を用いて説明する。
図２は、本発明の実施の形態１におけるバンプコア１４の製造方法を説明する概念断面図で、図３は、バンプコア１４に導電ペーストを担持させる工程を説明する概念断面図である。
まず、図２（ａ）に示すように、容器１０１中に、光硬化したときに弾性を有する、例えば感光性のウレタン系樹脂などからなる感光性樹脂液１０３を充填する。このとき、感光性樹脂液１０３には、反応性希釈剤や光開始剤、オリゴマー、モノマー、分散剤、溶媒などが配合される。また、必要に応じて、樹脂硬化後の弾力性を向上させるためにカーボンナノチューブやシリコンナノチューブなどのゴム状有機フィラーを配合して用いてもよい。
そして、ステージ（図示せず）に設置した半導体素子１０の電極端子１２を容器１０１の底部１０１ａと所定の間隔で対向させて、感光性樹脂液１０３中に浸漬する。この場合、容器１０１の底部１０１ａの材料は、紫外光や可視光が透過する、例えば石英などの無機材料やポリエチンレンテレフタレート、アクリルなどの有機材料で構成されている。ここで、所定の間隔とは、少なくとも感光性樹脂液が感光される距離を示している。
さらに、浸漬した状態で、半導体素子１０の電極端子１２に対応する領域の感光性樹脂液１０３を、例えば液晶セルが２次元的に配列された透過式の液晶パネルなどをフォトマスク（以下、「液晶マスク」という）１０５として用いて露光する。このとき、露光は、液晶マスク１０５の所定の位置に設けられた開口部１０５ａを通して、感光性樹脂液１０３が感光する所定の紫外光または可視光などを照射することにより行われる。そして、半導体素子１０を図面中の矢印の方向へ連続的または所定の高さごとに断続的に引き上げながら露光して、所定の高さのコア柱状部１４ａを形成する。
つぎに、図２（ｂ）に示すように、半導体素子１０をさらに図面中の矢印方向へ引き上げ、液晶マスク１０５の開口部１０５ａの面積を拡大して光照射により感光性樹脂液１０３を露光する。これにより、バンプコア１４のコア柱状部１４ａの断面形状より大きい形状を有するコア頭頂部１４ｂがコア柱状部１４ａの上面に連続して形成される。
つぎに、図２（ｃ）に示すように、半導体素子１０を容器１０１から取り出して、半導体素子１０上に残存する未硬化の感光性樹脂液１０３を洗浄、除去する。これにより、弾性を有するコア柱状部１４ａとコア頭頂部１４ｂを備える断面形状が逆凸形状のバンプコア１４が形成された半導体素子１０が得られる。このとき、電極端子１２とバンプコア１４のコア頭頂部１４ｂとの間の凹部により導電ペースト捕獲部１８が形成される。
なお、上述したようにバンプコアの形成工程においては、液晶パネルを液晶マスクとして用いることにより、電極端子の形状や位置、個数が異なる電子部品に対しても、液晶マスクを交換することなく、開口部１０５ａの形状を変更して任意の形状のバンプコア１４を作製できる。また、液晶マスクの開口部１０５ａを液晶の表示階調（例えば、２５６階調）を活用し、例えば開口部１０５ａ周辺部をグレー色調とすることにより散乱光による余剰硬化を減らしてシャープな端面を有するバンプコア１４を形成できる。
以下に、バンプコア１４に導電ペーストを担持する工程について、図３を用いて説明する。
まず、図３（ａ）に示すように、半導体素子１０の電極端子１２上に形成されたコア柱状部１４ａとコア頭頂部１４ｂを有するバンプコア１４を、例えば平板１０７の表面に塗布された導電ペースト１０６の上部と対向して配置する。ここで、具体的な導電ペースト１０６の例としては、例えばＡｇの導電性フィラー（平均粒径０．２μｍ〜３μｍ）を６０重量部〜９０重量部とバインダー樹脂（エポキシ系）５重量部〜４０重量部を溶剤（ブチルカルビトールアセテートなど）で分散混合して用いる。
つぎに、図３（ｂ）に示すように、半導体素子１０と平板１０７の平行度を保持しながら、半導体素子１０を図面中の矢印方向へ押し下げる。そして、半導体素子１０の電極端子１２の表面１２ａを導電ペースト１０６の表面１０６ａと接触するまで、バンプコア１４を導電ペースト１０６中に浸漬する。
つぎに、図３（ｃ）に示すように、半導体素子１０を図面中の矢印方向へ引き上げる。これにより、半導体素子１０の電極端子１２の表面１２ａとバンプコア１４のコア頭頂部１４ｂとの間の凹部に形成された導電ペースト捕獲部１８に導電ペースト１６を担持した導電性バンプ１が得られる。
本実施の形態の製造方法によれば、光造形法により任意の形状の導電ペースト捕獲部１８を有するバンプコア１４を容易に作製できる。また、導電ペースト捕獲部１８により、フリップチップ実装時の接続に必要な量の導電ペーストを確実に保持する導電性バンプ１を生産性よく作製できる。
なお、上記実施の形態では、導電ペーストを平板に塗布した例で説明したが、これに限られない。例えば、容器中に充填された導電ペーストにバンプコアを浸漬して、または転写して導電ペースト捕獲部に担持させてもよい。これにより、工程を簡略化できる。
また、上記実施の形態では、コア頭頂部が平坦な形状の場合を例に説明したが、これに限られない。例えば、コア頭頂部が湾曲部を有する形状としてもよい。これにより、湾曲部は低い加圧力で変形することができるため、さらに低い加圧力での実装が可能となる。
また、上記実施の形態では、バンプコア全体が感光性樹脂で充填された状態で形成された例で説明したが、これに限られない。例えば、図４に示すように、中空部１４ｃを有する、例えば円筒形状としてもよく、コア頭頂部１４ｂの鍔部に貫通孔１４ｄを設けてもよい。さらに、バンプコア内に空間部（図示せず）を形成してもよい。これにより、導電ペーストを介して接続する面積を拡大し接続抵抗の低減や応力の吸収効果を高めることができる。
また、上記実施の形態では、半導体素子の電極端子に１つの導電性バンプを形成した例で説明したが、これに限られない。例えば、図５に示すように、電極端子１２の表面１２ａに複数の導電性バンプ１ａを形成してもよい。これにより、電極端子１２上に複数の導電性バンプ１ａを形成しているため、接続安定性および接続信頼性を向上することが可能となる。また、電極端子１２の面積が異なる場合でも、均一な高さで導電性バンプ１ａを形成できるので、面積の異なる接地電極を有する半導体素子において大きな効果を奏する。
また、上記実施の形態では、バンプコアが逆凸形状で形成された例で説明したが、これに限られない。例えば、図６に示すように、断面形状がアルファベットの大文字のＨを横にしたようなバンプコア２７とし、その一辺２７ａを電極端子１２よりも小さい形状で形成して導電性バンプ１ｂとしてもよい。同様に、図７に示すように、電極端子１２の表面に形成された逆凸形状のバンプコア１４とともに、電極端子１２の外周に沿って導電ペースト広がり防止壁２９を形成し導電性バンプ１ｃとしてもよい。これらにより、導電ペースト捕獲部で捕獲された導電ペースト１６が、半導体素子１０の表面に濡れ広がるのを防止することができ、さらに電極端子１２の狭ピッチ化を実現できる。
（実施の形態２）
以下に、本発明の実施の形態２における導電性バンプについて、図８を用いて説明する。
図８は、本発明の実施の形態２における導電性バンプ２の構造を概念的に説明する断面図である。ここで、本実施の形態の導電性バンプ２は、バンプコア２４が螺旋構造を有する点で、実施の形態１とは異なる。
すなわち、図８に示すように、導電性バンプ２は、実施の形態１と同様に、半導体素子１０の電極端子１２の表面１２ａ上に設けられ、螺旋形状からなる弾性を有するバンプコア２４と、そのバンプコア２４の周囲および間隙部に担持された導電ペースト２６とから構成されている。そして、螺旋形状のバンプコア２４の間隙部により導電ペースト捕獲部２８が形成されている。このとき、バンプコア２４は、例えば直径３０μｍ〜１００μｍ、高さ５０μｍ〜２００μｍで形成される。
つまり、螺旋形状のバンプコアにより、導電ペーストを担持する保持力を増加できるので、アスペクト比の大きい導電性バンプを実現できる。
本実施の形態によれば、螺旋形状によるばね効果や高いアスペクト比による応力や反りなどの変形の吸収効果をさらに高めた導電性バンプを実現できる。
また、螺旋形状を有するバンプコア２４は、ばね構造を備えているため、使用する弾性樹脂の弾性率および螺旋を形成する螺旋線径や螺旋間隔によってその弾力性を広範囲に制御することができる。その結果、半導体素子を回路基板などに実装するときの押圧力を任意に調整することが可能となる。
以下に、本発明の実施の形態２における導電性バンプの製造方法について、図９と図１０を用いて説明する。
図９は、本発明の実施の形態２におけるバンプコア２４の製造方法を説明する概念断面図で、図１０は、バンプコア２４に導電ペーストを担持させる工程を説明する概念断面図である。なお、基本的には、実施の形態１におけるバンプコアの製造方法と同様であるので、詳細な工程や材料などの説明を省略する場合がある。
まず、図９（ａ）に示すように、容器２０１中に、光硬化したときに弾性を有する、例えば感光性シリコーンゴム系樹脂などからなる感光性樹脂液２０３を充填する。そして、感光性樹脂液２０３中に、半導体素子１０の電極端子１２を容器２０１の底部２０１ａと所定の間隔で対向させて、半導体素子１０を浸漬する。
さらに、浸漬した状態で、半導体素子１０の電極端子１２に対応する領域の感光性樹脂液２０３を、液晶マスク２０５の開口部２０５ａを介して露光する。
つぎに、図９（ｂ）に示すように、半導体素子１０をさらに図面中の矢印方向へ引き上げ、液晶マスク２０５の開口部２０５ａを可変しながら感光性樹脂液１０３を露光する。このとき、バンプコア２４は螺旋構造を有するが、その螺旋の線径や占有面積は、液晶マスク２０５の開口部２０５ａを液晶マスク２０５の制御回路（図示せず）により自由に変更することが可能である。また、螺旋の間隔（ピッチ）は、光照射中の半導体素子１０の引き上げ速度により任意に調整することができる。
つぎに、図９（ｃ）に示すように、半導体素子１０を容器２０１から取り出して、半導体素子１０上に残存する未硬化の感光性樹脂液２０３を洗浄、除去する。これにより、螺旋形状を有するバンプコア２４が形成された半導体素子１０が得られる。このとき、バンプコア２４の螺旋形状の間隙部により導電ペースト捕獲部２８が形成される。
以下に、バンプコア２４に導電ペーストを担持させる工程について、図１０を用いて説明する。なお、基本的な工程は、図３に示す実施の形態１と同様である。
まず、図１０（ａ）に示すように、電極端子１２上に形成された螺旋形状のバンプコア２４を備える半導体素子１０を、平板２０７の表面に塗布された導電ペースト２０６の上部に配置する。
つぎに、図１０（ｂ）に示すように、半導体素子１０と平板２０７の平行度を保持しながら、半導体素子１０を図面中の矢印方向へ押し下げる。そして、半導体素子１０の電極端子１２の表面１２ａを導電ペースト２０６の表面２０６ａに接触するまで、バンプコア２４を導電ペースト２０６中に浸漬する。このとき、導電ペースト２０６は、バンプコア２４の螺旋構造の内部（間隙部）に浸透する。
つぎに、図１０（ｃ）に示すように、半導体素子１０を図面中の矢印方向へ引き上げる。これにより、螺旋構造の間隙部に浸透した導電ペースト２６は、バンプコア２４の間隙部による導電ペースト捕獲部２８に担持されて引き上げられ、導電性バンプ２が得られる。この場合、導電ペースト捕獲部２８は、その周囲をバンプコア２４の螺旋によって包囲されているため、導電ペースト２６を下部へ垂下させることなく、安定して保持することができる。
以下に、本実施の形態における導電性バンプの別の例について、図１１を用いて説明する。図１１は、本発明の実施の形態２における導電性バンプの別の例の構造を概念的に説明する断面図である。
すなわち、図１１に示す導電性バンプ２ａのバンプコア２５は、図８で示したバンプコア２４の螺旋の巻き数を多くして形成したものである。
これにより、電極端子１２の面積に対する導電性バンプの高さの比である、アスペクト比の大きい導電性バンプ２ａを容易に形成することができる。また、導電ペースト捕獲部２８の箇所が増加するので、より多くの導電ペースト２６を確実に担持することができる。
本実施の形態によれば、狭ピッチで、かつ高密度に形成された半導体素子の電極端子において電極端子間の短絡を防止できるとともに、バンプコア２５の弾性と押圧時のばね形状の収縮により回路基板への実装時の加圧力を効率よく吸収する導電性バンプを容易に作製できる。さらに、導電性バンプ２ａの形状はバンプコアにより横方向への変形が規制されるので、半導体素子と回路基板との反りや変形に起因する平行性のばらつきによる接続不良や電極端子間の短絡を防止することができる。
（実施の形態３）
以下に、本発明の実施の形態３における導電性バンプについて、図１２を用いて説明する。
図１２は、本発明の実施の形態３における導電性バンプ３の構造を概念的に説明する断面図である。ここで、本実施の形態の導電性バンプ３は、バンプコア３４がＳ字形状またはアラビア数字の５の字形状（以下、「Ｓ字形状」と記す）を有する点で、実施の形態１とは異なる。なお、複数個のＳ字形状を積み重ねた構造でもよいことは説明するまでもない。
すなわち、図１２に示すように、導電性バンプ３は、実施の形態１と同様に、半導体素子１０の電極端子１２の表面１２ａ上に設けられ、Ｓ字形状からなる弾性を有するバンプコア３４と、そのバンプコア３４の周囲および凹部に担持された導電ペースト３６とから構成されている。そして、バンプコア３４のＳ字形状で形成されるコア平坦部３４ａとコア壁部３４ｂとに囲まれた凹部により導電ペースト捕獲部３８が形成されている。このとき、バンプコア３４は、例えば５０μｍ□〜１５０μｍ□、高さ８０μｍ〜２００μｍで形成される。
本実施の形態によれば、Ｓ字形状によるばね構造により、応力や反りなどの変形に対する吸収効果を高めた導電性バンプを実現できる。
また、Ｓ字形状を有するバンプコア３４は、ばね構造を備えているため、使用する弾性樹脂の弾性率およびＳ字を形成する径や凹部の間隔によってその弾力性（弾性強度）を広範囲に制御することができ、半導体素子を回路基板などに実装するときの押圧力を任意に調整することが可能となる。
以下に、本発明の実施の形態３における導電性バンプ３の製造方法について、図１３を用いて説明する。なお、本実施の形態における導電性バンプ３の製造方法では、半導体素子などの電子部品を導電ペースト中に沈降させながらバンプコアを形成する場合を例に説明する。そして、バンプコアに導電ペーストを担持させる方法は実施の形態１と同様であるので、説明を省略する。
図１３は、本発明の実施の形態３におけるバンプコア３４の製造方法を説明する概念断面図である。なお、基本的には、実施の形態１におけるバンプコアの製造方法と同様であるので、詳細な工程や材料などの説明を省略する場合がある。
まず、図１３（ａ）に示すように、容器３０１中に、光硬化後に弾性を有する、例えば感光性エポキシ系樹脂などの感光性樹脂液３０３を充填する。そして、感光性樹脂液３０３中に、ステージ（図示せず）に設置した半導体素子１０の電極端子１２を、感光性樹脂液３０３の表面３０３ａから所定の間隔の位置まで浸漬する。
さらに、半導体素子１０を浸漬した状態で、半導体素子１０の電極端子１２に対応する領域の感光性樹脂液３０３を液晶マスク３０５に形成した開口部３０５ａを介して露光し、バンプコア３４のコア平坦部３４ａを形成する。
つぎに、図１３（ｂ）に示すように、半導体素子１０を感光性樹脂液３０３中で図面中の矢印方向に沈降させ、液晶マスク３０５の開口部３０５ｂを介して露光する。これにより、バンプコア３４のコア壁部３４ｂがコア平坦部３４ａ上に形成される。
つぎに、図１３（ｃ）に示すように、半導体素子１０をさらに沈降させて液晶マスク３０５を図１３（ａ）と同様の開口部３０５ａとして露光し、コア壁部３４ｂ上にコア平坦部３４ａを形成する。
そして、上記図１３（ｂ）と図１３（ｃ）の工程を繰り返して、所定のＳ字形状のバンプコアを形成する。
つぎに、図１３（ｄ）に示すように、半導体素子１０を容器３０１から取り出して、半導体素子１０上に残存する未硬化の感光性樹脂液３０３を洗浄、除去する。これにより、Ｓ字形状を有するバンプコア３４が形成された半導体素子１０が得られる。このとき、バンプコア３４のＳ字形状の凹部により導電ペースト捕獲部３８が形成される。
なお、バンプコア３４の形状はＳ字形状のみでなく、これらの形状を積み重ねることにより、アスペクト比の高い導電性バンプを形成してもよく、コア平坦部３４ａとコア壁部３４ｂとに囲まれた複数の凹部により導電ペースト捕獲部３８を多数構成することができる。
つぎに、実施の形態１と同様にバンプコア３４の導電ペースト捕獲部３８に導電ペーストを担持させ、導電性バンプが形成される。
本実施の形態によれば、狭ピッチで、かつ高密度に形成された半導体素子の電極端子において電極端子間の短絡を防止できるとともに、バンプコアの弾性と押圧時のＳ字形状の変形により回路基板への実装時の加圧力を効率よく吸収する導電性バンプを容易に作製できる。
（実施の形態４）
以下に、本発明の実施の形態４における導電性バンプについて、図１４を用いて説明する。
図１４（ａ）は本発明の実施の形態４における導電性バンプ５の構造を概念的に説明する断面図で、図１４（ｂ）は図１４（ａ）のＢ−Ｂ線断面図である。ここで、本実施の形態の導電性バンプ５は、実施の形態２におけるバンプコア２４を２重構造のバンプコア５４として設けた点で異なる。
すなわち、図１４に示すように、半導体素子１０上の電極端子１２の表面１２ａに、弾性を有するシリコーンゴム樹脂よりなる、例えば直径を５０μｍ〜２００μｍの外部バンプコア５４ａと、例えば直径を１５μｍ〜４０μｍの内部バンプコア５４ｂとからなる２重構造のバンプコア５４が設けられている。そして、外部バンプコア５４ａと内部バンプコア５４ｂとの間で第１導電ペースト捕獲部５８ａ、さらに内部バンプコア５４ｂの内部で第２導電ペースト捕獲部５８ｂをそれぞれ形成し導電ペースト捕獲部５８が構成されている。さらに、導電ペースト捕獲部５８に導電ペーストを担持して導電性バンプ５が得られる。
本実施の形態によれば、導電ペースト５６が、第１導電ペースト捕獲部５８ａと第２導電ペースト捕獲部５８ｂによって担持できるので、導電ペーストの保持性を著しく高めることができる。この結果、高いアスペクト比を有する導電性バンプを実現できる。また、狭ピッチで高密度に形成された半導体素子の電極端子間の短絡を防止し、接続信頼性に優れた導電性バンプが得られる。さらに、外部バンプコア５４ａと内部バンプコア５４ｂとの弾性とばね効果により、回路基板への実装時の押圧力による薄型化した半導体素子自体やｌｏｗ−ｋ材料からなる層間絶縁膜などの損傷を効果的に防止できる。
なお、上記実施の形態では、外部バンプコア５４ａと内部バンプコア５４ｂとを螺旋構造とした例で説明したが、これに限られない。例えば、内部バンプコア５４ｂを実施の形態３におけるＳ字形状のバンプコア３４としてもよい。
（実施の形態５）
以下に、本発明の実施の形態５における電子部品実装構造体について、図１５を用いて説明する。なお、電子部品実装構造体は、上記各実施の形態の導電性バンプを介して、例えば半導体素子と回路基板とを接続したものである。そして、以下では、実施の形態１の導電性バンプ１を半導体素子に設けた例で説明する。
図１５は、本発明の実施の形態５における電子部品実装構造体５００の構造を示す断面図である。
図１５に示すように、電子部品実装構造体５００は、半導体素子１０の電極端子１２に設けた導電性バンプ１を介して、回路基板６１０に設けた接続端子６１２と接続し、封止樹脂６２０で半導体素子１０と回路基板６１０とを接着固定して構成されている。ここで、半導体素子１０は、電極端子１２以外の領域の半導体素子１０の表面を保護する絶縁膜１１で被覆されている。このとき、導電性バンプ１のバンプコア１４は、低い加圧力でも容易に変形して反りなどを吸収しながら、回路基板６１０の接続端子６１２と均一に接触する。そして、導電ペースト捕獲部１８に担持された導電ペースト１６により、半導体素子１０の電極端子１２と回路基板６１０の接続端子６１２が電気的に接続される。さらに、必要に応じて、封止樹脂６２０で封入することにより、半導体素子１０と回路基板６１０とを、強固に接着固定するとともに、接続部の剥がれや耐湿性などの信頼性を高める。
本実施の形態によれば、低い加圧力で半導体素子と回路基板を電気的に接続した電子部品実装構造体が得られる。この結果、厚み５０μｍ程度の半導体素子やｌｏｗ−ｋの材料からなる層間絶縁膜を有する半導体素子を用いても、実装時の破損や特性変動などの生じにくい信頼性に優れた電子部品実装構造体を実現できる。
また、電極端子間が狭ピッチ化した場合、抵抗率の高い導電ペーストを用いても、十分な量の導電ペーストを導電ペースト捕獲部で保持できるため、接続抵抗の低い接続が得られる。
以下に、本発明の実施の形態５における電子部品実装構造体の製造方法について、図１６を用いて説明する。
図１６は、本発明の実施の形態５における電子部品実装構造体５００の製造方法を説明する部分断面図である。
まず、図１６（ａ）に示すように、電極端子１２の部分を除いて絶縁膜１１により表面を保護された半導体素子１０の電極端子１２上に形成した導電性バンプ１を、回路基板６１０上の接続端子６１２と対向するように配置する。このとき、導電性バンプ１の導電ペースト１６は、その樹脂成分が熱硬化性樹脂の場合、半硬化状態であることが好ましいが、熱可塑性樹脂の場合は硬化状態であってもよい。
つぎに、図１６（ｂ）に示すように、半導体素子１０を図面中の矢印方向に押し下げ、回路基板６１０との間隔をバンプコア１４の高さで規制するとともに、反り、うねりや変形を吸収しながら低い加圧力（例えば、０．５ＭＰａ）で加圧、加熱して導電性バンプ１の導電ペースト１６とバンプコア１４を硬化させる。このとき、半導体素子１０と回路基板６１０との接合に、従来のようなバンプに高い加圧力（例えば、５０ＭＰａ程度）を加え、バンプを強制的に変形させて接続する必要がない。
つまり、バンプコア１４が有する弾性により、主にコア柱状部１４ａが圧縮変形して、その間隔を制御して接合することができる。そのため、半導体素子１０の電極端子１２と回路基板６１０の接続端子６１２とを、低い加圧力でも安定して、従来と同程度の接続抵抗で電気的に、および高い付着強度で機械的に接続固定することができる。さらに、接続後は、バンプコアと導電ペーストがともに硬化するため、バンプコアの反力による接続部の剥離などを生じることがない。
つぎに、図１６（ｃ）に示すように、半導体素子１０と回路基板６１０との間隙に絶縁樹脂などからなる封止樹脂６２０を注入し、加熱・硬化させることにより、半導体素子１０を回路基板６１０上に固着して電子部品実装構造体５００が作製される。ここで、封止樹脂６２０としては、弾性を有する絶縁樹脂を使用することが好ましい。これにより、使用されている電子部品や使用材料の熱膨張係数（熱膨張率）の差に起因する破損などから電子部品実装構造体を保護することができる。
なお、上記実施の形態では、実施の形態１の導電性バンプ１を用いて電子部品実装構造体５００を形成した例で説明したが、これに限られない。例えば、図１７に示すように、実施の形態２で説明した導電性バンプ２を設けた半導体素子１０の電極端子１２と回路基板６３０の接続端子６３２を接続して、電子部品実装構造体７００を実現してもよい。
また、図１８に示すように、実施の形態３で説明した導電性バンプ３を設けた半導体素子１０の電極端子１２と回路基板６４０の接続端子６４２を接続して、電子部品実装構造体９００を実現してもよい。
なお、上記各実施の形態では、半導体素子に導電性バンプを形成した例で説明したが、これに限られない。例えば、半導体ウェハーに一括して導電性バンプを設けてもよい。これにより、生産性を向上させ、低コストで半導体素子に導電性バンプを作製できる。
また、上記各実施の形態では、半導体素子に導電性バンプを形成した例で説明したが、これに限られない。例えば、回路基板の接続端子に導電性バンプを設けてもよい。これにより、半導体素子に限らず、受動部品や能動部品またはセンサデバイスなど実装時の加圧力で特性変動を生じやすい電子部品を信頼性よく実装できる。
また、上記各実施の形態では、バンプコアの形状が、逆凸形状、コイル形状やＳ字形状などを例に説明したが、これらの形状に限られず、例えば凹部などの導電ペースト捕獲部は備える形状であれば、任意である。例えば、逆凸形状を重ねた形状でも、傘形状でもよい。
また、上記実施の形態２から実施の形態４では、バンプコアを螺旋形状やＳ字形状を例に説明したが、これに限られない。例えば、図４に示した逆凸形状の鍔部を有しない中空部を備えた中空形状とし、その中空部を導電ペースト捕獲部としてもよく、同様の効果が得られる。
本発明の導電性バンプは、弾性を有するバンプコアと導電ペースト捕獲部に担持された導電ペーストにより、低い加圧力で、狭ピッチの接続を実現できる。そのため、薄型化が進展する半導体素子や高速動作を実現するｌｏｗ−ｋ材料などからなる層間絶縁膜を有する半導体素子などを実装する実装分野や電子装置などの技術分野において有用である。
本発明の実施の形態１における導電性バンプの構造を概念的に説明する断面図 本発明の実施の形態１におけるバンプコアの製造方法を説明する概念断面図 本発明の実施の形態１におけるバンプコアに導電ペーストを担持させる工程を説明する概念断面図 本発明の実施の形態１における導電性バンプのバンプコアの別の例を説明する断面図 本発明の実施の形態１における導電性バンプの構造の別の例を説明する断面図 本発明の実施の形態１における導電性バンプの構造の別の例を説明する断面図 本発明の実施の形態１における導電性バンプの構造の別の例を説明する概念断面図 本発明の実施の形態２における導電性バンプの構造を概念的に説明する断面図 本発明の実施の形態２におけるバンプコアの製造方法を説明する概念断面図 本発明の実施の形態２におけるバンプコアに導電ペーストを担持させる工程を説明する概念断面図 本発明の実施の形態２における導電性バンプの別の例の構造を概念的に説明する断面図 本発明の実施の形態３における導電性バンプの構造を概念的に説明する断面図 本発明の実施の形態３におけるバンプコアの製造方法を説明する概念断面図 （ａ）本発明の実施の形態４における導電性バンプの構造を概念的に説明する断面図（ｂ）図１４（ａ）のＢ−Ｂ線断面図 本発明の実施の形態５における電子部品実装構造体の構造を示す断面図 本発明の実施の形態５における電子部品実装構造体の製造方法を説明する部分断面図 本発明の実施の形態５における電子部品実装構造体の別の例を示す断面図 本発明の実施の形態５における電子部品実装構造体のさらに別の例を示す断面図
符号の説明
１，１ａ，１ｂ，１ｃ，２，２ａ，３，５ 導電性バンプ
１０ 半導体素子（電子部品）
１１ 絶縁膜
１２ 電極端子
１２ａ，１０６ａ，２０６ａ，３０３ａ 表面
１４，２４，２５，２７，３４，５４ バンプコア
１４ａ コア柱状部
１４ｂ コア頭頂部
１４ｃ 中空部
１４ｄ 貫通孔
１６，２６，３６，５６，１０６，２０６ 導電ペースト
１８，２８，３８，５８ 導電ペースト捕獲部
２７ａ 一辺
２９ 導電ペースト広がり防止壁
３４ａ コア平坦部
３４ｂ コア壁部
５４ａ 外部バンプコア
５４ｂ 内部バンプコア
５８ａ 第１導電ペースト捕獲部
５８ｂ 第２導電ペースト捕獲部
１０１，２０１，３０１ 容器
１０１ａ，２０１ａ 底部
１０３，２０３，３０３ 感光性樹脂液
１０５，２０５，３０５ 液晶マスク
１０５ａ，２０５ａ，３０５ａ，３０５ｂ 開口部
１０７，２０７ 平板
５００，７００，９００ 電子部品実装構造体
６１０，６３０，６４０ 回路基板
６１２，６３２，６４２ 接続端子
６２０ 封止樹脂

Claims (10)

  1. 電子部品の電極端子の表面に形成した導電性バンプであって、
    前記導電性バンプが弾性を有するバンプコアと前記バンプコアの周囲に保持された導電ペーストとを、少なくとも備え、
    前記バンプコアが導電ペースト捕獲部を備えていることを特徴とする導電性バンプ。
  2. 前記電子部品が、半導体ウェハー、半導体素子または回路基板であることを特徴とする請求項１に記載の導電性バンプ。
  3. 前記バンプコアは前記電極端子の表面に逆凸形状に形成された断面構造を備え、
    前記電極端子の表面と前記逆凸形状バンプコアのコア頭頂部との間の凹部により前記導電ペースト捕獲部を形成していることを特徴とする請求項１または請求項２に記載の導電性バンプ。
  4. 前記バンプコアは前記電極端子の表面に螺旋形状、Ｓ字形状または中空形状を有して形成され、前記螺旋形状内の間隙部、Ｓ字形状の凹部または中空形状の凹部により前記導電ペースト捕獲部を形成していることを特徴とする請求項１または請求項２に記載の導電性バンプ。
  5. 前記バンプコアが、感光性樹脂よりなることを特徴とする請求項１から請求項４のいずれか１項に記載の導電性バンプ。
  6. 前記導電ペーストが、Ａｇ、Ａｕ、Ａｇ−Ｐｄ合金、Ａｕめっき樹脂ボールまたははんだ粒子の少なくともいずれかを導電性フィラーとして含有することを特徴とする請求項１に記載の導電性バンプ。
  7. 前記導電ペーストが、樹脂成分として光硬化性樹脂、熱硬化性樹脂または熱可塑性樹脂を有することを特徴とする請求項１に記載の導電性バンプ。
  8. 電子部品の電極端子の表面に導電ペースト捕獲部を有するバンプコアを形成する工程と、
    前記バンプコアの前記導電ペースト捕獲部に導電ペーストを担持する工程と、
    を含むことを特徴とする導電性バンプの製造方法。
  9. 請求項１から請求項７のいずれか１項に記載の導電性バンプを電極端子の表面に形成した電子部品と、
    接続端子を形成した回路基板と、を備え、
    前記導電性バンプを介して、前記電子部品の前記電極端子と前記回路基板の前記接続端子を接続したことを特徴とする電子部品実装構造体。
  10. 電子部品の電極端子の表面に導電ペースト捕獲部を有するバンプコアを形成し、前記バンプコアの前記導電ペースト捕獲部に導電ペーストを担持させて導電性バンプを形成する工程と、
    前記電子部品に形成した前記導電性バンプと回路基板に形成した接続端子とを位置合わせして実装する工程と、
    を少なくとも含むことを特徴とする電子部品実装構造体の製造方法。
JP2007177920A 2007-07-06 2007-07-06 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法 Active JP5003320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007177920A JP5003320B2 (ja) 2007-07-06 2007-07-06 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007177920A JP5003320B2 (ja) 2007-07-06 2007-07-06 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法

Publications (3)

Publication Number Publication Date
JP2009016633A true JP2009016633A (ja) 2009-01-22
JP2009016633A5 JP2009016633A5 (ja) 2010-05-13
JP5003320B2 JP5003320B2 (ja) 2012-08-15

Family

ID=40357168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007177920A Active JP5003320B2 (ja) 2007-07-06 2007-07-06 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法

Country Status (1)

Country Link
JP (1) JP5003320B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018505804A (ja) * 2015-02-27 2018-03-01 セイコーエプソン株式会社 電子デバイス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255851A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 半導体用パッケージ
JP2000031204A (ja) * 1998-07-07 2000-01-28 Ricoh Co Ltd 半導体パッケージの製造方法
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP2005294483A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Ｃｓｐ型半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255851A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 半導体用パッケージ
JP2000031204A (ja) * 1998-07-07 2000-01-28 Ricoh Co Ltd 半導体パッケージの製造方法
JP2002134545A (ja) * 2000-10-26 2002-05-10 Oki Electric Ind Co Ltd 半導体集積回路チップ及び基板、並びにその製造方法
JP2005294483A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Ｃｓｐ型半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018505804A (ja) * 2015-02-27 2018-03-01 セイコーエプソン株式会社 電子デバイス

Also Published As

Publication number Publication date
JP5003320B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
TWI511208B (zh) 以奈米結構連接和結合相鄰層
US8120188B2 (en) Electronic component mounting structure and method for manufacturing the same
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
US8035202B2 (en) Electronic device having a wiring substrate
US7382057B2 (en) Surface structure of flip chip substrate
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US20070052110A1 (en) Chip structure, chip package structure and bumping process thereof
US7524700B2 (en) Method for manufacturing semiconductor device, and method and structure for implementing semicondutor device
US20090301771A1 (en) Conductive bump, method for forming the same, and electronic component mounting structure using the same
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
JP2009238969A (ja) 電子部品の実装構造および電子部品実装体の製造方法
KR100659447B1 (ko) 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기
TWI469232B (zh) A conductive bump and a method for forming the same, and a semiconductor device and a method for manufacturing the same
JP2008047741A (ja) 回路基板及び半導体装置
JP2006287091A (ja) 半導体装置およびその製造方法
JP3847693B2 (ja) 半導体装置の製造方法
JP4702271B2 (ja) 導電性バンプの形成方法
US20110134618A1 (en) Connection structure for chip-on-glass driver ic and connection method therefor
JP5003320B2 (ja) 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法
US8266796B2 (en) Method of fabricating a semiconductor device package
JP2010010320A (ja) 電子部品実装構造体およびその製造方法
US20090212444A1 (en) Semiconductor package and method of manufacturing the same
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100329

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5003320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3