TWI469232B - A conductive bump and a method for forming the same, and a semiconductor device and a method for manufacturing the same - Google Patents

A conductive bump and a method for forming the same, and a semiconductor device and a method for manufacturing the same Download PDF

Info

Publication number
TWI469232B
TWI469232B TW96145169A TW96145169A TWI469232B TW I469232 B TWI469232 B TW I469232B TW 96145169 A TW96145169 A TW 96145169A TW 96145169 A TW96145169 A TW 96145169A TW I469232 B TWI469232 B TW I469232B
Authority
TW
Taiwan
Prior art keywords
conductive
conductive bump
cured
hardened
electrode terminal
Prior art date
Application number
TW96145169A
Other languages
English (en)
Other versions
TW200834771A (en
Inventor
Yoshihiko Yagi
Daisuke Sakurai
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW200834771A publication Critical patent/TW200834771A/zh
Application granted granted Critical
Publication of TWI469232B publication Critical patent/TWI469232B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

導電性凸塊與其形成方法、以及半導體裝置與其製造方法 技術領域
本發明係有關於一種形成於半導體元件之電極端子或電路基板之電極端子上的導電性凸塊，特別是有關於一種可將業經細間距化之半導體元件確實地安裝於電路基板上之電極端子的半導體裝置。
 背景技術
近幾年來，以急速地擴大普及的行動電話及筆記型電腦、PDA、數位視訊攝影機等為代表之行動電子設備，為實現其小型、薄型、輕量化之技術開發正急速地進展。
支持該技術開發的主要電子零件為半導體元件，且伴隨半導體元件的高密度化，電極端子的間距及面積亦不斷地縮小。伴隨於此，將半導體元件以倒裝晶片法安裝於安裝基板時所用的導電性凸塊，亦變得受到嚴格要求。
在此情況下，伴隨電極端子的細間距化，有安裝基板之相鄰連接端子間發生短路，以及因半導體元件與安裝基板的熱膨脹係數差而產生之應力使導電性凸塊及電極端子之間容易發生連接不良的問題。
特別是前述行動電話等行動電子設備有可能受到因落下造成之衝擊等，故電極端子間的連接信賴性不足的話，會有移動電子設備不良之虞。
又，伴隨半導體元件之配線規則的精細化，藉由形成 於半導體元件之絕緣層的低介電常數化，絕緣層的多孔化亦持續地發展。因此，在習知倒裝晶片安裝之Au凸塊等的安裝步驟中，有因施加於Au凸塊下之絕緣層的應力，使絕緣層產生裂痕等損傷等的問題。
另一方面，為避免細間距化而使用半導體元件之電路形成面全體形成導電性凸塊的區域凸塊方式中，安裝區域全體需要安裝基板之高平面度。在一般的區域凸塊方式中，首先，於半導體元件形成多數電極端子，並於該電極端子上形成由焊料或Au等構成之凸塊。接著，使該半導體元件之凸塊與形成於電路基板上之連接端子相對後，將前述電極端子上之凸塊與分別對應的連接端子電性地接合。此外，為提昇半導體元件與電路基板的電性、機械性接合，以將樹脂材料(底部填充膠)填充至半導體元件及電路基板之間的步驟製作。
但是，為將例如電極端子數超過5000個的次世代LSI安裝至電路基板，需要形成可對應100 μm以下之細間距的凸塊，但以現在的焊料凸塊形成技術很難加以對應。
又，由於必須因應電極端子數形成多數凸塊，故為謀求低成本化，需要藉由縮短每個半導體元件之安裝間隔產生之高生產性。
以往，凸塊形成技術使用的是電鍍法及網版印刷法等，電鍍法雖適用於細間距，但是由於步驟變複雜，生產性會有問題。
又，網版印刷法雖在生產性很優異，但是因使用光罩， 故難以對應細間距化。
在此狀況下，近幾年來已有幾個可於LSI元件之電極端子或電路基板之連接端子上，選擇性地形成焊料凸塊之技術的申請案。該等技術不只適用於形成精細凸塊，而且可一次形成凸塊，故生產性亦很優異，作為適用於安裝次世代LSI之電路基板的技術正受到注目。
前述技術係先將於表面形成氧化皮膜之焊料粉末及助焊劑之混合物所構成的焊料膏全面地塗佈至形成有連接端子之電路基板上。然後，藉由在該狀態下加熱電路基板，使焊料粉末熔融後，且在不使相鄰連接端子間引起短路之情形下，於連接端子上選擇性地形成焊料層(例如，參照專利文獻1)。
又，也有將以有機酸鉛鹽及金屬錫為主要成份的膏狀組成物塗佈至連接端子形成之整面電路基板上，接著藉由加熱電路基板引起Pb與Sn的取代反應，再使Pb/Sn合金選擇性地沉積至電路基板之連接端子上的技術。(例如，參照專利文獻2或非專利文獻1)。
此外，亦有將於表面形成電極之電路基板浸泡於藥劑中，使黏著性皮膜僅形成於連接端子的表面後，使焊料粉末附著於該黏著性皮膜，然後將其加熱熔融以於連接端子上選擇性地形成凸塊的技術(例如，參照專利文獻3)。
但是，前述均為揭示於半導體元件之電極端子上或電路基板之連接端子上形成凸塊的方法。在一般的倒裝晶片安裝中，形成凸塊後，會將半導體元件搭載至電路基板上。 然後，需要藉由迴焊透過凸塊進行半導體元件與電極端子間之接合的步驟、及將底部填充膠材料注入電路基板與半導體元件之間以使半導體元件固定於電路基板的步驟。因此，造成成本提高。
為解決前述問題，一般使用的是藉由將導電性膏透過印刷網版之貫穿孔印刷於半導體元件之電極形成面，以低成本一次形成凸塊電極的方法(例如，參照專利文獻4)。
但是，正如利用顯示藉習知導電性膏之導電性凸塊之形成方法的第7A圖~第7E圖之截面圖所進行的說明，專利文獻4揭示之導電性凸塊中，有著如下所示之問題。
首先，如第7A圖所示，將於複數電極端子101之對應位置具有開口部103之印刷網版104配置於設有複數電極端子101之半導體元件102的上面。然後，將導電性膏105放在上面，並以刮板106邊擠壓導電性膏105邊從開口部103印刷、充填至電極端子101表面。
接著，如第7B圖所示，藉由移除印刷網版104，在印刷時呈低黏度之狀態下，於電極端子101上形成導電性凸塊105a。此時，如第7C圖所示，電極端子101上的導電性凸塊105a，由於印刷後經過一段時間，而且其黏性亦低，故會有電極端子101的周邊產生垂落(curtaining)現象，且電極端子之細間距化受限制的問題。
接下來，如第7D圖所示，將半導體元件102反轉並與於設置在電路基板107表面的電極端子108對位，進行倒裝晶片安裝。此時，如第7E圖所示，若安裝時半導體元件102 與電路基板107產生傾斜的話，則會有無法抑制因不均勻加壓力差異造成之導電性凸塊崩壞所導致之相鄰電極端子101間的短路109及連接不良部110所導致之不均勻連接電阻等發生的問題。
【專利文獻1】特開2000－94179號公報 【專利文獻2】特開平1－157796號公報 【專利文獻3】特開平7－74459號公報 【專利文獻4】特開平11－274209號公報
【非專利文獻1】電子學安裝技術、2000年9月號、pp38－45
 發明開示
本發明之導電性凸塊係形成於電子零件之電極端子面的導電性凸塊，且前述導電性凸塊至少由導電性填料之密度相異的多數樹脂硬化物所構成。
藉此，印刷光罩分離時可保持凸塊形狀的微細性。此外，安裝各電子零件時，藉由導電性填料之密度等相異的多數樹脂硬化物，將電子零件間之間隔保持一定，可有效地抑制導電性凸塊之崩壞、電極端子間之短路及連接不良等。
又，本發明之導電性凸塊之形成方法包含有以下步驟：將印刷光罩之開口部對位於電子零件之電極端子上，再透過前述開口部將導電性膏塗佈至前述電極端子上；移除前述印刷光罩後，透過曝光光罩將紫外光或可見光照射 於前述電極端子上之導電性膏的一部分，使前述導電性膏的一部分硬化並形成第1硬化部；及加熱前述電子零件，於前述第1硬化部以外之部分形成第2硬化部。
此外，本發明之導電性凸塊之形成方法包含有以下步驟：將印刷光罩之開口部對位於電子零件之電極端子上，再透過前述開口部將導電性膏印刷至前述電極端子上；於前述印刷光罩的上面配置曝光光罩，再透過液晶光罩將紫外光或可見光照射於所印刷之前述導電性膏的一部分，使前述導電性膏的一部分硬化並形成第1硬化部；加熱前述電子零件，於前述第1硬化部以外之部分形成第2硬化部；及移除前述曝光光罩及印刷光罩。
藉此，可容易製作出細間距且機械性、電性連接安定性優異的導電性凸塊。
又，本發明之半導體裝置使用前述導電性凸塊，且具有可電性地連接電路基板之電極端子及半導體元件之電極端子的構造。藉此，可實現在連接強度及電性連接性方面具有高信賴性的半導體裝置。
此外，本發明之半導體裝置之製造方法包含有以下步驟：將藉由導電性凸塊之成形方法形成有導電性凸塊的半導體晶圓，切斷成各個半導體元件；使前述半導體元件反轉，再將前述導電性凸塊對位安裝於電路基板上之電極端子上；藉由加壓、加熱前述半導體元件及前述電路基板，至少使前述導電性凸塊之第2硬化部硬化，以接合前述半導體元件及前述電路基板；及將封裝樹脂注入前述半導體元 件及前述電路基板之間的間隙，並使之硬化。
藉此，可以高生產性製作出高安裝密度且機械性、電性連接安定性優異的半導體裝置。圖式簡單說明
第1A圖係概念性地說明本發明實施型態1之導電性凸塊構造的透視圖。
第1B圖係第1A圖之1B－1B線截面圖。
第2A圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第2B圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第2C圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第2D圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第2E圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第3A圖係說明本發明實施型態1之導電性凸塊另一例的透視圖及平面圖。
第3B圖係說明本發明實施型態1之導電性凸塊另一例的透視圖及平面圖。
第3C圖係說明本發明實施型態1之導電性凸塊另一例的透視圖及平面圖。
第3D圖係說明本發明實施型態1之導電性凸塊另一例 的透視圖及平面圖。
第3E圖係說明本發明實施型態1之導電性凸塊另一例的透視圖及平面圖。
第4A圖係說明本發明實施型態2之導電性凸塊構造的截面圖。
第4B圖係說明本發明實施型態2之導電性凸塊構造之另一例的截面圖。
第4C圖係說明本發明實施型態2之導電性凸塊構造之又一例的截面圖。
第5A圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第5B圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第5C圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第5D圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第5E圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第6A圖係說明本發明實施型態4之半導體裝置製造方法的截面圖。
第6B圖係說明本發明實施型態4之半導體裝置製造方法的截面圖。
第6C圖係說明本發明實施型態4之半導體裝置製造方 法的截面圖。
第7A圖係顯示藉習知導電性膏之導電性凸塊形成方法的截面圖。
第7B圖係顯示藉習知導電性膏之導電性凸塊形成方法的截面圖。
第7C圖係顯示藉習知導電性膏之導電性凸塊形成方法的截面圖。
第7D圖係顯示藉習知導電性膏之導電性凸塊形成方法的截面圖。
第7E圖係顯示藉習知導電性膏之導電性凸塊形成方法的截面圖。
 實施發明之最佳態樣
以下，關於本發明之實施型態，將邊參照圖式邊對各圖式中的相同構成要素附上相同符號進行說明。
(實施型態1)
第1A圖係概念性地說明本發明實施型態1之導電性凸塊構造的透視圖，而第1B圖係第1A圖之1B－1B線截面圖。此外，在第1A圖及第1B圖中，省略了形成導電性凸塊的電子零件。
如第1A圖及第1B圖所示，設於例如由半導體元件及電路基板等構成的電子零件(未圖示)之電極端子11上的導電性凸塊17，是由其中心部例如藉光硬化法及熱硬化法硬化而成的第1硬化部17a、及以圍繞該第1硬化部17a之形狀形 成於電極端子11外周且藉熱硬化法在預浸狀態下半硬化而成的第2硬化部17b所構成。而且，由第1硬化部17a及第2硬化部17b所構成之導電性凸塊17是由包含例如Ag粒子等導電性填料的樹脂硬化物所構成。因此，例如透過導電性凸塊連接其他電路基板並使之硬化時，構成第1硬化部17a之樹脂硬化物的導電性填料密度具有小於構成第2硬化部17b之樹脂硬化物的導電性填料密度的值。例如，第1硬化部17a的導電性填料密度為10%~50%，第2硬化部17b的導電性填料密度為50%以上~90%。此外，前述數值嚴格講起並非密度，而是從導電性凸塊之截面，以導電性填料之單位面積平均佔有率所求出的值。
其理由在於，第1硬化部17a至少是以光硬化及熱硬化2階段硬化而成，而第2硬化部17b則是只以熱硬化硬化而成的緣故。換言之，第1硬化部17a的樹脂硬化物之樹脂成分，在熱硬化前先藉由光硬化硬化，故於熱硬化時揮發的成分變少。因此，第2硬化部17b的樹脂硬化物之樹脂成分在熱硬化時的揮發成分量變大，導電性填料密度亦相對地變得大於第1硬化部17a的導電性填料密度。
在此，樹脂硬化物係以包含具有多數光聚合性基的多官能性單體及只具有1個光聚合性基的單官能性單體兩者為佳。
所使用之具有多數光聚合性基的多官能性單體係，例如，在1分子中具有2個以上如碳－碳雙鍵之可聚合官能基的化合物。多官能性單體內含有的可聚合官能基之數量， 雖以3個~10個為佳，但不受限於前述範圍。此外，可聚合官能基之數量少於3個時，會有硬化性降低的傾向，而其官能基之數量多於10個的話，會有分子尺寸變大，且黏度增大的傾向。
具有多數光聚合性基的多官能性單體之具體例，可舉例如：丙烯基化環己基二丙烯酸酯、1,4－丁二醇二丙烯酸酯、1,3－丁二醇二丙烯酸酯、1,6－己二醇二丙烯酸酯、乙二醇二丙烯酸酯、二乙二醇二丙烯酸酯、三乙二醇二丙烯酸酯、聚乙二醇二丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、二季戊四醇五丙烯酸酯、二季戊四醇六丙烯酸酯、二季戊四醇一羥五丙烯酸酯、二三羥甲基丙烷四丙烯酸酯、丙三醇二丙烯酸酯、甲氧基化環己基二丙烯酸酯、新戊二醇二丙烯酸酯、丙二醇二丙烯酸酯、聚丙二醇二丙烯酸酯、三丙三醇二丙烯酸酯、三羥甲基丙烷三丙 烯酸酯、雙酚A二丙烯酸酯、雙酚A環氧乙烷加成物之二丙烯酸酯、雙酚A環氧丙烷加成物之二丙烯酸酯等。又，也可使用將前述化合物內含有之丙烯基之一部分或全部取代成例如甲基丙烯基的化合物。此外，亦可依需要添加光還原性之色素及還原劑等的光聚合引發劑。
又，導電性填料除前述Ag以外，可使用例如：Au、Pt、Ni、Cu、Pd、Mo、W等平均粒子徑為0.1 μm~10 μm左右的金屬微粒子。前述金屬微粒子可單獨使用，亦可混合2種以上使用。此外，也可使用由包含前述元素之合金所構成的合金粉作為導電性填料。此外，從以低溫燒結形成低電 阻導體的目的來看，使用熔點較低且比電阻值低的金屬材料作為導電粒子較合適。前述金屬材料以例如：Au、Ag、Cu為佳。此外，從Au非常高價、Cu容易氧化且無法在空氣中燒結等來看，使用Ag最為合適。又，導電性填料的形狀可為塊狀、鱗片狀、微結晶狀、球狀、粒狀、薄片狀等種種形狀，亦可為非特定形狀。其中，導電性粒子的形狀以球狀或粒狀為佳，這是因為曝光時的光透射率佳且曝光效率好的緣故。
根據前述構造，可藉由第1硬化部防止導電性凸塊垂落，並且可藉由呈半硬化狀態的第2硬化部防止與其他電子零件等以低加壓力進行安裝及偏位等。藉此，可形成對應細間距化且連接信賴性優異的導電性凸塊。
以下，利用第2A圖~第2E圖說明本實施型態之導電性凸塊形成方法。第2A圖~第2E圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。此外，以使用可形成多數半導體元件之半導體晶圓作為形成導電性凸塊之電子零件的例子進行說明。又，雖以使用液晶光罩作為曝光光罩的例子進行說明，但亦可使用金屬光罩等。使用液晶光罩可得到電性地任意變更光透射部形狀之良好效果。
首先，如第2A圖所示，於具有多數形成有多數電極端子11之半導體元件的半導體晶圓12上面配置印刷光罩14，且該印刷光罩14設有與電極端子l1之位置對應的導電性凸塊形成用之開口部13。
接著，如第2B圖所示，將例如以Ag填料(平均粒徑0.2 μm~3 μm)60重量份~90重量份及光硬化樹脂(丙烯酸酯系)5重量份~40重量份摻合成的導電性膏15載置於印刷光罩14上，並以刮板16邊擠壓導電性膏15邊往箭頭方向移動，將導電性膏15充填至開口部13。
然後，如第2C圖所示，藉由從半導體晶圓12分離印刷光罩14，於電極端子11印刷並形成導電性凸塊前驅物17c。
接著，如第2D圖所示，配置曝光光罩18(以下寫成「液晶光罩」)，並將用以使光照射至導電性凸塊前驅物17c之必要部位的光透射部19設置於液晶光罩18。然後，透過前述光透射部19將可見光或紫外光以例如15mW/mm2照射5秒，使構成導電性凸塊前驅物17c中的導電性膏15的光硬化樹脂硬化後形成第1硬化部17a。
此外，即使在照射途中，亦可藉由液晶光罩18的控制電路自由變更光透射部19的面積、形狀，故可自由地設計第1硬化部17a的形狀及形成位置等。
接著，如第2E圖所示，藉由以例如較導電性膏之樹脂成分的熱硬化溫度為低的溫度(例如120℃左右)加熱，使第1硬化部17a以外的導電性膏半硬化成預浸狀態，並形成第2硬化部17b。藉此，可製作出具有導電性填料密度相異之第1硬化部17a及第2硬化部17b。
此外，在後述的半導體裝置製造步驟中，第2硬化部17b藉由透過導電性凸塊17對半導體元件及電路基板進行倒裝晶片安裝時的加熱，可達到完全硬化。藉此，可形成具有大於第1硬化部17a之導電性填料密度的第2硬化部17b。此 時，第1硬化部17a的導電性填料密度為10%~50%，第2硬化部17b的導電性填料密度為50%以上~90%。此外，前述數值嚴格講起並非密度，而是從導電性凸塊之截面，以導電性填料之單位面積平均佔有率所求出的值。
該理由亦如前述，相對於第1硬化部17a是藉由光硬化及熱硬化硬化而成，第2硬化部17b則是只以熱硬化硬化而成，因此產生差異。
以下，說明本實施型態之導電性凸塊17構造之另一例。
第3A圖~第3E圖的左圖係說明本發明實施型態1之導電性凸塊17另一例的透視圖，第3A圖~第3E圖的右圖係其平面圖。此外，在第3A圖~第3E圖中，省略形成導電性凸塊17的電子零件，僅顯示由形成於電極端子11上的第1硬化部17a及第2硬化部17b所構成之導電性凸塊17的形狀。又，第3圖所示之第1硬化部17a的形狀，亦可藉由控制液晶光罩之光透射部，自由地設定成第3A圖~第3E圖所示範例以外的形狀。
首先，第3A圖係包含於導電性凸塊17的外周部具有第1硬化部17a，且將第2硬化部17b設於中心部，與實施型態1之導電性凸塊相反的構造者。藉由設於液晶光罩的環狀光透射部可輕易形成前述構造。藉此，例如發生於加熱連接半導體元件及電路基板時的第2硬化部之垂落，可藉事先光硬化過的第1硬化部防範於未然。
接著，第3B圖係將第1硬化部17a設成環狀並配置於導電性凸塊17的內部，且將第2硬化部17b配置於導電性凸塊 17的中心部及第1硬化部17a的外周部並從兩側夾住第1硬化部17a之形狀者
又，第1圖及第3A圖、第3B圖中，雖均以將第1硬化部17a形成圓形或環狀的例子進行說明，但不受限於此。例如，如第3C圖所示，亦可使第1硬化部17a呈角柱狀並形成於導電性凸塊17的中央位置，且將第2硬化部17b設於其外周部。圖式中，雖以4角柱為例來顯示第1硬化部17a的形狀，但不受限於此，亦可使其平面形狀為5角柱、6角柱等多角形。
又，第3A圖~第3C圖中，雖均以於電極端子11上形成1個第1硬化部17a的例子進行說明，但不受限於此。例如，如第3D圖及第3E圖所示，亦可將多數個第1硬化部17a形成於電極端子11上。亦即，第3D圖中顯示將2個矩形狀之第1硬化部17a形成於電極端子11上的例子，而第3E圖中則顯示形成4個的例子。當然，前述矩形狀之第1硬化部17a的形狀可為圓柱狀或其他任意形狀，且第1硬化部17a的數量亦可在5個以上。此外，第3D圖中，可將矩形狀之第1硬化部17a的形狀分別以半圓形形成，又，也可使第3E圖之4角柱第1硬化部17a呈例如扇形等的形狀並配置4個。
此外，第1硬化部17a的形狀，可依據形成導電性凸塊17之半導體元件或形成於半導體晶圓上面的電極端子之大小、形狀或電極端子間的間距，最適當地加以設計。此外，考慮到倒裝晶片安裝時施加的負載或加熱溫度，形成導電性凸塊時，可藉由例如控制樹脂硬化物之樹脂成分的揮發 量等，事先任意地設計第1硬化部及第2硬化部的導電性填料密度。
又，第1硬化部17a的形狀或形成數，並不受限於前述實施型態1中說明過的各個例子，可任意地選擇與前述設計因素相關的最適當形狀或最適當形成數等。
又，本實施型態中，雖以將圓形狀的導電性凸塊形成於圓形狀的電極端子上的例子進行說明，但不受限於此。亦可將電極端子11的形狀作為例如4角形狀，並配合其形狀，設計且形成導電性凸塊17或第1硬化部17a的形狀。
(實施型態2)
以下，利用第4A圖~第4C圖說明本發明實施型態2之導電性凸塊構造。
第4A圖係說明本發明實施型態2之導電性凸塊構造的截面圖，且第4B圖係說明本發明實施型態2之導電性凸塊構造之另一例的截面圖，並且第4C圖係說明本發明實施型態2之導電性凸塊構造之又一例的截面圖。
如第4A圖~第4C圖所示，基本構造係於導電性凸塊37的厚度(高度)方向上，將構成導電性凸塊之導電性填料密度相異的第1硬化部37a及第2硬化部37b積層在例如半導體晶圓32上而形成的構造。此外，與實施型態1相同，雖以使用液晶光罩作為曝光光罩的例子進行說明，但亦可使用金屬光罩等。
亦即，於電極端子31上的導電性凸塊37之下部形成第1硬化部37a，且於其上部具有第2硬化部37b者。此外，於本 實施型態中，第2硬化部37b亦藉由控制液晶光罩(未圖示)之光透射部照射可見光或紫外光形成第1硬化部37a後，使用例如印刷光罩印刷第2硬化部37b，以覆蓋第1硬化部37a並藉由低溫加熱，於預浸狀態形成半硬化的第2硬化部37b。
具體而言，首先，如第4A圖所示，以與電極端子31之面積相同的面積、形狀形成第1硬化部37a的例子，或如第4B圖所示，與實施型態1同樣地將第1硬化部37a形成於電極端子31之中心部，並於其周圍形成第2硬化部37b的例子。因此，導電性凸塊37是在將第1硬化部37a埋入第2硬化部37b內部之狀態下構成。
此外，如第4C圖所示，與實施型態1之第3D圖及第3E圖所示之情況相同地，亦可作成將多數個第1硬化部37a埋入設置於第2硬化部37b內部的構造。
根據本實施型態，在呈半硬化狀態之第2硬化部的全面上，可連接其他電子零件等的電極端子，故可實現以更低負載進行之安裝。此外，由於可在半硬化狀態下連接，故可更加提高連接信賴性。
(實施型態3)
以下，利用第5A圖~第5E圖說明本發明實施型態3之導電性凸塊形成方法。第5A圖~第5E圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。此外，與實施型態1時相同，以使用可形成多數半導體元件之半導體晶圓作為形成導電性凸塊之電子零件的例子進行說明。又，雖以使用液晶光罩作為曝光光罩的例子進行說明，但亦可使用金 屬光罩等。
首先，如第5A圖所示，於具有多數形成有多數電極端子41之半導體元件的半導體晶圓42上面配置印刷光罩44，且該印刷光罩44設有與電極端子41之位置對應的導電性凸塊形成用之開口部43。接著，將導電性膏45載置於印刷光罩44上，並以刮板46邊擠壓導電性膏45邊往箭頭方向移動。藉此，將導電性膏45充填至開口部43後，如第5B圖所示，形成導電性凸塊前驅物47c。
接著，如第5C圖所示，將設有光透射部49的液晶光罩48配置於印刷光罩44上面。
此時，將該光透射部49對位至導電性凸塊前驅物47c需要光照射之部位後，配置液晶光罩48。然後，如第5D圖所示，透過光透射部49照射可見光或紫外光，使構成導電性凸塊前驅物47c中的導電性膏45的光硬化樹脂硬化後，形成第1硬化部47a。
此外，與實施型態1相同地，可藉由液晶光罩48的控制電路自由地變更光透射部49的面積、形狀，且與第3A圖~第3E圖所示之情況相同，可自由地控制第1硬化部47a的形狀及形成部分等。
接著，如第5E圖所示，藉由以例如較導電性膏之樹脂成分的熱硬化溫度為低的溫度(例如120℃左右)加熱，使第1硬化部17a以外的導電性膏半硬化成預浸狀態，並形成第2硬化部17b。之後，往箭頭所示之方向，從半導體晶圓42依序或同時移除印刷光罩44及液晶光罩48。
藉此，可於半導體晶圓42之電極端子41上，製作出由第1硬化部47a及具有大於第1硬化部47a之導電性填料密度的第2硬化部47b所構成之導電性凸塊47。
根據本實施型態，加熱第2硬化部時，是在以印刷光罩圍住其外周的狀態下進行硬化，故可事先防止第2硬化部之導電性凸塊的垂落等。此外，由於是在第2硬化部呈半硬化狀態下，移除印刷光罩或液晶光罩，故不容易產生因印刷光罩等拖拉導電性膏所導致之導電性凸塊的變形。
(實施型態4)
以下，利用第6A圖~第6C圖說明本發明實施型態4之半導體裝置製造方法。第6A圖~第6C圖係說明本發明實施型態4之半導體裝置製造方法的截面圖。此外，半導體裝置具有將包含以前述各實施型態形成之導電性凸塊的半導體元件於電路基板上進行倒裝晶片安裝的構造。
首先，前步驟係以切割鋸切斷形成有前述各實施型態所示之導電性凸塊的半導體晶圓，並分割成可對電路基板60進行倒裝晶片安裝的多數半導體元件52。
接著，如第6A圖所示，將形成有由半導體元件52的第1硬化部57a及第2硬化部57b所構成之導電性凸塊57的電極端子面51，配置成與電路基板60上的電極端子61相對後，往箭頭所示之方向加壓。
接下來，如第6B圖所示，藉以光硬化法硬化之第1硬化部57a限制並保持半導體元件52及電路基板60之間的間隔。然後，於此同時，以例如150℃左右進行加熱，使導電 性凸塊57的呈預浸狀態之第2硬化部57b完全硬化後，電性地、機械性地連接電路基板60與半導體元件52。
接著，如第6C圖所示，將絕緣性封裝樹脂62充填至半導體元件52及電路基板60之間的間隙，並藉由加熱硬化製 作半導體裝置。
根據本實施型態，即使施加於半導體元件52的壓力有部分變動，半導體元件52及電路基板60之間的間隙依舊可藉由構成導電性凸塊57之第1硬化部57a予以限制，故半導體元件52不會傾斜並可進行安裝。藉此，可防止發生習知倒裝晶片安裝法中，因間隔變動造成之導電性凸塊的不均勻崩壞或擠壓所導致之電極端子間的短路或連接不良等問題。此外，由於導電性凸塊不容易產生不均勻崩壞，故可形成細間距的導電性凸塊，且可高密度安裝半導體裝置。又，藉由導電性凸塊57的半硬化之第2硬化部57b，可防止在半導體元件及電路基板之電極端子的步驟上產生偏位等。
如前述說明，藉由導電性填料密度相異，且至少是以由第1硬化部及第2硬化部構成之樹脂硬化物所構成的導電性凸塊，可抑制倒裝晶片安裝時的導電性凸塊崩壞等，並可實現信賴性優異的半導體裝置。
【產業上利用之可能性】
根據本發明，可防止因加壓造成之安裝時導電性凸塊的不均勻崩壞，故不容易發生電極端子間的短路或連接不良，在要求細間距且高密度安裝的安裝領域及半導體裝置 等方面是有用的。
11‧‧‧電極端子
12‧‧‧半導體晶圓(電子零件)
13‧‧‧開口部
14‧‧‧印刷光罩
15‧‧‧導電性膏
16‧‧‧刮板
17‧‧‧導電性凸塊
17a‧‧‧第1硬化部
17b‧‧‧第2硬化部
17c‧‧‧導電性凸塊前驅物
18‧‧‧液晶光罩(曝光光罩)
19‧‧‧光透射部
31‧‧‧電極端子
32‧‧‧半導體晶圓
37‧‧‧導電性凸塊
37a‧‧‧第1硬化部
37b‧‧‧第2硬化部
41‧‧‧電極端子
42‧‧‧半導體晶圓
43‧‧‧開口部
44‧‧‧印刷光罩
45‧‧‧導電性膏
46‧‧‧刮板
47‧‧‧導電性凸塊
47a‧‧‧第1硬化部
47b‧‧‧第2硬化部
47c‧‧‧導電性凸塊前驅物
48‧‧‧液晶光罩
49‧‧‧光透射部
51‧‧‧電極端子
52‧‧‧半導體元件
57‧‧‧導電性凸塊
57a‧‧‧第1硬化部
57b‧‧‧第2硬化部
60‧‧‧電路基板
61‧‧‧電極端子
62‧‧‧封裝樹脂
101‧‧‧電極端子
102‧‧‧半導體元件
103‧‧‧開口部
104‧‧‧印刷網版
105‧‧‧導電性膏
105a‧‧‧導電性凸塊
106‧‧‧刮板
107‧‧‧電路基板
108‧‧‧電極端子
109‧‧‧短路
110‧‧‧連接不良部
第1A圖係概念性地說明本發明實施型態1之導電性凸塊構造的透視圖。
第1B圖係第1A圖之1B－1B線截面圖。
第2A圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第2B圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第2C圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第2D圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第2E圖係說明本發明實施型態1之導電性凸塊形成方法的截面圖。
第3A圖係說明本發明實施型態1之導電性凸塊另一例的透視圖及平面圖。
第3B圖係說明本發明實施型態1之導電性凸塊另一例的透視圖及平面圖。
第3C圖係說明本發明實施型態1之導電性凸塊另一例的透視圖及平面圖。
第3D圖係說明本發明實施型態1之導電性凸塊另一例的透視圖及平面圖。
第3E圖係說明本發明實施型態1之導電性凸塊另一例 的透視圖及平面圖。
第4A圖係說明本發明實施型態2之導電性凸塊構造的截面圖。
第4B圖係說明本發明實施型態2之導電性凸塊構造之另一例的截面圖。
第4C圖係說明本發明實施型態2之導電性凸塊構造之又一例的截面圖。
第5A圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第5B圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第5C圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第5D圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第5E圖係說明本發明實施型態3之導電性凸塊形成方法的截面圖。
第6A圖係說明本發明實施型態4之半導體裝置製造方法的截面圖。
第6B圖係說明本發明實施型態4之半導體裝置製造方法的截面圖。
第6C圖係說明本發明實施型態4之半導體裝置製造方法的截面圖。
第7A圖係顯示藉習知導電性膏之導電性凸塊形成方 法的截面圖。
第7B圖係顯示藉習知導電性膏之導電性凸塊形成方法的截面圖。
第7C圖係顯示藉習知導電性膏之導電性凸塊形成方法的截面圖。
第7D圖係顯示藉習知導電性膏之導電性凸塊形成方法的截面圖。
第7E圖係顯示藉習知導電性膏之導電性凸塊形成方法的截面圖。
11‧‧‧電極端子
17‧‧‧導電性凸塊
17a‧‧‧第1硬化部
17b‧‧‧第2硬化部

Claims (11)

  1. 一種導電性凸塊，係由形成於電子零件之電極端子面的樹脂硬化物與導電性填料構成者，且，前述導電性凸塊係至少形成於中心部之前述樹脂硬化物的前述導電性填料之密度，與形成於外周部之前述樹脂硬化物的前述導電性填料之密度相異。
  2. 如申請專利範圍第1項之導電性凸塊，其中前述導電性凸塊係至少形成於中心部之前述樹脂硬化物的前述導電性填料密度，小於形成於外周部之前述樹脂硬化物的前述導電性填料密度者。
  3. 如申請專利範圍第1項之導電性凸塊，其中前述導電性凸塊係至少形成於中心部之前述樹脂硬化物的前述導電性填料密度，大於形成於外圍部之前述樹脂硬化物的前述導電性填料密度者。
  4. 如申請專利範圍第1項之導電性凸塊，其中包含前述導電性填料之前述多數樹脂硬化物係至少由藉光硬化法及熱硬化法硬化之第1硬化部及藉前述熱硬化法硬化之第2硬化部所構成者。
  5. 如申請專利範圍第1項之導電性凸塊，其中前述導電性凸塊之前述樹脂硬化物的樹脂成分至少包含有光硬化樹脂成分及熱硬化樹脂成分。
  6. 一種導電性凸塊之形成方法，包含有以下步驟：將印刷光罩之開口部對位於電子零件之電極端子上，再透過前述開口部將導電性膏塗佈至前述電極端子 上；移除前述印刷光罩後，透過曝光光罩將紫外光或可見光照射於前述電極端子上之導電性膏的一部分，使前述導電性膏的一部分硬化並形成第1硬化部；及加熱前述電子零件，於前述第1硬化部以外之部分形成第2硬化部。
  7. 一種導電性凸塊之形成方法，包含有以下步驟：將印刷光罩之開口部對位於電子零件之電極端子上，再透過前述開口部將導電性膏印刷至前述電極端子上；於前述印刷光罩的上面配置曝光光罩，再透過前述曝光光罩將紫外光或可見光照射於所印刷之前述導電性膏的一部分，使前述導電性膏的一部分硬化並形成第1硬化部；加熱前述電子零件，於前述第1硬化部以外之部分形成第2硬化部；及移除前述曝光光罩及印刷光罩。
  8. 如申請專利範圍第6或7項之導電性凸塊的成形方法，其中前述曝光光罩係液晶光罩。
  9. 如申請專利範圍第6或7項之導電性凸塊的成形方法，其中前述導電性膏包含有光硬化樹脂及熱硬化樹脂。
  10. 一種半導體裝置，係使用申請專利範圍第1項之導電性凸塊，使電路基板之電極端子與半導體元件之電極端子電性地連接者。
  11. 一種半導體裝置之製造方法，包含有以下步驟：將藉由申請專利範圍第6或7項之導電性凸塊之成形方法形成有導電性凸塊的半導體晶圓，切斷成各個半導體元件；使前述半導體元件反轉，再將前述導電性凸塊對位安裝於電路基板上之電極端子上；藉由加壓、加熱前述半導體元件及前述電路基板，至少使前述導電性凸塊之第2硬化部硬化，以接合前述半導體元件及前述電路基板；及將封裝樹脂注入前述半導體元件及前述電路基板之間的間隙，並使之硬化。
TW96145169A 2006-12-27 2007-11-28 A conductive bump and a method for forming the same, and a semiconductor device and a method for manufacturing the same TWI469232B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006351242 2006-12-27

Publications (2)

Publication Number Publication Date
TW200834771A TW200834771A (en) 2008-08-16
TWI469232B true TWI469232B (zh) 2015-01-11

Family

ID=39562271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96145169A TWI469232B (zh) 2006-12-27 2007-11-28 A conductive bump and a method for forming the same, and a semiconductor device and a method for manufacturing the same

Country Status (6)

Country Link
US (1) US7928566B2 (zh)
JP (1) JP5003689B2 (zh)
KR (1) KR101155709B1 (zh)
CN (1) CN101578694B (zh)
TW (1) TWI469232B (zh)
WO (1) WO2008078478A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396754B2 (ja) * 2007-07-11 2010-01-13 ソニー株式会社 配線への素子の電気的接続方法及び発光素子組立体の製造方法
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
DE102008042382A1 (de) * 2008-09-26 2010-04-01 Robert Bosch Gmbh Kontaktanordnung zur Herstellung einer beabstandeten, elektrisch leitfähigen Verbindung zwischen mikrostrukturierten Bauteilen
KR101677739B1 (ko) 2010-09-29 2016-11-21 삼성전자주식회사 반도체 패키지 및 그의 제조방법
WO2012081144A1 (ja) * 2010-12-15 2012-06-21 パナソニック株式会社 半導体装置及びその製造方法
KR101479811B1 (ko) * 2011-12-02 2015-01-08 광 석 서 투명 전극 필름 제조용 기재 필름
EP2960930A4 (en) * 2013-02-22 2017-07-12 Furukawa Electric Co., Ltd. Connecting structure, and semiconductor device
CN113556882B (zh) * 2020-04-23 2022-08-16 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274199A (ja) * 1998-03-19 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法及びその装置
TW200527550A (en) * 2004-02-06 2005-08-16 South Epitaxy Corp Bumping process for light emitting diode
TW200528531A (en) * 2004-02-26 2005-09-01 Sony Chemicals Corp Anisotropic conduction connecting method and anisotropic conduction adhesive film

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH02280334A (ja) * 1989-04-21 1990-11-16 Citizen Watch Co Ltd 半導体装置及びその製造方法
JPH06151438A (ja) * 1992-11-12 1994-05-31 Tanaka Kikinzoku Kogyo Kk 感光性導電ペーストによるバンプ形成方法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
US5977615A (en) * 1996-12-24 1999-11-02 Matsushita Electronics Corporation Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6225205B1 (en) 1998-01-22 2001-05-01 Ricoh Microelectronics Company, Ltd. Method of forming bump electrodes
JP3423239B2 (ja) * 1998-01-22 2003-07-07 リコーマイクロエレクトロニクス株式会社 バンプ電極形成方法
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP4761164B2 (ja) * 2006-03-31 2011-08-31 ブラザー工業株式会社 接続構造、および部品搭載基板
CN101601127B (zh) * 2007-03-23 2011-02-16 松下电器产业株式会社 导电性凸起及其制造方法以及电子部件安装结构体
WO2008136419A1 (ja) * 2007-04-27 2008-11-13 Nec Corporation 半導体装置及び製造方法並びにリペア方法
US8080884B2 (en) * 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
JP5542470B2 (ja) * 2009-02-20 2014-07-09 パナソニック株式会社 はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP2010263014A (ja) * 2009-04-30 2010-11-18 Panasonic Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274199A (ja) * 1998-03-19 1999-10-08 Ricoh Microelectronics Co Ltd バンプ電極形成方法及びその装置
TW200527550A (en) * 2004-02-06 2005-08-16 South Epitaxy Corp Bumping process for light emitting diode
TW200528531A (en) * 2004-02-26 2005-09-01 Sony Chemicals Corp Anisotropic conduction connecting method and anisotropic conduction adhesive film

Also Published As

Publication number Publication date
US20100029044A1 (en) 2010-02-04
KR101155709B1 (ko) 2012-06-12
JPWO2008078478A1 (ja) 2010-04-15
US7928566B2 (en) 2011-04-19
KR20090067202A (ko) 2009-06-24
JP5003689B2 (ja) 2012-08-15
CN101578694B (zh) 2011-07-13
WO2008078478A1 (ja) 2008-07-03
TW200834771A (en) 2008-08-16
CN101578694A (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
TWI469232B (zh) A conductive bump and a method for forming the same, and a semiconductor device and a method for manufacturing the same
TWI415542B (zh) A printed wiring board, and a printed wiring board
CN104701269B (zh) 叠层封装件结构中的翘曲控制
KR101286379B1 (ko) 범프-온-리드 플립 칩 인터커넥션
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
US8119449B2 (en) Method of manufacturing an electronic part mounting structure
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
JP2011114259A (ja) 半導体装置およびその製造方法
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
JP2017175093A (ja) 電子部品、接続体、電子部品の設計方法
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2017175092A (ja) 電子部品、異方性接続構造体、電子部品の設計方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4725373B2 (ja) 電子部品実装構造体の製造方法
TWI598964B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
TW201115662A (en) Flip-chip underfill
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
JP2003163232A (ja) 予備ハンダの形成方法
JP5003320B2 (ja) 導電性バンプとその製造方法およびそれらを用いた電子部品実装構造体とその製造方法
TWI258850B (en) The surface structure of flip chip substrate
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees