JP4396754B2 - 配線への素子の電気的接続方法及び発光素子組立体の製造方法 - Google Patents
配線への素子の電気的接続方法及び発光素子組立体の製造方法 Download PDFInfo
- Publication number
- JP4396754B2 JP4396754B2 JP2007261974A JP2007261974A JP4396754B2 JP 4396754 B2 JP4396754 B2 JP 4396754B2 JP 2007261974 A JP2007261974 A JP 2007261974A JP 2007261974 A JP2007261974 A JP 2007261974A JP 4396754 B2 JP4396754 B2 JP 4396754B2
- Authority
- JP
- Japan
- Prior art keywords
- fixing member
- layer
- conductive fixing
- light emitting
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Description
(A)基体に設けられた少なくとも配線上に導電性固定部材前駆体層を形成し、次いで、
(B)接続部を備えた素子を、該接続部が導電性固定部材前駆体層と接するように配線上に配置した後、導電性固定部材前駆体層を加熱して導電性固定部材層を得ることで、導電性固定部材層を介して配線に素子の接続部を固定する、
工程から成り、
導電性固定部材前駆体層は、溶液型の導電材料から成ることを特徴とする。
(A)基体に設けられた少なくとも配線上に導電性固定部材前駆体層を形成し、次いで、
(B)接続部を備えた発光素子を、該接続部が導電性固定部材前駆体層と接するように配線上に配置した後、導電性固定部材前駆体層を加熱して導電性固定部材層を得ることで、導電性固定部材層を介して配線に発光素子の接続部を固定する、
工程から成り、
導電性固定部材前駆体層は、溶液型の導電材料から成ることを特徴とする。
(A)素子に備えられた接続部上に導電性固定部材前駆体層を形成し、次いで、
(B)導電性固定部材前駆体層が基体に設けられた配線と接するように素子を配線上に配置した後、導電性固定部材前駆体層を加熱して導電性固定部材層を得ることで、導電性固定部材層を介して配線に素子の接続部を固定する、
工程から成り、
導電性固定部材前駆体層は、溶液型の導電材料から成ることを特徴とする。
(A)発光素子に備えられた接続部上に導電性固定部材前駆体層を形成し、次いで、
(B)導電性固定部材前駆体層が基体に設けられた配線と接するように発光素子を配線上に配置した後、導電性固定部材前駆体層を加熱して導電性固定部材層を得ることで、導電性固定部材層を介して配線に発光素子の接続部を固定する、
工程から成り、
導電性固定部材前駆体層は、溶液型の導電材料から成ることを特徴とする。
発光素子の接続部と基体上に形成された配線とが、導電性固定部材層にて固定されており、
発光素子の下方にのみ導電性固定部材層が存在し、
導電性固定部材層は、ITO又はIZOから成ることを特徴とする。
発光素子の接続部と基体上に形成された配線とが、導電性固定部材層にて固定されており、
導電性固定部材層は、少なくとも、金属原子、炭素(C)原子及び酸素(O)原子から構成されていることを特徴とする。
前記工程(A)においては、配線上を含む基体上に導電性固定部材前駆体層を形成し、
前記工程(B)の後、素子あるいは発光素子(以下、これらを総称して、『素子等』と呼ぶ)の下方に位置する導電性固定部材層の部分を残し、その他の導電性固定部材層の部分を除去する工程を含む構成とすることができる。
(1)導電性固定部材前駆体層に含まれる溶媒や溶剤、各種の有機物質(例えば、安定化剤)を除去するための加熱処理
だけでなく、
(2)加熱に基づく、導電性固定部材前駆体層を構成する溶液型の導電材料の熱分解や化学反応
(3)加熱に基づく、導電性固定部材前駆体層を構成する溶液型の導電材料の焼成
といった概念が包含される。加熱(加熱処理、熱分解、化学反応、焼成を含む)は、大気中で行ってもよいし、不活性ガス雰囲気中で行ってもよい。加熱の雰囲気、加熱時の圧力、加熱の時間、加熱の温度、昇温/降温パターンは、使用する導電性固定部材前駆体層に応じて、適宜設定すればよい。導電性固定部材前駆体層を加熱して導電性固定部材層を得た後、導電性固定部材層にアニール処理を施してもよい。素子等の下方に位置する導電性固定部材層の部分を残し、その他の導電性固定部材層の部分(素子等に覆われていない露出した導電性固定部材層の部分)を除去する場合、具体的には、素子等、基体や配線に悪影響を及ぼさない導電性固定部材層に適したエッチング液あるいはエッチング用ガスを用いて導電性固定部材層をエッチングすればよい。
(a)素子製造用基板に化合物半導体層の積層構造から成る発光層を形成し、発光層上に第2電極を形成することで、第2電極及び発光層から成る積層構造体を得る。
(b)次いで、中継基板に第2電極が接するように積層構造体を中継基板に貼り合わせた後、素子製造用基板を発光層から除去し、露出した発光層に第1電極を形成し、次に、発光層をパターニングすることで発光素子に分離する。
(c)その後、所望の発光素子を中継基板から基板に転写し、次いで、本発明の発光素子組立体の製造方法を適用して、発光素子を基体の配線上に固定する。
(d)次いで、発光素子を覆うように絶縁層を形成し、発光ダイオードの第1電極あるいは第2電極の上方の絶縁層に開口部を形成し、係る第1電極あるいは第2電極と接続された第2の配線を絶縁層の上に形成する。尚、第2電極が接続部に相当する場合もあるし、第1電極が接続部に相当する場合もある。
先ず、周知の方法で、素子製造用基板20に化合物半導体層の積層構造から成る発光層24を形成し、発光層24上に接続部(p側電極に相当する)25を形成する。具体的には、例えば、公称口径2インチのサファイア基板から成る素子製造用基板20の上に、MOCVD法に基づき、n型の導電型を有する第1化合物半導体層21、活性層23、p型の導電型を有する第2化合物半導体層22を順次形成し、第2化合物半導体層22上に、更に、真空蒸着法にてAg/Pt/Au構造の金属多層膜から成る接続部(p側電極あるいは第2電極)25を形成する。こうして、第1化合物半導体層21、活性層23及び第2化合物半導体層22から成る発光層24、並びに、接続部(p側電極)25から構成された積層構造体26を得ることができる(図2の(A)及び図3の(A)参照)。尚、図面によっては、発光層24や積層構造体26を1層で表す場合がある。
次いで、中継基板30に接続部(p側電極)25が接するように積層構造体26を中継基板30に貼り合わせ後、素子製造用基板20を発光層24から除去する。そして、露出した発光層24にn側電極27を形成し、次いで、発光層24をパターニングすることで発光ダイオード10に分離する。具体的には、先ず、接続部(p側電極)25を中継基板30に貼り合わせる(図2の(B)及び図3の(B)参照)。より具体的には、表面に未硬化の接着剤から成る接着層31が形成されたガラス基板から成る中継基板30を準備する。そして、積層構造体26における接続部(p側電極)25と接着層31とを貼り合わせ、接着層31を硬化させる。その後、素子製造用基板20を発光層24から除去する(図2の(C)及び図4の(A)参照)。具体的には、発光層24(より具体的には、第1化合物半導体層21)と素子製造用基板20との界面に、素子製造用基板20を介してエキシマレーザを照射することで、レーザ・アブレーションが生じる結果、素子製造用基板20を発光層24から剥離することができる。
その後、所望の発光ダイオード10を中継基板30から基板(以下、便宜上、支持基板32と呼ぶ)に転写する。即ち、中継基板30に貼り合わされた各発光ダイオード10を、支持基板32に付着させる。具体的には、先ず、発光ダイオード10がアレイ状(2次元マトリクス状)に残された中継基板30上の発光ダイオード10に、ガラス板から成る支持基板32の表面に形成された微粘着層33を押し当てる(図2の(E)、図5の(A)及び図5の(B)参照)。微粘着層33は、例えば、シリコーンゴムから成る。支持基板32は、図示しない位置決め装置に保持されている。そして、位置決め装置の作動によって、支持基板32と中継基板30との位置関係を調整することができる。次いで、実装すべき発光ダイオード10に対して、中継基板30の裏面側から、例えば、エキシマレーザを照射する(図6の(A)参照)。これによって、レーザ・アブレーションが生じ、エキシマレーザが照射された発光ダイオード10は、中継基板30から剥離する。その後、支持基板32と発光ダイオード10との接触を解くと、中継基板30から剥離した発光ダイオード10は、微粘着層33に付着した状態となる(図2の(F)及び図6の(B)参照)。
次いで、本発明の第1の態様に係る方法を実行する。即ち、先ず、基体40に設けられた少なくとも配線41上に導電性固定部材前駆体層42を形成する。具体的には、配線41上を含む基体40上に導電性固定部材前駆体層42を形成する。より具体的には、ガラス基板の表面に形成されたSiO2から成る絶縁膜(図示せず)上に配線41を周知の方法で形成することで、基体40を得る。そして、導電性固定部材前駆体層42をスピンコーティング法に基づき全面に形成する(図7の(A)参照)。尚、導電性固定部材前駆体層42に対して、例えば、60゜C、1分といったプリベーク処理を施してもよいし、行わなくともよい。
その後、導電性固定部材前駆体層42を加熱して導電性固定部材層43を得ることで、導電性固定部材層43を介して配線41に発光ダイオード10の接続部(p側電極)25を固定する(図8の(A)参照)。具体的には、例えば、酸素ガス雰囲気あるいは大気雰囲気で350゜Cまで昇温し、350゜Cにて30分間の加熱(焼成処理)を行った後、窒素ガス雰囲気として450゜Cまで昇温し、450゜Cにて30分間の加熱(アニール処理)を行えばよい。但し、窒素ガス雰囲気での加熱(アニール処理)を省略することもできる。この加熱条件で得られたITOから成る導電性固定部材層43は、アモルファス状態にある。
次に、発光ダイオード10の下方に位置する導電性固定部材層43の部分を残し、その他の導電性固定部材層43の部分を除去する(図8の(B)参照)。具体的には、塩化第2鉄水溶液や有機酸から成るエッチング液に全体を浸漬することで、発光ダイオード10が一種のエッチング用マスクとして機能し、発光ダイオード10に覆われていない露出した導電性固定部材層43の部分を除去することができる。こうして、発光ダイオード10を配線41上に電気的に接続した状態で固定することができる。
その後、発光ダイオード10を覆うように絶縁層52を形成し、発光ダイオードの第1電極(n側電極)27の上方の絶縁層52に開口部53を形成し、係る第1電極(n側電極)27と接続された第2の配線51及び第2の配線の延在部51Aを絶縁層52の上に形成する(図1参照)。そして、配線41及び第2の配線51を駆動回路と接続することによって、発光ダイオード表示装置を完成させることができる。
先ず、実施例1の[工程−100]と同様にして、周知の方法で、素子製造用基板20に化合物半導体層の積層構造から成る発光層24を形成し、発光層24上に接続部(p側電極に相当する)25を形成する(図2の(A)及び図3の(A)参照)。
次いで、実施例1の[工程−110]と同様にして、中継基板30に接続部(p側電極)25が接するように積層構造体26を中継基板30に貼り合わせ後、素子製造用基板20を発光層24から除去する。そして、露出した発光層24にn側電極27を形成し、次いで、発光層24をパターニングすることで発光ダイオード10に分離する(図2の(B)〜(D)、図3の(B)、図4の(A)〜(C)参照)。
その後、実施例1の[工程−120]と同様にして、所望の発光ダイオード10を中継基板30から支持基板32に転写する(図2の(E)〜(F)、図5の(A)、(B)、図6の(A)、(B)参照)。
次いで、本発明の第2の態様に係る方法を実行する。即ち、発光ダイオード10に備えられた接続部(p側電極あるいは第2電極)25上に、適切な印刷法(例えば、インクジェット印刷法)に基づき導電性固定部材前駆体層42を形成する(図10の(A)参照)。尚、導電性固定部材前駆体層42に対して、例えば、60゜C、1分といったプリベーク処理を施してもよいし、行わなくともよい。
そして、導電性固定部材前駆体層42が基体40に設けられた配線41と接するように、発光ダイオード10を配線41上に配置する(図2の(G)〜(H)、及び、図10の(B)参照)。具体的には、支持基板32上に支持された発光ダイオード10に備えられた接続部(p側電極あるいは第2電極)25上に形成された導電性固定部材前駆体層42を配線41と接触させた状態で、発光ダイオード10を支持基板32から取り除く。より具体的には、[工程−530]において得られた、微粘着層33に付着した状態にある発光ダイオード10における導電性固定部材前駆体層42を配線41に押し付ける。発光ダイオード10は微粘着層33に相対的に弱く付着しているだけであり、導電性固定部材前駆体層42は粘着性(タック)を有しているので、導電性固定部材前駆体層42が配線41に押し付けられた発光ダイオード10は、微粘着層33から外れる。発光ダイオード10の導電性固定部材前駆体層42を配線41と接触させた(押し付けた)状態で支持基板32を基体40から離れる方向に移動させると、発光ダイオード10は導電性固定部材前駆体層42を介して配線41の上に残される。こうして、所望の数の発光ダイオード10を配線41上に導電性固定部材前駆体層42を介して仮止めすることができる。尚、導電性固定部材前駆体層42が配線41から移動しない程度に、導電性固定部材前駆体層42は粘着性(タック)を有している。
その後、導電性固定部材前駆体層42を加熱して導電性固定部材層43を得ることで、導電性固定部材層43を介して配線41に発光ダイオード10の接続部(p側電極)25を固定する(図11参照)。具体的には、例えば、酸素ガス雰囲気あるいは大気雰囲気で350゜Cまで昇温し、350゜Cにて30分間の加熱(焼成処理)を行った後、窒素ガス雰囲気として450゜Cまで昇温し、450゜Cにて30分間の加熱(アニール処理)を行えばよい。但し、窒素ガス雰囲気での加熱(アニール処理)を省略することもできる。この加熱条件で得られたITOから成る導電性固定部材層43は、アモルファス状態にある。
その後、発光ダイオード10を覆うように絶縁層52を形成し、発光ダイオードの第1電極(n側電極)27の上方の絶縁層52に開口部53を形成し、係る第1電極(n側電極)27と接続された第2の配線51及び第2の配線の延在部51Aを絶縁層52の上に形成する(図1参照)。そして、配線41及び第2の配線51を駆動回路と接続することによって、発光ダイオード表示装置を完成させることができる。
Claims (18)
- (A)基体に設けられた少なくとも配線上に、ITO又はIZOから成る導電性固定部材層を形成するための導電性固定部材前駆体層を形成し、次いで、
(B)接続部を備えた素子を、該接続部が導電性固定部材前駆体層と接するように配線上に配置した後、導電性固定部材前駆体層を加熱して、ITO又はIZOから成る導電性固定部材層を得ることで、導電性固定部材層を介して配線に素子の接続部を固定する、
工程から成り、
導電性固定部材前駆体層は、粒径が1×10 -7 mを越える微粒子を含まない溶液型の導電材料から成ることを特徴とする配線への素子の電気的接続方法。 - 前記工程(A)においては、配線上を含む基体上に導電性固定部材前駆体層を形成し、
前記工程(B)の後、素子の下方に位置する導電性固定部材層の部分を残し、その他の導電性固定部材層の部分を除去する工程を含むことを特徴とする請求項1に記載の電気的接続方法。 - 前記工程(B)において、基板上に支持された素子に備えられた接続部を導電性固定部材前駆体層と接触させた状態で、素子を基板から取り除くことで、素子を配線上に配置することを特徴とする請求項1に記載の電気的接続方法。
- 前記工程(B)中において、又は、前記工程(B)の後、熱処理によって、配線を構成する金属と導電性固定部材層を構成する金属との合金化、又は、素子の接続部を構成する金属と導電性固定部材層を構成する金属との合金化、又は、配線を構成する金属と導電性固定部材層を構成する金属との合金化及び素子の接続部を構成する金属と導電性固定部材層を構成する金属との合金化を図ることを特徴とする請求項1に記載の電気的接続方法。
- 基体へ垂直投影した素子の射影像の領域内には、合金化のための金属層が形成されていることを特徴とする請求項4に記載の電気的接続方法。
- (A)素子に備えられた接続部上に、ITO又はIZOから成る導電性固定部材層を形成するための導電性固定部材前駆体層を形成し、次いで、
(B)導電性固定部材前駆体層が基体に設けられた配線と接するように素子を配線上に配置した後、導電性固定部材前駆体層を加熱して、ITO又はIZOから成る導電性固定部材層を得ることで、導電性固定部材層を介して配線に素子の接続部を固定する、
工程から成り、
導電性固定部材前駆体層は、粒径が1×10 -7 mを越える微粒子を含まない溶液型の導電材料から成ることを特徴とする配線への素子の電気的接続方法。 - 前記工程(B)において、基板上に支持された素子に備えられた接続部上に形成された導電性固定部材前駆体層を基体に設けられた配線と接触させた状態で、素子を基板から取り除くことで、素子を配線上に配置することを特徴とする請求項6に記載の電気的接続方法。
- 前記工程(B)中において、又は、前記工程(B)の後、熱処理によって、配線を構成する金属と導電性固定部材層を構成する金属との合金化、又は、素子の接続部を構成する金属と導電性固定部材層を構成する金属との合金化、又は、配線を構成する金属と導電性固定部材層を構成する金属との合金化及び素子の接続部を構成する金属と導電性固定部材層を構成する金属との合金化を図ることを特徴とする請求項6に記載の電気的接続方法。
- 基体へ垂直投影した素子の射影像の領域内には、合金化のための金属層が形成されていることを特徴とする請求項8に記載の電気的接続方法。
- (A)基体に設けられた少なくとも配線上に、ITO又はIZOから成る導電性固定部材層を形成するための導電性固定部材前駆体層を形成し、次いで、
(B)接続部を備えた発光素子を、該接続部が導電性固定部材前駆体層と接するように配線上に配置した後、導電性固定部材前駆体層を加熱して、ITO又はIZOから成る導電性固定部材層を得ることで、導電性固定部材層を介して配線に発光素子の接続部を固定する、
工程から成り、
導電性固定部材前駆体層は、粒径が1×10 -7 mを越える微粒子を含まない溶液型の導電材料から成ることを特徴とする発光素子組立体の製造方法。 - 前記工程(A)においては、配線上を含む基体上に導電性固定部材前駆体層を形成し、
前記工程(B)の後、発光素子の下方に位置する導電性固定部材層の部分を残し、その他の導電性固定部材層の部分を除去する工程を含むことを特徴とする請求項10に記載の発光素子組立体の製造方法。 - 前記工程(B)において、基板上に支持された発光素子に備えられた接続部を導電性固定部材前駆体層と接触させた状態で、発光素子を基板から取り除くことで、発光素子を配線上に配置することを特徴とする請求項10に記載の発光素子組立体の製造方法。
- 前記工程(B)中において、又は、前記工程(B)の後、熱処理によって、配線を構成する金属と導電性固定部材層を構成する金属との合金化、又は、発光素子の接続部を構成する金属と導電性固定部材層を構成する金属との合金化、又は、配線を構成する金属と導電性固定部材層を構成する金属との合金化及び発光素子の接続部を構成する金属と導電性固定部材層を構成する金属との合金化を図ることを特徴とする請求項10に記載の発光素子組立体の製造方法。
- 基体へ垂直投影した発光素子の射影像の領域内には、合金化のための金属層が形成されていることを特徴とする請求項13に記載の発光素子組立体の製造方法。
- (A)発光素子に備えられた接続部上に、ITO又はIZOから成る導電性固定部材層を形成するための導電性固定部材前駆体層を形成し、次いで、
(B)導電性固定部材前駆体層が基体に設けられた配線と接するように発光素子を配線上に配置した後、導電性固定部材前駆体層を加熱して、ITO又はIZOから成る導電性固定部材層を得ることで、導電性固定部材層を介して配線に発光素子の接続部を固定する、
工程から成り、
導電性固定部材前駆体層は、粒径が1×10 -7 mを越える微粒子を含まない溶液型の導電材料から成ることを特徴とする発光素子組立体の製造方法。 - 前記工程(B)において、基板上に支持された発光素子に備えられた接続部上に形成された導電性固定部材前駆体層を基体に設けられた配線と接触させた状態で、発光素子を基板から取り除くことで、発光素子を配線上に配置することを特徴とする請求項15に記載の発光素子組立体の製造方法。
- 前記工程(B)中において、又は、前記工程(B)の後、熱処理によって、配線を構成する金属と導電性固定部材層を構成する金属との合金化、又は、発光素子の接続部を構成する金属と導電性固定部材層を構成する金属との合金化、又は、配線を構成する金属と導電性固定部材層を構成する金属との合金化及び発光素子の接続部を構成する金属と導電性固定部材層を構成する金属との合金化を図ることを特徴とする請求項15に記載の発光素子組立体の製造方法。
- 基体へ垂直投影した発光素子の射影像の領域内には、合金化のための金属層が形成されていることを特徴とする請求項17に記載の発光素子組立体の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007261974A JP4396754B2 (ja) | 2007-07-11 | 2007-10-05 | 配線への素子の電気的接続方法及び発光素子組立体の製造方法 |
US12/163,636 US7838410B2 (en) | 2007-07-11 | 2008-06-27 | Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181727 | 2007-07-11 | ||
JP2007261974A JP4396754B2 (ja) | 2007-07-11 | 2007-10-05 | 配線への素子の電気的接続方法及び発光素子組立体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009038331A JP2009038331A (ja) | 2009-02-19 |
JP4396754B2 true JP4396754B2 (ja) | 2010-01-13 |
Family
ID=40439955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007261974A Expired - Fee Related JP4396754B2 (ja) | 2007-07-11 | 2007-10-05 | 配線への素子の電気的接続方法及び発光素子組立体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4396754B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5258707B2 (ja) | 2009-08-26 | 2013-08-07 | 株式会社東芝 | 半導体発光素子 |
JP5874683B2 (ja) * | 2013-05-16 | 2016-03-02 | ソニー株式会社 | 実装基板の製造方法、および電子機器の製造方法 |
JP6716391B2 (ja) * | 2016-08-24 | 2020-07-01 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
US11495571B2 (en) * | 2016-08-24 | 2022-11-08 | Toray Engineering Co., Ltd. | Mounting method and mounting device |
JP6817826B2 (ja) * | 2017-01-21 | 2021-01-20 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
JP6990577B2 (ja) * | 2017-12-22 | 2022-01-12 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
JP6916104B2 (ja) * | 2017-12-22 | 2021-08-11 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10228249A (ja) * | 1996-12-12 | 1998-08-25 | Nichia Chem Ind Ltd | 発光ダイオード及びそれを用いたled表示装置 |
TWI258876B (en) * | 2004-03-29 | 2006-07-21 | Showa Denko Kk | Compound semiconductor light-emitting device and production method thereof |
JP2006135236A (ja) * | 2004-11-09 | 2006-05-25 | Seiko Epson Corp | 電子デバイスの実装方法、回路基板、及び電子機器 |
JP4386008B2 (ja) * | 2004-11-11 | 2009-12-16 | セイコーエプソン株式会社 | 実装基板及び電子機器 |
JP2006147648A (ja) * | 2004-11-16 | 2006-06-08 | Seiko Epson Corp | 電子デバイス装置の製造方法、電子デバイス装置、電子デバイス装置の製造装置及び電子機器 |
JP4848941B2 (ja) * | 2006-11-28 | 2011-12-28 | パナソニック株式会社 | 電子部品実装構造体とその製造方法 |
WO2008078478A1 (ja) * | 2006-12-27 | 2008-07-03 | Panasonic Corporation | 導電性バンプとその形成方法および半導体装置とその製造方法 |
-
2007
- 2007-10-05 JP JP2007261974A patent/JP4396754B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009038331A (ja) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7838410B2 (en) | Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly | |
US7763901B2 (en) | Electronic device, method of producing the same, light-emitting diode display unit, and method of producing the same | |
JP4396754B2 (ja) | 配線への素子の電気的接続方法及び発光素子組立体の製造方法 | |
CN108987412B (zh) | 显示设备及其形成方法 | |
CN102007571B (zh) | 纳米结构制造过程中的导电助层的沉积和选择性移除 | |
JP5506657B2 (ja) | シート状構造体、半導体装置及び炭素構造体の成長方法 | |
US8241972B2 (en) | Method for manufacturing flexible semiconductor device | |
JP4400327B2 (ja) | タイル状素子用配線形成方法 | |
JP2010245365A (ja) | 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置 | |
US20150327388A1 (en) | Electrically Bonded Arrays of Transfer Printed Active Components | |
US10157880B2 (en) | Micro-transfer printing with volatile adhesive layer | |
KR20110030317A (ko) | 반도체 발광 소자 및 그 제조 방법, 화상 표시 장치, 및, 전자 기기 | |
EP3726576B1 (en) | Method for forming a display device | |
US11063180B2 (en) | Support structure with sacrifice structure for light-emitting diode and manufacturing method thereof | |
US10566214B1 (en) | Seed layer free nanoporous metal deposition for bonding | |
JP2008192689A (ja) | 電極、薄膜素子、回路基板、配線形成方法、および回路基板の製造方法 | |
JP5445590B2 (ja) | 薄膜トランジスタの製造方法 | |
JP6709046B2 (ja) | 半導体発光装置、及び半導体発光装置の製造方法 | |
WO2009072675A1 (ja) | 制御基板およびこの制御基板の製造方法 | |
US20220181531A1 (en) | Display module, manufacturing method thereof, and electronic device | |
JP2014166676A (ja) | 炭素構造体の成長方法並びにシート状構造体及び半導体装置の製造方法 | |
KR100752509B1 (ko) | 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자방출 표시장치 및 그의 제조 방법 | |
JP2005183031A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器 | |
JP3214980B2 (ja) | 半導体発光装置 | |
JP2005093703A (ja) | タイル状素子用配線形成方法、タイル状素子用配線構造物及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4396754 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |