JP5874683B2 - 実装基板の製造方法、および電子機器の製造方法 - Google Patents
実装基板の製造方法、および電子機器の製造方法 Download PDFInfo
- Publication number
- JP5874683B2 JP5874683B2 JP2013104225A JP2013104225A JP5874683B2 JP 5874683 B2 JP5874683 B2 JP 5874683B2 JP 2013104225 A JP2013104225 A JP 2013104225A JP 2013104225 A JP2013104225 A JP 2013104225A JP 5874683 B2 JP5874683 B2 JP 5874683B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transfer
- layer
- wiring board
- fixed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/046—Surface mounting
- H05K13/0469—Surface mounting by applying a glue or viscous material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
- B23K1/203—Fluxing, i.e. applying flux onto surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/81024—Applying flux to the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
- H01L2224/81911—Chemical cleaning, e.g. etching, flux
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Description
(A1)支持基板上に複数の素子が固定された素子基板の、一部または全部の素子を、配線基板に転写するとともに、転写後の素子を、粘性を有する固定層により配線基板に仮固定すること
(A2)配線基板に対してリフローを行い、転写後の素子と配線基板との電気的な接続を行うことにより、実装基板を形成すること
各素子は、表面に1つ以上の第1金属部を有する。配線基板は、表面に1つ以上の第2金属部を有する。第1金属部および第2金属部の少なくとも一方が、周囲よりも突出した導電性の突起を有する。
当該製造方法において、リフローを行うことにより、第1金属部と第2金属部とを突起を介して互いに電気的に接続することと、転写を行う前と、転写を行った後であってリフローを行う前とに固定層の粘度を高める処理を行うこととを含む。
(B1)支持基板上に複数の素子が固定された素子基板の、一部または全部の素子を、配線基板に転写するとともに、転写後の素子を、粘性を有する固定層により配線基板に仮固定すること
(B2)配線基板に対してリフローを行い、転写後の素子と配線基板との電気的な接続を行うことにより、実装基板を形成する
(B3)実装基板と制御部とを互いに電気的に接続することにより、電子機器を形成すること
各素子は、表面に1つ以上の第1金属部を有する。配線基板は、表面に1つ以上の第2金属部を有する。第1金属部および第2金属部の少なくとも一方が、周囲よりも突出した導電性の突起を有する。
当該製造方法において、リフローを行うことにより、第1金属部と第2金属部とを突起を介して互いに電気的に接続することと、転写を行う前と、転写を行った後であってリフローを行う前とに固定層の粘度を高める処理を行うこととを含む。
1.第1の実施の形態(実装基板)
素子にバンプあり、配線基板側に固定層あり、
2.第1の実施の形態の変形例(実装基板)
素子にバンプあり、素子基板側に固定層あり
電気的接続部分のバリエーション
3.第2の実施の形態(実装基板)
配線基板にバンプあり、素子基板側に固定層あり
4.第2の実施の形態の変形例(実装基板)
配線基板にバンプあり、配線基板側に固定層あり
電気的接続部分のバリエーション
5.第3の実施の形態(実装基板)
素子・支持基板にバンプなし、支持基板側に固定層あり
6.第4の実施の形態(電子機器)
[構成]
まず、本技術の第1の実施の形態に係る実装基板1について説明する。図1は、実装基板1の断面構成の一例を表したものである。図2は、実装基板1の上面構成の一例を表したものである。図1は、図2のA−A矢視方向の断面構成に対応している。実装基板1は、配線基板10上に複数の素子20が実装されたものである。配線基板10と、各素子20とは、互いに電気的に接続されている。
次に、実装基板1の製造方法の一例について説明する。
次に、実装基板1の製造方法の効果について説明する。
[変形例その1]
次に、上記実施の形態の実装基板1の製造方法の一変形例について説明する。図11は、実装基板1の製造工程の他の例を流れ図で表したものである。図12〜図16は、実装基板1の製造工程の他の例を断面図で表したものである。本変形例では、固定層41の代わりに固定層43が用いられる。この固定層43は、素子基板30に塗布される。
次に、上記実施の形態およびその変形例に係る実装基板1の変形例について説明する。上記実施の形態およびその変形例では、金属層22は、例えば、図17Aに示したように、機能部21の下面上に設けられており、金属層22の側面の全体または一部と、金属層22の下面とが、機能部21に覆われず、外部に露出していた。しかし、金属層22は、例えば、図17Bに示したように、金属層22の下面が、機能部21の下面と同一またはほぼ同一の面内となるように配置されていてもよい。また、金属層22は、例えば、図17Cに示したように、金属層22の下面が、機能部21の下面よりも後退した位置となるように配置されていてもよい。なお、図17Cでは、機能部21の下面には、金属層22に対応して窪みが形成されており、その窪みの底に、金属層22の下面が露出している。
[構成]
次に、本技術の第2の実施の形態に係る実装基板2について説明する。図19は、実装基板2の断面構成の一例を表したものである。図20は、実装基板2の上面構成の一例を表したものである。図19は、図20のA−A矢視方向の断面構成に対応している。実装基板2は、配線基板50上に複数の素子60が実装されたものである。配線基板50と、各素子60とは、互いに電気的に接続されている。
次に、実装基板2の製造方法の一例について説明する。
[変形例その1]
次に、上記第2の実施の形態の実装基板2の製造方法の一変形例について説明する。図29は、実装基板2の製造工程の他の例を流れ図で表したものである。図30〜図34は、実装基板2の製造工程の他の例を断面図で表したものである。本変形例では、固定層44の代わりに固定層45が用いられる。この固定層45は、配線基板50に塗布される。
次に、上記第2の実施の形態およびその変形例に係る実装基板2の変形例について説明する。上記第2の実施の形態およびその変形例では、金属層22は、例えば、図35Aに示したように、機能部21の下面上に設けられており、金属層22の側面の全体または一部と、金属層22の下面とが、機能部21に覆われず、外部に露出していた。しかし、金属層22は、例えば、図35Bに示したように、金属層22の下面が、機能部21の下面と同一またはほぼ同一の面内となるように配置されていてもよい。また、金属層22は、例えば、図35Cに示したように、金属層22の下面が、機能部21の下面よりも後退した位置となるように配置されていてもよい。なお、図35Cでは、機能部21の下面には、金属層22に対応して窪みが形成されており、その窪みの底に、金属層22の下面が露出している。
[構成]
次に、本技術の第3の実施の形態に係る実装基板3について説明する。図37は、実装基板3の断面構成の一例を表したものである。実装基板3は、支持基板80上に、固定層81を介して複数の素子60が実装されたものである。支持基板80と、各素子60とは、固定層81によって互いに電気的に分離されている。
次に、実装基板3の製造方法の一例について説明する。
次に、実装基板3の製造方法の効果について説明する。
[構成]
次に、本技術の第4の実施の形態に係る電子機器4について説明する。図44は、電子機器4の概略構成の一例を表したものである。電子機器4は、実装基板1,2または3と、実装基板1,2または3に電気的に接続された制御部5とを備えている。制御部5は、例えば、実装基板1,2または3に電圧や電流を印加したり、実装基板1,2または3からの出力を受け取ったりする回路である。電子機器4では、制御部5による実装基板1,2または3への電圧や電流の印加によって、実装基板1,2または3が、例えば、発光パネル、表示パネル、受光パネルとして機能する。
次に、実装基板1,2または3を備えた電子機器4の製造方法の一例について説明する。まず、上記各実施の形態またはその変形例に記載した方法を用いて、実装基板1,2または3を形成する(例えば、図3、図11、図21、図29、図38参照)。次に、制御部5を用意したのち、実装基板1,2または3と制御部5とを互いに電気的に接続することにより、電子機器4を形成する。
次に、電子機器4の製造方法の効果について説明する。
(1)支持基板上に複数の素子が固定された素子基板の、一部または全部の前記素子を、配線基板に転写するとともに、転写後の前記素子を、粘性を有する固定層により前記配線基板に仮固定することと、
前記配線基板に対してリフローを行い、転写後の前記素子と前記配線基板との電気的な接続を行うことにより、実装基板を形成すること
を含む
実装基板の製造方法。
(2)
各前記素子は、表面に1つ以上の第1金属部を有し、
前記配線基板は、表面に1つ以上の第2金属部を有し、
前記第1金属部および前記第2金属部の少なくとも一方が、周囲よりも突出した導電性の突起を有し、
当該実装方法において、前記リフローを行うことにより、前記第1金属部と前記第2金属部とを前記突起を介して互いに電気的に接続することを含む
(1)に記載の実装基板の製造方法。
(3)
前記突起は、半田バンプおよび半田拡散抑制層の少なくとも一方を含んで構成される
(2)に記載の実装基板の製造方法。
(4)
前記第1金属部が、前記突起を有し、
前記第1金属部は、前記突起として、半田バンプを含んで構成される
(2)または(3)に記載の実装基板の製造方法。
(5)
前記第2金属部も、前記突起を有し、
前記第2金属部は、前記突起として、半田拡散抑制層を含んで構成される
(4)に記載の実装基板の製造方法。
(6)
前記第2金属部は、前記突起を有さず、高さが周囲と比べて同一または低くなる位置に設けられている
(4)に記載の実装基板の製造方法。
(7)
前記リフローを行った後に前記固定層を除去すること
を含む
(1)ないし(6)のいずれか一項に記載の実装基板の製造方法。
(8)
前記転写を行う前に前記固定層の粘度を高める処理を行うこと
を含む
(1)ないし(7)のいずれか一項に記載の実装基板の製造方法。
(9)
前記転写を行った後であって前記リフローを行う前に前記固定層の粘度を高める処理を行うこと
を含む
(8)に記載の実装基板の製造方法。
(10)
加熱、減圧、光照射および硬化剤添加の少なくとも1つの方法を用いて前記固定層の粘度を高める処理を行うこと
を含む
(8)に記載の実装基板の製造方法。
(11)
支持基板上に複数の素子が固定された素子基板の、一部または全部の前記素子を、配線基板に転写するとともに、転写後の前記素子を、粘性を有する固定層により前記配線基板に仮固定することと、
前記配線基板に対してリフローを行い、転写後の前記素子と前記配線基板との電気的な接続を行うことにより、実装基板を形成することと、
前記実装基板と前記制御部とを互いに電気的に接続することにより、電子機器を形成すること
を含む
電子機器の製造方法。
(12)
転写基板上に複数の素子が実装された実装基板の製造方法であって、
前記転写基板の表面に、粘性を有する固定層を塗布した後、前記固定層の粘度を高める処理を行うことと、
支持基板上に前記複数の素子が固定された素子基板の、一部または全部の前記素子を、前記転写基板に転写すること
を含む
実装基板の製造方法。
(13)
加熱、減圧、光照射および硬化剤添加の少なくとも1つの方法を用いて、前記固定層の粘度を高める処理を行うことを含む
(12)に記載の実装基板の製造方法。
(14)
前記固定層は、フラックス、接着剤および粘着材のいずれかである
(12)または(13)に記載の実装基板の製造方法。
(15)
前記固定層は、接着剤および粘着材のいずれかである
(12)または(13)に記載の実装基板の製造方法。
(16)
各前記素子において、前記転写基板の面が平坦面となっており、
前記転写基板において、各前記素子の実装面が平坦面となっている
(12)、(13)または(15)に記載の実装基板の製造方法。
(17)
各前記素子は、前記転写基板側の面とは反対側の面に1つ以上の第1金属部を有する
(16)に記載の実装基板の製造方法。
(18)
転写基板上に複数の素子が実装された実装基板を備えた電子機器の製造方法であって、
前記転写基板の表面に、粘性を有する固定層を塗布した後、前記固定層の粘度を高める処理を行うことと、
支持基板上に前記複数の素子が固定された素子基板の、一部または全部の前記素子を、前記転写基板に転写すること
を含む
電子機器の製造方法。
Claims (8)
- 支持基板上に複数の素子が固定された素子基板の、一部または全部の前記素子を、配線基板に転写するとともに、転写後の前記素子を、粘性を有する固定層により前記配線基板に仮固定することと、
前記配線基板に対してリフローを行い、転写後の前記素子と前記配線基板との電気的な接続を行うことにより、実装基板を形成すること
を含み、
各前記素子は、表面に1つ以上の第1金属部を有し、
前記配線基板は、表面に1つ以上の第2金属部を有し、
前記第1金属部および前記第2金属部の少なくとも一方が、周囲よりも突出した導電性の突起を有し、
当該製造方法において、
前記リフローを行うことにより、前記第1金属部と前記第2金属部とを前記突起を介して互いに電気的に接続することと、
前記転写を行う前と、前記転写を行った後であって前記リフローを行う前とに前記固定層の粘度を高める処理を行うことと
を含む
実装基板の製造方法。 - 前記突起は、半田バンプおよび半田拡散抑制層の少なくとも一方を含んで構成される
請求項1に記載の実装基板の製造方法。 - 前記第1金属部が、前記突起を有し、
前記第1金属部は、前記突起として、半田バンプを含んで構成される
請求項1に記載の実装基板の製造方法。 - 前記第2金属部は、半田拡散抑制層を含んで構成される
請求項3に記載の実装基板の製造方法。 - 前記第2金属部は、前記突起を有さず、高さが周囲と比べて同一または低くなる位置に設けられている
請求項3に記載の実装基板の製造方法。 - 前記リフローを行った後に前記固定層を除去すること
を含む
請求項1に記載の実装基板の製造方法。 - 加熱、減圧、光照射および硬化剤添加の少なくとも1つの方法を用いて前記固定層の粘度を高める処理を行うこと
を含む
請求項1に記載の実装基板の製造方法。 - 支持基板上に複数の素子が固定された素子基板の、一部または全部の前記素子を、配線 基板に転写するとともに、転写後の前記素子を、粘性を有する固定層により前記配線基板に仮固定することと、
前記配線基板に対してリフローを行い、転写後の前記素子と前記配線基板との電気的な接続を行うことにより、実装基板を形成することと、
前記実装基板と制御部とを互いに電気的に接続することにより、電子機器を形成すること
を含み、
各前記素子は、表面に1つ以上の第1金属部を有し、
前記配線基板は、表面に1つ以上の第2金属部を有し、
前記第1金属部および前記第2金属部の少なくとも一方が、周囲よりも突出した導電性の突起を有し、
当該製造方法において、
前記リフローを行うことにより、前記第1金属部と前記第2金属部とを前記突起を介して互いに電気的に接続することと、
前記転写を行う前と、前記転写を行った後であって前記リフローを行う前とに前記固定層の粘度を高める処理を行うことと
を含む
電子機器の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013104225A JP5874683B2 (ja) | 2013-05-16 | 2013-05-16 | 実装基板の製造方法、および電子機器の製造方法 |
US14/270,762 US11370047B2 (en) | 2013-05-16 | 2014-05-06 | Method of manufacturing mounting substrate and method of manufacturing electronic apparatus |
US17/721,891 US20220234126A1 (en) | 2013-05-16 | 2022-04-15 | Method of manufacturing mounting substrate and method of manufacturing electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013104225A JP5874683B2 (ja) | 2013-05-16 | 2013-05-16 | 実装基板の製造方法、および電子機器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014225569A JP2014225569A (ja) | 2014-12-04 |
JP5874683B2 true JP5874683B2 (ja) | 2016-03-02 |
Family
ID=51894990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013104225A Active JP5874683B2 (ja) | 2013-05-16 | 2013-05-16 | 実装基板の製造方法、および電子機器の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US11370047B2 (ja) |
JP (1) | JP5874683B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015138905A1 (en) * | 2014-03-14 | 2015-09-17 | Indium Corporation | Methods and compositions for forming solder bumps on a substrate with radiation curable or thermal curable solder flux |
TWI607587B (zh) * | 2016-09-13 | 2017-12-01 | 台灣琭旦股份有限公司 | 固晶穩固製程 |
JP6298962B1 (ja) * | 2016-11-21 | 2018-03-28 | 台湾▲ロ▼旦股▲分▼有限公司 | チップの固定方法 |
US20180190614A1 (en) * | 2016-12-05 | 2018-07-05 | Ananda H. Kumar | Massively parallel transfer of microLED devices |
US11270982B2 (en) * | 2017-01-30 | 2022-03-08 | Mitsubishi Electric Corporation | Method of manufacturing power semiconductor device and power semiconductor device |
US10881007B2 (en) * | 2017-10-04 | 2020-12-29 | International Business Machines Corporation | Recondition process for BGA using flux |
KR102321368B1 (ko) * | 2019-12-17 | 2021-11-03 | 한국광기술원 | 정렬이 균일한 레이저 광 패키지 및 그의 제조방법 |
US11769730B2 (en) * | 2020-03-27 | 2023-09-26 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of providing high density component spacing |
Family Cites Families (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2679849B2 (ja) * | 1989-07-26 | 1997-11-19 | 松下電器産業株式会社 | 電子部品の実装方法およびこの方法に用いる接着剤 |
JP2942025B2 (ja) * | 1991-08-02 | 1999-08-30 | 株式会社日立製作所 | フラックス塗布機構 |
JP2795788B2 (ja) * | 1993-02-18 | 1998-09-10 | シャープ株式会社 | 半導体チップの実装方法 |
JP2916086B2 (ja) * | 1994-10-28 | 1999-07-05 | 株式会社日立製作所 | 電子部品の実装方法 |
JP3310499B2 (ja) * | 1995-08-01 | 2002-08-05 | 富士通株式会社 | 半導体装置 |
US6008071A (en) * | 1995-09-20 | 1999-12-28 | Fujitsu Limited | Method of forming solder bumps onto an integrated circuit device |
US5695109A (en) * | 1995-11-22 | 1997-12-09 | Industrial Technology Research Institute | Solder paste inter-layer alignment apparatus for area-array on-board rework |
US5668058A (en) * | 1995-12-28 | 1997-09-16 | Nec Corporation | Method of producing a flip chip |
US5704116A (en) * | 1996-05-03 | 1998-01-06 | Motorola, Inc. | Method of holding a component using an anhydride fluxing agent |
EP0827008A3 (en) | 1996-08-31 | 1998-11-18 | Samsung Display Devices Co., Ltd. | A flat panel display device and a manufacturing method therefor |
US5985043A (en) * | 1997-07-21 | 1999-11-16 | Miguel Albert Capote | Polymerizable fluxing agents and fluxing adhesive compositions therefrom |
US5796590A (en) * | 1996-11-05 | 1998-08-18 | Micron Electronics, Inc. | Assembly aid for mounting packaged integrated circuit devices to printed circuit boards |
US20020106832A1 (en) * | 1996-11-26 | 2002-08-08 | Gregory B. Hotchkiss | Method and apparatus for attaching solder members to a substrate |
US6117759A (en) * | 1997-01-03 | 2000-09-12 | Motorola Inc. | Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package |
JP3848723B2 (ja) * | 1997-03-31 | 2006-11-22 | 株式会社日立製作所 | 半導体装置の実装構造体及びその検査方法 |
US6059172A (en) * | 1997-06-25 | 2000-05-09 | International Business Machines Corporation | Method for establishing electrical communication between a first object having a solder ball and a second object |
JPH1187556A (ja) * | 1997-09-08 | 1999-03-30 | Hitachi Ltd | 半導体装置 |
JP3860355B2 (ja) * | 1999-03-24 | 2006-12-20 | 松下電器産業株式会社 | 半田バンプの形成方法 |
JP3372511B2 (ja) * | 1999-08-09 | 2003-02-04 | ソニーケミカル株式会社 | 半導体素子の実装方法及び実装装置 |
US6409070B1 (en) * | 2000-06-28 | 2002-06-25 | Advanced Micro Devices, Inc. | Minimizing flux residue by controlling amount of moisture during reflow |
JP4659262B2 (ja) * | 2001-05-01 | 2011-03-30 | 富士通セミコンダクター株式会社 | 電子部品の実装方法及びペースト材料 |
US6610559B2 (en) * | 2001-11-16 | 2003-08-26 | Indium Corporation Of America | Integrated void-free process for assembling a solder bumped chip |
JP3474187B1 (ja) | 2002-11-19 | 2003-12-08 | 英樹 松村 | 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置 |
JP2005026579A (ja) * | 2003-07-04 | 2005-01-27 | Fujitsu Ltd | ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル |
JP3891297B2 (ja) * | 2003-10-02 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置製造用治具 |
JP2005129836A (ja) * | 2003-10-27 | 2005-05-19 | Seiko Epson Corp | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 |
EP1736273B1 (en) * | 2004-01-29 | 2013-12-04 | Panasonic Corporation | Soldering flux and soldering method |
JP2006156455A (ja) | 2004-11-25 | 2006-06-15 | Toshiba Corp | 素子形成基板、中間転写基板、アクティブマトリクス基板およびその製造方法 |
US7413110B2 (en) * | 2005-02-16 | 2008-08-19 | Motorola, Inc. | Method for reducing stress between substrates of differing materials |
JP4650220B2 (ja) * | 2005-11-10 | 2011-03-16 | パナソニック株式会社 | 電子部品の半田付け方法および電子部品の半田付け構造 |
JP4251458B2 (ja) * | 2005-12-21 | 2009-04-08 | Tdk株式会社 | チップ部品の実装方法及び回路基板 |
TWI278268B (en) * | 2006-02-23 | 2007-04-01 | Via Tech Inc | Arrangement of non-signal through vias and wiring board applying the same |
JP4720608B2 (ja) * | 2006-05-10 | 2011-07-13 | パナソニック株式会社 | 部品実装装置および部品実装方法 |
JP4793187B2 (ja) * | 2006-09-11 | 2011-10-12 | パナソニック株式会社 | 電子部品実装システムおよび電子部品実装方法 |
US7939939B1 (en) * | 2007-06-11 | 2011-05-10 | Texas Instruments Incorporated | Stable gold bump solder connections |
JP4396754B2 (ja) * | 2007-07-11 | 2010-01-13 | ソニー株式会社 | 配線への素子の電気的接続方法及び発光素子組立体の製造方法 |
JP2009039331A (ja) * | 2007-08-09 | 2009-02-26 | Delta Kogyo Co Ltd | ランバーサポート装置及び該ランバーサポート装置を備えた車両用シート |
JP2009130269A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | 半導体製造装置および半導体装置の製造方法 |
JP4840371B2 (ja) * | 2008-01-28 | 2011-12-21 | ソニー株式会社 | 素子転写方法 |
WO2009096216A1 (ja) * | 2008-01-30 | 2009-08-06 | Nec Corporation | 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板 |
AT10735U1 (de) * | 2008-05-21 | 2009-09-15 | Austria Tech & System Tech | Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte |
CN101728354B (zh) * | 2008-10-27 | 2013-07-10 | 松下电器产业株式会社 | 电子设备及其制造方法 |
JP5533663B2 (ja) * | 2008-11-06 | 2014-06-25 | 住友ベークライト株式会社 | 電子装置の製造方法 |
JP5444798B2 (ja) * | 2009-04-10 | 2014-03-19 | ソニー株式会社 | 素子の移載方法 |
US8701281B2 (en) * | 2009-12-17 | 2014-04-22 | Intel Corporation | Substrate metallization and ball attach metallurgy with a novel dopant element |
US8381965B2 (en) * | 2010-07-22 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal compress bonding |
JP2012089574A (ja) * | 2010-10-15 | 2012-05-10 | Sumitomo Bakelite Co Ltd | 電子装置の製造方法および電子装置 |
JP5645592B2 (ja) * | 2010-10-21 | 2014-12-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5719999B2 (ja) * | 2011-05-26 | 2015-05-20 | パナソニックIpマネジメント株式会社 | 電子部品実装方法、電子部品搭載装置および電子部品実装システム |
JP5218686B2 (ja) * | 2011-08-08 | 2013-06-26 | Jsr株式会社 | フラックス組成物、電気的接続構造の形成方法、電気的接続構造および半導体装置 |
US8444043B1 (en) * | 2012-01-31 | 2013-05-21 | International Business Machines Corporation | Uniform solder reflow fixture |
US8770462B2 (en) * | 2012-03-14 | 2014-07-08 | Raytheon Company | Solder paste transfer process |
WO2015138905A1 (en) * | 2014-03-14 | 2015-09-17 | Indium Corporation | Methods and compositions for forming solder bumps on a substrate with radiation curable or thermal curable solder flux |
WO2016043092A1 (ja) * | 2014-09-19 | 2016-03-24 | ソニー株式会社 | 実装基板およびその製造方法 |
-
2013
- 2013-05-16 JP JP2013104225A patent/JP5874683B2/ja active Active
-
2014
- 2014-05-06 US US14/270,762 patent/US11370047B2/en active Active
-
2022
- 2022-04-15 US US17/721,891 patent/US20220234126A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2014225569A (ja) | 2014-12-04 |
US20220234126A1 (en) | 2022-07-28 |
US11370047B2 (en) | 2022-06-28 |
US20140339289A1 (en) | 2014-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5874683B2 (ja) | 実装基板の製造方法、および電子機器の製造方法 | |
US7410090B2 (en) | Conductive bonding material fill techniques | |
JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
US7694869B2 (en) | Universal mold for injection molding of solder | |
JP2015534285A (ja) | ベア・チップ・ダイをボンディングする方法 | |
US20100319974A1 (en) | Printed wiring board, electronic device, and method for manufacturing electronic device | |
TWI544584B (zh) | Copper substrate with barrier structure and manufacturing method thereof | |
JP2009071109A (ja) | 導電性ボールの搭載方法及び導電性ボール搭載装置 | |
US11456269B2 (en) | Prevention of bridging between solder joints | |
JP6444269B2 (ja) | 電子部品装置及びその製造方法 | |
JP4487883B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
US10134662B2 (en) | Mounting substrate and method of manufacturing the same | |
JP2015170854A (ja) | Tmi相互接続の歩留まりを高めるパッケージ構造 | |
JP2010114140A (ja) | 半導体装置及びその製造方法 | |
US10586764B2 (en) | Semiconductor package with programmable signal routing | |
JP5022756B2 (ja) | 半導体チップの実装方法 | |
JP7528455B2 (ja) | 配線基板及び配線基板の製造方法 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
JP4326105B2 (ja) | フリップチップ実装方法 | |
JP2001230537A (ja) | ハンダバンプの形成方法 | |
KR101607675B1 (ko) | 패키지 결합 방법 | |
US20150271928A1 (en) | Printed circuit board and manufacturing method thereof | |
KR101069973B1 (ko) | 범프 형성 장치 및 이를 이용한 범프 형성 방법 | |
JP2009272382A (ja) | 半導体装置、配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160104 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5874683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |