JP4720608B2 - 部品実装装置および部品実装方法 - Google Patents

部品実装装置および部品実装方法 Download PDF

Info

Publication number
JP4720608B2
JP4720608B2 JP2006131363A JP2006131363A JP4720608B2 JP 4720608 B2 JP4720608 B2 JP 4720608B2 JP 2006131363 A JP2006131363 A JP 2006131363A JP 2006131363 A JP2006131363 A JP 2006131363A JP 4720608 B2 JP4720608 B2 JP 4720608B2
Authority
JP
Japan
Prior art keywords
component
paste
mounting
substrate
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006131363A
Other languages
English (en)
Other versions
JP2007305725A (ja
Inventor
健 森田
正宜 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006131363A priority Critical patent/JP4720608B2/ja
Priority to US11/743,812 priority patent/US7712652B2/en
Priority to KR1020070044836A priority patent/KR101286715B1/ko
Priority to DE102007021949A priority patent/DE102007021949A1/de
Priority to CN200710103269A priority patent/CN100595898C/zh
Publication of JP2007305725A publication Critical patent/JP2007305725A/ja
Application granted granted Critical
Publication of JP4720608B2 publication Critical patent/JP4720608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、バンプが形成された電子部品を基板に実装する部品実装装置および部品実装方法に関するものである。
半導体素子などの電子部品を回路基板に実装する形態として、半導体素子を樹脂基板に実装した半導体パッケージを半田バンプを介して回路基板に半田接合により実装する方法が用いられるようになっている。半田バンプを介して電子部品を基板に接合する半田接合においては、フラックスや半田ペーストなどの半田接合補助剤を半田バンプに供給した状態で半田バンプを基板の電極に着地させることが行われている。このためこのような半導体パッケージを対象とする部品実装装置には、フラックスや半田ペーストを転写するためのペースト転写装置が配置される（例えば特許文献１参照）。この特許文献に示す例においては、回転可能なローラの外周面に所定の膜厚のペーストの塗膜を形成するようにしており、この塗膜に対して半田バンプを接触させることによってペーストをバンプに塗布するようにしている。
特開２０００−２２３９４号公報
ところで部品実装装置において同時に実装対象とされる部品の種類は必ずしも単一ではなく、同一の基板に異なる種類の部品を実装する場合がある。例えば、複数の半導体パッケージを基板上で重ねて積層構造を形成するような場合には、転写されるフラックスの適正量は各半導体パッケージ毎に異なり、ペースト転写装置においては異なる膜厚のフラックス塗膜を同時に形成することが求められる。そして実装対象の部品の種類が変更になった場合には、塗膜の膜厚をその都度当該部品に対応した適正膜厚に調整する必要がある。
しかしながら上述の特許文献例を含め、従来のペースト転写装置においては、異なる任意の膜厚の塗膜を同時に形成することができず、この結果、フラックスの転写において必ずしも適正量のフラックスをバンプに塗布することができなかった。このため部品種類によってはフラックスの塗布量に過不足が生じ、良好な半田接合結果を得ることが困難な場合があった。
そこで本発明は、異なる膜厚の塗膜を同時に形成し適正量のペーストをバンプに塗布して、部品実装を効率的に且つ良好な接合性で行うことができる部品実装装置および部品実装方法を提供することを目的とする。
本発明の部品実装装置は、下面にバンプが形成された部品を基板に実装する部品実装装置であって、前記部品を供給する部品供給部と、前記基板を保持して位置決めする基板保持部と、前記部品供給部から複数の部品を取り出して前記基板保持部に保持された基板に移送搭載する搭載ヘッドと、前記搭載ヘッドを前記部品供給部と基板保持部とへ移動させるヘッド移動手段と、前記搭載ヘッドの移動経路に配設され、前記搭載ヘッドに保持された複数の部品のバンプに転写により塗布されるペーストを少なくとも２種類の異なる膜厚の塗膜の形態で供給するペースト転写装置とを備え、前記複数の部品を保持した搭載ヘッドが前記部品供給部から前記基板保持部へ移動する過程において前記搭載ヘッドに保持された複数の部品を前記ペースト転写装置に対して昇降させることにより、前記複数の部品のバンプにペーストを転写により一括して塗布し、前記部品供給部は、部品実装後に積層構造を構成する第１の部品および第２の部品を含む複数の部品を供給し、前記ペースト転写装置は、前記第１の部品および第２の部品のそれぞれのバンプに対応した異なる膜厚の前記塗膜を供給し、前記第１の部品および第２の部品のそれぞれのバンプを異なる膜厚の前記塗膜に接触させてそれぞれのバンプに異なる量のペーストを一括して塗布する。
本発明の部品実装方法は、下面にバンプが形成された部品を供給する部品供給部と、前記基板を保持して位置決めする基板保持部と、前記部品供給部から複数の部品を取り出して前記基板保持部に保持された基板に移送搭載する搭載ヘッドと、前記搭載ヘッドを前記部品供給部と基板保持部とへ移動させるヘッド移動手段と、前記搭載ヘッドの移動経路に配設され、前記搭載ヘッドに保持された複数の部品のバンプに転写により塗布されるペーストを少なくとも２種類の異なる膜厚の塗膜の形態で供給するペースト転写装置とを備えた部品実装装置によって、前記部品を前記基板に実装する部品実装方法であって、前記ペースト転写装置において前記複数の部品のそれぞれに対応して設定された異なる膜厚でペーストの塗膜を形成する塗膜形成工程と、前記部品供給部から搭載ヘッドによって複数の部品を取り出す部品取出し工程と、前記複数の部品を保持した搭載ヘッドが前記部品供給部から前記基板保持部へ移動する過程において、前記搭載ヘッドに保持された複数の部品を前記ペースト転写装置に対して昇降させることにより、前記複数の部品の半田バンプにペーストを転写により一括して供給するペースト転写工程と、ペーストが転写された後の複数の部品を前記基板に搭載する部品搭載工程とを含み、前記部品取出し工程において部品実装後に積層構造を構成する第１の部品および第２の部品を含む複数の部品を取り出し、前記ペースト転写工程において前記第１の部品および第２の部品のそれぞれのバンプを異なる膜厚の前記塗膜に接触させてそれぞれのバンプに異なる量のペーストを一括して塗布し、前記部品搭載工程において、前記第１の部品を前記基板に搭載した後に、前記第１の部品に重ねて前記第２の部品を搭載することにより、前記積層構造を形成する。
本発明によれば、搭載ヘッドに保持された複数の部品のバンプに転写により塗布されるペーストを少なくとも２種類の異なる膜厚で供給するペースト転写装置を備え、複数の部品を保持した搭載ヘッドが部品供給部から基板保持部へ移動する過程において搭載ヘッドに保持された複数の部品を下降させて複数の部品のバンプにペーストを転写により一括して塗布することにより、異なる任意の膜厚の塗膜を同時に形成し、適正なペーストの塗布量を確保して部品実装を効率的に且つ良好な接合性で行うことができる。
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の部品実装装置の正面図、図２は本発明の一実施の形態の部品実装装置の平面図、図３は本発明の一実施の形態の部品実装装置における搭載ヘッドの構成説明図、図４は本発明の一実施の形態の部品実装装置におけるペースト転写装置の構造説明図、図５、図６は本発明の一実施の形態の部品実装装置におけるペースト転写装置の動作説明図、図７，図８，図９、図１０，図１１，図１２は本発明の一実施の形態の部品実装方法の工程説明図である。
まず図１，図２を参照して、部品実装装置の構造を説明する。この部品実装装置は、半導体パッケージなど下面にバンプが形成された部品を基板に実装する機能を有するものである。図１，図２において部品実装装置は、部品供給部１、ペースト転写装置５、基板保持部１１をＹ方向に平面配置し、これらの上方に部品搭載機構１４を配設した構成となっている。なお本明細書では、基板保持部１１における基板搬送方向をＸ方向と定義している。
部品供給部１には、第１のパーツフィーダ２Ａ、第２のパーツフィーダ２Ｂを含む複数のパーツフィーダが配置されており、第１のパーツフィーダ２Ａ、第２のパーツフィーダ２Ｂはそれぞれ第１の部品３、第２の部品４を供給する。第１の部品３、第２の部品４はいずれも下面に半田により形成されたバンプ３ａ、４ａを有しており、本実施の形態においてはこれらの部品を基板に重ねて搭載することにより、第１の部品３の上に第２の部品４を重ねた積層構造が形成される。
部品供給部１の側方にはペースト転写装置５が配設されている。ペースト転写装置５は、移動テーブル６の上面に転写テーブル７をＹ方向に水平移動自在に配設し、転写テーブル７の上方にスキージユニット８を固定配置した構成となっている。スキージユニット８は第１のスキージ部材９Ａ、第２のスキージ部材９Ｂを備えており、転写テーブル７の上
面にペーストであるフラックス１０の塗膜を形成する機能を有している。基板保持部１１はＸ方向に配設された搬送レール１２を備えており、上流側装置から搬送された基板１３を保持して位置決めする。
部品供給部１、ペースト転写装置５、基板保持部１１の上方には、搭載ヘッド１６を備えた部品搭載機構１４が配設されており、搭載ヘッド１６はヘッド移動手段としてのヘッド移動機構１５によってＸ方向およびＹ方向に水平移動する。図３（ａ）に示すように、搭載ヘッド１６は複数（ここでは８個）の単位搭載ヘッド１６ａを備えた多連型ヘッドであり、これらの単位搭載ヘッド１６ａの半数には第１の吸着ノズル１７Ａが、また残りの半数には第２の吸着ノズル１７Ｂが装着されている。第１の吸着ノズル１７Ａ、第２の吸着ノズル１７Ｂはそれぞれ単位搭載ヘッド１６ａに内蔵されたノズル昇降機構によって昇降自在となっており、図３（ｂ）に示すように、第１の吸着ノズル１７Ａ、第２の吸着ノズル１７Ｂはそれぞれ第１の部品３、第２の部品４を吸着保持可能となっている。
ヘッド移動機構１５による搭載ヘッド１６のＸ方向、Ｙ方向の水平移動と、第１の吸着ノズル１７Ａ、第２の吸着ノズル１７Ｂの昇降動作を組み合わせることにより、部品搭載動作が行われる。すなわち搭載ヘッド１６は、第１の吸着ノズル１７Ａ、第２の吸着ノズル１７Ｂによってそれぞれ第１のパーツフィーダ２Ａ、第２のパーツフィーダ２Ｂから複数の第１の部品３、第２の部品４を取り出して基板保持部１１に移送し、搬送レール１２に位置決めされた基板１３の部品搭載位置１３ａに第１の部品３、第２の部品４を重ねて搭載する。
次にペースト転写装置５の機能・構造を説明する。ペースト転写装置５はヘッド移動機構１５による搭載ヘッド１６の移動経路に配設されており、搭載ヘッド１６に保持された複数の第１の部品３、第２の部品４のバンプ３ａ、４ａに転写により塗布されるフラックス１０を少なくとも２種類の異なる膜厚の塗膜の形態で供給する機能を有している。図４に示すように、移動テーブル６の上面には転写テーブル７が、Ｙ方向に水平移動自在に配設されている。図４（ｂ）に示すように、転写テーブル７は、移動テーブル６に内蔵されたモータ２０、送りねじ２１ａ、ナット２１ｂよりなる直動機構２２よってＹ方向に往復移動し、直動機構２２の動作は、制御部２４がモータ２０を制御することにより行われる。
転写テーブル７の上面にはフラックス１０の塗膜を形成するための平滑な塗膜形成面７ａが設けられている。塗膜形成面７ａは、長辺および短辺を有する矩形状の平面形状、すなわちＸ方向寸法ＬがＹ方向寸法Ｂよりも大きい形状となっている。ここでは塗膜形成面７ａは、搭載ヘッド１６の各単位搭載ヘッド１６ａに保持された複数（ここではそれぞれ４個）の第１の部品３、第２の部品４に同時に転写可能な平面サイズの塗膜を形成可能な形状・寸法となっており、４個の第１の部品３に対応した塗膜を形成する塗膜形成範囲Ａ１と、４個の第２の部品４に対応した塗膜を形成する塗膜形成範囲Ａ２とが設定されている。
すなわち、転写テーブル７は、搭載ヘッド１６に保持された状態における複数の第１の部品３、第２の部品４の平面配置に対応して設けられた形態となっている。この構成により、複数の部品を保持した搭載ヘッド１６が部品供給部１から基板保持部１１へ移動する過程において、搭載ヘッド１６に保持された複数の第１の部品３、第２の部品４をペースト転写装置５に対して昇降させることによって、複数の第１の部品３、第２の部品４のバンプ３ａ、４ａに、フラックス１０を転写により一括して塗布することが可能となっている。
転写テーブル７の上方には、第１のスキージ部材９Ａ、第２のスキージ部材９Ｂを備え
たスキージユニット８が配設されている。第１のスキージ部材９Ａ、第２のスキージ部材９Ｂはいずれも塗膜形成面７ａのＸ方向寸法Ｌを略カバー可能な長さとなっており、それぞれスキージユニット８に内蔵された第１のスキージ昇降機構２３Ａ、第２のスキージ昇降機構２３Ｂによって昇降自在、すなわち塗膜形成面７ａに対して進退自在となっている。
第１のスキージ昇降機構２３Ａ、第２のスキージ昇降機構２３Ｂは制御部２４によって制御され、第１のスキージ部材９Ａ、第２のスキージ部材９Ｂはいずれも昇降位置の微調整が可能となっている。これにより、第１のスキージ部材９Ａ、第２のスキージ部材９Ｂは、下端部と塗膜形成面７ａとの間に所定の膜形成隙間ｇを保つ（図４（ｂ）に示す第１のスキージ部材９Ａ参照）ことができるとともに、その下端部を塗膜形成面７ａに対して摺接させる（図４（ｂ）に示す第２のスキージ部材９Ｂ参照）ことが可能となっている。すなわち第１のスキージ部材９Ａ、第２のスキージ部材９Ｂは、塗膜形成面７ａとの間に膜形成隙間ｇを保って配設された成膜部材となっている。
そして塗膜形成面７ａ上にフラックス１０を供給し、第１のスキージ部材９Ａ、第２のスキージ部材９Ｂを図４（ｂ）に示す位置に保った状態で、直動機構２２を駆動して転写テーブル７を水平移動させることにより、第１のスキージ部材９Ａ、第２のスキージ部材９Ｂは転写テーブル７に対して水平方向に相対移動し、これにより塗膜形成面７ａ上に膜形成隙間ｇに対応した膜厚のフラックス１０の塗膜を形成する成膜動作が実行される。
したがって、転写テーブル７を水平移動させる直動機構２２は、成膜部材である第１のスキージ部材９Ａ、第２のスキージ部材９Ｂを転写テーブル７に対して相対的に水平移動させることにより、塗膜形成面７ａに膜形成隙間ｇに対応した膜厚のフラックス１０の塗膜を形成する成膜動作を行わせる成膜動作手段を構成する。そしてこの成膜動作において、第１のスキージ部材９Ａ、第２のスキージ部材９ＢはＹ方向、すなわち塗膜形成面７ａにおける矩形の短辺方向に相対移動することから、１回の成膜動作における移動距離が短くなっており、成膜動作の所要時間を短縮することが可能となっている。
このとき、制御部２４によってモータ２０および第１のスキージ昇降機構２３Ａ、第２のスキージ昇降機構２３Ｂを制御することにより、第１のスキージ部材９Ａ、第２のスキージ部材９Ｂの昇降位置を調整転写テーブル７の水平移動と同期させて調整することができる。これにより塗膜形成面７ａにおけるＹ方向の位置に対応させて膜形成隙間ｇを任意に変更することができ、したがってペーストの塗膜の膜厚ｔを所望の膜厚に調整することが可能となっている。すなわち、制御部２４および第１のスキージ昇降機構２３Ａ、第２のスキージ昇降機構２３Ｂは、膜形成隙間を変更することによりペーストの塗膜の膜厚を調整する膜厚調整手段となっている。
次に図５，図６を参照して、ペースト転写装置５によって行われる成膜動作および膜掻き取り動作について説明する。まず図５（ａ）は、成膜動作の開始前に第１のスキージ部材９Ａ、第２のスキージ部材９Ｂが塗膜形成面７ａにおいて成膜開始側の端部（この例では右端部）に位置し、第１のスキージ部材９Ａと第２のスキージ部材９Ｂとの間にフラックス１０が供給された状態を示している。ここでは、第１のスキージ部材９Ａによって成膜を行う例を示しており、成膜動作の開始に際しては第１のスキージ部材９Ａの下端部と塗膜形成面７ａとの間の膜形成隙間ｇを、第１の部品３のバンプ３ａに適正量のフラックス１０を転写するのに適正な膜厚ｔ１に設定するとともに、膜形成時のフラックス１０の流動を妨げないよう、第２のスキージ部材９Ｂを上昇させる。
次いで、移動テーブル６に内蔵された直動機構２２（図４（ｂ）参照）を駆動して、図５（ｂ）に示すように、転写テーブル７を矢印ａ方向に移動させる。これにより、塗膜形
成面７ａ上においてフラックス１０が第１のスキージ部材９Ａによって延展され、塗膜形成面７ａには膜厚ｔ１の塗膜１０ａが形成される。そして図５（ｃ）に示すように、図４（ａ）における塗膜形成範囲Ａ１に相当する幅の塗膜１０ａが形成された時点において、膜厚調整が行われる。すなわち、制御部２４によって第１のスキージ昇降機構２３Ａを制御することにより、第１のスキージ部材９Ａをわずかに下降させて第１のスキージ部材９Ａの下端部と塗膜形成面７ａとの間の膜形成隙間ｇを、第２の部品４のバンプ４ａに適正量のフラックス１０を転写するのに適正な膜厚ｔ２に変更する。
そしてこの後さらに転写テーブル７を矢印ａ方向に移動させることにより、塗膜形成面７ａには膜厚ｔ２の塗膜１０ｂが形成される。そして図５（ｄ）に示すように、図４（ｂ）における塗膜形成範囲Ａ２に相当する幅の塗膜１０ｂが形成されることにより、この成膜動作を完了する。すなわち本実施の形態においては、成膜動作の途中において膜厚調整手段によって膜形成隙間ｇを変更することにより、塗膜形成面７ａに搭載ヘッド１６に保持された複数の第１の部品３，第２の部品４のそれぞれに対応して設定された膜厚ｔ１，ｔ２の塗膜を形成するようにしている。
なお上述の成膜動作例では、第１のスキージ部材９Ａによって塗膜を形成する例を示したが、もちろん第２のスキージ部材９Ｂによって塗膜を形成することも可能である。この場合には、塗膜形成面７ａの左端部側が成膜開始端部となり、転写テーブル７を矢印ａと反対の方向に移動させることにより、同様に塗膜形成面７ａ上にフラックス１０の塗膜が形成される。
また上述の成膜動作例では、２種類の異なる膜厚の塗膜を階段状に形成するようにしているが、これ以上の多段階に変化する膜厚の塗膜を形成することも可能である。また制御部２４によってモータ２０および第１のスキージ昇降機構２３Ａ、第２のスキージ昇降機構２３Ｂを同期して制御することにより、塗膜形成面７ａ上に無段階で膜厚が変化する塗膜を形成することも可能である。これにより、同一の部品において転写対象のバンプ毎に異なる膜厚の塗膜を形成して、フラックスの塗布量を精細に調整することが可能となっている。
次に図６を参照して、フラックス１０の掻き取り動作について説明する。塗膜形成面７ａに形成された塗膜によってフラックス１０を第１の部品３や第２の部品４に転写により塗布する場合には、転写する度に塗膜が荒れて使用できない状態になるため、このような荒れた状態の塗膜を掻き寄せて成膜動作が可能な状態にする必要がある。すなわち図６（ａ）に示すように、塗膜形成面７ａ上にフラックス１０が不規則形状で延展されている状態において、第２のスキージ部材９Ｂを下降させて塗膜形成面７ａに摺接させ、次いで転写テーブル７を矢印ｂ方向へ移動させる。これにより、図６（ｂ）に示すように塗膜形成面７ａ上のフラックス１０は第２のスキージ部材９Ｂによって掻き寄せられ、図５（ａ）に示す成膜開始前とほぼ同様の状態となる。
もちろん第１のスキージ部材９Ａによってフラックス１０の掻き寄せを行うことも可能であり、図６（ｃ）に示すように、同様に塗膜形成面７ａ上にフラックス１０が不規則形状で延展されている状態において、第１のスキージ部材９Ａを下降させて塗膜形成面７ａに摺接させ、次いで転写テーブル７を矢印ａ方向へ移動させる。これにより、図６（ｄ）に示すように塗膜形成面７ａ上のフラックス１０は第１のスキージ部材９Ａによって掻き寄せられる。すなわち本実施の形態においては、成膜部材としての第１のスキージ部材９Ａ、第２のスキージ部材９Ｂは、いずれも塗膜形成面７ａ上の塗膜を掻取る掻取り部材を兼ねる構成となっている。
この部品実装装置は上記のように構成されており、次にこの部品実装装置によって、第
１の部品３、第２の部品４を基板１３に実装して積層構造を形成する部品実装方法について説明する。まずペースト転写装置５において、図５にて説明した成膜動作を行わせ、複数の部品のそれぞれに対応して設定された異なる膜厚でペーストの塗膜を形成する（塗膜形成工程）。すなわち、図７（ａ）に示すように、塗膜形成面７ａ上に第１の部品３に対応した膜厚の塗膜１０ａを形成し、次いで図７（ｂ）に示すように、第２の部品４に対応した膜厚の塗膜１０ｂを形成する。
この後、部品供給部１から搭載ヘッド１６によって、複数の第１の部品３、第２の部品４を取り出す（部品取出し工程）。すなわち、図８（ａ）に示すように、搭載ヘッド１６を部品供給部１上へ移動させ、まず第２の吸着ノズル１７Ｂによって第２のパーツフィーダ２Ｂ（図２参照）から第２の部品４を取り出し、次いで図８（ｂ）に示すように、第１の吸着ノズル１７Ａによって第１のパーツフィーダ２Ａ（図２参照）から第１の部品３を取り出す。
この後、複数の第１の部品３、第２の部品４を保持した搭載ヘッド１６は部品供給部１から基板保持部１１へ向かって移動するが、この過程において図９（ａ）に示すように、搭載ヘッド１６はペースト転写装置５の上方で停止し、塗膜形成面７ａ上に予め形成された塗膜１０ａ、１０ｂの上方に第１の部品３、第２の部品４をそれぞれ位置させる。次いで、第１の吸着ノズル１７Ａ、第２の吸着ノズル１７Ｂを昇降させて、複数の第１の部品３、第２の部品４を塗膜形成面７ａに対して昇降させ、複数の第１の部品３、第２の部品４のそれぞれのバンプ３ａ、４ａに、ペースト１０を転写により一括して供給する（ペースト転写工程）。すなわち、図９（ｂ）に示すように、第１の吸着ノズル１７Ａ、第２の吸着ノズル１７Ｂにそれぞれ保持された第１の部品３、第２の部品４のバンプ３ａ、４ａを、塗膜形成面７ａ上に形成された塗膜１０ａ、１０ｂにそれぞれ接触させる。
次いで、図１０（ａ）に示すように、第１の吸着ノズル１７Ａ、第２の吸着ノズル１７Ｂを上昇させると、バンプ３ａ、４ａの下端部には、フラックス１０が転写により塗布された状態となる。このとき、塗膜形成面７ａにはバンプ３ａ、４ａのそれぞれのバンプサイズに対応して適正に設定された膜厚ｔ１，ｔ２の塗膜１０ａ、１０ｂが形成されていることから、バンプ３ａ、４ａには適正量のフラックス１０が供給される。
この後、搭載ヘッド１６は基板保持部１１の上方へ移動し、フラックス１０が転写された後の複数の第１の部品３、第２の部品４を基板１３に搭載する（部品搭載工程）。すなわち、まず図１１（ａ）、（ｂ）に示すように、第１の吸着ノズル１７Ａを基板１３の部品搭載位置１３ａ（図２参照）に対して位置合わせして、第１の吸着ノズル１７Ａを昇降させることにより、基板１３に第１の部品３を搭載する。次いで図１２（ａ）、（ｂ）に示すように、第２の吸着ノズル１７Ｂを基板１３に既に搭載された第１の部品３に対して位置合わせして、第２の吸着ノズル１７Ｂを昇降させることにより、第１の部品３上に第２の部品４を搭載する。これにより、基板１３上には第１の部品３上に第２の部品４を重ねた積層構造が形成される。
この後、各部品実装位置１３ａに積層構造が形成された基板１３は搬送レール１２によって下流側へ搬出された後、リフロー装置へ搬送されここで半田接合のための加熱が行われる。これにより、第１の部品３が基板１３にバンプ３ａによって半田接合されるとともに、第２の部品４はバンプ４ａによって第１の部品３に半田接合される。このとき、バンプ３ａ、バンプ４ａにはバンプサイズに対応した適正な量のフラックス１０が供給されていることから、フラックス１０の量の過不足に起因する接合不良を生じにくい。
上記説明したように本実施の形態に示す部品実装方法では、部品取出し工程において、基板１３への部品実装後に積層構造を構成する第１の部品３および第２の部品４を含む複
数の部品を搭載ヘッド１６の１実装ターン毎に取り出し、ペースト転写工程において第１の部品３および第２の部品４のそれぞれのバンプ３ａ、４ａを異なる膜厚のペースト塗膜１０ａ、１０ｂに接触させてそれぞれのバンプ３ａ、４ａに異なる量のペーストを一括して塗布する。そして部品搭載工程においては、第１の部品３を基板１３に搭載した後に、第１の部品３に重ねて第２の部品４を搭載することにより、積層構造を形成するようにしている。これにより、単一の搭載ヘッド１６が部品供給部１から基板保持部１１へ移動する１実装ターンの動作によって、積層構造を効率よく形成することが可能となっている。
なお上記実施の形態においては、半田によって形成されたバンプにペーストとしてのフラックスを転写する例を示したが、本発明はこのような用途例には限定されず、半田以外の金属で形成されたバンプに、クリーム半田や樹脂接着剤などのペースト状の接合材料を転写により塗布する用途にも本発明を適用可能である。
本発明の部品実装装置および部品実装方法は、異なる任意の膜厚の塗膜を同時に形成し、適正なペーストの塗布量を確保して部品実装を効率的に且つ良好な接合性で実装することができるという効果を有し、バンプが形成された複数の部品を基板に実装する分野に有用である。
本発明の一実施の形態の部品実装装置の正面図 本発明の一実施の形態の部品実装装置の平面図 本発明の一実施の形態の部品実装装置における搭載ヘッドの構成説明図 本発明の一実施の形態の部品実装装置におけるペースト転写装置の構造説明図 本発明の一実施の形態の部品実装装置におけるペースト転写装置の動作説明図 本発明の一実施の形態の部品実装装置におけるペースト転写装置の動作説明図 本発明の一実施の形態の部品実装方法の工程説明図 本発明の一実施の形態の部品実装方法の工程説明図 本発明の一実施の形態の部品実装方法の工程説明図 本発明の一実施の形態の部品実装方法の工程説明図 本発明の一実施の形態の部品実装方法の工程説明図 本発明の一実施の形態の部品実装方法の工程説明図
符号の説明
１ 部品供給部
３ 第１の部品
３ａ、４ａ バンプ
４ 第２の部品
５ ペースト転写装置
６ 移動テーブル
７ 転写テーブル
７ａ 塗膜形成面
９Ａ 第１のスキージ部材（成膜部材）
９Ｂ 第２のスキージ部材（成膜部材）
１０ フラックス（ペースト）
１０ａ、１０ｂ 塗膜
１１ 基板保持部
１３ 基板
１４ 部品搭載機構
１５ ヘッド移動機構
１６ 搭載ヘッド
１７Ａ 第１の吸着ノズル
１７Ｂ 第２の吸着ノズル
２２ 直動機構（成膜動作手段）
２３Ａ 第１のスキージ昇降機構（膜厚調整手段）
２３Ｂ 第２のスキージ昇降機構（膜厚調整手段）
２４ 制御部（膜厚調整手段）
ｇ 膜形成隙間

Claims (2)

  1. 下面にバンプが形成された部品を基板に実装する部品実装装置であって、
    前記部品を供給する部品供給部と、前記基板を保持して位置決めする基板保持部と、前記部品供給部から複数の部品を取り出して前記基板保持部に保持された基板に移送搭載する搭載ヘッドと、前記搭載ヘッドを前記部品供給部と基板保持部とへ移動させるヘッド移動手段と、前記搭載ヘッドの移動経路に配設され、前記搭載ヘッドに保持された複数の部品のバンプに転写により塗布されるペーストを少なくとも２種類の異なる膜厚の塗膜の形態で供給するペースト転写装置とを備え、
    前記複数の部品を保持した搭載ヘッドが前記部品供給部から前記基板保持部へ移動する過程において前記搭載ヘッドに保持された複数の部品を前記ペースト転写装置に対して昇降させることにより、前記複数の部品のバンプにペーストを転写により一括して塗布し、
    前記部品供給部は、部品実装後に積層構造を構成する第１の部品および第２の部品を含む複数の部品を供給し、前記ペースト転写装置は、前記第１の部品および第２の部品のそれぞれのバンプに対応した異なる膜厚の前記塗膜を供給し、
    前記第１の部品および第２の部品のそれぞれのバンプを異なる膜厚の前記塗膜に接触させてそれぞれのバンプに異なる量のペーストを一括して塗布することを特徴とする部品実装装置。
  2. 下面にバンプが形成された部品を供給する部品供給部と、前記基板を保持して位置決めする基板保持部と、前記部品供給部から複数の部品を取り出して前記基板保持部に保持された基板に移送搭載する搭載ヘッドと、前記搭載ヘッドを前記部品供給部と基板保持部とへ移動させるヘッド移動手段と、前記搭載ヘッドの移動経路に配設され、前記搭載ヘッドに保持された複数の部品のバンプに転写により塗布されるペーストを少なくとも２種類の異なる膜厚の塗膜の形態で供給するペースト転写装置とを備えた部品実装装置によって、前記部品を前記基板に実装する部品実装方法であって、
    前記ペースト転写装置において前記複数の部品のそれぞれに対応して設定された異なる膜厚でペーストの塗膜を形成する塗膜形成工程と、
    前記部品供給部から搭載ヘッドによって複数の部品を取り出す部品取出し工程と、
    前記複数の部品を保持した搭載ヘッドが前記部品供給部から前記基板保持部へ移動する過程において、前記搭載ヘッドに保持された複数の部品を前記ペースト転写装置に対して昇降させることにより、前記複数の部品の半田バンプにペーストを転写により一括して供給するペースト転写工程と、
    ペーストが転写された後の複数の部品を前記基板に搭載する部品搭載工程とを含み、
    前記部品取出し工程において部品実装後に積層構造を構成する第１の部品および第２の部品を含む複数の部品を取り出し、
    前記ペースト転写工程において前記第１の部品および第２の部品のそれぞれのバンプを異なる膜厚の前記塗膜に接触させてそれぞれのバンプに異なる量のペーストを一括して塗布し、
    前記部品搭載工程において、前記第１の部品を前記基板に搭載した後に、前記第１の部品に重ねて前記第２の部品を搭載することにより、前記積層構造を形成することを特徴とする部品実装方法。
JP2006131363A 2006-05-10 2006-05-10 部品実装装置および部品実装方法 Active JP4720608B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006131363A JP4720608B2 (ja) 2006-05-10 2006-05-10 部品実装装置および部品実装方法
US11/743,812 US7712652B2 (en) 2006-05-10 2007-05-03 Component mounting apparatus and component mounting method
KR1020070044836A KR101286715B1 (ko) 2006-05-10 2007-05-09 부품 실장 장치 및 부품 실장 방법
DE102007021949A DE102007021949A1 (de) 2006-05-10 2007-05-10 Bauteilmontageeinrichtung und Bauteilmontageverfahren
CN200710103269A CN100595898C (zh) 2006-05-10 2007-05-10 元件配置设备和元件配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006131363A JP4720608B2 (ja) 2006-05-10 2006-05-10 部品実装装置および部品実装方法

Publications (2)

Publication Number Publication Date
JP2007305725A JP2007305725A (ja) 2007-11-22
JP4720608B2 true JP4720608B2 (ja) 2011-07-13

Family

ID=38580306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006131363A Active JP4720608B2 (ja) 2006-05-10 2006-05-10 部品実装装置および部品実装方法

Country Status (5)

Country Link
US (1) US7712652B2 (ja)
JP (1) JP4720608B2 (ja)
KR (1) KR101286715B1 (ja)
CN (1) CN100595898C (ja)
DE (1) DE102007021949A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090301760A1 (en) * 2005-06-16 2009-12-10 Masato Shimamura Method of Soldering a Module Board
US8156642B2 (en) * 2007-04-03 2012-04-17 Panasonic Corporation Component mounting method
JP5100496B2 (ja) * 2008-05-13 2012-12-19 Ｊｕｋｉ株式会社 粘着剤転写装置
JP4788759B2 (ja) * 2008-11-20 2011-10-05 パナソニック株式会社 部品実装装置
JP4811499B2 (ja) * 2009-06-02 2011-11-09 パナソニック株式会社 部品実装装置
KR101036134B1 (ko) * 2009-08-20 2011-05-23 세크론 주식회사 솔더 범프 전달 장치
US7845541B1 (en) * 2009-12-01 2010-12-07 Cheng Uei Precision Industry Co., Ltd. Soldering apparatus and soldering method
JP5597050B2 (ja) * 2010-07-15 2014-10-01 富士機械製造株式会社 基板停止位置制御方法および装置、ならびに基板装着位置制御方法
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
TWI514489B (zh) * 2013-05-23 2015-12-21 Shinkawa Kk 電子零件安裝裝置以及電子零件的製造方法
JP6123076B2 (ja) * 2013-11-12 2017-05-10 パナソニックＩｐマネジメント株式会社 スクリーン印刷装置及び電子部品実装システム
JP2015093465A (ja) * 2013-11-14 2015-05-18 パナソニックＩｐマネジメント株式会社 スクリーン印刷装置及び電子部品実装システム並びにスクリーン印刷方法
US9673170B2 (en) 2014-08-05 2017-06-06 Infineon Technologies Ag Batch process for connecting chips to a carrier
KR102075198B1 (ko) * 2017-03-24 2020-02-07 한미반도체 주식회사 본딩장치 및 이의 제어방법
WO2018161240A1 (zh) * 2017-03-06 2018-09-13 邹霞 Pcb基板自动装配装置
US20190275600A1 (en) * 2018-03-07 2019-09-12 Powertech Technology Inc. Flux transfer tool and flux transfer method
WO2021130975A1 (ja) * 2019-12-26 2021-07-01 株式会社Ｆｕｊｉ 部品実装機及び転写材転写方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142814A (ja) * 2001-11-07 2003-05-16 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法ならびにペースト供給装置
JP2003273166A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd 電子部品搭載装置および電子部品搭載方法
JP2005026648A (ja) * 2003-06-09 2005-01-27 Matsushita Electric Ind Co Ltd 実装基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162797A (ja) * 1994-12-08 1996-06-21 Matsushita Electric Ind Co Ltd 電子部品実装装置
JP2000022394A (ja) 1998-07-06 2000-01-21 Matsushita Electric Ind Co Ltd 電子部品の実装装置および実装方法ならびにフラックス転写装置および転写方法
EP0994641B1 (en) * 1998-10-13 2004-10-27 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting electronic component
US6479321B2 (en) * 2001-03-23 2002-11-12 Industrial Technology Research Institute One-step semiconductor stack packaging method
JP3846554B2 (ja) * 2001-06-01 2006-11-15 日本電気株式会社 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法
JP4074763B2 (ja) * 2002-01-22 2008-04-09 シャープ株式会社 太陽電池の製造方法
JP4352832B2 (ja) 2003-09-22 2009-10-28 株式会社村田製作所 電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142814A (ja) * 2001-11-07 2003-05-16 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法ならびにペースト供給装置
JP2003273166A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd 電子部品搭載装置および電子部品搭載方法
JP2005026648A (ja) * 2003-06-09 2005-01-27 Matsushita Electric Ind Co Ltd 実装基板の製造方法

Also Published As

Publication number Publication date
US7712652B2 (en) 2010-05-11
KR101286715B1 (ko) 2013-07-16
DE102007021949A1 (de) 2007-11-15
CN101071783A (zh) 2007-11-14
US20070262118A1 (en) 2007-11-15
CN100595898C (zh) 2010-03-24
JP2007305725A (ja) 2007-11-22
KR20070109880A (ko) 2007-11-15

Similar Documents

Publication Publication Date Title
JP4720608B2 (ja) 部品実装装置および部品実装方法
JP4720609B2 (ja) ペースト転写装置
JP5519866B2 (ja) 電子部品実装ライン及び電子部品実装方法
JP6633829B2 (ja) 電子部品の製造方法及び装置
JP6567290B2 (ja) 基板処理装置、基板処理システム、及び基板処理方法
JP5603496B2 (ja) 電子部品実装ライン及び電子部品実装方法
JP2008060438A (ja) 電子部品実装装置および電子部品実装方法
KR101053091B1 (ko) 실장기판의 제조방법
JP5526285B2 (ja) 電子部品実装ライン及び電子部品実装方法
JP3899902B2 (ja) ペースト供給装置
JP3666468B2 (ja) 電子部品実装装置および電子部品実装方法
JP2010182983A (ja) 部品実装装置および部品実装方法
JP4168973B2 (ja) スクリーン印刷装置およびスクリーン印刷方法
JP2011060987A (ja) 電子部品実装方法
JP7199507B2 (ja) 成膜装置及び実装機
JP7189216B2 (ja) 部品実装方法、および作業システム
JPH118468A (ja) 電子部品の実装方法
JP2024081394A (ja) スクリーン印刷装置およびスクリーン印刷方法
JP6233768B2 (ja) フラックス供給装置、電子部品搭載装置、及び電子部品搭載方法
JP6233561B2 (ja) フラックス転写用テープ
JP2023120046A (ja) 基板押圧装置および基板押圧方法
JP4989349B2 (ja) 部品実装装置
KR20110058690A (ko) 마운팅 장치 및 마운팅 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090107

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4720608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3