JP2005026648A - 実装基板の製造方法 - Google Patents

実装基板の製造方法 Download PDF

Info

Publication number
JP2005026648A
JP2005026648A JP2003396908A JP2003396908A JP2005026648A JP 2005026648 A JP2005026648 A JP 2005026648A JP 2003396908 A JP2003396908 A JP 2003396908A JP 2003396908 A JP2003396908 A JP 2003396908A JP 2005026648 A JP2005026648 A JP 2005026648A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
solder
mounting
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003396908A
Other languages
English (en)
Other versions
JP4357940B2 (ja
Inventor
Yusuke Yamamoto
祐介 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003396908A priority Critical patent/JP4357940B2/ja
Priority to TW093116369A priority patent/TW200507712A/zh
Priority to US10/863,398 priority patent/US7163137B2/en
Priority to KR1020040042135A priority patent/KR101053091B1/ko
Priority to CNB2004100493876A priority patent/CN100531524C/zh
Publication of JP2005026648A publication Critical patent/JP2005026648A/ja
Application granted granted Critical
Publication of JP4357940B2 publication Critical patent/JP4357940B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】積層構造を低コストで広範囲に適用することができる実装基板の製造方法を提供することができる。
【解決手段】下面に半田バンプが形成された第１の電子部品１１，第２の電子部品１２を基板３に複数段に積層して実装して成る実装基板を製造する実装基板の製造方法において、半田供給後の基板３に第１の電子部品１１を搭載した後、第１の電子部品１１の上面に形成された電極１７に第２の電子部品１２の半田バンプ１８を搭載し、この後リフロー工程において基板３を加熱して第１の電子部品１１を基板３に半田接合するとともに第２の電子部品１２を第１の電子部品１１に半田接合する。これにより、積層構造を低コストで広範囲の電子部品の種類に対して適用することができる。
【選択図】図６

Description

本発明は、電子部品を基板に複数段に積層して実装して成る実装基板を製造する実装基板の製造方法に関するものである。
携帯電話やビデオカメラなどの電子機器は近年急速に小型化・高機能化しており、これらの電子機器の電子回路を構成する実装基板には更なる高密度実装が求められている。この実装密度の高密度化に対応するため、電子部品を上下方向に積層した構造の半導体パッケージが用いられるようになっている（例えば特許文献１参照）。この積層構造の半導体パッケージを採用することにより、基板サイズを増大することなく高機能の実装基板を製造することが可能となる。
特開２００２−２１７３５９号公報
しかしながら上述の先行技術に示す半導体パッケージは、複数の電子部品を組み合わせて１つの半導体装置を製造するものであり、このような半導体素子の開発過程においては積層状態での機能検査など複雑なステップを経る必要があることから、単独の電子部品としての半導体装置の開発には相当の長期間を要していた。このため、積層構造の半導体パッケージの対象となる電子部品の種類は限定され、積層構造を低コストで広範囲に適用することが困難であった。
そこで本発明は、積層構造を低コストで広範囲に適用することができる実装基板の製造方法を提供することができる。
請求項１記載の実装基板の製造方法は、下面に半田バンプが形成された電子部品を基板に複数段に積層して実装して成る実装基板を製造する実装基板の製造方法であって、前記基板の電極に半田を供給する半田供給工程と、前記基板の位置を認識する第１認識工程と、半田供給後の前記基板に第１段目の電子部品を前記第１認識工程の認識結果に基づいて位置合わせし前記半田バンプを前記電極上に着地させて搭載する第１搭載工程と、前記第１段目の電子部品の位置を認識する第２認識工程と、前記第１段目の電子部品に第２段目の電子部品を前記第２認識工程の認識結果に基づいて位置合わせし第２段目の電子部品の半田バンプを第１段目の電子部品の上面に形成された接続用電極上に着地させて搭載する第２搭載工程と、第１段目の電子部品と第２の電子部品が搭載された基板を加熱することにより、第１段目の電子部品を前記基板に半田接合するとともに第２段目の電子部品を第１段目の電子部品に半田接合するリフロー工程とを含む。
本発明によれば、半田供給後の基板に第１段目の電子部品を搭載した後に第１段目の電子部品に第２段目の電子部品を搭載し、第１段目の電子部品と第２の電子部品が搭載された基板を加熱することにより、第１段目の電子部品を基板に半田接合するとともに第２段目の電子部品を第１段目の電子部品に半田接合してこれらの積層部品の実装を同一の実装過程で完了することができ、積層構造を低コストで広範囲に適用することができる。
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の実
装基板製造ラインの構成図、図２は本発明の一実施の形態の電子部品実装装置の平面図、図３、図４は本発明の一実施の形態の実装基板に実装される電子部品の構造説明図、図５、図６は本発明の一実施の形態の実装基板の製造方法の工程説明図である。
まず図１を参照して、実装基板製造ラインについて説明する。図１において、実装基板製造ラインは、スクリーン印刷機Ｍ１、電子部品実装機Ｍ２，リフロー装置Ｍ３を直列に接続して構成されている。スクリーン印刷機Ｍ１は基板に電子部品接合用のクリーム半田を印刷する。電子部品実装機Ｍ２はクリーム半田が印刷された基板に電子部品を搭載する。リフロー装置Ｍ３は、電子部品が搭載された基板を加熱することにより、クリーム半田中の半田成分を溶融させて電子部品を基板に半田接合する。
次に、図２を参照して電子部品実装機Ｍ２の構造を説明する。図２において、基台１の中央部には搬送路２がＸ方向に配列されている。搬送路２は、電子部品が実装される基板３を搬送し、電子部品実装位置に基板３を位置決めする。搬送路２の手前側には第１の部品供給部４Ａおよび第２の部品供給部４ＢがＸ方向に並列して配設されており、第１の部品供給部４Ａおよび第２の部品供給部４Ｂに備えられた部品トレイには、それぞれ第１の電子部品１１，第２の電子部品１２が保持されている。搬送路２の後方側には第３の部品供給部４Ｃが配設されており、第３の部品供給部４Ｃに配列されたテープフィーダ５は、第３の電子部品１３（図５参照）を保持したテープをピッチ送りして以下に説明する移載ヘッドのピックアップ位置に供給する。
基台１のＸ方向の両端部には、２つのＹ軸テーブル６Ａ，６Ｂが配設されており、Ｙ軸テーブル６Ａ，６ＢにはＸ軸テーブル７Ａ，７Ｂが架設されている。Ｘ軸テーブル７Ａ，７Ｂにはそれぞれ移載ヘッド８Ａ，８Ｂが装着されている。移載ヘッド８Ａ，８Ｂは複数の単位移載ヘッドを備えた多連型の移載ヘッドであり、基板認識カメラ９と一体的に移動する。
Ｘ軸テーブル７Ａ、Ｙ軸テーブル６Ａを駆動することにより移載ヘッド８ＡはＸＹ方向に移動し、第１の部品供給部４Ａから第１の電子部品１１を、または第２の部品供給部４Ｂから第２の電子部品１２を各単位移載ヘッドの吸着ノズルによって取り出して、搬送路２上に位置決めされた基板３に搭載する。またＸ軸テーブル７Ｂ、Ｙ軸テーブル６Ｂを駆動することにより移載ヘッド８Ｂは同様にＸＹ方向に移動し、第３の部品供給部４Ｃから第３の電子部品１３を単位移載ヘッドの吸着ノズルによって取り出して、搬送路２上に位置決めされた基板３に搭載する。
搬送路２と第１の部品供給部４Ａ、第２の部品供給部４Ｂとの間には、ラインカメラ１０，ノズルストッカ１４，フラックス転写テーブル１５が配設されており、搬送路２と第３の部品供給部４Ｃとの間には、ラインカメラ１０，ノズルストッカ１４が配設されている。それぞれの部品供給部から電子部品をピックアップした移載ヘッド８Ａ、８Ｂが基板２へ移動する途中で、移載ヘッド８Ａ、８Ｂがラインカメラ１０の上方を通過することにより、移載ヘッド８Ａ、８Ｂに保持された状態の電子部品を認識する。
ノズルストッカ１４は、基板３に搭載される電子部品の種類に応じた吸着ノズルを複数種類収納しており、移載ヘッド８Ａ、８Ｂがノズルストッカ１４にアクセスすることにより、搭載対象の電子部品に応じた吸着ノズルを選択して装着することができるようになっている。フラックス転写テーブル１５は、半田接合に使用されるフラックスをテーブル上に薄膜状態にして供給する。電子部品を保持した移載ヘッドをフラックス転写テーブル１５に対して昇降させることにより、電子部品の下面に形成された半田バンプにはフラックスが転写により供給される。
次に図３，図４を参照して、第１の電子部品１１および第２の電子部品１２について説明する。第１の電子部品１１は半導体素子を樹脂封止して形成されたパッケージ部品であり、図３に示すように下面１１ａには基板３との接続用の半田バンプ１６が形成されており、また上面１１ｂには、第１の電子部品１１に積層して実装される電子部品との接続用の電極１７が形成されている。第２の電子部品１２も同様に半導体素子を樹脂封止して形成されたパッケージ部品であり、図４に示すように、下面１２ａには第１の電子部品１１との接続用の半田バンプ１８が第１の電子部品１２の電極１７と同じ配列で形成されている。
次に、基板３に電子部品を実装して実装基板を製造する実装基板の製造方法について説明する。ここでは、下面に半田バンプが形成された第１の電子部品１１や第２の電子部品１２を、基板３に複数段に積層して実装することにより実装基板を製造する。
図５（ａ）において、基板３の上面には、電極３ａ、３ｂが形成されている。電極３ａは第１の電子部品１１のバンプ１６の配列と同じ配列になっており、電極３ｂは第３の電子部品１３のリード１３ａの配列と同じ配列で形成されている。基板３は、まず図１に示すスクリーン印刷機Ｍ１に搬入され、ここで図５（ｂ）に示すように、基板３の電極３ａ、３ｂにスクリーン印刷によるクリーム半田１９を印刷して供給する（半田供給工程）。次いで半田供給後の基板３は電子部品実装機Ｍ２に搬入され、搬送路２上の実装位置に位置決めされる。そして移載ヘッド８Ａ（または８Ｂ）を基板３上に移動させ、基板認識カメラ９で基板３を撮像することにより、基板３の位置を認識する（第１認識工程）。
次に移載ヘッド８Ａ、８Ｂによって、図５（ｃ）に示すように半田供給後の基板３に電子部品が実装される。まず、第１の電子部品１１（第１段目の電子部品）を、第１認識工程の認識結果に基づいて基板３の電極３ａに対して位置合わせし、次いで図５（ｄ）に示すように、半田バンプ１６を電極３ａ上に着地させて搭載する（第１搭載工程）。この第１搭載工程においては、図５（ｃ）、（ｄ）に示すように、第３の電子部品１３の搭載も実行され、リード１３ａを電極３ｂに位置合わせして搭載する。
この後、第２段目の電子部品の搭載が行われる。まず、第１の電子部品１１の位置認識を基板認識カメラ９によって行う。ここでは、第１の電子部品１１の上面１１ｂに形成された電極１５のうち、最外周の対角位置に形成された電極１６を電子部品の特徴部として認識することにより位置を認識する（第２認識工程）。
次に、第２の部品供給部４Ｂから第２の電子部品１２をピックアップした移載ヘッド８Ａは、フラックス転写テーブル１５に移動し、ここで、図６（ａ）に示すように、フラックス２０の塗膜に対して第２の電子部品１２を昇降させることにより、半田バンプ１８の下面側にはフラックス２０が転写により塗布される。次に、第１の電子部品１１に第２の電子部品１２を第２認識工程の認識結果に基づいて位置合わせし、第１の電子部品１２の上面に形成された電極１７に第２の電子部品１２の半田バンプ１８を着地させて搭載する（第２搭載工程）。
この後、基板３はリフロー装置Ｍ３に搬入され、第１の電子部品１１，第２の電子部品１２，第３の電子部品１３が搭載された基板３を半田溶融温度より高いリフロー温度まで加熱することにより、第１の電子部品１２の半田バンプ１６を基板３の電極３ａに、また第３の電子部品１３のリード１３ａを電極３ｂに半田接合するとともに、第２の電子部品１３の半田バンプ１８を第１の電子部品１２の電極１７に半田接合する（リフロー工程）。
これにより、半導体素子を樹脂封止して形成された第１の電子部品１１、第２の電子部
品１２などのパッケージ部品を積層した構成の高実装密度の実装基板が完成する。上述の実装基板の製造方法においては、積層構造を構成する第１の電子部品１１、第２の電子部品１２は単独のパッケージ部品としての製造過程において機能検査に合格していることから、これらの電子部品を電極１７と半田バンプ１８を介して半田接合によって実装した電子部品の実装構造は高い信頼性を有している。しかもこの実装構造は、既存の電子部品実装装置を用いて実現することができる。
従って、第１の電子部品１１，第２の電子部品１２に内蔵される半導体素子自体を積層した後に樹脂封止して１つの半導体パッケージを形成し、このために相当の開発期間を要する従来の方法と比較して、低コスト・短期間で積層構造を実現することができ、積層構造の半導体パッケージの対象となる電子部品の種類を拡大することができる。
なお上記実施の形態においては、フラックス転写テーブル１５によって供給されるフラックス２０として、一般の半田接合に使用されるフラックス、すなわち半田バンプ１８や電極１７の表面の酸化被膜を除去する活性作用を有するペースト状材料を用いた例を示しているが、本発明において使用されるフラックスはこのような種類には限定されず、フラックス２０として以下に説明するように、半田濡れ性が良好な金属成分（例えば、銀などの貴金属や半田バンプ１８の半田よりも溶融温度が高い種類の半田など）を含有したものを用いてもよい。
すなわち、上述の活性作用を有するペースト状材料中に、箔状・粒子状の銀を混入した銀入りフラックスや、半田粒子をフラックス中に混入した半田ペーストなどをフラックス２０として用いることができる。このようなフラックスを使用することにより、リフロー過程において半田バンプ１８を電極１７に良好に半田接合する上で次にような効果を得る。
第２の電子部品１２として、薄型の樹脂基板に半導体素子を実装したＢＧＡタイプの電子部品など薄くて撓みやすいものを用いる場合には、第１の電子部品１２を搭載した状態において、反り変形に起因して半田バンプ１８が電極１７に均一に着地せず、一部の半田バンプ１８が電極１８から浮き上がった状態となりやすい。そしてこのような状態のままリフローに送られると、半田バンプ１８が溶融した液状の半田が電極１８の表面まで到達せず、接合不良を生じる場合がある。
これに対し、フラックス２０として銀入りフラックスや、半田ペーストなどを用いることにより、半田バンプ１８と電極１７との間に隙間が存在するような場合にあっても、リフロー過程において半田バンプ１８が溶融した液状の半田は、半田バンプ１８と電極１７との間に隙間中を満たしたフラックス２０中に存在する銀箔や半田粒子などの半田濡れ性の良好な金属成分によって順次導かれて、容易に電極１７の表面に到達する。これにより、半田バンプ１８と電極１７との間の隙間が存在する場合にも、未接合部分のない良好な半田接合結果を得ることができる。
本発明の実装基板の製造方法は、積層構造を低コストで広範囲に適用することができるという効果を有し、電子部品を基板に複数段に積層して実装して成る実装基板を製造する分野に有用である。
本発明の一実施の形態の実装基板製造ラインの構成図 本発明の一実施の形態の電子部品実装装置の平面図 本発明の一実施の形態の実装基板に実装される電子部品の構造説明図 本発明の一実施の形態の実装基板に実装される電子部品の構造説明図 本発明の一実施の形態の実装基板の製造方法の工程説明図 本発明の一実施の形態の実装基板の製造方法の工程説明図
符号の説明
３ 基板
３ａ、３ｂ 電極
１１ 第１の電子部品
１２ 第２の電子部品
１６、１８ 半田バンプ
１７ 電極
１９ クリーム半田
２０ フラックス

Claims (1)

  1. 下面に半田バンプが形成された電子部品を基板に複数段に積層して実装して成る実装基板を製造する実装基板の製造方法であって、前記基板の電極に半田を供給する半田供給工程と、前記基板の位置を認識する第１認識工程と、半田供給後の前記基板に第１段目の電子部品を前記第１認識工程の認識結果に基づいて位置合わせし前記半田バンプを前記電極上に着地させて搭載する第１搭載工程と、前記第１段目の電子部品の位置を認識する第２認識工程と、前記第１段目の電子部品に第２段目の電子部品を前記第２認識工程の認識結果に基づいて位置合わせし第２段目の電子部品の半田バンプを第１段目の電子部品の上面に形成された接続用電極上に着地させて搭載する第２搭載工程と、第１段目の電子部品と第２の電子部品が搭載された基板を加熱することにより、第１段目の電子部品を前記基板に半田接合するとともに第２段目の電子部品を第１段目の電子部品に半田接合するリフロー工程とを含むことを特徴とする実装基板の製造方法。
JP2003396908A 2003-06-09 2003-11-27 実装基板の製造方法 Expired - Lifetime JP4357940B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003396908A JP4357940B2 (ja) 2003-06-09 2003-11-27 実装基板の製造方法
TW093116369A TW200507712A (en) 2003-06-09 2004-06-08 Method of manufacturing mounting boards
US10/863,398 US7163137B2 (en) 2003-06-09 2004-06-08 Method of manufacturing mounting boards
KR1020040042135A KR101053091B1 (ko) 2003-06-09 2004-06-09 실장기판의 제조방법
CNB2004100493876A CN100531524C (zh) 2003-06-09 2004-06-09 安装板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003163624 2003-06-09
JP2003396908A JP4357940B2 (ja) 2003-06-09 2003-11-27 実装基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005026648A true JP2005026648A (ja) 2005-01-27
JP4357940B2 JP4357940B2 (ja) 2009-11-04

Family

ID=34196872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003396908A Expired - Lifetime JP4357940B2 (ja) 2003-06-09 2003-11-27 実装基板の製造方法

Country Status (5)

Country Link
US (1) US7163137B2 (ja)
JP (1) JP4357940B2 (ja)
KR (1) KR101053091B1 (ja)
CN (1) CN100531524C (ja)
TW (1) TW200507712A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023825A1 (en) * 2005-08-25 2007-03-01 Matsushita Electric Industrial Co., Ltd. Electronic component mounting method
JP2007165580A (ja) * 2005-12-14 2007-06-28 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP2007287778A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP2007305725A (ja) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd 部品実装装置および部品実装方法
WO2013084399A1 (ja) * 2011-12-08 2013-06-13 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
WO2013084398A1 (ja) * 2011-12-08 2013-06-13 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
WO2013094098A1 (ja) * 2011-12-22 2013-06-27 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
JP2015041703A (ja) * 2013-08-22 2015-03-02 富士機械製造株式会社 電子部品装着システム及びその電子部品装着システムで用いられる印刷装置
JP2021132051A (ja) * 2020-02-18 2021-09-09 パナソニックＩｐマネジメント株式会社 部品実装システムおよび部品実装方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2897503B1 (fr) * 2006-02-16 2014-06-06 Valeo Sys Controle Moteur Sas Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante
JP4816194B2 (ja) * 2006-03-29 2011-11-16 パナソニック株式会社 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
US7793817B2 (en) * 2006-09-11 2010-09-14 Panasonic Corporation Electronic component placing apparatus and electronic component mounting method
WO2009025016A1 (ja) * 2007-08-17 2009-02-26 Fujitsu Limited 部品実装装置及び方法
JP5305762B2 (ja) * 2008-07-03 2013-10-02 富士機械製造株式会社 電子部品実装方法、および電子部品実装装置
CN102069368B (zh) * 2010-12-07 2012-05-23 苏州和林精密科技有限公司 一种精密器件加工方法
CN103518424B (zh) * 2011-05-26 2017-05-17 松下知识产权经营株式会社 电子部件安装方法、电子部件搭载装置以及电子部件安装系统
DE102017206105A1 (de) * 2017-04-10 2018-10-11 Robert Bosch Gmbh Verfahren zum Herstellen eines elektronischen Steuermoduls
WO2023272644A1 (zh) 2021-06-30 2023-01-05 深南电路股份有限公司 一种电子组件、电压调节模块以及稳压器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5788143A (en) * 1992-04-08 1998-08-04 International Business Machines Corporation Solder particle deposition
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
US5531021A (en) * 1994-12-30 1996-07-02 Intel Corporation Method of making solder shape array package
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
JP3597402B2 (ja) * 1999-01-06 2004-12-08 株式会社リコー フラックス転写方法
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP4586273B2 (ja) 2001-01-15 2010-11-24 ソニー株式会社 半導体装置構造
JP4142312B2 (ja) * 2002-02-28 2008-09-03 ハリマ化成株式会社 析出型はんだ組成物及びはんだ析出方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023825A1 (en) * 2005-08-25 2007-03-01 Matsushita Electric Industrial Co., Ltd. Electronic component mounting method
JP2007059652A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP2007165580A (ja) * 2005-12-14 2007-06-28 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP2007287778A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP4618186B2 (ja) * 2006-04-13 2011-01-26 パナソニック株式会社 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP2007305725A (ja) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd 部品実装装置および部品実装方法
JP4720608B2 (ja) * 2006-05-10 2011-07-13 パナソニック株式会社 部品実装装置および部品実装方法
WO2013084398A1 (ja) * 2011-12-08 2013-06-13 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
WO2013084399A1 (ja) * 2011-12-08 2013-06-13 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
JP5526285B2 (ja) * 2011-12-08 2014-06-18 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
JP5603496B2 (ja) * 2011-12-08 2014-10-08 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
US9125329B2 (en) 2011-12-08 2015-09-01 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting line and electronic component mounting method
US9439335B2 (en) 2011-12-08 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting line and electronic component mounting method
WO2013094098A1 (ja) * 2011-12-22 2013-06-27 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
US8673685B1 (en) 2011-12-22 2014-03-18 Panasonic Corporation Electronic component mounting line and electronic component mounting method
JP5519866B2 (ja) * 2011-12-22 2014-06-11 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
JP2015041703A (ja) * 2013-08-22 2015-03-02 富士機械製造株式会社 電子部品装着システム及びその電子部品装着システムで用いられる印刷装置
JP2021132051A (ja) * 2020-02-18 2021-09-09 パナソニックＩｐマネジメント株式会社 部品実装システムおよび部品実装方法
JP7365542B2 (ja) 2020-02-18 2023-10-20 パナソニックＩｐマネジメント株式会社 部品実装システムおよび部品実装方法

Also Published As

Publication number Publication date
CN1575108A (zh) 2005-02-02
KR20040105625A (ko) 2004-12-16
CN100531524C (zh) 2009-08-19
US20050161492A1 (en) 2005-07-28
TW200507712A (en) 2005-02-16
KR101053091B1 (ko) 2011-08-01
JP4357940B2 (ja) 2009-11-04
US7163137B2 (en) 2007-01-16

Similar Documents

Publication Publication Date Title
JP4357940B2 (ja) 実装基板の製造方法
WO2010116636A1 (ja) 電子部品実装システムおよび電子部品実装方法
JP5519866B2 (ja) 電子部品実装ライン及び電子部品実装方法
US7281322B2 (en) Component mounting method
US7290331B2 (en) Component mounting apparatus and component mounting method
JPH06296080A (ja) 電子部品実装基板及び電子部品実装方法
JP2007305725A (ja) 部品実装装置および部品実装方法
JP2007059652A (ja) 電子部品実装方法
JP3196596B2 (ja) 電子部品製造方法および電子部品実装方法
JP3666468B2 (ja) 電子部品実装装置および電子部品実装方法
US20220102330A1 (en) Semiconductor module manufacturing method, electronic equipment manufacturing method, semiconductor module, and electronic equipment
JPH0964521A (ja) 半田供給装置及び半田供給方法
JP5121621B2 (ja) 基板の製造方法
JP4974818B2 (ja) 基板の製造方法及び基板の製造装置
JP3395609B2 (ja) 半田バンプ形成方法
JP5106774B2 (ja) 電子部品実装方法
JP4618186B2 (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP2000353717A (ja) 半導体装置の製造方法及び半導体製造装置
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP3925252B2 (ja) 電子部品実装方法
JP2008072036A (ja) 電子部品搭載装置および電子部品実装方法
JP2008072037A (ja) 電子部品実装システムおよび電子部品実装方法
JP2006093178A (ja) 電子機器の製造方法
KR20240073412A (ko) 기판 처리 시스템, 기판 유닛 정렬 장치 및 기판 처리 방법
JPH118468A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060220

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071030

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071122

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4357940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

EXPY Cancellation because of completion of term