JP4618186B2 - 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法 - Google Patents

電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法 Download PDF

Info

Publication number
JP4618186B2
JP4618186B2 JP2006110674A JP2006110674A JP4618186B2 JP 4618186 B2 JP4618186 B2 JP 4618186B2 JP 2006110674 A JP2006110674 A JP 2006110674A JP 2006110674 A JP2006110674 A JP 2006110674A JP 4618186 B2 JP4618186 B2 JP 4618186B2
Authority
JP
Japan
Prior art keywords
electronic component
solder
solder paste
coating film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006110674A
Other languages
English (en)
Other versions
JP2007287778A (ja
Inventor
雅文 井上
満早 塚本
正宏 木原
昭一 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006110674A priority Critical patent/JP4618186B2/ja
Publication of JP2007287778A publication Critical patent/JP2007287778A/ja
Application granted granted Critical
Publication of JP4618186B2 publication Critical patent/JP4618186B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は、半田バンプが形成された電子部品を基板に半田接合により実装する電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法に関するものである。
半導体素子などの電子部品を回路基板に実装する形態として、半導体素子を樹脂基板に実装した半導体パッケージを半田バンプを介して回路基板に半田接合により実装する方法が用いられるようになっている。半田バンプを介して電子部品を基板に接合する半田接合においては、フラックスや半田ペーストなどの半田接合補助剤を半田バンプに供給した状態で半田バンプを基板の電極に着地させることが行われている。このため、電子部品搭載装置にはフラックスや半田ペーストを転写するための装置が配置される（例えば特許文献１参照）。
特開２００５−３０５８０６号公報
近年電子機器の小型化・高機能化の進展に伴い、電子機器に組み込まれる電子部品は、高実装密度が求められて小型化・薄化が進行している。このため回路基板やこの回路基板に実装される半導体パッケージも剛性が低下し加熱による反り変形を生じやすいという特性がある。このため、下面に半田バンプが形成された半導体パッケージを基板に搭載した後のリフロー過程において、反り変形を生じた部分の半田バンプが浮き上がって、基板の電極との間に隙間を生じる傾向にある。
このような半田バンプの浮き上がりに対しては半田ペーストの追加が有効であるが、上述の特許文献例のペースト膜形成装置では全ての半田バンプに対して均一厚さの塗膜によって半田ペーストを供給するようにしているため、反り変形による浮き上がりの程度によっては、ペーストの転写によってもなお半田バンプと電極との間の隙間をカバーすることができない。この結果、半田バンプが基板の接続用電極に正常に半田接合されず、導通不良や接合強度不足などの接合不良が生じやすい。
そこで本発明は、薄型の半導体パッケージを半田接合によって実装する場合における接合不良を防止することができる電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法を提供することを目的とする。
本発明の電子部品搭載装置は、下面に複数の半田バンプが形成された電子部品を基板に移送搭載する電子部品搭載装置であって、前記電子部品を供給する部品供給部と、前記基板を保持して位置決めする基板保持部と、前記部品供給部から電子部品を取り出して前記基板保持部に保持された基板に移送搭載する搭載ヘッドと、前記搭載ヘッドを前記部品供給部と基板保持部との間で移動させるヘッド移動手段と、前記搭載ヘッドの移動経路に配設され、前記搭載ヘッドに保持された電子部品を下降させることにより、前記複数の半田バンプに半田ペーストを転写により供給する半田ペースト転写ユニットとを備え、前記半田ペースト転写ユニットは、上面に前記半田ペーストの塗膜を形成する塗膜底板が設けられたベース部と、前記塗膜底板上の塗膜形成面上で水平移動する成膜部材とを有し、前記塗膜底板は、前記電子部品における半田バンプへの半田ペーストの所望転写量の分布に応じた膜厚の塗膜を形成可能な断面形状を有し、且つ転写動作時の半田バンプによる上方からの押圧荷重によって面外方向に変形可能な可撓性部材によって形成されており、前記塗膜底板は、電子部品の中央部分に対応する水平部と、電子部品の外側部分に対応し前記水平部から外側へ下り勾配で傾斜する傾斜部とを有する。
本発明の半田ペースト転写ユニットは、下面に複数の半田バンプが形成された電子部品を基板に実装する電子部品搭載装置において用いられ、搭載ヘッドに保持された電子部品を下降させることにより、前記半田バンプに半田ペーストを転写により供給する半田ペースト転写ユニットであって、上面に前記半田ペーストの塗膜を形成する塗膜底板が設けられたベース部と、前記塗膜底板上の塗膜形成面上で水平移動する成膜部材とを有し、前記塗膜底板は、前記電子部品における半田バンプへの半田ペーストの所望転写量の分布に応じた膜厚の塗膜を形成可能な断面形状を有し、且つ転写動作時の半田バンプによる上方からの押圧荷重によって面外方向に変形可能な可撓性部材によって形成されており、前記塗膜底板は、電子部品の中央部分に対応する水平部と、電子部品の外側部分に対応し前記水平部から外側へ下り勾配で傾斜する傾斜部とを有する。
本発明の電子部品実装方法は、下面に複数の半田バンプが形成された電子部品を基板に実装する電子部品実装方法であって、部品供給部から搭載ヘッドによって電子部品を取り出す工程と、前記搭載ヘッドの移動経路に配設された半田ペースト転写ユニットに対して前記搭載ヘッドに保持された電子部品を下降させることにより、前記半田バンプに半田ペーストを転写により供給する半田ペースト転写工程と、前記電子部品を前記基板に搭載して前記半田バンプを前記基板の電極に前記半田ペーストを介して着地させる部品搭載工程と、前記基板を前記電子部品とともに加熱して前記半田バンプおよび半田ペースト中の半田成分を溶融させることにより、前記電子部品を前記基板に半田接合するリフロー工程とを含み、前記半田ペースト転写工程において、前記半田ペースト転写ユニットに前記電子部品における半田バンプへの半田ペーストの所望転写量の分布に応じた膜厚の塗膜を形成させ、前記所望転写量の半田ペーストを各半田バンプに転写し、前記半田ペースト転写ユニットは、上面に前記半田ペーストの塗膜を形成する塗膜底板が設けられたベース部と、前記塗膜底板上の塗膜形成面上で水平移動する成膜部材とを有し、前記塗膜底板は、前記電子部品における半田バンプへの半田ペーストの所望転写量の分布に応じた膜厚の塗膜を形成可能な断面形状を有し、且つ転写動作時の半田バンプによる上方からの押圧荷重によって面外方向に変形可能な可撓性部材によって形成されており、前記塗膜底板は、電子部品の中央部分に対応する水平部と、電子部品の外側部分に対応し前記水平部から外側へ下り勾配で傾斜する傾斜部とを有する。
本発明によれば、基板への部品搭載に先だって実行される半田ペースト転写工程において、半田ペースト転写ユニットに前記電子部品における半田バンプへの半田ペーストの所望転写量の分布に応じた膜厚の塗膜を形成させ、所望転写量の半田ペーストを各半田バンプに転写することを特徴とすることにより、薄型の半導体パッケージを半田接合によって実装する場合における接合不良を防止することができる。
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の電子部品実装システムの構成を示すブロック図、図２は本発明の一実施の形態の電子部品搭載装置の平面図、図３は本発明の一実施の形態の電子部品搭載装置の搭載対象となる電子部品の説明図、図４は本発明の一実施の形態の電子部品搭載装置における半田ペースト転写ユニットの構造説明図、図５、図６は本発明の一実施の形態の半田ペースト転写ユニットにおける塗膜形成ベースの構造説明図、図７，図８，図９は本発明の一実施の形態の電子部品実装方法の工程説明図である。
まず図１を参照して電子部品実装システムについて説明する。図１において電子部品実装システムは、いずれも電子部品実装用装置である印刷装置Ｍ１、印刷検査装置Ｍ２、電子部品搭載装置Ｍ３、リフロー装置Ｍ４の各装置を連結して構成される電子部品実装ライン１を通信ネットワーク２によって接続し、全体を管理コンピュータ３によって制御する構成となっている。本実施の形態においては、これらの複数の電子部品実装用装置により、下面に外部接続用の複数の半田バンプが形成された電子部品を基板に半田接合によって実装して実装基板を製造する。
印刷装置Ｍ１は、実装対象の基板に電子部品の半田バンプの配列に対応して形成された電極に、電子部品接合用の半田ペーストをスクリーン印刷する。印刷検査装置Ｍ２は、半田印刷後の基板を撮像して印刷された半田ペーストの平面位置を認識することにより印刷状態を検査する。電子部品搭載装置Ｍ３は、半田ペーストが印刷された基板に搭載ヘッドによって電子部品を搭載する。リフロー装置Ｍ４は、電子部品が搭載された基板を加熱することにより、半田バンプおよび半田ペーストを加熱溶融させて、電子部品を基板に半田接合する。
次に、図２を参照して電子部品搭載装置Ｍ３の構造を説明する。図２において、基台４の中央部には搬送路５がＸ方向（基板搬送方向）に配列されている。搬送路５は、電子部品が実装される基板６を搬送し、電子部品実装位置に基板６を保持して位置決めする。したがって、搬送路５は基板６を保持して位置決めする基板保持部となっている。搬送路５の両側には、電子部品を供給する第１の部品供給部７Ａおよび第２の部品供給部７Ｂが配設されている。
第１の部品供給部７Ａには、複数のテープフィーダ８が並設されている。テープフィーダ８は、端子型のチップ部品などの電子部品を保持したテープをピッチ送りして、以下に説明する搭載ヘッドのピックアップ位置にこれらの電子部品を供給する。第２の部品供給部７Ｂには、２つのトレイフィーダ９が並列に配設されており、２つのトレイフィーダ９はそれぞれ種類の異なる電子部品１０，１０ａを格子配列で搭載ヘッドのピックアップ位置に供給する。電子部品１０は，ＢＧＡなど薄型の樹脂基板に半導体素子を実装した構成の半導体パッケージであり、下面に形成された複数の半田バンプによって基板と接続される。電子部品１０ａは小型のバンプ付き部品またはリード型部品など、電子部品１０よりも小型の電子部品である。
基台１のＸ方向の両端部には、Ｙ軸テーブル１２ＡおよびＹ軸ガイド１２Ｂが配設されており、Ｙ軸テーブル１２Ａ，Ｙ軸ガイド１２ＢにはＸ軸テーブル１３が架設されている。Ｘ軸テーブル１３には搭載ヘッド１４が装着されている。搭載ヘッド１４は複数の単位搭載ヘッド１５を備えた多連型の搭載ヘッドであり、基板認識カメラ１６と一体的に移動する。
Ｘ軸テーブル１３、Ｙ軸テーブル１２Ａを駆動することにより搭載ヘッド１４はＸＹ方向に移動し、第１の部品供給部７Ａおよび第２の部品供給部７Ｂから電子部品を単位搭載ヘッド１５ａの吸着ノズル１５ａ（図７参照）によって取り出して、搬送路５上に位置決め保持された基板６に移送搭載する。Ｘ軸テーブル１３、Ｙ軸テーブル１２Ａは、搭載ヘッド１４を第１の部品供給部７Ａおよび第２の部品供給部７Ｂと搬送路２との間で移動させるヘッド移動手段を構成する。
搬送路５と第２の部品供給部７Ｂとの間の搭載ヘッド１４の移動経路には、ラインカメラ１７，ノズルストッカ１８，半田ペースト転写ユニット１９が配設されている。それぞれの部品供給部から電子部品をピックアップした搭載ヘッド１４が基板６へ移動する途中で、搭載ヘッド１４がラインカメラ１７の上方を通過することにより、搭載ヘッド１５に保持された状態の電子部品を認識する。
ノズルストッカ１８は、基板６に搭載される電子部品の種類に応じた吸着ノズルを複数種類収納しており、搭載ヘッド１４がノズルストッカ１８にアクセスすることにより、搭載対象の電子部品に応じた吸着ノズルを選択して装着することができるようになっている。ペースト転写ユニット１９は、半田成分をフラックスに混入して粘性体とした半田ペーストをテーブル上に薄膜状態にして供給する。搭載ヘッド１４に保持された電子部品を半田ペースト転写ユニット１９に対して下降させることにより、電子部品の下面に形成され
た複数の半田バンプには、半田ペーストが転写により供給される。この半田ペーストの転写は、半田バンプを基板６の電極と半田接合する際の半田量を追加することによって、半田接合の信頼性を向上させることを目的として行われるものである。
次に図３を参照して、電子部品搭載装置Ｍ３にて搭載対象となる電子部品のうち、半田ペースト転写ユニット１９による半田ペーストの転写対象となる電子部品１０について説明する。図３に示すように、電子部品１０の下面には、複数の半田バンプ１１が格子配列で形成されている。電子部品１０のような構成の半導体パッケージにおいては、反り変形のため電子部品１０の外縁部に位置する半田バンプ１１＊（図３にてハッチング部で示す。）、特にコーナ部に位置する半田バンプ１１＊が、基板６との半田接合において最もクリティカルな存在となることが知られている。
すなわち、半導体パッケージは製造過程における熱履歴によって既に反り変形を有している場合があり、また実装対象の基板６も反り変形のために電極６ａの高さが均一でない場合がある。さらに電子部品１０は、基板に搭載された後のリフロー過程において加熱により外縁部が上方に反る変形挙動を示すため、外縁部に位置する半田バンプほど、基板の電極から浮き上がって電極に印刷された半田ペーストとの間に隙間を生じる傾向にある。このため、部品搭載後のリフロー過程において、半田バンプ１１のうちコーナ部や外縁部に位置する半田バンプ１１については、基板の電極との間に正常な半田接合が行われず、実装不良となる場合があった。
本実施の形態においては、このような特性を有する電子部品１０を対象とする場合においても良好な半田接合品質を確保することを目的として、以下に説明するような構成の半田ペースト転写ユニット１９を採用して、上述のような基板や半導体パッケージの反り変形に起因する半田接合不良を防止するようにしている。すなわち、図３にてハッチング部で示す範囲の半田バンプ１１には、非ハッチング部に属する半田バンプ１１よりも多めの半田ペーストを転写により追加する。これにより、半田バンプと電極に印刷された半田ペーストとの間に隙間が生じることによる半田接合不良が防止される。
図４（ａ）に示すように、箱形のベース部２０の上面には外縁部を残して内側部分を除去した段差部２０ａが設けられており、段差部２０ａの内側にはさらに段差部２０ａを所定深さｄだけ削り込んだ成膜用凹部２０ｂが設けられている。成膜用凹部２０ｂの深さｄは、電子部品１０の半田バンプ１１に転写される半田ペースト２３の必要な転写厚さに基づいて決定される。
ベース部２０の上面側には水平往復・昇降駆動機構（図示省略）によって駆動される掻寄せ部材２２が、Ｘ方向に往復動自在且つ昇降自在に配設されている。掻寄せ部材２２をベース部２０に対して下降させた状態では、掻寄せ部材２２の下端部の掻寄せ面２２ａは段差部２０ａに当接し、これにより、図４（ｂ）に示すように、掻寄せ面２２ａの下方には半田ペースト２３を掻寄せ部材２２によって延展して塗膜を形成するための塗膜形成空間が形成される。
図４（ａ）、（ｂ）に示すように、段差部２０ａの内部には塗膜底板２１が装着されている。塗膜底板２１は弾性に富む薄い金属製（望ましくは形状記憶合金製）の膜を上に凸形状に成形した膜状部材である。塗膜底板２１は可撓性を有する薄膜より成るため、上方から下方に押圧する押圧外力によって容易に薄膜面と直交する方向に撓み変形を生じ、凸部が略平面状となるような変形が可能となっている。そしてこの押圧外力が消失すると、塗膜底板２１は弾性により元の凸形状に復帰する。
図４（ｂ）に示すように、塗膜底板２１を段差部２０ａ内に装着することにより、ベー
ス部２０の上面の成膜用凹部２０ｂにおいて半田ペースト２３の塗膜を形成する塗膜形成空間は、塗膜底板２１の上面側のみに限定される。塗膜底板２１を成膜用凹部２０ｂ内に装着することにより、ベース部２０は、以下に説明するように、上面に半田ペースト２３の塗膜を形成する塗膜形成面が設けられた状態となる。そして掻寄せ部材２２は、塗膜形成面上で水平移動することにより半田ペースト２３の塗膜を形成する成膜部材となっている。
次に図５を参照して、塗膜底板２１の形状の詳細について説明する。塗膜底板２１は平面視して略正方形状となっており、各辺のサイズは半田ペーストの転写対象となる電子部品１０のサイズにほぼ等しく設定されている（図７参照）。塗膜底板２１の中央部分に設けられた平面状の水平部２４ａは、図３に示す電子部品１０の非ハッチング部分（電子部品１０において半田バンプ１１に半田ペースト２３を多めに転写して追加する必要のない部分）に対応している。また水平部２４ａの対角位置および４辺部からそれぞれ外方へ傾斜して延出する傾斜部２４ｂ、２４ｃは、図３に示す電子部品１０のハッチング部分（電子部品１０において半田バンプ１１に半田ペースト２３を多めに転写して追加する必要がある部分）に対応している。
すなわち、傾斜部２４ｂ、２４ｃは、水平部２４ａから所定の高さ差Δｈだけ傾斜して設けられている。したがって、図４（ｂ）に示す半田ペーストの成膜状態において、半田ペースト２３の塗膜の厚みは水平部２４ａの範囲にて最も薄く、傾斜部２４ｂ、２４ｃの範囲では、最外縁位置にて塗膜の厚みが最も厚くなる。そして塗膜形成後の半田ペースト転写ユニット１９に対して電子部品１０を下降させて半田バンプ１１を半田ペースト２３の塗膜に接触させる際には、半田バンプ１１が塗膜底板２１を下方に押圧することにより、塗膜底板２１は前述のように上に凸の形状から略平面状に変形する（図７（ｂ）参照）。これにより、電子部品１０の外縁部に位置する半田バンプ１１に、中央部分に位置する半田バンプ１１よりも多くの半田ペースト２３を付着させることができる。
すなわち、本実施の形態に示す半田ペースト転写ユニット１９においてベース部２０の上面に形成される塗膜形成面は、電子部品１０における半田バンプ１１への半田ペースト２３の所望転写量の分布に応じた膜厚の塗膜を形成可能な断面形状を有した構成となっている。そしてこの塗膜形成面は、転写動作時の半田バンプ１１による上方からの押圧荷重によって面外方向に変形可能な可撓性部材である塗膜底板２１によって形成されている。
なお上述例においては、略正方形状の電子部品１０を対象として、個別に半田ペーストの転写を行う場合に用いられる塗膜底板２１を示したが、このような塗膜底板２１の形態は上述例には限定されず、例えば図６に示すように各種のバリエーションが可能である。図６（ａ）に示す例は、単体の電子部品１０を対象とする塗膜底板２１を複数個（ここでは３個）並列して同一の塗膜底板２１Ａとした例を示している。この場合には、多連形の搭載ヘッドに保持された複数個の電子部品１０を対象として、同時に半田ペーストの転写が可能となっている。
また図６（ｂ）に示す例は、細長形状のバンプ付き部品において、長手方向の両端部に位置する半田バンプに対して多めの半田ペーストを転写したいような場合に用いられる塗膜底板２１Ｂを示している。すなわちこの場合においては、半田ペーストを多めに転写して追加する必要のない部分に対応して、平面状の水平部２５ａが設けられており、水平部２５ａの両端側から外側に傾斜して傾斜部２５ｂが設けられている。
この電子部品搭載装置は上記のように構成されており、以下図７，図８、図９を参照して、下面に複数の半田バンプ１１が形成された電子部品１０を基板６に実装する電子部品実装方法について説明する。まず、電子部品搭載装置Ｍ３にて電子部品搭載動作が開始さ
れると、単位搭載ヘッド１５は第２の部品供給部７Ｂのトレイ９から単位搭載ヘッド１５によって電子部品１０を吸着して取り出す（部品取り出し工程）。次いで部品認識カメラ１７によって当該電子部品１０の認識を実行した後、単位搭載ヘッド１５を半田ペースト転写ユニット１９の上方に移動させ、半田ペースト転写ユニット１９に対して搭載ヘッド１５に保持された電子部品１０を下降させることにより、半田バンプ１１に半田ペースト２３を転写により供給する（半田ペースト転写工程）
このとき、図７（ａ）に示すように、半田ペースト転写ユニット１９においては塗膜底板２１の上面に既に半田ペースト２３の塗膜が形成された状態となっている。このとき、電子部品１０の中央部に位置する半田バンプ１１の下方においては、膜厚ｔ１の塗膜が形成されており、外縁部に位置する半田バンプ１１＊の下方においては、塗膜の膜厚ｔ２は前述のように膜厚ｔ１よりも高さ差Δｈ（図４（ｂ）参照）に対応した分だけ大きくなっている。
半田ペースト転写動作が開始されると、図７（ｂ）に示すように、電子部品１０を保持した吸着ノズル１５ａを下降させ、半田バンプ１１を塗膜底板２１の上面に当接させて予め定められた押し込み量だけ塗膜底板２１を下方に押し込む。これにより、電子部品１０の中央部に相当する塗膜底板２１（図５に示す水平部２４ａの範囲）が半田バンプ１１によって押し下げられ、これとともにこの範囲の半田ペースト２３の塗膜（膜厚ｔ１の部分）も水平部２４ａとともに押し下げられる。
このとき、塗膜底板２１の外縁部は高さ方向に固定されたままの状態であることから、これら外縁部に位置する塗膜（膜厚ｔ２の部分）は高さ方向にわずかしか変位しない。したがって、半田バンプ１１によって塗膜底板２１が押し下げられた状態においては、塗膜底板２１上の半田ペースト２３の上面は、膜厚ｔ１，ｔ２の差分だけ外縁部が中央部分よりも高い緩傾斜状の液面となる。
すなわちこの状態において、中央部分に位置する半田バンプ１１には膜厚ｔ１に対応した高さの半田ペースト２３が接触し、外縁部に位置する半田バンプ１１＊には膜厚ｔ２に対応した高さの半田ペースト２３が接触する。そしてこの状態から吸着ノズル１５ａを電子部品１０とともに上昇させることにより、図７（ｃ）に示すように、半田バンプ１１には半田ペースト２３が転写により塗布される。このとき、外縁部に位置する半田バンプ１１＊には、中央部に位置する半田バンプ１１よりも、膜厚ｔ１，ｔ２の差分相当量だけ多めの半田ペースト２３が転写されている。そしてこの状態では、塗膜底板２１は上方からの押し下げ状態が解除されることによって本来の上に凸の形状に復帰しており、図７（ａ）に示す塗膜形成を反復して実行することが可能な状態となっている。
半田ペースト転写動作を実行後には電子部品搭載動作に移行する。すなわち電子部品１０を基板６に搭載して、半田バンプ１１を基板６の電極６ａに半田ペースト２３を介して着地させる（部品搭載工程）。図８（ａ）は、電子部品搭載装置Ｍ３に印刷装置Ｍ１にて半田ペースト２３が印刷された後の基板６が搬入された状態を示している。このとき基板６は上に凸の反り変形を生じており、電子部品１０の外縁部側に対応する電極６ａに印刷された半田ペースト２３の高さ位置は、中央部に位置する電極６ａ上の半田ペースト２３よりも低い状態にある。
電子部品搭載動作においては、まず単位搭載ヘッド１５を移動させて電子部品１０を基板６の実装位置の上方へ移動させ、図８（ｂ）に示すように、半田バンプ１１を電極６ａに印刷された半田ペースト２３に位置合わせする。次いで吸着ノズル１５ａを下降させることにより、図９（ａ）に示すように、半田バンプ１１を半田ペースト２３を介して電極６ａに着地させる。このとき、外縁部に位置する半田バンプ１１＊には、中央部に位置す
る半田バンプ１１よりも多めの半田ペースト２３が転写されていることから、中央部よりも高さ位置が低い状態にある外縁部側の電極６ａにおいても、電極６ａに印刷された半田ペースト２３に、半田バンプ１１＊に転写して追加された半田ペースト２３が確実に接触する。
この後、電子部品搭載後の基板６はリフロー装置Ｍ４に搬入される。そしてここで基板６を電子部品１０とともに半田融点温度以上に加熱して、半田バンプ１０および半田ペースト２３中の半田成分を溶融させることにより、電子部品１０を基板６に半田接合する（リフロー工程）。このとき、電子部品１０は熱変形を生じ、外縁部側が上向きに反るような変形挙動を示すことから、外縁部に位置する半田バンプ１１＊は、電子部品電子部品１０とともに電極６ａとの間の間隔が増大するように変位する。そして基板６が図８（ａ）に示すように上に凸の反り変形状態にある場合には、この影響により外縁部の半田バンプ１１＊と電極６ａとの間隔は他の部分よりもさらに大きくなる傾向がある。
このような場合でも、外縁部に位置する半田バンプ１１＊には他の半田バンプ１１よりも多めの量の半田ペースト２３が転写により追加供給されていることから、これらの部分において半田バンプ１１＊と電極６ａとを半田接合するための半田量が不足することがない。すなわち、図９（ｂ）に示すように、電子部品１０の半田バンプ１１、１１＊が溶融した半田成分は、半田ペースト２３中の半田が溶融した半田成分と一体となって全ての半田バンプ１１を電極６ａに正常に繋ぎ、導通不良や接合強度不足などの接合不良を生じることなく、電子部品１０を電極６ａに電気的に接続する半田接合部１１ａを良好に形成する。
上記説明したように、本実施の形態においては、半田印刷後の電子部品１０を基板６に搭載する部品搭載工程に先立って実行される半田ペースト転写工程において、半田ペースト転写ユニット１９に電子部品１０における半田バンプ１１への半田ペースト２３の所望転写量の分布に応じた膜厚の塗膜を形成させ、所望転写量の半田ペースト２３を各半田バンプ１１に転写するようにしている。これにより、反り変形を生じやすい薄型の半導体パッケージを、同様に反り変形を生じやすい樹脂基板などに半田接合によって実装する場合における接合不良を防止することができる。
なお上記実施の形態においては、外縁部が上方に反る傾向がある電子部品１０を対象として、外縁部に位置する半田バンプ１１＊の半田ペースト２３を多めに転写する例を示したが、本発明はこのような例には限定されず、電子部品における半田バンプへの半田ペーストの所望転写量の分布は、対象とする電子部品と基板の変形特性の組み合わせに応じて任意に設定することができる。例えば、本実施の形態に示す例と反対に、電子部品の中央部に位置する半田バンプに多めの半田ぺーストを転写することも可能である。このような場合には、塗膜底板２１の断面形状を設定された所望転写量の分布に応じたものとすることにより、実装対象の特性に応じた適正な追加半田量を転写により供給することが可能である。
本発明の電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法は、薄型の半導体パッケージを半田接合によって実装する場合における接合不良を防止することができるという効果を有し、半田バンプが形成された薄型の半導体パッケージを基板に半田接合により実装する分野に有用である。
本発明の一実施の形態の電子部品実装システムの構成を示すブロック図 本発明の一実施の形態の電子部品搭載装置の平面図 本発明の一実施の形態の電子部品搭載装置の搭載対象となる電子部品の説明図 本発明の一実施の形態の電子部品搭載装置における半田ペースト転写ユニットの構造説明図 本発明の一実施の形態の半田ペースト転写ユニットにおける塗膜形成ベースの構造説明図 本発明の一実施の形態の半田ペースト転写ユニットにおける塗膜形成ベースの構造説明図 本発明の一実施の形態の電子部品実装方法の工程説明図 本発明の一実施の形態の電子部品実装方法の工程説明図 本発明の一実施の形態の電子部品実装方法の工程説明図
符号の説明
１ 電子部品実装ライン
６ 基板
７Ａ 第１の部品供給部
７Ｂ 第２の部品供給部
１０ 電子部品
１１、１１＊ 半田バンプ
１４ 搭載ヘッド
１５ 単位搭載ヘッド
１５ａ 吸着ノズル
１９ 半田ペースト転写ユニット
２０ ベース部
２１ 塗膜底板
２２ 掻寄せ部材
２３ 半田ペースト

Claims (3)

  1. 下面に複数の半田バンプが形成された電子部品を基板に移送搭載する電子部品搭載装置であって、
    前記電子部品を供給する部品供給部と、前記基板を保持して位置決めする基板保持部と、前記部品供給部から電子部品を取り出して前記基板保持部に保持された基板に移送搭載する搭載ヘッドと、前記搭載ヘッドを前記部品供給部と基板保持部との間で移動させるヘッド移動手段と、前記搭載ヘッドの移動経路に配設され、前記搭載ヘッドに保持された電子部品を下降させることにより、前記複数の半田バンプに半田ペーストを転写により供給する半田ペースト転写ユニットとを備え、
    前記半田ペースト転写ユニットは、上面に前記半田ペーストの塗膜を形成する塗膜底板が設けられたベース部と、前記塗膜底板上の塗膜形成面上で水平移動する成膜部材とを有し、
    前記塗膜底板は、前記電子部品における半田バンプへの半田ペーストの所望転写量の分布に応じた膜厚の塗膜を形成可能な断面形状を有し、且つ転写動作時の半田バンプによる上方からの押圧荷重によって面外方向に変形可能な可撓性部材によって形成されており、
    前記塗膜底板は、電子部品の中央部分に対応する水平部と、電子部品の外側部分に対応し前記水平部から外側へ下り勾配で傾斜する傾斜部とを有することを特徴とする電子部品搭載装置。
  2. 下面に複数の半田バンプが形成された電子部品を基板に実装する電子部品搭載装置において用いられ、搭載ヘッドに保持された電子部品を下降させることにより、前記半田バンプに半田ペーストを転写により供給する半田ペースト転写ユニットであって、
    上面に前記半田ペーストの塗膜を形成する塗膜底板が設けられたベース部と、前記塗膜底板上の塗膜形成面上で水平移動する成膜部材とを有し、
    前記塗膜底板は、前記電子部品における半田バンプへの半田ペーストの所望転写量の分布に応じた膜厚の塗膜を形成可能な断面形状を有し、且つ転写動作時の半田バンプによる上方からの押圧荷重によって面外方向に変形可能な可撓性部材によって形成されており、
    前記塗膜底板は、電子部品の中央部分に対応する水平部と、電子部品の外側部分に対応し前記水平部から外側へ下り勾配で傾斜する傾斜部とを有することを特徴とする半田ペースト転写ユニット。
  3. 下面に複数の半田バンプが形成された電子部品を基板に実装する電子部品実装方法であって、
    部品供給部から搭載ヘッドによって電子部品を取り出す工程と、前記搭載ヘッドの移動経路に配設された半田ペースト転写ユニットに対して前記搭載ヘッドに保持された電子部品を下降させることにより、前記半田バンプに半田ペーストを転写により供給する半田ペースト転写工程と、前記電子部品を前記基板に搭載して前記半田バンプを前記基板の電極に前記半田ペーストを介して着地させる部品搭載工程と、前記基板を前記電子部品とともに加熱して前記半田バンプおよび半田ペースト中の半田成分を溶融させることにより、前記電子部品を前記基板に半田接合するリフロー工程とを含み、
    前記半田ペースト転写工程において、前記半田ペースト転写ユニットに前記電子部品における半田バンプへの半田ペーストの所望転写量の分布に応じた膜厚の塗膜を形成させ、前記所望転写量の半田ペーストを各半田バンプに転写し、
    前記半田ペースト転写ユニットは、上面に前記半田ペーストの塗膜を形成する塗膜底板が設けられたベース部と、前記塗膜底板上の塗膜形成面上で水平移動する成膜部材とを有し、
    前記塗膜底板は、前記電子部品における半田バンプへの半田ペーストの所望転写量の分布に応じた膜厚の塗膜を形成可能な断面形状を有し、且つ転写動作時の半田バンプによる上方からの押圧荷重によって面外方向に変形可能な可撓性部材によって形成されており、
    前記塗膜底板は、電子部品の中央部分に対応する水平部と、電子部品の外側部分に対応し前記水平部から外側へ下り勾配で傾斜する傾斜部とを有することを特徴とする電子部品実装方法。
JP2006110674A 2006-04-13 2006-04-13 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法 Expired - Fee Related JP4618186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006110674A JP4618186B2 (ja) 2006-04-13 2006-04-13 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006110674A JP4618186B2 (ja) 2006-04-13 2006-04-13 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法

Publications (2)

Publication Number Publication Date
JP2007287778A JP2007287778A (ja) 2007-11-01
JP4618186B2 true JP4618186B2 (ja) 2011-01-26

Family

ID=38759297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110674A Expired - Fee Related JP4618186B2 (ja) 2006-04-13 2006-04-13 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法

Country Status (1)

Country Link
JP (1) JP4618186B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014199439A1 (ja) * 2013-06-11 2014-12-18 富士機械製造株式会社 部品実装機

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023036A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2005026648A (ja) * 2003-06-09 2005-01-27 Matsushita Electric Ind Co Ltd 実装基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023036A (ja) * 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2005026648A (ja) * 2003-06-09 2005-01-27 Matsushita Electric Ind Co Ltd 実装基板の製造方法

Also Published As

Publication number Publication date
JP2007287778A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
JP4816194B2 (ja) 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
JP4793187B2 (ja) 電子部品実装システムおよび電子部品実装方法
US7714233B2 (en) Printed wiring board
KR101292634B1 (ko) 전자부품 탑재장치 및 전자부품 실장방법
US7446398B2 (en) Bump pattern design for flip chip semiconductor package
JP4357940B2 (ja) 実装基板の製造方法
JPWO2013094098A1 (ja) 電子部品実装ライン及び電子部品実装方法
JP4797894B2 (ja) 電子部品搭載装置および電子部品実装方法
JP2007059652A (ja) 電子部品実装方法
JP4618186B2 (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP4797895B2 (ja) 電子部品搭載装置および電子部品実装方法
JP2007184362A (ja) 積層型半導体装置及びその製造方法
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP4595857B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP4013860B2 (ja) スクリーン印刷装置およびスクリーン印刷方法
KR101300573B1 (ko) 반도체 패키지 제조용 칩 이송 장치
JP3573104B2 (ja) 導電性ボールの搭載装置および搭載方法
JP5106774B2 (ja) 電子部品実装方法
JP2024502563A (ja) 半導体パッケージおよびその製造方法
CN116110806A (zh) 封装结构及其制作方法
WO2015105149A1 (ja) 半導体装置の実装方法および実装装置
JP2012209409A (ja) 電子部品実装体の製造方法
JP2005051049A (ja) 機能モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees