JP2024502563A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2024502563A
JP2024502563A JP2023538996A JP2023538996A JP2024502563A JP 2024502563 A JP2024502563 A JP 2024502563A JP 2023538996 A JP2023538996 A JP 2023538996A JP 2023538996 A JP2023538996 A JP 2023538996A JP 2024502563 A JP2024502563 A JP 2024502563A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
chip
semiconductor package
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023538996A
Other languages
English (en)
Inventor
チェ，テソプ
カン，ウン
ユン，ジンホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2024502563A publication Critical patent/JP2024502563A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/8149—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/069—Polyurethane

Abstract

半導体パッケージは、連結部を含むプリント回路基板；前記プリント回路基板上に配置されるＩＣチップ；前記ＩＣチップの下面に配置され、前記連結部と結合するはんだ部；前記はんだ部と前記連結部との問に配置される接合層；および前記ＩＣチップと前記プリント回路基板との間に配置されるアンダーフィルを含み、前記接合層は、熱硬化性樹脂を含み、前記アンダーフィルは、熱可塑性樹脂を含む。【選択図】図１

Description

本実施例は、半導体パッケージおよびその製造方法に関する。
一般的に、ＳＭＴ装備は、プリント回路基板のランドにはんだをプリンティングした後、クリームタイプのはんだがプリンティングされたランドに表面実装素子のリードを一致させて搭載して、表面実装素子が搭載されたプリント回路基板に、赤外線輻射熱を加えて前記はんだを溶かして付けて表面実装素子のリードとプリント回路基板のランドを接続させる装備である。
プリント回路基板上に、表面実装部品を組み立てる生産ラインは、種類の機器で構成される。具体的には、表面実装（ＳＭＴ）ラインは、プリント回路基板をラインに供給する基板供給機（Ｌｏａｄｅｒ）と、部品を取り付ける前にパターン上にはんだペースト（ｓｏｌｄｅｒ ｐａｓｔｅ）を塗布するスクリーンプリンタ（Ｓｃｒｅｅｎ Ｐｒｉｎｔｅｒ）と、表面実装部品供給リール装置（fｅｅｄｅｒまたはｃａｓｓｅｔｔｅ）から表面実装部品の供給を受けて基板に取り付ける表面実装機（Ｍｏｕｎｔｅｒ）、前記表面実装機が、前記基板上にすべての部品を取り付けた後、塗布されたはんだぺーストを溶かして部品とパターンを連結するリフローオーブン（Ｒｅfｌｏｗ ｏｖｅｎ）と、実装状態を検査するはんだインスペクション（Ｓｏｌｄｅｒ Ｉｎｓｐｅｃｔｉｏｎ）と、表面実装が完了したプリント回路基板を分類するソーター（Ｓｏｒｔｅｒ）と、分類された基板をラインから除去するアンローダー（Ｕｎｌｏａｄｅｒ）を含んで構成される。
前記のような表面実装組み立てラインで表面実装が完了すると、チップと基板の付着力向上のために、アンダーフィル工程が必須的に必要であり、アンダーフィル工程は、前記のように表面実装が完了した基板をアンダーフィルラインに移送させてアンダーフィル工程を実施している。即ち、表面実装工程とアンダーフィル工程を分離して、別途のラインで実施している。
このように、従来は表面実装方法でプリント回路基板に部品を搭載する場合、部品を表面実装する表面実装工程後にチップと基板との間にアンダーフィル樹脂を塗布して硬化させるアンダーフィル工程ラインが別途に構成されるため、設備費用および運営費用が多くかかり、部品が表面実装された基板をアンダーフィルラインに移送するため、移送にかかる様々な問題が懸念される。
本実施例は製造工程減少により生産効率を向上させることができる半導体パッケージおよびその製造方法を提供することにある。
一実施例に係る半導体パッケージは、連結部を含むプリント回路基板；前記プリント回路基板上に配置されるＩＣチップ；前記ＩＣチップの下面に配置され、前記連結部と結合するはんだ部；前記はんだ部と前記連結部との問に配置される接合層；および前記ＩＣチップと前記プリント回路基板との間に配置されるアンダーフィルを含み、前記接合層は、熱硬化性樹脂を含み、前記アンダーフィルは、熱可塑性樹脂を含む。
前記接合層の材質は、エポキシ（Ｅｐｏｘｙ）であってもよい。
前記アンダーフィルの材質は、ポリウレタンであってもよい。
前記接合層の上下方向の厚さは、前記はんだ部の上下方向の厚さの１／２より小さくてもよい。
前記アンダーフィルの上下方向の厚さは、前記はんだ部の上下方向の厚さより大きくてもよい。
一実施例に係る半導体パッケージの製造方法は、（ａ）プリント回路基板が供給されるステップ；（ｂ）前記プリント回路基板に熱硬化性樹脂がプリントされるステップ；（ｃ）前記プリント回路基板にはんだぺーストが塗布されるステップ；（ｄ）前記プリント回路基板にＩＣチップが実装され、前記ＩＣチップの周囲に熱可塑性樹脂が塗布されるステップ；および（ｅ）前記熱硬化性樹脂と前記熱可塑性樹脂が硬化するステップを含む。
前記熱可塑性樹脂は、ポリウレタンを含み、前記熱硬化性樹脂は、エポキシを含むことができる。
前記（ｅ）ステップ後、前記ＩＣチップの実装状態を検査するステップを含んでもよい。
前記（ｃ）ステップ後、前記ＩＣチップにエポキシがディッピング（ｄｉｐｐｉｎｇ）されるステップを含んでもよい。
他の実施例に係る半導体パッケージの製造方法は、（ａ）プリント回路基板が供給されるステップ；（ｂ）前記プリント回路基板にはんだぺーストが塗布されるステップ；（ｃ）ＩＣチップに熱硬化性樹脂がディッピング（Ｄｉｐｐｉｎｇ）されるステップ；（ｄ）前記プリント回路基板に前記ＩＣチップが実装され、前記ＩＣチップの周囲に熱可塑性樹脂が塗布されるステップ；および（ｅ）前記熱硬化性樹脂と前記熱可塑性樹脂が硬化するステップを含む。
本実施例により、半導体パッケージの製造過程で従来のアンダーフィル工程を別途に経ないため、生産性向上、コスト削減、不良率減少、リペア（ｒｅｐａｉｒ）可能の長所がある。
本発明の実施例に係る半導体パッケージの断面図。 本発明の実施例に係る半導体パッケージの製造方法を図示したフローチャート。 本発明の実施例に係るプリント回路基板上に接合層が形成された様子を図示した図面。 本発明の実施例に係るプリント回路基板上に熱可塑性樹脂を塗布した様子を図示した図面。 図４で熱可塑性樹脂が硬化した様子を図示した図面。 本発明の実施例に係る半導体パッケージの製造方法の変形例を示すフローチャート。
以下、添付された図面を参照して、本発明の好ましい実施例を詳細に説明する。
但し、本発明の技術思想は、説明される一部の実施例に限定されるものではなく、互いに異なる様々な形態で実施することができ、本発明の技術思想の範囲内であれば、実施例間でその構成要素野のうちの一つ以上を選択的に結合または置換して使用ことができる。
また、本発明の実施例で使用される用語（技術および科学的用語を含む）は、明らかに特別に定義されて記述されない限り、本発明が属する技術分野において通常の知識を有する者に一般的に理解できる意味と解釈することができ、予め定義された用語のように一般的に使用される用語は、関連技術の文脈上の意味を考慮してその意味を解釈することができるだろう。
また、本発明の実施例で使用される用語は、実施例を説明するためのものであり、本発明を限定しようとするものではない。
本明細書において、単数形は文言で特に言及しない限り複数形も含むことができ、「Ａおよび（と）Ｂ、Ｃのうち少なくとも一つ（または一個以上）」と記載される場合Ａ、Ｂ、Ｃで組み合わせられるすべての組み合わせのうち一つ以上を含むことができる。
また、本発明の実施例の構成要素を説明するにあたり、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）等の用語を用いることができる。これらの用語は、その構成要素を別の構成要素と区別するためのものだけであって、その用語によって該当構成要素の本質や順番または順序などに限定されない。
尚、ある構成要素が別の構成要素に「連結」、「結合」、または「接続」されると記載された場合、その構成要素はその別の構成要素に直接「連結」、「結合」、または「接続」される場合だけでなく、その構成要素とその別の構成要素の間にあるさらに別の構成要素によって「連結」、「結合」、または「接続」される場合も含むことができる。
また、各構成要素の「上（の上）」または「下（の下）」に形成または配置されるものと記載される場合、「上（の上）」または「下（の下）」は、二つの構成要素が互いに直接接触する場合だけでなく、一つ以上のさらに別の構成要素が二つの構成要素の間に形成または配置される場合も含む。また、「上（の上）」または「下（の下）」で表現される場合、一つの構成要素を基準に上側方向だけでなく下側方向の意味も含むことができる。
図１は、本発明の実施例に係る半導体パッケージの断面図である。
図１を参照すると、本実施例に係る半導体パッケージ１００は、プリント回路基板１１０、ＩＣチップ１２０、およびアンダーフィル１６０を含むことができる。
前記プリント回路基板１１０は、プレート形状で形成され、電気的連結のための回路パターン（図示せず）を含むことができる。前記プリント回路基板１１０の上面には、前記ＩＣチップ１２０との電気的連結のための連結部１３０が配置されてもよい。前記連結部１３０は、前記回路パターンの一部を形成することができる。前記連結部１３０の材質は銅を含むことができる。前記連結部１３０は複数で備えられ、互いに離隔するように配置されてもよい。前記連結部１３０を介して、前記プリント回路基板１１０上に前記ＩＣチップ１２０が実装されてもよい。前記連結部１３０を介して、前記プリント回路基板１１０と前記ＩＣチップ１２０が電気的に連結されてもよい。
前記ＩＣチップ１２０は、前記プリント回路基板１１０上に配置されてもよい。前記ＩＣチップ１２０は、前記プリント回路基板１１０上に表面実装（ＳＭＴ）できる。前記ＩＣチップ１２０と前記プリント回路基板１１０との間には、前記ＩＣチップ１２０を前記プリント回路基板１１０上に結合させるはんだ部１４０が配置されてもよい。前記はんだ部１４０は、前記プリント回路基板１１０上に前記ＩＣチップ１２０を実装させるためのはんだ付け（ｓｏｌｄｅｒｉｎｇ）領域であってもよい。前記はんだ部１４０は、ボール形状であってもよい。前記はんだ部１４０は、前記連結部１３０に結合することができる。前記はんだ部１４０と前記連結部１３０は、上下方向に向かい合わせるように配置されてもよい。前記はんだ部１４０と前記連結部１３０は接触してもよい。
前記連結部１３０と前記はんだ部１４０との間には、接合層１５０が形成されてもよい。前記接合層１５０は、前記連結部１３０と前記はんだ部１４０の結合を堅固に維持させるためのものであり、前記連結部１３０の上面または前記はんだ部１４０の下面に配置されてもよい。前記接合層１５０の材質は、熱硬化性樹脂を含むことができる。例えば、前記接合層１５０は、エポキシ（Ｅｐｏｘｙ）を含むことができる。後述するリフロー工程で前記接合層１５０の硬化時に、前記接合層１５０は、前記連結部１３０上に前記はんだ部１４０を堅固に固定させることができる。
前記接合層１５０の上下方向の厚さは、前記はんだ部１４０の上下方向の厚さの１／２より小さく形成されてもよい。
前記半導体パッケージ１００は、前記プリント回路基板１１０と前記ＩＣチップ１２０との間に配置されるアンダーフィル１６０を含むことができる。前記アンダーフィル１６０は、熱可塑性樹脂を含むことができる。例えば、前記アンダーフィル１６０の材質は、ポリウレタンを含むことができる。前記アンダーフィル１６０は、前記ＩＣチップ１２０の構造的支持体役割をして、前記プリント回路基板１１０上に接合された後に、毛細管カを利用して噴出して形成されることができる。
前記アンダーフィル１６０の上下方向の厚さは、前記はんだ部１４０の上下方向の厚さよりも大きく形成されてもよい。
以下では、前記半導体パッケージ１００の製造方法について説明する。
図２は、本発明の実施例に係る半導体パッケージの製造方法を図示したフローチャートであり、図３は、本発明の実施例に係るプリント回路基板上に接合層が形成された様子を図示した図面であり、図４は、本発明の実施例に係るプリント回路基板上に熱可塑性樹脂を塗布した様子を図示した図面であり、図５は、図４で熱可塑性樹脂が硬化した様子を図示した図面である。
図１および図２を参照すると、本実施例に係る半導体パッケージの製造方法は、基板供給機を介してプリント回路基板１１０が供給されるステップ（Ｓ１０）と、前記プリント回路基板１１０に熱硬化性樹脂がプリントされるステップ（Ｓ２０）と、前記プリント回路基板１１０に前記ＩＣチップ１２０を取り付けるパターンおよび前記アンダーフィル１６０が形成されるパターンにはんだぺーストが塗布されるステップ（Ｓ３０）と、部品供給部を介して前記プリント回路基板１１０上に前記ＩＣチップ１２０が供給されると同時に前記プリント回路基板１１０上で前記ＩＣチップ１２０の周囲に熱可塑性樹脂が配置されるステップ（Ｓ４０）と、前記表面実装工程（Ｓ４０）後、リフローオーブンを介して加熱して、前記熱硬化性樹脂および前記熱可塑性樹脂が硬化するステップ（Ｓ５０）を含むことができる。これに加えて、半導体パッケージの製造方法は、前記リフロー工程（Ｓ５０）後、前記プリント回路基板１１０上に前記ＩＣチップ１２０の実装状態を検査するステップを含むことができる。
従来技術による半導体パッケージの場合、プリント回路基板にクリーム状態のはんだ（はんだぺースト）を塗布した後、各種部品の実装（取り付け）過程を経てリフローオーブンで硬化させる。これとは別に、ＳＭＴ工程を経たプリント回路基板にＢＧＡ、ＣＰなどのコンポーネントの側面に液状エポキシを塗布して浸透させた後、硬化炉を通じてさらに硬化させて、クラックおよびバンディングの不良を防止するアンダーフィル工程を実施しなければならない。
本実施例に係る半導体パッケージの製造方法は、表面実装工程とアンダーフィル工程が単一ラインで行われるようにしたことに特徴がある。
詳細には、前記プリント回路基板１１０に熱硬化性樹脂がプリントされるステップ（Ｓ２０）では、前述した前記半導体パッケージ１０内に接合層１５０が形成されるステップとして、図３のようにエポキシ（ｅｐｏｘｙ）がゲルクイプの樹脂形態で前記プリント回路基板１１０上にプリントできる。本実施例では、前記熱硬化性樹脂が前記プリント回路基板１１０にプリントされることを例示したが、これに限定するものではなく、前記熱硬化性樹脂は、前記プリント回路基板１１０に結合する前記ＩＣチップ１２０の下面にプリントされてもよい。
また、前記ＩＣチップ１２０の周囲に熱可塑性樹脂が配置されるステップ（Ｓ４０）では、図４のように、前記プリント回路基板１１０の上面上で前記ＩＣチップ１２０の周りに沿って塗布することができる。図４では、前記熱可塑性樹脂が複数で備えられて、前記ＩＣチップ１２０を基準に互いに対向するように配置されたものを例に挙げている。前記熱可塑性樹脂は「コ」の字状の断面を有し、前記ＩＣチップ１２０の３辺を包むように配置されてもよい。複数の熱可塑性樹脂は、互いに離隔するように配置されてもよい。この場合、前記熱可塑性樹脂を「コ」の字状の断面だけ例示したが、「ロ」、「Ｌ」など実施例は多様である。
これにより、リフロー過程（Ｓ５０）を通じて、前記熱可塑性樹脂は、図５のように硬化して、前記半導体パッケージ１００内にアンダーフィル１６０を形成することができる。
要約すると、前記リフロー過程（Ｓ５０）を通じて、前記熱硬化性樹脂は硬化して、前記はんだ部１４０を前記連結部１３０上に堅固に固定させることができ、前記熱可塑性樹脂は、毛細管現象によって前記ＩＣチップ１２０の内部に浸透して前記プリント回路基板１１０と前記ＩＣチップ１２０の結合状態を堅固に固定させることができる。
一方、前記半導体パッケージ１００は、２次リフロー工程をさらに行うことができ、この場合、前記はんだ部１４０の溶融過程で前記接合層１５０の熱硬化性特性によって、前記接合層１５０が前記はんだ部１４０の流動を支持することができる長所がある。
図６は、本発明の実施例に係る半導体パッケージの製造方法の変形例を示すフローチャートである。
本変形例では、他の部分においては上述した実施例と同じであり、ただ、熱硬化性樹脂による接合層形成構造による差がある。従って、以下では、本変形例の特徴的な部分についてのみ説明し、そのたの部分においては上述した実施例の説明を援用する。
図６を参照すると、半導体パッケージの製造方法は、基板供給機を通じてプリント回路基板１１０が供給されるステップ（Ｓ１１０）と、前記プリント回路基板１１０に前記ＩＣチップ１２０を取り付けるパターンおよび前記アンダーフィル１６０が形成されるパターンにはんだぺーストが塗布されるステップ（Ｓ１２０）と、前記ＩＣチップ１２０に熱硬化性樹脂がディッピング（Ｄｉｐｐｉｎｇ）後、前記プリント回路基板１１０上に表面実装されるステップ（Ｓ１３０）と、前記プリント回路基板１１０上で前記ＩＣチップ１２０の周囲に熱可塑性樹脂が配置されるステップ（Ｓ１４０）と、前記表面実装工程（Ｓ１４０）後、リフローオーブンを通して加熱して、前記熱硬化性樹脂および前記熱可塑性樹脂が硬化するステップ（Ｓ１５０）を含むことができる。
従って、本変形例は、前記接合層１５０形成のための熱硬化性樹脂（例：エポキシ）が前記プリント回路基板１１０に結合する前記ＩＣチップ１２０の結合面にディッピング（Ｄｉｐｐｉｎｇ）を通じて塗布される。前記ディッピング（Ｄｉｐｐｉｎｇ）過程は、ゲルクイプの樹脂形態であるＥｐｏｘｙ fｌｕｘ内に前記ＩＣチップ１２０を浸漬して引き上げることによって行うことができる。前記Ｅｐｏｘｙ fｌｕｘは、ロジンfｌｕｘではないため、前記リフローステップ（Ｓ１５０）で熱硬化性樹脂の残留fｌｕｘが存在しなくなるため、別途の洗浄やキュアリング工程が不要になる長所がある。
一方、前記熱硬化性樹脂による前記接合層１５０の形成ステップは、前記プリント回路基板１１０上にプリントされるステップと、前記ＩＣチップ１２０にディッピング（Ｄｉｐｐｉｎｇ）するステップに区分して説明したが、これを選択的にのみ実施できるわけではなく、前記プリント回路基板１１０上にプリントされるステップと、前記ＩＣチップ１２０にディッピング（Ｄｉｐｐｉｎｇ）するステップは、単一の半導体パッケージ製造過程内で共に実施できることはもちろんである。
前記のような構造によると、半導体パッケージの製造過程で従来のアンダーフィル工程を別途に経ないため、生産性向上、コスト削減、不良率減少、リペア（ｒｅｐａｉｒ）可能の長所がある。
以上、本発明の実施例を構成するすべての構成要素が一つに結合したり、結合して動作するものと説明されたが、本発明が必ずしもこれらの実施例に限定されるものではない。即ち、本発明の目的の範囲内であれば、そのすべての構成要素が一つ以上に選択的に結合して動作することも可能である。また、以上で記載された「含む」、「構成する」または「有する」等の用語は、特に反対の記載がない限り、該当構成要素が内在可能であることを意味するものであり、他の構成要素を除くのではなく、他の構成要素をさら含むことができると解釈されるべきである。技術的または科学的な用語を含むすべての用語は、他に定義されない限り、本発明が属する技術分野において通常の知識を有する者によって一般に理解されるのと同じ意味を有する。予め定義された用語のように一般的に使用される用語は、関連技術の文脈上の意味と一致するものと解釈されるべきであり、本発明で明白に定義しない限り、理想的または過度に形式的な意味と解釈されない。
以上の説明は、本発明の技術思想を例示的に説明したものに過ぎず、本発明が属する技術分野において通常の知識を有する者であれば本発明の本質的な特性を逸脱しない範囲で多様な修正および変更が可能だろう。従って、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、これらの実施例によって本発明の技術思想の範囲が限定されるものではない。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

Claims (10)

  1. 連結部を含むプリント回路基板；
    前記プリント回路基板上に配置されるＩＣチップ；
    前記ＩＣチップの下面に配置され、前記連結部と結合するはんだ部；
    前記はんだ部と前記連結部との問に配置される接合層；および
    前記ＩＣチップと前記プリント回路基板との間に配置されるアンダーフィルを含み、
    前記接合層は、熱硬化性樹脂を含み、
    前記アンダーフィルは、熱可塑性樹脂を含むことを特徴とする半導体パッケージ。
  2. 前記接合層の材質は、エポキシ（Ｅｐｏｘｙ）であることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記アンダーフィルの材質は、ポリウレタンであることを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記接合層の上下方向の厚さは、前記はんだ部の上下方向の厚さの１／２より小さいことを特徴とする請求項１に記載の半導体パッケージ。
  5. 前記アンダーフィルの上下方向の厚さは、前記はんだ部の上下方向の厚さより大きいことを特徴とする請求項１に記載の半導体パッケージ。
  6. （ａ）プリント回路基板が供給されるステップ；
    （ｂ）前記プリント回路基板に熱硬化性樹脂がプリントされるステップ；
    （ｃ）前記プリント回路基板にはんだぺーストが塗布されるステップ；
    （ｄ）前記プリント回路基板にＩＣチップが実装され、前記ＩＣチップの周囲に熱可塑性樹脂が塗布されるステップ；および
    （ｅ）前記熱硬化性樹脂と前記熱可塑性樹脂が硬化するステップを含むことを特徴とする半導体パッケージの製造方法。
  7. 前記熱可塑性樹脂は、ポリウレタンを含み、
    前記熱硬化性樹脂は、エポキシを含むことを特徴とする請求項６に記載の半導体パッケージの製造方法。
  8. 前記（ｅ）ステップ後、前記ＩＣチップの実装状態を検査するステップを含むことを特徴とする請求項６に記載の半導体パッケージの製造方法。
  9. 前記（ｃ）ステップ後、前記ＩＣチップにエポキシがｄｉｐｐｉｎｇされるステップを含むことを特徴とする請求項８に記載の半導体パッケージの製造方法。
  10. （ａ）プリント回路基板が供給されるステップ；
    （ｂ）前記プリント回路基板にはんだぺーストが塗布されるステップ；
    （ｃ）ＩＣチップに熱硬化性樹脂がＤｉｐｐｉｎｇされるステップ；
    （ｄ）前記プリント回路基板に前記ＩＣチップが実装され、前記ＩＣチップの周囲に熱可塑性樹脂が塗布されるステップ；および
    （ｅ）前記熱硬化性樹脂と前記熱可塑性樹脂が硬化するステップを含むことを特徴とする半導体パッケージの製造方法。
JP2023538996A 2021-01-18 2022-01-18 半導体パッケージおよびその製造方法 Pending JP2024502563A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210006590A KR20220104388A (ko) 2021-01-18 2021-01-18 반도체 패키지 및 그 제조방법
KR10-2021-0006590 2021-01-18
PCT/KR2022/000942 WO2022154648A1 (ko) 2021-01-18 2022-01-18 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2024502563A true JP2024502563A (ja) 2024-01-22

Family

ID=82447457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023538996A Pending JP2024502563A (ja) 2021-01-18 2022-01-18 半導体パッケージおよびその製造方法

Country Status (5)

Country Link
EP (1) EP4280268A1 (ja)
JP (1) JP2024502563A (ja)
KR (1) KR20220104388A (ja)
CN (1) CN116711066A (ja)
WO (1) WO2022154648A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533665B1 (ja) * 2002-12-17 2004-05-31 オムロン株式会社 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。
KR100823699B1 (ko) * 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
KR101208405B1 (ko) * 2010-12-13 2012-12-05 권오태 고형화된 에폭시를 부품의 형태로 공급하여 언더필 공정을 표면 실장과 동시에 수행하는 표면실장 시스템 및 방법
KR20140102597A (ko) * 2011-12-22 2014-08-22 파나소닉 주식회사 전자부품 실장라인 및 전자부품 실장방법
US10703939B2 (en) * 2016-08-10 2020-07-07 Panasonic Intellectual Property Management Co., Ltd. Acrylic composition for sealing, sheet material, multilayer sheet, cured product, semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2022154648A1 (ko) 2022-07-21
EP4280268A1 (en) 2023-11-22
CN116711066A (zh) 2023-09-05
KR20220104388A (ko) 2022-07-26

Similar Documents

Publication Publication Date Title
US5862588A (en) Method for restraining circuit board warp during area array rework
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
US5930889A (en) Method for mounting packaged integrated circuit devices to printed circuit boards
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6514845B1 (en) Solder ball contact and method
KR101484366B1 (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
JP2007088293A (ja) 基板の反り低減構造および基板の反り低減方法
WO2014024338A1 (ja) 部品実装基板の製造方法及び製造システム
US6182884B1 (en) Method and apparatus for reworking ceramic ball grid array or ceramic column grid array on circuit cards
US6310780B1 (en) Surface mount assembly for electronic components
US9281269B2 (en) Integrated circuit package and method of manufacture
US20070037432A1 (en) Built up printed circuit boards
US9865479B2 (en) Method of attaching components to printed cirucuit board with reduced accumulated tolerances
KR20080036557A (ko) 전자 부품 실장 방법
US20020092886A1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
JP2024502563A (ja) 半導体パッケージおよびその製造方法
US20240136322A1 (en) Semiconductor package and manufacturing method therefor
US20060163330A1 (en) Site flattening tool and method for circuit board repair
JP2008218552A (ja) 電子部品の実装基板および実装方法
US10849238B1 (en) Removable lid for IC reflow
US20220108965A1 (en) Low temperature, reworkable, and no-underfill attach process for fine pitch ball grid arrays having solder balls with epoxy and solder material
KR101208405B1 (ko) 고형화된 에폭시를 부품의 형태로 공급하여 언더필 공정을 표면 실장과 동시에 수행하는 표면실장 시스템 및 방법
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
US20110147923A1 (en) Surface Mounting Integrated Circuit Components

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230719