KR20080036557A - 전자 부품 실장 방법 - Google Patents

전자 부품 실장 방법 Download PDF

Info

Publication number
KR20080036557A
KR20080036557A KR1020077029719A KR20077029719A KR20080036557A KR 20080036557 A KR20080036557 A KR 20080036557A KR 1020077029719 A KR1020077029719 A KR 1020077029719A KR 20077029719 A KR20077029719 A KR 20077029719A KR 20080036557 A KR20080036557 A KR 20080036557A
Authority
KR
South Korea
Prior art keywords
electronic component
solder
substrate
mounting
electrode
Prior art date
Application number
KR1020077029719A
Other languages
English (en)
Inventor
유스케 야마모토
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20080036557A publication Critical patent/KR20080036557A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

전자 부품 실장 방법은 하면에 솔더 범프(16)가 형성된 전자 부품(11)을 기판(3)에 탑재하기 위한 것이다. 솔더 페이스트(19)는, 기판(3)의 전극(3a) 상에 인쇄되고 더욱 전사에 의해 솔더 범프(16) 상에 공급된다. 이후, 솔더 범프(16)는 솔더 페이스트(19)를 통해 전극(3a)에 착지된다. 이렇게 함으로써, 솔더 범프(16)와 전극(3a) 사이에 틈새가 생긴 경우에도, 솔더 페이스트(19) 중의 솔더 성분에 의해 용융된 솔더량을 증가시킴과 동시에, 용융 솔더의 습윤 확산을 확보할 수 있다. 이는 박형 반도체 패키지를 솔더 접합에 의해 실장하는 경우에 있어서의 접합 불량을 방지하는 것이 가능하다.
전자 부품, 실장 방법, 솔더 범프, 솔더 페이스트

Description

전자 부품 실장 방법{ELECTRONIC COMPONENT MOUNTING METHOD}
본 발명은, 솔더 범프가 형성된 전자 부품을 기판에 솔더 접합에 의해 실장하는 전자 부품 실장 방법에 관한 것이다.
최근, 전자 기기의 소형화 및 고기능화의 진전에 수반하여, 전자 기기에 조립되는 반도체 패키지 등의 전자 부품을 소형화 및 박형화함과 동시에 실장 밀도를 더욱 고밀도화하는 것이 요구되고 있다. 이러한 고밀도 실장에 대응하기 위한 실장 형태로서, 기판에 전자 부품이 실장된 기판 모듈을 적층한 구조가 채용되고 있다(예를 들면, 일본특개 2005-26648호 공보 참조). 이 특허 문헌에서는, 솔더 범프가 형성된 반도체 패키지를 복수 개 적층하여 기판에 실장함으로써, 기판 사이즈를 증가시키지 않으면서도 높은 실장 밀도를 갖는 실장 기판을 제조하는 것이 가능하게 된다.
그렇지만, 적층 구조에 이용되는 반도체 패키지는 얇기 때문에, 강성(rigidity)이 낮아서 솔더 접합에 의한 리플로우시의 가열에 의해 휨 변형을 일으키기 쉽다는 특성이 있다. 이 때문에, 리플로우시에 솔더 범프가 휨 변형에 의해 들뜨게 되어, 솔더 범프가 기판의 접속용 전극에 정상적으로 솔더 접합되지 않고, 통전 불량 또는 접합 강도 불량 등의 접합 불량이 발생하기 쉽다. 그리고 이와 같은 과제는, 복수의 반도체 패키지를 적층한 구성뿐만 아니라, 얇은 반도체 패키지를 솔더 접합에 의해 실장하는 경우에 공통으로 존재한다.
그래서 본 발명은 박형의 반도체 패키지를 솔더 접합에 의해 실장하는 경우에 있어서의 접합 불량을 방지하는 것이 가능한 전자 부품 실장 방법을 제공하는 것을 목적으로 한다.
본 발명의 전자 부품 실장 방법은, 하면에 솔더 범프가 형성된 전자 부품을 기판에 실장하는 전자 부품 실장 방법으로서, 상기 솔더 범프에 솔더 페이스트를 전사에 의해 공급하는 솔더 전사 공정과, 상기 전자 부품을 상기 기판에 탑재하고 상기 솔더 범프를 상기 솔더 페이스트를 통해 상기 기판의 접속용 전극에 착지시키는 탑재 공정과, 상기 기판과 상기 전자 부품을 동시에 가열하여 상기 솔더 범프 및 솔더 페이스트 내의 솔더 성분을 용융시는 것에 의해 상기 전자 부품을 상기 기판에 솔더 접합하는 리플로우 공정을 포함한다.
본 발명에 의하면, 솔더 범프에 솔더 페이스트를 전사에 의해 공급한 상태에서 전자 부품을 기판에 탑재하고 솔더 범프를 기판의 접속용 전극에 솔더 페이스트를 통해 착지시키는 것에 의해, 솔더 범프와 접속용 전극과의 사이에 틈새가 있는 경우에 있어서도 솔더 페이스트 내의 솔더 성분에 의해 용융된 솔더량을 증가시킴과 동시에 용융 솔더의 습윤 확산(wettably spread)을 확보하여, 박형의 반도체 패키지를 솔더 접합에 의해 실장하는 경우에 있어서의 접합 불량을 방지하는 것이 가능하다.
도 1은 본 발명의 일 실시예의 실장 기판 제조 라인의 구성도.
도 2는 본 발명의 일 실시예의 전자 부품 실장 장치의 평면도.
도 3은 본 발명의 일 실시예의 실장 기판에 실장되는 전자 부품의 구조 설명도.
도 4는 본 발명의 일 실시예의 실장 기판에 실장되는 전자 부품의 구조 설명도.
도 5는 본 발명의 일 실시예의 실장 기판의 제조 방법의 공정 설명도.
도 6은 본 발명의 일 실시예의 실장 기판의 제조 방법의 공정 설명도.
도 7은 본 발명의 일 실시예의 전자 부품 실장 방법에 있어서의 솔더 접합 공정의 설명도.
다음으로, 본 발명의 실시예를 도면을 참조하여 설명한다.
먼저, 도 1을 참조하여, 실장 기판 제조 라인에 대하여 설명한다. 도 1에 있어서, 실장 기판 제조 라인은, 스크린 인쇄기(M1), 전자 부품 실장기(M2), 리플로우 장치(M3)를 직렬로 접속하여 구성되어 있다. 스크린 인쇄기(M1)는 기판에 전자 부품 접합용의 솔더 페이스트를 인쇄한다. 전자 부품 실장기(M2)는 솔더 페이스트 가 인쇄된 기판에 전자 부품을 탑재한다. 리플로우 장치(M3)는 전자 부품이 탑재된 기판을 가열하는 것에 의해 솔더 페이스트 내의 솔더 성분을 용융시켜 전자 부품을 기판에 솔더 접합한다.
다음으로, 도 2를 참조하여 전자 부품 실장기(M2)의 구조를 설명한다. 도 2에 있어서, 베이스(1)의 중앙부에는 반송로(2)가 X방향으로 배열되어 있다. 반송로(2)는, 전자 부품이 실장되는 기판(3)을 반송하고 전자 부품 실장 위치에 기판(3)을 위치 결정한다. 반송로(2)의 전방측에는 제1 부품 공급부(4A) 및 제2 부품 공급부(4B)가 X방향으로 병렬로 배치되어 있고, 제1 부품 공급부(4A) 및 제2 부품 공급부(4B)에 구비된 부품 트레이에는, 각각 제1 전자 부품(11) 및 제2 전자 부품(12)이 유지되어 있다. 반송로(2)의 후방측에는 제3 부품 공급부(4C)가 배치되어 있고, 제3 부품 공급부(4C)에 배열된 테이프 피더(5)가 제3 전자 부품(13)(도 5 참조)을 유지한 테이프를 피치 이송하여 이하에 설명하는 탑재 헤드의 픽업 위치로 공급한다.
베이스(1)의 X방향의 양단부에는 Y축 테이블(6A) 및 Y축 가이드(6B)가 배치되어 있고, Y축 테이블(6A) 및 Y축 가이드(6B)에는 X축 테이블(7)이 설치되어 있다. X축 테이블(7)에는 탑재 헤드(8)가 장착되어 있다. 탑재 헤드(8)는 복수의 단위 탑재 헤드(8a)를 구비한 다련형 탑재 헤드이고, 기판 인식 카메라(9)와 일체적으로 이동한다.
X축 테이블(7) 및 Y축 테이블(6A)을 구동함으로써 탑재 헤드(8)를 XY방향으로 이동시키고, 제1 부품 공급부(4A)로부터 제1 전자 부품(11)을, 또한 제2 부품 공급부(4B)로부터 제2 전자 부품(12)을, 더욱 제3 부품 공급부(4C)로부터 제3 전자 부품(13)을 단위 탑재 헤드(8a)의 흡착 노즐에 의해 취출하여, 반송로(2) 상에 위치 결정된 기판(3)에 탑재한다.
반송로(2)와 제1 부품 공급부(4A) 및 제2 부품 공급부(4B)와의 사이에는, 라인 카메라(10), 노즐 스토커(nozzle stocker)(14), 솔더 페이스트 전사 테이블(15)이 배치되어 있고, 반송로(2)와 제3 부품 공급부(4C)와의 사이에는 라인 카메라(10), 노즐 스토커(14)가 배치되어 있다. 각각의 부품 공급부로부터의 전자 부품을 픽업한 탑재 헤드(8)가 기판(3)으로 이동하는 도중에, 탑재 헤드(8)가 라인 카메라(10)의 상방을 통과하는 것에 의해, 탑재 헤드(8)에 유지된 상태의 전자 부품이 인식된다.
노즐 스토커(14)는, 기판(3)에 탑재되는 전자 부품의 종류에 대응한 흡착 노즐을 복수 종류 수납하고 있고, 탑재 헤드(8)가 노즐 스토커(14)에 액세스하는 것에 의해, 탑재 대상의 전자 부품에 대응한 흡착 노즐을 선택적으로 장착하는 것이 가능하도록 되어 있다. 페이스트 전사 테이블(15)은, 솔더 성분이 플럭스에 혼입된 점성체로서의 솔더 페이스트를 테이블 상에 박막 상태로 공급한다. 전자 부품을 유지한 탑재 헤드를 페이스트 전사 테이블(15)에 대하여 승강시키는 것에 의해, 전자 부품의 하면에 형성된 솔더 범프에 솔더 페이스트가 전사에 의해 공급된다.
다음으로, 도 3 및 도 4를 참조하여, 제1 전자 부품(11) 및 제 2 전자 부품(12)에 대하여 설명한다. 제1 전자 부품(11)(전자 부품)은 반도체 소자를 수지 밀봉하여 형성한 박형의 패키지 부품이다. 도 3에 도시된 바와 같이, 하면(11a)에 는 기판(3)과의 접속용의 솔더 범프(16)가 형성되어 있고, 또한 상면(11b)에는 제1 전자 부품(11)에 적층하여 실장되는 전자 부품과의 접속용 전극(17)(제2 접속용 전극)이 형성되어 있다. 제2 전자 부품(12)도 마찬가지로 반도체 소자를 수지 밀봉하여 형성한 박형의 패키지 부품이고, 도 4에 도시된 바와 같이 하면(12a)에는 제1 전자 부품(11)과의 접속용의 솔더 범프(18)가 제1 전자 부품(11)의 전극(17)과 동일한 배열로 형성되어 있다. 이러한 박형 패키지 부품은 강성이 낮고, 솔더 범프를 통하여 솔더 접합하는 경우에는 리플로우시의 가열에 의해 휨 변형을 일으키기 쉽다고 하는 특성이 있다.
다음으로, 기판(3)에 제1 전자 부품(11) 및 제2 전자 부품(12)을 실장하는 전자 부품 실장 방법에 대하여 설명한다. 이 전자 부품 실장 방법에 의해, 하면에 솔더 범프가 형성된 제1 전자 부품(11) 또는 제2 전자 부품(12)을 기판(3)에 복수 단으로 적층하여 실장하는 고실장 밀도의 실장 기판을 제조하는 것이 가능하게 된다.
도 5(a)에 있어서, 기판(3)의 상면에는, 전극(3a, 3b)(접속용 전극)이 형성되어 있다. 전극(3a)은 제1 전자 부품(11)의 범프(16)의 배열과 같은 배열로 되어 있고, 전극(3b)은 제3 전자 부품(13)의 리드(13a)의 배열과 동일한 배열로 형성되어 있다. 기판(3)은, 먼저, 도 1에 도시한 스크린 인쇄기(M1)에 반입되고, 여기에서 도 5(b)에 도시된 바와 같이 기판(3)의 전극(3a, 3b)에 스크린 인쇄에 의해 솔더 페이스트(19)가 공급된다(솔더 인쇄 공정). 이어서, 솔더가 공급된 기판(3)은 전자 부품 실장기(M2)에 반입되고, 반송로(2) 상의 실장 위치로 위치 결정된다. 그 리고 탑재 헤드(8)를 기판(3) 상으로 이동시키고, 기판 인식 카메라(9)에서 기판(3)을 촬상함으로써, 기판(3)의 위치를 인식한다(제1 인식 공정).
이후, 제1 전자 부품(11)으로의 솔더 페이스트 전사가 행해진다. 즉, 제1 부품 공급부(4A)로부터 탑재 헤드(8)에 의해 취출된 제1 전자 부품(11)은, 흡착 노즐(20)에 유지된 상태로 페이스트 전사 테이블(15)로 이동된다. 그리고 도 5(c)에 도시된 바와 같이, 솔더 페이스트(19)의 도포막에 대하여 제1 전자 부품(11)을 승강시키는 것에 의해, 솔더 범프(16)의 하면측에는 솔더 페이스트(19)가 전사에 의해 공급된다(솔더 전사 공정).
다음으로, 탑재 헤드(8)에 의해, 도 5(d)에 도시된 바와 같이, 솔더 인쇄 후의 기판(3)에 솔더 페이스트 전사 후의 전자 부품을 탑재한다. 먼저, 제1 전자 부품(11)(제1단째의 전자 부품)을 제1 인식 공정의 인식 결과에 기초하여 기판(3)의 전극(3a)에 대하여 위치 맞춤하고, 다음으로 솔더 범프(16)를 전극(3a) 상에 착지시켜 탑재한다(탑재 공정). 이 탑재 공정에 있어서는, 제3 전자 부품(13)의 탑재도 실행되고, 리드(13a)를 전극(3b)에 위치 맞춤시켜 탑재한다.
이 후, 제2단째의 전자 부품의 탑재가 행해진다. 먼저, 제1 전자 부품(11)의 위치 인식을 기판 인식 카메라(9)에 의해 행한다. 여기에서는, 제1 전자 부품(11)의 상면(11b)에 형성된 전극(15) 중 최외곽의 대각 위치에 형성된 전극(16)을 전자 부품의 특징부로서 인식하는 것에 의해 위치를 인식한다(제2 인식 공정).
다음으로, 제2 부품 공급부(4B)로부터 제2 전자 부품(12)을 픽업한 탑재 헤드(8)는, 솔더 페이스트 전사 테이블(15)로 이동하고, 여기에서, 도 6(a)에 도시된 바와 같이, 솔더 페이스트(19)의 도포막에 대하여 제2 전자 부품(12)를 승강시키는 것에 의해, 솔더 범프(18)의 하면측에는 솔더 페이스트(19)가 전사에 의해 공급된다(제2 솔더 전사 공정). 다음으로, 제1 전자 부품(11)에 제2 전자 부품(12)을 제2 인식 공정에 의한 인식 결과에 기초하여 위치 맞춤하고, 제1 전자 부품(12)의 상면에 형성된 전극(17)에 제2 전자 부품(12)의 솔더 범프(18)를 착지시켜 탑재한다(제2 탑재 공정).
이 후, 기판(3)은 리플로우 장치(M3)로 반입된다. 여기에서는, 제1 전자 부품(11), 제2 전자 부품(12) 및 제3 전자 부품(13)이 탑재된 기판(3)을, 이들 전자 부품과 동시에 솔더 용융 온도보다 높은 리플로우 온도까지 가열함으로써, 제1 전자 부품(11)의 솔더 범프(16)를 기판(3)의 전극(3a)에, 또 제3 전자 부품(13)의 리드(13a)를 전극(3b)에 솔더 접합함과 동시에, 제2 전자 부품(12)의 솔더 범프(18)를 제1 전자 부품(11)의 전극(17)에 솔더 접합한다(리플로우 공정). 이 솔더 접합은, 솔더 범프(16, 18) 및 솔더 페이스트(19) 중의 솔더 성분을 용융시키는 것에 의해 행해진다. 이에 의해, 반도체 소자를 수지 밀봉하여 형성된 제1 전자 부품(11) 및 제2 전자 부품(12) 등의 패키지 부품을 적층한 구성의 고실장 밀도의 실장 기판이 완성된다.
상술한 리플로우 공정에 있어서의 솔더 접합 공정에 관하여, 도 7을 참조하여 설명한다. 여기에서는, 제1 전자 부품(11)의 솔더 범프(16)를 기판(3)의 전극(3a)에 솔더 접합하는 예에 대하여 설명하고 있지만, 제2 전자 부품(12)의 솔더 범프(18)를 제1 전자 부품(11)의 전극(17)에 솔더 접합하는 경우에 대해서도 마찬 가지이다. 상술한 바와 같이, 제1 전자 부품(11)은 박형의 반도체 패키지이기 때문에, 제1 전자 부품(11)을 기판(3)에 탑재한 시점에 있어서, 나아가서는 리플로우 시에, 솔더 범프(16)가 패키지 본체의 상방향으로의 휨 변형에 의해 들뜨게 되고, 도 7(a)에 도시된 바와 같이, 솔더 범프(16)와 전극(3a)과의 사이에 틈새(d)가 생기기 쉽다.
이와 같이 솔더 범프(16)와 전극(3a)과의 사이에 틈새가 존재하는 경우에 있어서도, 본 실시예에 있어서는 부품 탑재에 앞서 솔더 범프(16)에 더욱 솔더 페이스트(19)를 전사하도록 하는 것에 의해, 나아가서는 전극(3a)에도 솔더 페이스트(19)를 인쇄에 의해 공급하도록 하고 있기 때문에, 접합 대상이 되는 전극(3a)의 상면과 솔더 범프(16)의 하면은, 주위를 충분한 양의 솔더 페이스트(19)에 의해 덮인 상태로 되어 있다.
그리고 리플로우는 이러한 상태에서 행해진다. 즉, 가열에 의해 솔더가 용융하는 과정에 있어서, 솔더 페이스트(19)의 솔더 성분이 용융한 용융 솔더(19a)는 충분한 양이 되어, 도 7(b)에 도시한 바와 같이, 솔더 범프(16)의 하단부와 전극(3a)의 표면과를 연결한 상태에서, 점성 액상의 수지 성분(19b) 중에서 습윤 확산한다. 이때, 용융 솔더(19a)의 표면장력에 의해 솔더 범프(16)를 전극(3a) 측으로 끌어당기는, 당초 존재한 틈새(d)를 좁히는 힘이 작용한다.
이후, 더욱 가열을 계속함으로써, 솔더 범프(16)가 용융하여 용융 솔더(19a)와 일체로 된다. 도 7(c)에 도시된 바와 같이, 제1 전자 부품(11)과 전극(3a)을 연결하는 솔더 접합부(16a)가 형성된다. 그리고 이후 냉각되어 솔더 접합부(16a)가 고화하는 것에 의해, 제1 전자 부품(11)의 기판(3)으로의 솔더 접합이 완료한다. 이 솔더 접합부(16a)는 솔더 범프(16)가 용융된 솔더량으로 솔더 페이스트(19) 중의 솔더량이 더해지는 것으로 되기 때문에, 제1 전자 부품(11)과 기판(3)과는 충분한 솔더량의 솔더 접합부에 의해 솔더 접합되고, 충분한 접합 강도와 통전성이 확보된다.
또한, 상기 실시예에 있어서는, 기판(3)에 제1 전자 부품(11) 및 제2 전자 부품(12)을 적층하여 실장하는 구조를 보여주고 있지만, 본 발명의 적용은 적층 구조 이외의 일반적인 전자 부품 실장 구조에 대해서도, 패키지가 박형으로 휨 변형을 일으키기 쉽고, 솔더 범프와 접속용 전극과의 사이에 틈새가 생길 수 있는 실장 형태에 대해서라면, 본 발명을 적용하는 것이 가능하다. 또한, 상기 실시예에 있어서는, 기판(3)의 접속용 전극(3a)에도 미리 인쇄에 의해 솔더를 공급하는 예를 보여주고 있지만, 패키지의 휨 변형의 정도가 비교적 작고, 솔더 범프에 추가적으로 공급할 솔더량이 적어도 되는 경우에는, 접합용 전극으로의 솔더의 공급은 생략하여도 무방하다.
본 출원은, 2005년 8월 25일 출원된 일본특원 2005-243866호를 우선권으로 하고 이를 기초로 하는 것으로서, 그 전체 내용은 본 출원에 참조로서 포함된다.
본 발명의 전자 부품 실장 방법은, 박형의 반도체 패키지의 솔더 접합에 의 한 실장에 있어서의 접합 불량을 방지하는 것이 가능하다는 효과를 갖고, 솔더 범프가 형성된 박형의 전자 부품을 기판에 솔더 접합에 의해 실장하는 분야에 유용하다.

Claims (6)

  1. 하면에 솔더 범프가 형성된 전자 부품을 기판에 실장하는 전자 부품 실장 방법으로서,
    상기 솔더 범프에 솔더 페이스트를 전사에 의해 공급하는 솔더 전사 공정과,
    상기 전자 부품을 상기 기판에 탑재하고 상기 솔더 범프를 상기 솔더 페이스트를 통해 상기 기판의 접속용 전극에 착지시키는 탑재 공정과,
    상기 기판을 상기 전자 부품과 동시에 가열하여 상기 솔더 범프 및 솔더 페이스트 내의 솔더 성분을 용융시키는 것에 의해 상기 전자 부품을 상기 기판에 솔더 접합하는 리플로우 공정을 포함하는 것을 특징으로 하는 전자 부품 실장 방법.
  2. 제1항에 있어서,
    상기 접속용 전극에 미리 솔더 페이스트를 인쇄하는 솔더 인쇄 공정을 포함하는 것을 특징으로 하는 전자 부품 실장 방법.
  3. 제1항에 있어서,
    상기 기판에 탑재된 전자 부품의 상면에는, 하면에 제2 솔더 범프가 형성된 제2 전자 부품을 실장하기 위한 제2 접속용 전극이 형성되어 있고,
    상기 제2 솔더 범프에 솔더 페이스트를 전사에 의해 공급하는 제2 솔더 전사 공정과, 및
    상기 제2 전자 부품을 상기 기판에 탑재하여 상기 제2 솔더 범프를 상기 전자 부품의 제2 접속용 전극에 상기 솔더 페이스트를 통해 착지시키는 제2 탑재 공정을 더 포함하고,
    상기 리플로우 공정에 있어서, 상기 기판을 상기 전자 부품 및 제2 전자 부품과 동시에 가열하여 상기 제2 전자 부품을 상기 전자 부품에 솔더 접합하는 것을 특징으로 하는 부품 실장 방법.
  4. 제3항에 있어서,
    상기 제2 전자 부품은, 상기 전자 부품에 탑재되기 전에 상기 전자 부품 상에서 위치 인식이 수행되는 것을 특징으로 하는 부품 실장 방법.
  5. 제4항에 있어서,
    상기 전자 부품의 위치 인식은, 상기 전자 부품의 상면에 형성된 전극을 특징부로 하여 수행되는 것을 특징으로 하는 부품 실장 방법.
  6. 제5항에 있어서,
    상기 특징부는, 상기 전자 부품의 상면에 형성된 전극 중 최외곽의 대각 위치에 형성된 전극인 것을 특징으로 하는 부품 실장 방법.
KR1020077029719A 2005-08-25 2006-08-16 전자 부품 실장 방법 KR20080036557A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00243866 2005-08-25
JP2005243866A JP2007059652A (ja) 2005-08-25 2005-08-25 電子部品実装方法

Publications (1)

Publication Number Publication Date
KR20080036557A true KR20080036557A (ko) 2008-04-28

Family

ID=37638603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077029719A KR20080036557A (ko) 2005-08-25 2006-08-16 전자 부품 실장 방법

Country Status (7)

Country Link
US (1) US20090224026A1 (ko)
JP (1) JP2007059652A (ko)
KR (1) KR20080036557A (ko)
CN (1) CN101218862A (ko)
DE (1) DE112006001849T5 (ko)
TW (1) TW200735737A (ko)
WO (1) WO2007023825A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2897503B1 (fr) * 2006-02-16 2014-06-06 Valeo Sys Controle Moteur Sas Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante
TWI351751B (en) * 2007-06-22 2011-11-01 Ind Tech Res Inst Self-aligned wafer or chip structure, self-aligned
EP2182791A4 (en) * 2007-08-17 2015-07-15 Fujitsu Ltd APPARATUS AND METHOD FOR MOUNTING COMPONENT
JP5445534B2 (ja) * 2011-08-08 2014-03-19 パナソニック株式会社 電子部品実装装置および電子部品実装方法ならびに下受けピンモジュールの配置変更方法
JP5526285B2 (ja) * 2011-12-08 2014-06-18 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
JP5603496B2 (ja) * 2011-12-08 2014-10-08 パナソニック株式会社 電子部品実装ライン及び電子部品実装方法
JP5895131B2 (ja) * 2012-12-25 2016-03-30 パナソニックＩｐマネジメント株式会社 電子部品実装システムおよび電子部品実装方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
US5439162A (en) * 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
JPH09246319A (ja) * 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
JPH10125727A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd パッケージの実装方法
JP3279940B2 (ja) * 1996-11-27 2002-04-30 シャープ株式会社 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
JPH10247700A (ja) * 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
US6193143B1 (en) * 1998-08-05 2001-02-27 Matsushita Electric Industrial Co., Ltd. Solder bump forming method and mounting apparatus and mounting method of solder ball
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP3239335B2 (ja) * 1999-08-18 2001-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的接続用構造体の形成方法およびはんだ転写用基板
US6333210B1 (en) * 2000-05-25 2001-12-25 Advanced Micro Devices, Inc. Process of ensuring detect free placement by solder coating on package pads
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
WO2003078153A2 (en) * 2002-03-14 2003-09-25 General Dynamics Advanced Information Systems, Inc. Lamination of high-layer-count substrates
JP4357940B2 (ja) * 2003-06-09 2009-11-04 パナソニック株式会社 実装基板の製造方法
JP3997991B2 (ja) * 2004-01-14 2007-10-24 セイコーエプソン株式会社 電子装置

Also Published As

Publication number Publication date
CN101218862A (zh) 2008-07-09
DE112006001849T5 (de) 2008-06-26
WO2007023825A1 (en) 2007-03-01
US20090224026A1 (en) 2009-09-10
TW200735737A (en) 2007-09-16
JP2007059652A (ja) 2007-03-08

Similar Documents

Publication Publication Date Title
JP5519866B2 (ja) 電子部品実装ライン及び電子部品実装方法
KR101292635B1 (ko) 전자부품 실장 시스템 및 전자부품 실장방법
KR101053091B1 (ko) 실장기판의 제조방법
KR101292634B1 (ko) 전자부품 탑재장치 및 전자부품 실장방법
WO2010116636A1 (ja) 電子部品実装システムおよび電子部品実装方法
US7281322B2 (en) Component mounting method
KR20080036557A (ko) 전자 부품 실장 방법
US7290331B2 (en) Component mounting apparatus and component mounting method
JP5603496B2 (ja) 電子部品実装ライン及び電子部品実装方法
JP5526285B2 (ja) 電子部品実装ライン及び電子部品実装方法
JP4797894B2 (ja) 電子部品搭載装置および電子部品実装方法
JP4797895B2 (ja) 電子部品搭載装置および電子部品実装方法
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
JP5106774B2 (ja) 電子部品実装方法
JP6329250B2 (ja) キャビティ付き多層配線基板の部品実装方法
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JPH0964521A (ja) 半田供給装置及び半田供給方法
JP4618186B2 (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP5828095B2 (ja) 電子部品実装構造体の製造方法および電子部品実装装置
JP2024502563A (ja) 半導体パッケージおよびその製造方法
JP2006012883A (ja) 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット
JPH06216197A (ja) フリップチップボンディング装置
JP2003273500A (ja) 電子部品実装システムおよび電子部品実装方法
JP2006093178A (ja) 電子機器の製造方法
JPH08195416A (ja) チップの実装構造および実装方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid