JPH08195416A - チップの実装構造および実装方法 - Google Patents

チップの実装構造および実装方法

Info

Publication number
JPH08195416A
JPH08195416A JP7006394A JP639495A JPH08195416A JP H08195416 A JPH08195416 A JP H08195416A JP 7006394 A JP7006394 A JP 7006394A JP 639495 A JP639495 A JP 639495A JP H08195416 A JPH08195416 A JP H08195416A
Authority
JP
Japan
Prior art keywords
chip
substrate
jig
cream solder
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7006394A
Other languages
English (en)
Inventor
Seiji Sakami
省二 酒見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7006394A priority Critical patent/JPH08195416A/ja
Publication of JPH08195416A publication Critical patent/JPH08195416A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Abstract

(57)【要約】 【目的】 バンプ付きチップを基板に作業性よく且つし
っかり実装できるバンプ付きチップの実装構造および実
装方法を提供することを目的とする。 【構成】 バンプ2を電極4に接合させて、チップ1を
基板3に搭載する。チップ1を覆うように箱形の治具1
9をチップ1に被蓋し、その脚部を基板3のダミー電極
11上にクリーム半田15により半田付けする。また治
具19とチップ1はボンド17で接着される。クリーム
半田15が加熱され溶融すると、治具19は下方へ引き
付けられ、クリーム半田15が硬化すると、チップ1は
治具19により基板3にしっかり押し付けられる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、下面にバンプを有する
チップを基板に実装するチップの実装構造および実装方
法に関するものである。
【0002】
【従来の技術】チップとして、その下面にバンプ(突出
電極)を形成したものが知られている。図9は、このよ
うなバンプ付きのチップを基板に実装した従来のチップ
の実装構造図を示している。図中、1はチップであり、
その下面に突設されたバンプ2は、基板3の上面に形成
された電極4に接合されている。またチップ1の下面
は、ボンド5により基板3の上面に固着されている。こ
のボンド5としては、例えばエポキシ樹脂などが多用さ
れている。
【0003】次に図9に示す従来のチップの実装方法を
簡単に説明する。まず基板3の上面に、ディスペンサな
どのボンド塗布装置により、ボンド5を塗布する。次に
ダイボンダのノズル6にチップ1を真空吸着し、チップ
1の下面に突設されたバンプ2を電極4に位置合わせし
て、チップ1を基板3に搭載する。
【0004】次にノズル6によりチップ1を基板3に押
し付けた状態を保持したまま、ボンド5を加熱してボン
ド5を硬化させる。ボンド5を加熱する手段としては、
基板3をヒートブロック7上に載置し、基板3を下方か
ら加熱することにより、その伝熱によりボンド5を間接
的に加熱する方法がとられる。以上の工程により、チッ
プ1の基板3への実装は終了する。
【0005】
【発明が解決しようとする課題】しかしながら上記従来
方法では、次のような問題点があった。すなわち上記従
来方法では、ノズル6でチップ1を押え付けた状態を保
持しながら、ボンド5を加熱して硬化させるが、この加
熱硬化のためにかなりの時間を要するものであり、しか
も1つのチップ1の実装が終らないと、次のチップ1の
実装ができないので、基板3に多数個のチップ1を実装
する場合には、きわめて多大な時間がかかり、実装能率
があがらないという問題点を有している。
【0006】またボンド5の内部に空気を巻き込んで気
泡8を生じやすい。この気泡8は、チップ1の基板3に
対する接着力を低下させるだけでなく、この基板3が電
子機器に組み込まれてチップ1が駆動する場合、チップ
1が内部抵抗により発熱すると、その熱により気泡8は
膨張し、チップ1を破壊することがある。
【0007】したがって本発明は上記従来の問題点を解
消し、バンプ付きチップを基板に作業性よく、しかも確
実にしっかり実装できるチップの実装構造および実装方
法を提供することを目的とする。
【0008】
【課題を解決するための手段】このために本発明は、チ
ップを覆う形状を有する押し付け用の治具をチップに上
方から被蓋してこの治具の天井面をチップの上面にボン
ドにより接着するとともに、この治具の脚部を基板の上
面に半田付けすることにより、半田の溶融硬化時の吸引
力によってバンプを電極に押し付けるようにしたもので
ある。
【0009】
【作用】上記構成によれば、多数個のチップを基板に作
業性よく実装でき、しかもバンプの下面のバンプを基板
の上面の電極にしっかり接合できる。
【0010】
【実施例】次に、図面を参照しながら本発明の実施例を
説明する。図1〜図5は、本発明の一実施例のチップの
実装工程の説明図であって、一連の工程を順に示してい
る。まず、図1〜図5を参照してチップの実装方法を説
明する。
【0011】図1は、スクリーン印刷により、基板のダ
ミー電極上にクリーム半田を塗布している状態を示して
いる。基板3の上面には、チップのバンプを接合する電
極4が形成されている。また電極4の側方近傍には、ダ
ミー電極11が形成されている。このダミー電極11
は、電極4と一緒に、エッチング法などにより基板3の
上面に形成される。12はスクリーンマスクであり、ダ
ミー電極11に対応する箇所にはパターン孔13が開孔
されている。図示するように、パターン孔13をダミー
電極11に位置合わせしてスクリーンマスク12を基板
3の上面に位置させ、その上面をスキージ14を矢印方
向へ摺動させることにより、パターン孔13を通してダ
ミー電極11上にクリーム半田15を塗布する。
【0012】次に基板3をスクリーンマスク12から分
離した後、図2に示すようにチップ1をノズル6に真空
吸着し、チップ1の下面に突設されたバンプ2を基板3
の電極4に位置合わせして基板3に搭載する。このノズ
ルは、チップマウンタなどの搭載装置(図外)に備えら
れた移載ヘッドのノズルである。
【0013】次に図3に示すように、ディスペンサのノ
ズル16からボンド17を注出して、チップ1の上面
に、例えばエポキシ樹脂などのボンド17を塗布する。
【0014】次に図4に示すように、ノズル18に押し
付け用の治具19を真空吸着し、この治具19を上方か
らチップ1に被蓋するように基板3に搭載し、治具19
の天井面とチップ1の上面をボンド17で接着する。図
6は、本発明の一実施例の治具を基板に搭載中の要部斜
視図であって、図4の工程を示している。図示するよう
に治具19は略箱形であって、ダミー電極11上に塗布
されたクリーム半田15に着地する脚部19aを有して
いる。基板3の上面には、電極4に接続された回路パタ
ーン21が形成されており、治具19の下縁にはこの回
路パターン21に接触しないように切欠部20が形成さ
れている。
【0015】なおノズル18は、チップマウンタと同様
の搭載装置に備えられたものであり、ストッカーにスト
ックされた治具19を真空吸着してピックアップし、治
具19をチップ1の上方へ移動させ、脚部19aをダミ
ー電極11に位置合わせしたうえで、治具19を基板3
に搭載する。また基板には、その下面に回路パターンを
形成し、基板を貫通するスルーホールにより上面の電極
と下面の回路パターンを接続するものもあり、このよう
な基板の場合には、上面には回路パターンはないので、
上記切欠部20は不要である。
【0016】以上のようにして、基板3に治具19を搭
載したならば、次のこの基板3を加熱炉へ送り、クリー
ム半田15を加熱して溶融硬化させる。図5は加熱後の
状態を示している。クリーム半田15をその溶融温度以
上に加熱すると、クリーム半田15は溶融する。次いで
溶融したクリーム半田15を冷却すると、クリーム半田
15は固化する。その際、治具19は溶融したクリーム
半田15の吸引力により下方へ引き付けられ、バンプ2
は電極4にしっかり押し付けられる。図7は、図5に示
す脚部付近のA部分の部分拡大図であって、治具19の
脚部19aは、硬化したクリーム半田15によりダミー
電極11上にしっかり半田付けされている。
【0017】なお加熱炉でクリーム半田15を加熱する
際には、ボンド17も加熱されて硬化し、治具19はチ
ップ1にしっかり接着される。またクリーム半田15の
溶融温度は183℃程度であり、したがって上記加熱炉
においてクリーム半田15は223℃程度まで加熱され
て溶融する。これに対し、バンプ2の溶融温度はこれよ
りもはるかに高く(例えばバンプ2が金の場合、その溶
融温度は約1000℃)、したがってクリーム半田15
が溶融しても、バンプ2は溶融しない。なお、ボンド1
7の硬化温度は150℃程度であり、クリーム半田15
が溶融する前に硬化する。
【0018】ところで、図5および図7において、クリ
ーム半田15が加熱されて溶融すると、クリーム半田1
5は流動化してダミー電極11上から側方へ流出する。
ここで、図7において矢印で示すように、クリーム半田
15がチップ1へ大きく流出すると、流出したクリーム
半田15は電極4につながってしまい、ショートの原因
となる。この対策としては、図5において、チップ1と
脚部19aとの間隔Dを大きくすることが考えられる。
このように間隔Dを大きくすれば、クリーム半田15が
少々流出しても、電極4とつながることはない。しかし
ながらこのようにすると、治具19の横幅が大きくな
り、多数個のチップ1を基板3上に高密度実装するうえ
で不利になる。そこで次に、その対策について説明す
る。
【0019】図8(a)(b)(c)は、本発明の他の
実施例の治具の脚部付近の部分拡大図である。図8
(a)に示す脚部19bの下端部のチップ1側の面に
は、図示するようにテーパ面bが形成されている。した
がって加熱されて溶融したクリーム半田15はこのテー
パ面bに吸い寄せられるので、チップ1側へ流出するこ
とはない。
【0020】図8(b)(c)は更に他の例を示すもの
であって、脚部19cの一方の面にはカギ形の凹部cが
形成されており、また脚部19dの両側面にはテーパ面
dが形成されている。脚部19cは上記脚部19bと同
様の作用効果を有する。また脚部19dは、クリーム半
田15が両側方へ流出するのを防止する。以上のように
脚部19b,19c,19dの少なくともチップ1側の
面にテーパ面や凹部などの凹入部を形成することによ
り、溶融したクリーム半田15がチップ1側へ大きく流
出して電極4につながるのを防止でき、したがって治具
19の横幅を極力小さくして、多数個のチップを基板の
上面に高密度実装することができる。
【0021】本発明は上記実施例に限定されないのであ
って、例えば図1に示す工程では、ディスペンサにより
クリーム半田15をダミー電極11上に塗布してもよ
い。またダミー電極11上には、硬化収縮力すなわち引
き付け力の大きいボンドを使用することもできる。また
図3に示す工程においてボンドとしてクリーム半田をチ
ップ1の上面に塗布してもよく、あるいはエポキシ樹脂
やクリーム半田などのボンドはチップ1の上面に塗布せ
ずに治具19の天井面に予め塗布した後、治具19をチ
ップ1上に被蓋搭載してもよい。またダミー電極11は
原理的には不要であるが、ダミー電極11上にクリーム
半田15を塗布した方が、ヌレ性よく脚部を基板3上に
固着できる。また上記実施例では、基板3にチップ1を
1個搭載する場合を例にとって説明しているが、基板3
には上記と同様の方法により複数個のチップ1を実装し
てもよく、またバンプ付きのチップ1以外にも、コンデ
ンサチップや抵抗チップなどの他のチップを他の方法に
より実装してもよいものである。
【0022】
【発明の効果】以上説明したように本発明によれば、バ
ンプ付きのチップを作業性よく、しかもしっかりと基板
に実装することができる。殊に本発明によれば、多数個
のバンプ付きチップを基板に搭載した後、加熱炉におい
て加熱することにより、多数個のチップを一括して半田
付けできるので、殊に多数個のチップを基板に実装する
場合の作業能率上きわめて有利である。
【0023】更には、このチップの実装には格別の実装
装置を必要とせず、コンデンサや抵抗、リード付電子部
品などの他の電子部品と同一の実装装置により基板に実
装し、この基板をリフロー装置の加熱炉へ送って他の電
子部品と同時に半田付け処理を行うことができるので、
電子部品実装ライン上もきわめて有利である。
【図面の簡単な説明】
【図1】本発明の一実施例のチップの実装工程の説明図
【図2】本発明の一実施例のチップの実装工程の説明図
【図3】本発明の一実施例のチップの実装工程の説明図
【図4】本発明の一実施例のチップの実装工程の説明図
【図5】本発明の一実施例のチップの実装工程の説明図
【図6】本発明の一実施例の治具を基板に搭載中の要部
斜視図
【図7】本発明の一実施例の脚部付近の部分拡大図
【図8】(a)本発明の他の実施例の治具の脚部付近の
部分拡大図 (b)本発明の他の実施例の治具の脚部付近の部分拡大
図 (c)本発明の他の実施例の治具の脚部付近の部分拡大
【図9】従来のチップの実装構造図
【符号の説明】
1 チップ 2 バンプ 3 基板 4 電極 11 ダミー電極 15 クリーム半田 17 ボンド 19 治具 19a,19b,19c,19d 脚部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】チップの下面に突設されたバンプを、基板
    の上面に形成された電極に接合させて、このチップをこ
    の基板に実装するチップの実装構造であって、前記チッ
    プを覆う形状を有する押し付け用の治具を前記チップに
    上方から被蓋してこの治具の天井面を前記チップの上面
    にボンドにより接着するとともに、この治具の脚部を前
    記基板の上面に半田付けすることにより、半田の溶融硬
    化時の吸引力によって前記バンプを前記電極に押し付け
    ることを特徴とするチップの実装構造。
  2. 【請求項2】前記基板の電極の近傍にダミー電極が形成
    され、前記脚部をこのダミー電極上に半田付けすること
    を特徴とする請求項1記載のチップの実装構造。
  3. 【請求項3】基板の電極の近傍にクリーム半田を塗布す
    る工程と、 前記電極にチップの下面のバンプを位置合わせして、こ
    のチップを前記基板に搭載する工程と、 前記チップを覆う形状を有する押し付け用の治具を上方
    から前記チップに被蓋してこの治具の天井面を前記チッ
    プの上面にボンドにより接着する工程と、 前記クリーム半田を加熱して溶融させ、次いで溶融した
    クリーム半田を冷却して固化させることにより、前記チ
    ップを前記基板に引き付けて前記バンプを前記電極に押
    し付ける工程と、 を含むことを特徴とする電子部品の実装方法。
JP7006394A 1995-01-19 1995-01-19 チップの実装構造および実装方法 Pending JPH08195416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7006394A JPH08195416A (ja) 1995-01-19 1995-01-19 チップの実装構造および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7006394A JPH08195416A (ja) 1995-01-19 1995-01-19 チップの実装構造および実装方法

Publications (1)

Publication Number Publication Date
JPH08195416A true JPH08195416A (ja) 1996-07-30

Family

ID=11637161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7006394A Pending JPH08195416A (ja) 1995-01-19 1995-01-19 チップの実装構造および実装方法

Country Status (1)

Country Link
JP (1) JPH08195416A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法

Similar Documents

Publication Publication Date Title
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
JPH09214121A (ja) ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法
JPH04192596A (ja) 電子部品の表面実装構造
KR101053091B1 (ko) 실장기판의 제조방법
JPH0823160A (ja) プリント配線板と電子部品の接続方法
EP1430532B1 (en) Encapsulation of pin solder for maintaining accuracy in pin position
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
KR20080036557A (ko) 전자 부품 실장 방법
JPH1012671A (ja) 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
JP3176028B2 (ja) フリップチップ実装方法及びフリップチップ実装構造
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JPH08195416A (ja) チップの実装構造および実装方法
JP3257011B2 (ja) 半導体装置の組立方法
JP3487411B2 (ja) 突起電極の形成方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JPH11111755A (ja) 半導体装置の製造方法
JP3344289B2 (ja) バンプ付ワークの実装方法
JPH077033A (ja) 電子部品搭載装置の製造方法
EP1286577B1 (en) Method of fixing electronic part
JP2823010B1 (ja) バンプ付き電子部品の実装方法
JPH066023A (ja) 電子部品の実装方法
JPH09330951A (ja) 電子部品接合方法
JPH05121411A (ja) 電子部品における接続用バンプの形成方法
JPH08274209A (ja) チップキャリヤ及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees